CN105551524A - 一种存储单元的擦除方法 - Google Patents

一种存储单元的擦除方法 Download PDF

Info

Publication number
CN105551524A
CN105551524A CN201510933666.7A CN201510933666A CN105551524A CN 105551524 A CN105551524 A CN 105551524A CN 201510933666 A CN201510933666 A CN 201510933666A CN 105551524 A CN105551524 A CN 105551524A
Authority
CN
China
Prior art keywords
storage unit
memory unit
voltage
programming
wordline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510933666.7A
Other languages
English (en)
Other versions
CN105551524B (zh
Inventor
刘会娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201510933666.7A priority Critical patent/CN105551524B/zh
Publication of CN105551524A publication Critical patent/CN105551524A/zh
Application granted granted Critical
Publication of CN105551524B publication Critical patent/CN105551524B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3472—Circuits or methods to verify correct erasure of nonvolatile memory cells whilst erasing is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasure

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种存储单元的擦除方法，其特征在于，包括：S1、接收编程操作指令；S2、对存储单元进行选择，选中的存储单元的字线以及位线接第一编程电压，未被选中的存储单元的字线悬空，位线接电压源；S3、对选中的存储单元的字线加编程脉冲；S4、对选中的存储单元的阱CWELL加擦除电压脉冲；S5、进行编程验证，如果验证成功则结束编程操作，否则执行步骤S2。本发明实施例提供的一种存储单元的擦除方法，在每次对存储单元编程后，通过在存储单元的阱上加擦除脉冲，以实现擦除掉存储单元表层俘获的电子，进而增强存储单元对数据的保持特性。

Description

一种存储单元的擦除方法
技术领域
本发明实施例涉及存储技术领域，具体涉及一种存储单元的擦除方法。
背景技术
非易失闪存介质(norflash/nandflash)是一种很常见的存储芯片，兼有随机存储器(RamdomAccessMemory，RAM)和只读存储器(ReadOnlyMemory，ROM)的优点，数据掉电不会丢失，是一种可在系统进行电擦写的存储器，同时它的高集成度和低成本使它成为市场主流。Flash芯片是由内部成千上万个存储单元组成的，每个储存单元存储一位数据，多个存储单元构成页，多个页组成块，正是由于该特殊的物理结构，在norflash/nandflash中是以页为单位进行读写数据，以块为单位进行擦除数据的。
目前主流的3DNandFlash均是I型结构，即在叠层上打竖直向下的孔，形成I型沟道，如图1所示为现有技术中一种3DNandFlash的切面示意图。所述图1中的存储单元处于编程状态，图2为图1对应的电路图，其中，图1和图2中的符号表示为：WL：字线；SSL：串连选择线；DMWL：冗余字线；GSL：地选择线；CWELL：存储单元的阱。当存储单元处于编程状态时，字线WL0、WL1、WL2以及WL3可以浮空或者接0V电压；串连选择线SSL浮空；地选择线GSL浮空；DMWL浮空或者接0V电压；存储单元的阱CWELL接3V电压；其中所述0V电压是指0V附件的值。这种结构的存储单元采用的是硅-氧化层-氮化层-氧化层-硅结构(SiliconOxideNitrideOxideSemiconductor，SONOS)，工作原理是：通常采用沟道热电子注入(ChannelHotElectronInjection，CHE)效应或F-N隧穿效应，将电荷(通常是电子)通过隧穿氧化层注入到氮化硅层，并被氮化硅层中的电荷陷阱俘获，从而引起存储单元阀值电压的改变，达到数据存储的效果。但是由于在编程和擦除时，存在浅层和深层的存储层俘获电荷不均匀的情况，因此当所述存储单元静止不动或者被执行某些操作的过程中，浅层存储层俘获的电子由于自身的运动或其它干扰，很容易跑出俘获层，导致编程的数据发生变化，使得数据不能很好地保持住。
因此，非常有必要设计一种提高数据保持特性的方法。
发明内容
本发明提供一种存储单元的擦除方法，以提高数据的保持特性。
该方法包括：
S1、接收编程操作指令；
S2、对存储单元进行选择，选中的存储单元的字线以及位线接第一编程电压，未被选中的存储单元的字线悬空，位线接电压源；
S3、对选中的存储单元的字线加编程脉冲；
S4、对选中的存储单元的阱CWELL加擦除电压脉冲；
S5、进行编程验证，如果验证成功则结束编程操作，否则执行步骤S2。
示例性的，所述第一编程电压为-5V～10V。
进一步的，未被选中的存储单元的字线悬空，位线接电压源，包括：通过电容耦合效应，将未被选中的存储单元的字线电压提高至第二编程电压。
示例性的，所述第二编程电压为3V～15V，电压源电压为1.5V～2.5V。
示例性的，所述进行编程验证包括：对比读出的数据与写入的数据是否一致，如果一致，则说明验证成功，否则，验证失败。
优选的，对选中的存储单元的字线加编程脉冲包括：对选中的存储单元的字线加至少两个编程脉冲。
本发明实施例提供的一种存储单元的擦除方法，在每次对存储单元编程后，通过在存储单元的阱上加擦除脉冲，以实现擦除掉存储单元俘获的电子，进而增强存储单元对数据的保持特性。
附图说明
图1是现有技术中一种3DNandFlash的切面示意图；
图2是图1对应的电路示意图；
图3是本发明实施例一中的一种存储单元的擦除方法流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图3为本发明实施例一提供的一种存储单元的擦除方法流程图，本实施例可适用于需要提高存储单元的数据保持特性的情况。参加图3，本实施例提供的存储单元的擦除方法具体包括如下步骤：
S1、接收编程操作指令；
S2、对存储单元进行选择，选中的存储单元的字线以及位线接第一编程电压，未被选中的存储单元的字线悬空，位线接电压源；
上述操作具体可以是，通过编程操作指令中存储单元的地址对存储单元进行选择。选中的存储单元的字线以及位线接第一编程电压，未被选中的存储单元的字线悬空，位线接电压源；
其中，所述第一编程电压可以为但不限于-5V～10V之间的任意值，包括-5V和10V。电压源电压为1.5V～2.5V，包括1.5V和2.5V。
未被选中的存储单元的字线悬空，位线接电压源，包括：通过电容耦合效应，将未被选中的存储单元的字线电压提高至第二编程电压。
示例性的，所述第二编程电压为3V～15V，包括3V和15V。通过电容耦合效应，将未被选中的存储单元的字线电压提高至第二编程电压，目的是为了使未被选中的存储单元不被擦除。
S3、对选中的存储单元的字线加编程脉冲；
示例性的，对选中的存储单元的字线可以加一个编程脉冲，或也可以连续加至少两个编程脉冲。SONOS结构的3DNandFlash中，所述编程脉冲可以是20V的脉冲信号。当存储单元的字线收到编程脉冲信号后，系统执行编程操作，存储单元被写0。很多情况下，为了确保编程的正确性，即存储单元被写0成功，都需要对存储单元的字线加多个编程脉冲，系统多次执行编程操作，例如，一共加了20个编程脉冲，此时，步骤S4和S5可以在20个编程脉冲全部加完之后执行，也可以在某次或者某些次编程脉冲之后执行，例如，在加完第2个编程脉冲后执行步骤S4和S5，或者加完前6个编程脉冲后执行步骤S4和S5。
S4、对选中的存储单元的阱CWELL加擦除电压脉冲；
示例性的，所述擦除电压脉冲可以是3V。对选中的存储单元的阱CWELL加擦除电压脉冲，目的是为了擦除掉存储单元表层俘获的电子。如果存储单元表层俘获的电子不被擦除，所述电子会影响存储单元中存储的数据。
S5、进行编程验证，如果验证成功则结束编程操作，否则执行步骤S2。
示例性的，进行编程验证包括：对比读出的数据与写入的数据是否一致，如果一致，则说明验证成功，结束编程操作，否则，验证失败，继续执行步骤S2。
此步骤中读出的数据是执行完步骤S4后选中的存储单元中的数据，写入的数据是执行步骤S4之前选中的存储单元中的数据。目的是为了确保在对存储单元的阱CWELL加擦除电压脉冲前后，存储单元中的数据没有被破坏。
本发明实施例提供的一种存储单元的擦除方法，在每次对存储单元编程后，通过在存储单元的阱上加擦除脉冲，以实现擦除掉存储单元俘获的电子，进而增强存储单元对数据的保持特性。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (6)

1.一种存储单元的擦除方法，其特征在于，包括：
S1、接收编程操作指令；
S2、对存储单元进行选择，选中的存储单元的字线以及位线接第一编程电压，未被选中的存储单元的字线悬空，位线接电压源；
S3、对选中的存储单元的字线加编程脉冲；
S4、对选中的存储单元的阱CWELL加擦除电压脉冲；
S5、进行编程验证，如果验证成功则结束编程操作，否则执行步骤S2。
2.根据权利要求1所述的方法，其特征在于，所述第一编程电压为-5V～10V。
3.根据权利要求1所述的方法，其特征在于，未被选中的存储单元的字线悬空，位线接电压源，包括：通过电容耦合效应，将未被选中的存储单元的字线电压提高至第二编程电压。
4.根据权利要求3所述的方法，其特征在于，所述第二编程电压为3V～15V，电压源电压为1.5V～2.5V。
5.根据权利要求1所述的方法，其特征在于，所述进行编程验证包括：对比读出的数据与写入的数据是否一致，如果一致，则说明验证成功，否则，验证失败。
6.根据权利要求1所述的方法，其特征在于，对选中的存储单元的字线加编程脉冲包括：
对选中的存储单元的字线加至少两个编程脉冲。
CN201510933666.7A 2015-12-15 2015-12-15 一种存储单元的擦除方法 Active CN105551524B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510933666.7A CN105551524B (zh) 2015-12-15 2015-12-15 一种存储单元的擦除方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510933666.7A CN105551524B (zh) 2015-12-15 2015-12-15 一种存储单元的擦除方法

Publications (2)

Publication Number Publication Date
CN105551524A true CN105551524A (zh) 2016-05-04
CN105551524B CN105551524B (zh) 2019-10-18

Family

ID=55830665

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510933666.7A Active CN105551524B (zh) 2015-12-15 2015-12-15 一种存储单元的擦除方法

Country Status (1)

Country Link
CN (1) CN105551524B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107545923A (zh) * 2016-06-27 2018-01-05 桑迪士克科技有限责任公司 基于擦除速度的字线控制
WO2020132848A1 (en) * 2018-12-25 2020-07-02 Intel Corporation Reduced‐pass erase verify for nonvolatile storage media
CN112951305A (zh) * 2019-12-10 2021-06-11 北京兆易创新科技股份有限公司 一种存储设备及其控制方法和控制装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1092548A (zh) * 1993-01-13 1994-09-21 三星电子株式会社 非易失型半导体存贮器
CN1139812A (zh) * 1994-09-03 1997-01-08 三星电子株式会社 非易失性半导体存储器件的多块擦去与验证装置及其方法
CN1856840A (zh) * 2003-09-25 2006-11-01 桑迪士克股份有限公司 非易失性存储器中的擦除禁止
CN101154454A (zh) * 2006-09-29 2008-04-02 海力士半导体有限公司 闪速存储器件及其擦除方法
CN102651236A (zh) * 2011-02-28 2012-08-29 海力士半导体有限公司 存储装置和控制存储装置的擦除操作的方法
US20140010013A1 (en) * 2012-07-03 2014-01-09 Eon Silicon Solution, Inc. Memory erasing method and driving circuit thereof
US20150200014A1 (en) * 2012-05-24 2015-07-16 Sandisk Technologies Inc. Controlling Dummy Word Line Bias During Erase In Non-Volatile Memory

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1092548A (zh) * 1993-01-13 1994-09-21 三星电子株式会社 非易失型半导体存贮器
CN1139812A (zh) * 1994-09-03 1997-01-08 三星电子株式会社 非易失性半导体存储器件的多块擦去与验证装置及其方法
CN1856840A (zh) * 2003-09-25 2006-11-01 桑迪士克股份有限公司 非易失性存储器中的擦除禁止
CN101154454A (zh) * 2006-09-29 2008-04-02 海力士半导体有限公司 闪速存储器件及其擦除方法
CN101154454B (zh) * 2006-09-29 2012-11-14 海力士半导体有限公司 闪速存储器件的擦除方法
CN102651236A (zh) * 2011-02-28 2012-08-29 海力士半导体有限公司 存储装置和控制存储装置的擦除操作的方法
US20150200014A1 (en) * 2012-05-24 2015-07-16 Sandisk Technologies Inc. Controlling Dummy Word Line Bias During Erase In Non-Volatile Memory
US20140010013A1 (en) * 2012-07-03 2014-01-09 Eon Silicon Solution, Inc. Memory erasing method and driving circuit thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107545923A (zh) * 2016-06-27 2018-01-05 桑迪士克科技有限责任公司 基于擦除速度的字线控制
CN107545923B (zh) * 2016-06-27 2020-11-27 桑迪士克科技有限责任公司 基于擦除速度的字线控制
WO2020132848A1 (en) * 2018-12-25 2020-07-02 Intel Corporation Reduced‐pass erase verify for nonvolatile storage media
CN112951305A (zh) * 2019-12-10 2021-06-11 北京兆易创新科技股份有限公司 一种存储设备及其控制方法和控制装置

Also Published As

Publication number Publication date
CN105551524B (zh) 2019-10-18

Similar Documents

Publication Publication Date Title
CN100520979C (zh) 对闪存器件进行编程的方法
DE102018116915B4 (de) Betriebsverfahren einer nichtflüchtigen Speichervorrichtung
CN101584005B (zh) 非易失性存储器中的经分割擦除及擦除验证
US8542534B2 (en) Select gate programming in a memory device
CN102985977B (zh) 用于减少非易失性存储器中的状态分布的展宽的擦除和编程技术
CN101393774B (zh) 非易失性存储器件中的擦除方法
CN102138183B (zh) 对非易失性存储器的选择性擦除操作
KR102083547B1 (ko) 플래시 메모리와 메모리 컨트롤러를 포함하는 데이터 저장 장치 및 그것의 배드 페이지 관리 방법
US9466381B2 (en) Semiconductor device
CN102760490B (zh) 半导体器件及其操作方法
CN106205704B (zh) 存储器及其操作方法
US9082503B2 (en) Semiconductor memory device and method of operating the same
CN102150216A (zh) 具有降低的数据存储要求的存储器的多遍编程
US8054680B2 (en) Semiconductor device
CN107545924A (zh) 半导体存储器装置及其操作方法
US8942048B2 (en) Semiconductor device and method of operating the same
US9830992B1 (en) Operation method of non-volatile memory cell and applications thereof
CN105976867A (zh) 一种存储单元的擦除方法
CN101345084A (zh) 操作非易失性存储装置的方法
US20130163333A1 (en) Semiconductor memory device and method of operating the same
CN103247340A (zh) 半导体存储装置、编程方法和数据处理系统
CN101162610A (zh) 对非易失性存储器件生成编程电压的电路和方法
US20100165748A1 (en) Erase completion recognition
JP2009134848A (ja) 揮発性メモリ素子の消去方法
CN104934064A (zh) 一种nand型闪存存储器的块擦除方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

CP03 Change of name, title or address