CN102651236A - 存储装置和控制存储装置的擦除操作的方法 - Google Patents

存储装置和控制存储装置的擦除操作的方法 Download PDF

Info

Publication number
CN102651236A
CN102651236A CN2011102895169A CN201110289516A CN102651236A CN 102651236 A CN102651236 A CN 102651236A CN 2011102895169 A CN2011102895169 A CN 2011102895169A CN 201110289516 A CN201110289516 A CN 201110289516A CN 102651236 A CN102651236 A CN 102651236A
Authority
CN
China
Prior art keywords
soft programming
memory cell
erase
voltage
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102895169A
Other languages
English (en)
Other versions
CN102651236B (zh
Inventor
白侊虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102651236A publication Critical patent/CN102651236A/zh
Application granted granted Critical
Publication of CN102651236B publication Critical patent/CN102651236B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/3468Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明提供一种存储装置的擦除操作,尤其通过以下步骤来控制:在多个存储器单元块之中选择要擦除的一个或更多个存储器单元块;响应于擦除命令而对选中的所述一个或更多个存储器单元块执行擦除操作;如果擦除操作被判定为通过,则对选中的所述一个或更多个存储器单元块执行第一软编程操作;以及如果第一软编程操作被判定为通过,则对选中的所述一个或更多个存储器单元块执行第二软编程操作。

Description

存储装置和控制存储装置的擦除操作的方法
相关申请的交叉引用
本申请要求2011年2月28日向韩国知识产权局提交的韩国专利号为10-2011-0018215的优先权,其全部内容通过引用合并在本文中。
技术领域
本发明总体而言涉及一种存储装置,更具体而言涉及一种用于提高非易失性存储装置的可靠性的半导体装置及其制造方法。
背景技术
通常,非易失性存储装置中的存储器单元(cell)阵列包括多个串,每个串由与形成在串末端的晶体管串联连接的存储器单元构成。不同串的存储器单元经由字线电连接。每个串与经由位线来感测数据的页缓冲器电连接。
非易失性存储装置是电可擦除和电可编程的。在擦除操作中,施加低的栅电压给控制栅,以借助F-N隧穿效应来抽取注入到浮栅内的电子。
图1示出现有的非易失性存储装置的擦除操作。
参见图1,通过将源极选择线和漏极选择线浮置、然后将接地电压(例如0V)施加至块单元所包括的字线、然后将高电压施加至形成在半导体衬底中的阱,来执行擦除操作。经由上述擦除操作而被擦除的存储器单元的阈值电压以EV1状态分布,如图1所示。
但是,由于存储器单元的某些操作特性,一些存储器单元可能比其它存储器单元更过度地被擦除。要擦除的存储器单元的阈值电压必须根据擦除电压电平EVL来分布,但是被更过度地擦除的存储器单元的阈值电压分布变得比擦除电压电平EVL低,如图1所示。
执行芯片上的软编程(SOC,Soft program On Chip)以校正被过度擦除的存储器单元的阈值电压分布。SOC操作重复进行编程操作和验证操作,以将EV1状态的阈值电压分布校正为EV2状态的阈值电压分布,也就是在擦除电压电平EVL附近。
SOC操作能够将被擦除的存储器单元的阈值电压分布调整成在擦除电压电平EVL的附近。但是,SOC操作无法减小被擦除的存储器单元的阈值电压分布的宽度。
当被擦除的存储器单元的阈值电压分布的宽度不足够窄时,将会增加编程操作时间。被擦除的存储器单元的阈值电压分布的较宽的宽度还会增加被编程的存储器单元的阈值电压分布且造成干扰,因而降低非易失性存储装置的可靠性。
发明内容
本发明的实施例提供一种存储装置和一种用于控制存储装置的擦除操作的方法,所述存储装置可以通过改进被擦除的存储器单元的阈值电压分布来提高非易失性存储装置的可靠性。
在本发明的一个实施例中,一种存储装置包括:存储器单元阵列,所述存储器单元阵列包括与公共源极线和字线连接的多个存储器单元;控制逻辑单元,所述控制逻辑单元被配置成选择存储器单元中的一个或更多个,并执行响应于擦除操作命令的擦除操作、第一软编程操作、以及如果第一软编程操作通过时的第二软编程操作之中的一种或更多种;以及电压发生单元,所述电压发生单元被配置成在第一软编程操作中将第一电压施加至选中的所述一个或更多个存储器单元的字线,并在第二软编程操作中将与第一电压具有不同电平的第二电压施加至所述字线。
根据本发明的一个实施例,一种用于控制存储装置的擦除操作的方法包括以下步骤:在多个存储器单元块之中选择要擦除的一个或更多个存储器单元块;响应于擦除命令而对选中的所述一个或更多个存储器单元块执行擦除操作;如果擦除操作被判定为通过,则对选中的所述一个或更多个存储器单元块执行第一软编程操作;以及如果第一软编程操作被判定为通过,则对选中的所述一个或更多个存储器单元块执行第二软编程操作。
另外,根据本发明的一个实施例,一种用于控制存储装置的擦除操作的方法包括以下步骤:响应于擦除命令而选择一个或更多个存储器单元块;将第一电平的电压施加至选中的所述一个或更多个存储器单元块的字线,以执行擦除操作;如果擦除操作通过,则将第二电平的电压施加至所述字线,以执行第一软编程操作;以及如果第一软编程操作通过,则将第三电平的电压施加至所述字线以执行第二软编程操作。
附图说明
结合附图描述本发明的特征、方面和实施例,其中:
图1是说明现有非易失性存储装置的擦除操作的图;
图2是根据本发明的一个示例性实施例的非易失性存储装置的框图;
图3是说明根据本发明的一个示例性实施例的非易失性存储装置的一部分的图;
图4A至图4D是说明根据本发明的一个示例性实施例的非易失性存储装置的第一软编程操作和第二软编程操作的图;
图5是说明根据本发明的一个示例性实施例的非易失性存储装置的电压变化的图;以及
图6是说明根据本发明的一个示例性实施例的用于控制非易失性存储装置的擦除操作的方法的流程图。
具体实施方式
以下参照附图结合示例性实施例来说明根据本发明的非易失性存储装置和用于控制非易失性存储装置的擦除操作的方法。
图2是根据本发明的一个示例性实施例的非易失性存储装置的框图。图3是说明根据本发明的一个示例性实施例的非易失性存储装置的一部分的图。
参见图2和图3,根据本发明的一个示例性实施例的非易失性存储装置200可以包括存储器单元阵列210、输入缓冲器单元220、控制逻辑单元230、电压发生单元240、X译码器250、页缓冲器260和Y译码器270。
存储器单元阵列210包括多个存储器单元块MB0、MB1、...、MBn,所述多个存储器单元块MB0、MB1、...、MBn中的每个包括多个存储器单元。此外,虽然图2未示出,但存储器单元阵列210包括设置在公共源极线CSL与多个位线BL0、BL1、...、BLn之间的多个单元串CS0、CS1、...、CSn。单元串CS0、CS1、...、CSn中的每个包括串联连接的漏极选择晶体管DST、多个单元晶体管CT0、...、CTn-1、CTn、以及源极选择晶体管SST。这里,漏极选择晶体管DST的栅极与漏极选择线DSL连接,单元晶体管CT0、...、CTn-1、CTn的栅极分别与局部字线WL0、...、WLn-1、WLn连接,源极选择晶体管SST的栅极与源极选择线SSL连接。此外,位线BL0、BL1、...、BLn分别与页缓冲器PB0、PB1、...、PBn连接。
输入缓冲单元220从外部设备接收命令信号或地址信号,并将命令信号输出至控制逻辑单元230。
控制逻辑单元230从输入缓冲单元220接收命令信号,并产生擦除命令、第一软编程操作命令和第二软编程操作命令。此外,控制逻辑单元230接收从页缓冲器单元260和Y译码器270输出的数据,并根据接收的数据来控制电压发生单元240和X译码器250的操作。
此外,控制逻辑单元230在第二软编程操作中设定第二擦除电压电平。第二擦除电压电平是根据施加至字线WL0、...、WLn-1、WLn的电压电平来设定的。也就是,如果施加至字线WL0、...、WLn-1、WLn的电压电平为高,则第二擦除电压电平被设定为高,而如果施加至字线WL0、...、WLn-1、WLn的电压电平为低,则第二擦除电压电平被设定为低。第二擦除电压电平被设定为位于比预定的第一擦除电压电平低的区域中。第一擦除电压电平是在第一软编程操作中设定的电压电平。第一擦除电压电平被设定为介于擦除操作中的阈值电压分布与第一编程操作中的阈值电压分布之间。
电压发生单元240响应于由控制逻辑单元230产生的命令而产生电压。当从控制逻辑单元230接收到擦除命令时,电压发生单元240产生体电压(bulk voltage)Vb,并将体电压Vb提供至存储器单元的阱。体电压Vb可以具有高电平。此外,具有高于0V的第一电平的正电压被施加至全局字线GWL0、...、GWLn-1、GWLn。输入第一电平的电压用以执行第一软编程操作。之后,如果阈值电压分布未接近于第一擦除电压电平,则增加体电压Vb的电平以再次执行第一软编程操作。
如果即使在完成第一软编程操作之后阈值电压分布的宽度也不足够地窄,则执行第二软编程操作以减小阈值电压分布的宽度。在这种情况下,电压发生单元240将具有比第一电平低的第二电平的正电压施加至全局字线GWL0、...、GWLn-1、GWLn。这是因为擦除电压电平是根据施加给全局字线GWL0、...、GWLn-1、GWLn的电压电平来设定的。
X译码器250从控制逻辑单元230接收地址信号,并对地址信号进行译码以产生译码信号。X译码器250根据译码信号来选择存储器单元阵列210的块中的一个或更多个,并将选中的块的局部字线WL0、...、WLn-1、WLn与全局字线GWL0、...、GWLn-1、GWLn连接。对选中的块执行擦除操作。
页缓冲器单元260储存根据已被执行了擦除操作和第一软编程操作的存储块的阈值电压分布而设定的第二电压电平。页缓冲器单元260将阈值电压分布中位于比第二擦除电压电平低的区域中的存储器单元储存为“0”,并将位于比第二擦除电压电平高的区域中的存储器单元储存为“1”。
Y译码器270在擦除操作、第一软编程操作和第二软编程操作之后接收从存储器单元阵列210输出的数据,并输出数据至控制逻辑单元230。
下面将结合图4A至图4D详细描述根据本发明的一个示例性实施例的非易失性存储装置200的擦除操作。
图4A至图4D是说明根据本发明的一个示例性实施例的非易失性存储装置200的第一软编程操作和第二软编程操作的图。图5是说明根据本发明的一个示例性实施例的非易失性存储装置200的电压变化的图。
参见图2和图4A,在根据本发明的一个示例性实施例的非易失性存储装置200中,控制逻辑单元230产生擦除命令,并控制电压发生单元240和X译码器250的操作。也就是,控制逻辑单元230控制X译码器250以在存储器单元阵列中选择要擦除的一个或更多个存储器单元块。电压发生单元240产生施加给选中的存储器单元的阱的体电压Vb,以及施加给全局字线GWL的电压电平。施加给全局字线GWL的电压电平具有高于0V的第一电平VL1,如图5所示。
如图4A所示,经过擦除验证操作擦除的存储器单元的阈值电压(Vt)以EV1状态分布。通常,擦除状态(EV1)的阈值电压分布(EV1)是指低于0V的状态。
执行擦除验证操作是用以验证擦除操作。执行擦除验证操作以验证阈值电压分布EV1是否位于低于0V的区域中。
如图4B所示,执行第一软编程操作SOC1以将阈值电压分布EV1校正至第一擦除电压电平EVL1。如图5所示,在第一软编程操作SOC1中施加的电压与在擦除操作中施加给全局字线GWL的电压电平相等。但是,根据本发明的一个实施例的范围并不限于此,在第一软编程操作SOC1中施加给全局字线GWL的电压电平VL1可以低于或高于在擦除操作中施加的电压电平。
在第一软编程操作SOC1的验证操作中,将具有第一电平的电压施加至全局字线GWL,并将具有高电平的体电压Vb施加至存储器单元的阱。因此,当被擦除的存储器单元的阈值电压分布EV1移位到接近于第一擦除电压电平EVL1时,如图4B所示,被擦除的存储器单元的阈值电压分布EV1分布成接近于第一擦除电压电平EVL1。如果阈值电压分布EV1分布成接近于第一擦除电压电平EVL1,则第一软编程操作SOC1通过。另一方面,如果阈值电压分布EV1未分布成接近于第一擦除电压电平EVL1,则第一软编程操作SOC1失败。如果失败,如图5所示,施加具有电平Vb12的体电压Vb以再次执行第一软编程操作SOC1,所述电平Vb12比体电压Vb的之前的高电平Vb11高。
当借助重复此过程而使第一软编程操作SOC1通过时,执行第二软编程操作SOC2以降低被擦除的存储器单元的阈值电压分布EV1的宽度。在第二软编程操作SOC2中,将具有第二电平VL2的电压施加给全局字线GWL。如图4C和图5所示,第二电平VL2被设定为低于第一电平VL1。第二电压电平EVL2是根据第二电平VL2来设定的。在储存到页缓冲器单元260之前,位于比第二擦除电压电平EVL2低的区域中的存储器单元`的值被设`定为“0”,而位于比第二擦除电压电平EVL2高的区域中的存储器单元的值被设定为“1”。
再次参见图2,将储存在页缓冲器单元260中的值输入到控制逻辑单元230中,并基于输入的值来执行第二软编程操作SOC2。在第二软编程操作SOC2中,储存为“1”的存储器单元不被移位,而储存为“0”的存储器单元被移位。如果在第二软编程操作SOC2完成之后阈值电压分布EV1未接近于第二擦除电压电平EVL2,则施加具有电平Vb22的体电压Vb以再次执行第二软编程操作SOC2,所述电平Vb22比体电压Vb的之前的高电平Vb21高。当凭借重复此过程而使第二软编程操作SOC2通过时,被擦除的存储器单元的阈值电压分布的宽度降低,如图4D所示,由此可以减少干扰并提高非易失性存储装置的可靠性。
下面将结合图6更加详细地描述根据本发明的一个示例性实施例的非易失性存储装置200的擦除操作。
图6是说明根据本发明的一个示例性实施例的用于控制非易失性存储装置200的擦除操作的方法的流程图。
参见图6,在步骤610中,当将擦除命令输入到非易失性存储装置200中时,X译码器250选择多个存储器单元块中的一个或更多个。
然后,在步骤620中,将具有高于0V的电平的电压施加至选中的存储器单元块的字线WL,且将体电压Vb施加至阱以执行擦除操作。
然后,在步骤630中,判定擦除验证操作是通过还是失败。可以基于被擦除的存储器单元的阈值电压(Vt)分布EV1是否位于负区域中来对擦除验证操作进行验证。如果选中的存储块中有任何存储器单元未被擦除,则存储器单元的阈值电压不会具有负值(即低于0V的值)。以此方式,如果阈值电压值不是负值,则判定擦除操作失败。另一方面,如果选中的存储器单元块中的所有存储器单元都具有负电压电平(即低于0V的电压电平),则判定擦除操作通过。
当凭借重复此过程使擦除验证操作通过时,执行第一软编程操作SOC1(640)。执行第一软编程操作SOC1以将阈值电压分布EV1的右边缘和左边缘移位,使得被擦除的存储器单元的阈值电压分布EV1接近于第一擦除电压电平EVL1。
然后,在步骤650中,执行第一软编程验证操作来验证第一软编程操作SOC1。执行第一软编程验证操作以确定阈值电压分布EV1是否接近于第一擦除电压电平EVL1。因此,如果被擦除的存储器单元的阈值电压分布EV1接近于第一擦除电压电平EVL1,即判定第一软编程验证操作通过。另一方面,如果被擦除的存储器单元的阈值电压分布EV1未接近于第一擦除电压电平EVL1,则在步骤650中判定第一软编程验证操作失败。在这种情况下,如图5所示,增加施加给选中的存储器单元块的阱的体电压Vb的电平(660),以再次执行第一软编程操作SOC1(640)。
当在步骤650中判定第一软编程操作SOC1通过时,在步骤670中将第二擦除电压电平EVL2设定为低于第一擦除电压电平EVL1。将第二擦除电压电平EVL2设定为低于第一擦除电压电平EVL1,使得第二擦除电压电平EVL2被设定为具有比阈值电压分布EV1中的具有最低电压电平的存储器单元的电平更高的电平。可以通过将低于第一擦除电压电平EVL1的电压电平施加至被擦除的存储器单元的字线WL来设定第二擦除电压电平EVL2。可以将第二擦除电压电平EVL2储存在页缓冲器单元260中。页缓冲器单元260对于分布在比第二擦除电压电平EVL2低的位置处的存储器单元可以储存为“0”,对于分布在比第二擦除电压电平EVL2高的位置处的存储器单元可以储存为“1”。
然后,在步骤680中执行第二软编程操作SOC2。在第二软编程操作SOC2中,不校正储存为“1”的存储器单元,而是校正储存为“0”的存储器单元,以减小阈值电压分布EV1的宽度。也就是,仅有储存为“0”的存储器单元被向右移位以减小阈值电压分布EV1的宽度,使得其分布成如图4D所示。因此,可以减少非易失性存储装置200的编程操作中的干扰,由此可以提高非易失性存储装置的可靠性。
在步骤690中执行验证操作以判定第二软编程操作SOC2是否通过或失败。执行第二软编程验证操作以确定阈值电压分布EV1是否接近于第二擦除电压电平EVL2。因此,如果被擦除的存储器单元的阈值电压分布EV1接近于第二擦除电压电平EVL2,则判定通过。另一方面,如果被擦除的存储器单元的阈值电压分布EV1未接近于第二擦除电压电平EVL2,即判定失败。在此情况下,当第二软编程操作被判定为失败时,如图5所示,在步骤700中增加施加给选中存储器单元的阱的体电压的电平,以在步骤680中再次执行第二软编程操作SOC2。
当在步骤690中判定第二软编程操作SOC2通过时,擦除操作完成。
如上所述,根据本发明的一个实施例的非易失性存储装置及其擦除操作控制方法尤其执行第一软编程操作以将阈值电压分布移位至第一擦除电压电平,并将阈值电压分布移位至第二擦除电压电平以降低阈值电压分布的宽度,由此可以降低对被编程的存储器单元的干扰,并提高非易失性存储装置的可靠性。
虽然以上已经描述了某些实施例,但是本领域技术人员将会理解的是,所描述的实施例仅作为示例。因此,本文所描述的装置和方法并不限于所描述的实施例。确切地说,本文所描述的装置和方法应当仅根据所附权利要求并结合以上说明书和附图来限定。

Claims (29)

1.一种存储装置,包括:
存储器单元阵列,所述存储器单元阵列包括与公共源极线和字线连接的多个存储器单元;
控制逻辑单元,所述控制逻辑单元被配置成选择所述存储器单元中的一个或更多个,并执行响应于擦除操作命令的擦除操作、第一软编程操作、以及如果所述第一软编程操作通过时的第二软编程操作之中的一种或更多种;以及
电压发生单元,所述电压发生单元被配置成在所述第一软编程操作中将第一电压施加到选中的所述一个或更多个存储器单元的字线,并在所述第二软编程操作中将与所述第一电压具有不同电平的第二电压施加至所述字线。
2.如权利要求1所述的存储装置,其中,所述控制逻辑单元为所述第一软编程操作设定第一擦除电压电平以执行第一软编程验证操作,并且如果所述第一软编程操作的结果为所述第一软编程操作通过时,则为所述第二软编程操作设定第二擦除电压电平。
3.如权利要求2所述的存储装置,其中,所述第二擦除电压电平被设定为位于比所述第一擦除电压电平更负的区域中。
4.如权利要求3所述的存储装置,其中,所述第二擦除电压电平被设定为介于所述第一擦除电压电平与所述被擦除的存储器单元的阈值电压分布中的具有最低值的存储器单元的电压电平之间的电平。
5.如权利要求2所述的存储装置,其中,在所述第二软编程操作中,所述控制逻辑单元将被擦除的所述一个或更多个存储器单元的阈值电压分布中的位于比所述第二擦除电压电平更负的区域中的存储器单元设定为“0”,而将位于比所述第二擦除电压电平更正的区域中的存储器单元设定为“1”。
6.如权利要求4所述的存储装置,还包括页缓冲器,所述页缓冲器被配置成储存基于所述第二擦除电压电平而设定的存储器单元的值。
7.如权利要求1所述的存储装置,其中,所述电压发生单元在所述第二软编程操作中产生具有比所述第一电压低的电平的所述第二电压。
8.如权利要求1所述的存储装置,其中,如果所述第一软编程操作被判定为失败,则所述电压发生单元产生比在之前的所述第一软编程操作中具有更高的电平的第一软编程电压。
9.如权利要求1所述的存储装置,其中,如果所述第二软编程操作被判定为失败,则所述电压发生单元产生比在之前的所述第二软编程操作中具有更高的电平的第二软编程电压。
10.一种用于控制非易失性存储装置的擦除操作的方法,所述方法包括以下步骤:
在多个存储器单元块之中选择要擦除的一个或更多个存储器单元块;
响应于擦除命令而对选中的所述一个或更多个存储器单元块执行擦除操作;
如果所述擦除操作被判定为通过,则对选中的所述一个或更多个存储器单元块执行第一软编程操作;以及
如果所述第一软编程操作被判定为通过,则对选中的所述一个或更多个存储器单元块执行第二软编程操作。
11.如权利要求10所述的方法,其中,执行所述擦除操作的步骤包括将第一电平的电压施加至选中的所述一个或更多个存储器单元块中的字线的步骤。
12.如权利要求10所述的方法,其中,执行所述第一软编程操作的步骤包括将第一电平的电压施加至字线、并且将第一电平的体电压施加至选中的所述存储器单元块的阱的步骤。
13.如权利要求12所述的方法,其中,执行所述第一软编程操作的步骤包括以下步骤:
确定被擦除的存储器单元的阈值电压分布是否接近于第一擦除电压电平;以及
如果所述被擦除的存储器单元的阈值电压分布未接近于所述第一擦除电压电平,则判定所述第一软编程操作失败,
其中,将所述第一电平的电压提供至所述字线,并提供比所述第一电平具有更高的电平的体电压,以重复执行所述第一软编程操作。
14.如权利要求13所述的方法,其中,所述第一擦除电压电平设定在所述擦除操作中的阈值电压分布与第一编程操作中的阈值电压分布之间。
15.如权利要求10所述的方法,其中,执行所述第二软编程操作的步骤包括将第二电平的电压施加至选中的所述存储器单元块的字线、并将第二电平的体电压施加至选中的所述存储器单元块的阱的步骤。
16.如权利要求15所述的方法,其中,施加给所述字线的所述第二电平的电压比所述第一软编程操作中设定的所述第一电平的电压低。
17.如权利要求15所述的方法,其中,执行所述第二软编程操作的步骤还包括以下步骤:
设定第二擦除电压电平;以及
将位于比所述第二擦除电压电平低的区域中的存储器单元储存为“0”,而将位于比所述第二擦除电压电平高的区域中的存储器单元储存为“1”。
18.如权利要求17所述的方法,其中,所述第二擦除电压电平位于比所述第一软编程操作中设定的所述第一擦除电压电平更负的区域中。
19.如权利要求17所述的方法,其中,执行所述第二软编程操作的步骤通过仅将储存为“0”的存储器单元移位来减小阈值电压分布的宽度。
20.一种用于控制非易失性存储装置的擦除操作的方法,所述方法包括以下步骤:
响应于擦除命令而选择一个或更多个存储器单元块;
将第一电平的电压施加至选中的所述一个或更多个存储器单元块的字线,以执行擦除操作;
如果所述擦除操作通过,则将第二电平的电压施加至所述字线,以执行第一软编程操作;以及
如果所述第一软编程操作通过,则将第三电平的电压施加至所述字线,以执行第二软编程操作。
21.如权利要求20所述的方法,其中,所述第二电平的电压具有等于或高于所述第一电平的电平。
22.如权利要求20所述的方法,其中,所述第三电平的电压具有比所述第一电平低的电平。
23.如权利要求20所述的方法,其中,执行所述第一软编程操作的步骤将第一擦除电压电平设定为介于所述擦除操作中的阈值电压分布与第一编程操作中的阈值电压分布之间。
24.如权利要求23所述的方法,其中,执行所述第一软编程操作的步骤包括以下步骤:
如果被擦除的所述存储器单元块的存储器单元的阈值电压分布接近于所述第一擦除电压电平,则判定所述第一软编程操作通过;以及
如果被擦除的所述存储器单元块的存储器单元的阈值电压分布未接近于所述第一擦除电压电平,则判定所述第一软编程操作失败。
25.如权利要求24所述的方法,其中,如果所述第一软编程操作被判定为失败,则将比在所述第一软编程操作中施加的电压具有更高的电平的电压施加至被擦除的所述存储器单元的阱,以再次执行所述第一软编程操作。
26.如权利要求20所述的方法,其中,执行所述第二软编程操作的步骤将第二擦除电压电平设定为处在所述擦除操作中的阈值电压分布之内。
27.如权利要求26所述的方法,其中,所述第二擦除电压电平位于比所述第一软编程操作中设定的所述第一擦除电压电平更负的区域中。
28.如权利要求26所述的方法,其中,执行所述第二软编程操作的步骤包括以下步骤:
如果被擦除的所述存储器单元块的存储器单元的阈值电压分布位于所述第一擦除电压电平与所述第二擦除电压电平之间,则判定所述第二软编程操作通过;以及
如果被擦除的所述存储器单元块的存储器单元的阈值电压分布不是位于所述第一擦除电压电平与所述第二擦除电压电平之间,则判定所述第一软编程操作失败。
29.如权利要求28所述的方法,其中,如果所述第二软编程操作被判定为失败,则将比在所述第二软编程操作中施加的电压具有更高的电平的电压施加至被擦除的所述存储器单元的阱,以再次执行所述第二软编程操作。
CN201110289516.9A 2011-02-28 2011-09-27 存储装置和控制存储装置的擦除操作的方法 Active CN102651236B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0018215 2011-02-28
KR1020110018215A KR101281706B1 (ko) 2011-02-28 2011-02-28 불휘발성 메모리 장치 및 그의 소거 동작 제어 방법

Publications (2)

Publication Number Publication Date
CN102651236A true CN102651236A (zh) 2012-08-29
CN102651236B CN102651236B (zh) 2016-08-03

Family

ID=46693228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110289516.9A Active CN102651236B (zh) 2011-02-28 2011-09-27 存储装置和控制存储装置的擦除操作的方法

Country Status (4)

Country Link
US (1) US8644082B2 (zh)
KR (1) KR101281706B1 (zh)
CN (1) CN102651236B (zh)
TW (1) TWI546811B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934064A (zh) * 2015-07-07 2015-09-23 合肥恒烁半导体有限公司 一种nand型闪存存储器的块擦除方法
CN105551524A (zh) * 2015-12-15 2016-05-04 北京兆易创新科技股份有限公司 一种存储单元的擦除方法
CN105988880A (zh) * 2015-02-17 2016-10-05 群联电子股份有限公司 存储器管理方法、存储器控制电路单元及存储器储存装置
CN110459252A (zh) * 2018-05-08 2019-11-15 爱思开海力士有限公司 半导体器件和半导体器件的操作方法
WO2020113560A1 (en) * 2018-12-07 2020-06-11 Yangtze Memory Technologies Co., Ltd. Method for programming memory system
CN112837734A (zh) * 2016-06-30 2021-05-25 东芝存储器株式会社 存储系统
CN118380031A (zh) * 2024-06-26 2024-07-23 新存科技(武汉)有限责任公司 存储器及其操作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103971746B (zh) * 2013-02-05 2017-03-01 光宝电子(广州)有限公司 固态存储装置及其数据擦除方法
CN104051012B (zh) * 2013-03-15 2017-05-17 北京兆易创新科技股份有限公司 一种存储器擦除的方法和装置
KR102147988B1 (ko) 2013-04-09 2020-08-26 삼성전자주식회사 불휘발성 저장 장치 및 그것의 데이터 저장 방법
TWI574272B (zh) * 2015-02-17 2017-03-11 群聯電子股份有限公司 抹除操作配置方法、記憶體控制電路單元與記憶體儲存裝置
US10360973B2 (en) * 2016-12-23 2019-07-23 Western Digital Technologies, Inc. Data mapping enabling fast read multi-level 3D NAND to improve lifetime capacity
KR20200108713A (ko) * 2019-03-11 2020-09-21 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
CN115668379A (zh) * 2021-01-08 2023-01-31 长江存储科技有限责任公司 用于nand存储操作的架构和方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101213614A (zh) * 2005-03-31 2008-07-02 桑迪士克股份有限公司 使用个别验证擦除非易失性存储器和额外擦除存储器单元的子组
US20100124121A1 (en) * 2008-11-20 2010-05-20 Ji Hyun Seo Method of erasing flash memory device
US20100172188A1 (en) * 2009-01-08 2010-07-08 Elite Semiconductor Memory Technology Inc. Method for conducting over-erase correction
CN101923899A (zh) * 2009-06-09 2010-12-22 北京芯技佳易微电子科技有限公司 一种非易失存储器的擦除方法及装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6493266B1 (en) * 2001-04-09 2002-12-10 Advanced Micro Devices, Inc. Soft program and soft program verify of the core cells in flash memory array
US6661711B2 (en) 2002-02-06 2003-12-09 Sandisk Corporation Implementation of an inhibit during soft programming to tighten an erase voltage distribution
JP2008146771A (ja) * 2006-12-12 2008-06-26 Toshiba Corp 半導体記憶装置
KR101625380B1 (ko) * 2009-11-16 2016-06-14 삼성전자주식회사 전하 재활용 메모리 시스템 및 그것의 전하 재활용 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101213614A (zh) * 2005-03-31 2008-07-02 桑迪士克股份有限公司 使用个别验证擦除非易失性存储器和额外擦除存储器单元的子组
US20100124121A1 (en) * 2008-11-20 2010-05-20 Ji Hyun Seo Method of erasing flash memory device
US20100172188A1 (en) * 2009-01-08 2010-07-08 Elite Semiconductor Memory Technology Inc. Method for conducting over-erase correction
CN101923899A (zh) * 2009-06-09 2010-12-22 北京芯技佳易微电子科技有限公司 一种非易失存储器的擦除方法及装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105988880A (zh) * 2015-02-17 2016-10-05 群联电子股份有限公司 存储器管理方法、存储器控制电路单元及存储器储存装置
CN105988880B (zh) * 2015-02-17 2019-01-08 群联电子股份有限公司 存储器管理方法、存储器控制电路单元及存储器储存装置
CN104934064A (zh) * 2015-07-07 2015-09-23 合肥恒烁半导体有限公司 一种nand型闪存存储器的块擦除方法
CN105551524A (zh) * 2015-12-15 2016-05-04 北京兆易创新科技股份有限公司 一种存储单元的擦除方法
CN105551524B (zh) * 2015-12-15 2019-10-18 北京兆易创新科技股份有限公司 一种存储单元的擦除方法
CN112837734A (zh) * 2016-06-30 2021-05-25 东芝存储器株式会社 存储系统
CN112837734B (zh) * 2016-06-30 2023-07-14 铠侠股份有限公司 存储系统
CN110459252A (zh) * 2018-05-08 2019-11-15 爱思开海力士有限公司 半导体器件和半导体器件的操作方法
WO2020113560A1 (en) * 2018-12-07 2020-06-11 Yangtze Memory Technologies Co., Ltd. Method for programming memory system
US10998062B2 (en) 2018-12-07 2021-05-04 Yangtze Memory Technologies Co., Ltd. Method for programming a memory system
US11475964B2 (en) 2018-12-07 2022-10-18 Yangtze Memory Technologies Co., Ltd. Method for programming a memory system
CN118380031A (zh) * 2024-06-26 2024-07-23 新存科技(武汉)有限责任公司 存储器及其操作方法

Also Published As

Publication number Publication date
CN102651236B (zh) 2016-08-03
US20120218827A1 (en) 2012-08-30
US8644082B2 (en) 2014-02-04
TWI546811B (zh) 2016-08-21
TW201236017A (en) 2012-09-01
KR101281706B1 (ko) 2013-07-03
KR20120098339A (ko) 2012-09-05

Similar Documents

Publication Publication Date Title
CN102651236A (zh) 存储装置和控制存储装置的擦除操作的方法
US20150221385A1 (en) Semiconductor memory device and system including the same
US10497452B2 (en) Semiconductor memory device and method of operating the same
US20080239828A1 (en) Flash memory device and erase method thereof
US9536613B2 (en) Semiconductor memory device including a 3-dimensional memory cell array and a method of operating the same
CN107545924A (zh) 半导体存储器装置及其操作方法
KR20170129516A (ko) 반도체 메모리 장치 및 이의 동작 방법
CN101162610B (zh) 对非易失性存储器件生成编程电压的电路和方法
US9275736B2 (en) Semiconductor device and operating method thereof
KR20160039960A (ko) 더미 메모리 셀을 포함하는 반도체 메모리 장치 및 그것의 프로그램 방법
KR20150029405A (ko) 반도체 메모리 장치 및 그 프로그램 방법
KR20150072099A (ko) 반도체 메모리 장치 및 그것의 동작 방법
US9269441B2 (en) Method for operating non-volatile memory device
KR102407575B1 (ko) 메모리 장치 및 그 동작 방법
US9053793B2 (en) Semiconductor memory device and method of operating the same
KR20130139598A (ko) 반도체 메모리 장치 및 이의 동작 방법
US10790033B2 (en) Operating method of memory device using channel boosting before read or verify operation
US20150270003A1 (en) Non-volatile memory and method for programming the same
KR20150078165A (ko) 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
KR101161393B1 (ko) 플래쉬 메모리 장치의 소거 방법
KR20070109684A (ko) 낸드 플래시 메모리 장치의 소거방법
CN110910940B (zh) 存储器的编程方法、装置、存储设备和存储介质
KR20220094706A (ko) 반도체 메모리 장치 및 이의 동작 방법
US8811083B2 (en) Semiconductor memory device and method of operating the same
KR20240052367A (ko) 메모리 장치 및 이의 동작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant