CN105548851A - 半导体器件及其制造方法及测试半导体器件的装置 - Google Patents
半导体器件及其制造方法及测试半导体器件的装置 Download PDFInfo
- Publication number
- CN105548851A CN105548851A CN201510455245.8A CN201510455245A CN105548851A CN 105548851 A CN105548851 A CN 105548851A CN 201510455245 A CN201510455245 A CN 201510455245A CN 105548851 A CN105548851 A CN 105548851A
- Authority
- CN
- China
- Prior art keywords
- weld pad
- probe
- pad
- signal
- semiconductor devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
提供了一种半导体器件,包括:基板、在基板上的绝缘层、在绝缘层中或在绝缘层之间的互连线、和在绝缘层上的焊垫。该焊垫可包括连接到互连线的信号焊垫以及与信号焊垫间隔开设置并通过互连线电连接到对应的信号焊垫的测量焊垫。接触半导体器件的探针的未对准可以通过检测在一个或多个测量焊垫与信号焊垫之间传递的信号来检测。
Description
技术领域
发明构思的示例实施方式涉及半导体器件,具体地涉及构造为减小其焊垫结构与探针板之间的对准误差的半导体器件、测试该半导体器件的方法以及用于测试该半导体器件的装置。
背景技术
随着信息和通信技术发展,正在研究和发展各种类型的半导体器件。由于性能和可靠性都是半导体器件的重要因素,所以在被销售之前,执行测试工艺以评估半导体器件的可靠性。在测试工艺中,探针用来提供用于测试工艺的电信号或电力到半导体器件,或者从半导体器件获得测试数据。因此,为了正常地执行测试工艺,探针应当与半导体器件的焊垫接触。然而,随着半导体器件中的焊垫尺寸减小,将探针对准到焊垫变得越来越难。
发明内容
发明构思的示例实施方式提供一种半导体器件,它的焊垫可以容易地与探针对准,还提供测试该半导体器件的方法以及用于测试该半导体器件的装置。
发明构思的其他示例实施方式提供一种半导体器件,它的焊垫可以与探针三维地对准,还提供测试该半导体器件的方法以及用于测试该半导体器件的装置。
根据发明构思的示例实施方式,一种半导体器件可以包括:基板;在基板上的绝缘层;在绝缘层中或在绝缘层之间的互连线;和在绝缘层上的焊垫。焊垫可以包括:连接到互连线的信号焊垫;和与信号焊垫间隔开并通过互连线电连接到信号焊垫的对准焊垫。对准焊垫可以设置在对应于信号焊垫的中心与将接触信号焊垫的探针之间的对准误差的位置。
根据发明构思的示例实施方式,一种测试半导体器件的方法可以包括:将包括探针的探针卡与基板对准,基板包括信号焊垫和分别连接到信号焊垫的对准焊垫;将探针与信号焊垫对准以使得探针接触信号焊垫;和测试基板。将探针与信号焊垫对准可以包括利用信号焊垫确定与对准焊垫接触的探针的对准误差。
根据发明构思的示例实施方式,一种测试半导体器件的装置可以包括:支撑基板的卡盘,在该基板中提供信号焊垫和分别连接到信号焊垫的对准焊垫;探针卡,包括将接触信号焊垫和对准焊垫的多个探针;测试器,配置为通过探针卡输入测试信号到基板/从基板输出测试信号;和对准模块,考虑到探针相对于信号焊垫的中心的对准误差来将探针对准信号焊垫的中心。对准误差可以通过利用信号焊垫检验彼此接触的对准焊垫和探针的位置来获得。
在一些实例中,一种半导体器件可以包括:集成电路;绝缘层;在绝缘层上的多个信号焊垫,多个信号焊垫中至少一些被连接以在外部电源与集成电路之间传递信号;在绝缘层上的多个探针测量焊垫,多个探针测量焊垫至少通过绝缘层彼此间隔开并彼此绝缘,使得它们在半导体器件内不彼此电连接,多个探针测量焊垫的每个电连接到信号焊垫中对应的一个,探针测量焊垫的每个构造为接触外部探针以在外部探针与连接到其的对应的一个信号焊垫之间传递电信号。
多个信号焊垫和多个探针测量焊垫可以由相同的金属材料形成在半导体器件中的相同高度处。
多个信号焊垫和多个探针测量焊垫可以从绝缘层暴露,所述绝缘层是半导体器件的最上面的绝缘层。
当从由顶向下透视图看时,多个信号焊垫中至少大部分信号焊垫具有第一区,多个探针测量焊垫包括定位在与第一区基本相等的区域中的探针测量焊垫阵列。
探针测量焊垫阵列可以包括至少九个探针测量焊垫。
测量焊垫可以具有包围探针测量焊垫阵列的环形。
探针测量焊垫可以包括嵌入绝缘层内的测量焊垫的竖直叠层。
在制造第一半导体器件的方法中,所述第一半导体器件包括:集成电路;绝缘层;在绝缘层上的多个信号焊垫,多个信号焊垫中的至少一些信号焊垫被连接以在外部电源与集成电路之间传递信号;在绝缘层上的多个探针测量焊垫,所述多个探针测量焊垫的每个电连接到信号焊垫中对应的一个,该方法可以包括:使得探针卡的多个探针与多个信号焊垫和至少一个测量焊垫接触;通过检测与信号焊垫之一接触的探针和多个探针中的第一探针之间的信号,确定哪个测量焊垫与多个探针中的第一探针接触;和响应于该确定步骤调节探针卡的位置。
该方法可以包括:通过经由探针卡提供测试信号到第一半导体器件的集成电路,测试第一半导体器件,其中在测试第一半导体器件之前执行探针卡的位置的调节。
该方法可以包括:通过经由探针卡提供测试信号到第一半导体器件的集成电路,测试第一半导体器件,然后通过经由探针卡提供测试信号到第二半导体器件的集成电路,测试第二半导体器件,其中在测试第一半导体器件之后并且在测试第二半导体器件之前执行探针卡的位置的调节。
附图说明
通过下文结合附图的简要描述,将更清楚地理解示例实施方式。附图表示在此描述的非限制的示例实施方式。
图1至图4是平面图,示出根据发明构思的示例实施方式的半导体器件。
图5是透视图,示出根据发明构思的示例实施方式的半导体器件,在该半导体器件中提供了将与探针接触的焊垫。
图6是图1的部分A的放大平面图。
图7为沿图6的线I-I'截取的截面图。
图8是用于测试图1的半导体器件的装置。
图9是示出半导体器件的测试方法的流程图。
图10是示出根据发明构思的示例实施方式的将探针对准到焊垫的步骤的流程图。
应当注意到这些图形旨在示出在某些实例示例实施方式中使用的方法、结构和/或材料的一般特性并对下文所提供的书面描述进行补充。然而,这些附图可以不是按比例的且可能没有精确地反映任何给出的实施方式的精确结构特性或性能特性,并且不应被解释为限定或限制示例实施方式所包括的数值或者性能的范围。例如,为了清晰,可以缩小或夸大层、区域和/或结构元件的相对厚度和位置。在不同附图中使用的相似或相同的参考数字旨在表明存在相似或相同的元件或特征。
具体实施方式
现在将参考附图更充分地描述发明构思的示例实施方式,在附图中示出示例实施方式。然而,发明构思的示例实施方式可以以许多不同的形式实现且不应理解为限于在此阐述的实施方式;而是,提供这些实施方式使得此公开将彻底和完整,这些实施方式将向本领域的一般技术人员充分地传达示例实施方式的构思。在附图中,为了清楚可以夸大层和区域的厚度。在附图中相同的附图标记表示相同的元件,因此可以省略对它们的描述的重复。
应当理解的是,当元件被称为“连接到”或“联接到”另一元件时,它能够直接连接或联接到另一元件或者可以存在中间元件。相反,当元件被称为“直接连接到”或“直接联接到”另一元件时,不存在中间元件。通篇相同的附图标记指示相同的元件。如这里所用,术语“和/或”包括相关列举项目的一种或多种的任意和所有组合。用于描述元件或层之间的关系的其他词语应该以类似的方式解释(例如,“在...之间”与“直接在...之间”、“相邻”与“直接相邻”、“在...上”与“直接在...上”)。
可以理解虽然术语“第一”、“第二”等可以用于此来描述各种元件、部件、区域、层和/或部分,但这些元件、部件、区域、层和/或部分应不受这些术语限制。这些术语只用于区分一个元件、部件、区域、层或部分与其他元件、部件、区域、层或部分。因此,以下讨论的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分,而不背离本示例实施方式的教导。
在这里为了描述的方便,可以使用空间相对术语,诸如“下面”、“下方”、“下”、“上方”、“上”等,来描述一个元件或特征和其他元件或特征如图中所示的关系。可以理解空间相对术语旨在包含除了在图中所绘的方向之外的装置在使用或操作中的不同方向。例如,如果在图中的装置被翻转,被描述为在其他元件或特征的“下方”或“下面”的元件则应取向在所述其他元件或特征的“上方”。因此,示范性术语“下方”可以包含下方和上方两个方向。装置也可以有其它取向(旋转90度或其它取向)且相应地解释这里所使用的空间相对描述语。
这里所使用的术语是只为了描述特别的实施方式的目的且不旨在限制示例实施方式。如这里所用,单数形式“一”和“该”也旨在包括复数形式,除非内容清楚地指示另外的意思。可以进一步理解当在此说明书中使用时术语“包括”和/或“包含”说明所述特征、整体、步骤、操作、元件和/或组分的存在,但是不排除存在或添加一个或更多其他特征、整体、步骤、操作、元件、组分和/或其组。
根据此处描述的不同实施方式的装置和形成装置的方法可以被包含在诸如集成电路的微电子装置中,其中根据此处描述的不同实施方式的多个装置被集成在同一微电子装置中。因此,此处示出的截面图可以在微电子装置中的两个不同方向(其不需要垂直)上重复。因而,包含根据此处描述的多个实施方式的器件的微电子装置的平面图可以基于微电子装置的功能而包括成阵列和/或二维图案的多个装置。
根据此处描述的不同实施方式的装置可以根据微电子装置的功能性而配置于其它装置之间。此外,根据此处描述的不同实施方式的微电子装置可以在可以正交于所述两个不同方向的第三方向上重复,以提供三维集成电路。
因此,此处示出的截面图提供对于根据此处描述的不同实施方式的沿着平面图中的两个不同方向和/或透视图中的三个不同方向延伸的多个器件的支持。例如,当在器件/结构的截面图中示出单一有源区时,该器件/结构可以包括多个有源区以及在其上的晶体管结构(或存储单元结构、栅结构等等,视情况而定),如将通过器件/结构的平面图示出的。
除非另有界定,这里使用的所有术语(包括技术和科学术语)具有本发明构思的示例实施方式所属领域的普通技术人员共同理解的相同的意思。还可以理解诸如那些在通用字典中定义的术语应解释为一种与在相关技术的背景中的它们的涵义一致的涵义,而不应解释为理想化或过度正式的意义,除非在这里明确地如此界定。
图1至图4是平面图,示出根据发明构思的示例实施方式的半导体器件。根据发明构思的示例实施方式,如图1至图4所示,半导体器件100可以包括基板10和设置在基板10上的焊垫80。
半导体器件100可以以芯片管芯形式提供,其可以通过单片化(例如,切割)半导体晶片而形成。基板10可包括结晶的同质元素半导体材料。基板10可以是半导体晶片的一部分。在从晶片分离半导体器件100之后或之前可发生半导体器件100的测试。基板10可包括芯区12和外围区14。在每个芯区12中,可以提供多个单元器件(例如,图7中的16,其例如可以是部分的集成电路或存储单元)。外围区14可以邻近芯区12设置或在芯区12周围设置。例如,外围区14可以位于芯区12之间。外围区14可以构造为包括互连线,该互连线连接到芯区12的相应单元器件和/或其他单元器件(例如,在外围区14中的单元器件)。
焊垫80可以设置在基板10的外围区14上。焊垫80可以通过互连线(例如,图7的30)连接到单元器件(例如,图7的16)。在示例实施方式中,焊垫80可以布置为形成两列。例如,在半导体器件100是DRAM芯片的情况下,半导体器件100可具有布置为形成两列的大约30-50个焊垫80。在示例实施方式中,焊垫80可包括信号焊垫40和对准焊垫70。信号焊垫40可以连接到互连线30和单元器件16中相应的那些。当在平面图看时,每个信号焊垫40可以成形为类似于矩形或正方形。
如图1-8所示,对准焊垫70可以与信号焊垫40间隔开。对准焊垫70和信号焊垫40可以设置在基板10的中心区上或在芯区12之间的外围区14上。此外,对准焊垫70可以设置在信号焊垫40的一侧。对准焊垫70和信号焊垫40可以布置成相同的规则图案并且以相同的节距彼此间隔开。对准焊垫70可具有与每个信号焊垫40基本相同的尺寸和形状。替代地,对准焊垫70可具有不同于一个或多个信号焊垫40的尺寸和形状。例如,每个对准焊垫70可以大于每个信号焊垫或大于相邻的信号焊垫,使得在测试期间,探针与相应的信号焊垫40的未对准(其导致探针与相应的信号焊垫40之间缺乏接触)可以通过对准焊垫70被检测(将在以下讨论中明显)。
参考图2,信号焊垫40可以布置在外围区14的相反边缘部分(其位于基板10的相反边缘处)上。例如,可以布置信号焊垫40使得仅单个列形成在外围区14的相反边缘部分的每个上。在某些实施方式中,对准焊垫70可以设置在外围区14的边缘部分之一处。例如,对准焊垫70可以是焊垫80中最外面的一个或可以靠近基板10的拐角之一设置。
参考图3和图4,可以布置信号焊垫40使得仅单个列形成在外围区14或基板10的仅单个边缘上。在其他实施方式中,焊垫(40、70)可以在外边缘处布置成列和布置在中心处(例如,图1和图2的焊垫布置的组合)。作为另一实例,图1至图4的布置可以改变为还包括焊垫(40、70)的竖直排列的列,诸如在半导体器件100的左侧和/或右侧上。在图1-4的实例中,对准焊垫70可以是焊垫80中最外面一个或可以靠近基板10的拐角之一设置,但是发明构思的示例实施方式可以不限于此。在半导体器件100是NAND快闪存储器芯片的情况下,半导体器件100可具有大约20-40个焊垫80,其布置为形成单个列,如图3和图4所示。
图5是透视图,示出根据发明构思的示例实施方式的在其中提供了将与探针接触的焊垫的半导体器件。参考图5,焊垫80可以提供在覆盖基板10的绝缘层20上。焊垫80的最上层(例如,最上面的金属层)被显示为在绝缘层20的最上面的表面上方升高。然而,此最上层可以形成在绝缘层20中的凹陷或开口内。例如,该最上层可以通过以下步骤形成:在绝缘层20中蚀刻图案;在绝缘层20的表面上方以及在由于蚀刻而形成在绝缘层20中的开口内沉积一个或多个导电层(例如,一个或多个金属层);以及在导电层上执行化学机械平坦化以暴露绝缘层20使得保留在开口中的导电层形成焊垫80(并且可具有与绝缘层20的上表面齐平的上表面)。
在测试半导体器件的工艺期间,探针222(例如,外部测试设备的探针)可以分别与焊垫80接触。例如,探针222可以与对准焊垫70和信号焊垫40接触。期望的是每个探针222应该接触相应的一个焊垫80的中心46。然而,有时候,基板10可以由于测试工艺的温度变化而变形或者由于测试工艺的温度变化而改变它的位置。在这种情况下,可能难以将探针222精确地对准到焊垫80。即,测试工艺会遭受探针222与焊垫80之间的未对准。
探针222可以布置为在其相同的相对位置处分别与对准焊垫70和信号焊垫40接触。在相同的相对位置处焊垫与探针接触可以是针对半导体器件100的所有焊垫40或者仅针对靠近焊垫70的那些焊垫40。例如,如果探针222与信号焊垫40的中心46未对准,则对准焊垫70的中心和对应的一个探针222也会在基本相同的程度和方向上未对准。这可能由定位测试装置的探针222以具有与如半导体器件100中所设计的焊垫布局相同的定位而造成。由于相对于半导体器件没有正确地定位探针板(具有探针222)导致对于所有焊垫40会整体发生焊垫40和探针222的未对准。这样的未对准会由于其上安装半导体器件100的测试平台(例如,卡盘,诸如如下所述的卡盘210)的膨胀或收缩(例如由于温度改变导致此测试平台的移动)而发生。另外或者替代地,由于例如半导体器件自身温度改变产生的半导体器件的膨胀和收缩(然而,在这种情况下,相邻焊垫的相对对准可以期待是基本相同的,而从焊垫到该焊垫的相邻焊垫的改变逐渐增大,使得与半导体器件100的不同侧相比可存在显著的变化),导致对于半导体器件100的不同部分(例如,关于半导体器件的左边缘和右边缘)会不同地发生未对准。当对于半导体器件的不同部分未对准不同地改变时,对于每个焊垫40的未对准可以通过多个探针222与相应的对准焊垫70的中心之间测试的未对准的内插和/或外推(例如,线性内插或线性外推)而推定。此外,当执行测试工艺时,至少一个探针222或全部探针222可以插入焊垫80或绝缘层20中特定深度(例如,插入到相同的深度)。
对准焊垫70可以用于确定有关探针222与焊垫80接触的位置的信息。例如,对准焊垫70可以用于获得有关探针222的对准误差48的信息。这里,对准误差48可提供表明焊垫80的中心46与探针222之间的位置差异的数据,并且可以通过提供和接收电信号来获得对准误差48。具体地,与第一对准焊垫70接触的探针与对准焊垫70的中心的未对准可以通过检测电信号来确定,此未对准可以用于推断探针222与探针222接触的对应焊垫40的中心(和/或接触的正确深度)的类似未对准。例如,当一个对准焊垫70实现在半导体器件100中时,可以假定所有探针222以与相对于一个对准焊垫70检测的相同量和相同距离未对准。当多个对准焊垫70实现在半导体器件100中时,多个对准焊垫70的未对准可以用于通过多个对准焊垫的未对准量(在X、Y和Z方向的每个上)的内插和/或外推(例如,作为距离的函数的线性内插/外推)来推断未对准。在示例实施方式中,对准误差48可包含面内对准误差47和深度对准误差49。面内对准误差47可以是探针222相对于焊垫80的中心46的相对位置差异,其在平行于基板10的顶表面的平面内或方向上测量。深度对准误差49可以是探针222的实际深度与预定(例如,期望)深度之间的差异,其在竖直方向(即,垂直于基板10的顶表面)上测量。
在示例实施方式中,对准焊垫70可包括XY测量焊垫50和Z测量焊垫60。XY测量焊垫50可以设置在绝缘层20上。XY测量焊垫50可以形成在与焊垫40相同的水平处并且可包括与焊垫40相同的金属层和利用与焊垫40相同的工艺(例如,利用同一图案化工艺,诸如大马士革工艺)形成。XY测量焊垫50可以用于测量探针222的面内对准误差47。XY测量焊垫50可包括例如多个阵列焊垫52和至少一个边界焊垫54。Z测量焊垫60可以设置在绝缘层20中。例如,Z测量焊垫60可包括埋入绝缘层20内并彼此绝缘的焊垫叠层,绝缘层设置在这些焊垫的每个之间。Z测量焊垫60可以用于测量探针222的深度对准误差49。
图6是图1的部分A的放大平面图,图7是沿图6的线I-I'获得的截面图。
参考图6和7,对准焊垫70被示出为包括多个彼此绝缘的更小的信号焊垫,在示例中包括XY测量焊垫50和Z测量焊垫60。XY测量焊垫50和Z测量焊垫60的每个可以通过互连线30连接到单独的对应一个信号焊垫40。信号焊垫40可包括XY信号焊垫42和Z信号焊垫44。XY信号焊垫42可以连接到对应的一个XY测量焊垫50。Z信号焊垫44可以连接到对应的一个Z测量焊垫60。在下文,将描述XY测量焊垫50和XY信号焊垫42,然后将描述Z测量焊垫60和Z信号焊垫44。
XY测量焊垫50的阵列焊垫52的每个可以电连接到对应的一个信号焊垫40。对准焊垫的阵列焊垫52可以跨过与一个信号焊垫40的区域基本相等的区域布置。布置阵列焊垫52的区域可具有与每个信号焊垫40基本相同的形状。每个阵列焊垫52可以设置为允许测试装置定量地检验面内对准误差47。例如,阵列焊垫52可包括第一至第九外部焊垫1-9。在示例实施方式中,第一至第九外部焊垫1-9可以设置为形成3×3矩阵形排列。这里,第五外部焊垫5可代表相对于接触对应的对准焊垫70的探针没有面内对准误差。在第一至第九外部焊垫1-9的中心在x和y方向上都彼此间隔开大约1μm的情况下,第一外部焊垫1可表示在x和y方向上都发生大约1μm的面内对准误差47。第九外部焊垫9可表示在x和y方向上都发生大约-1μm的面内对准误差47。
在示例实施方式中,阵列焊垫52可以分别连接到XY信号焊垫42并且可以用于检验信号焊垫40和探针222之间的面内对准误差47的模式或特征。例如,XY信号焊垫42可包括第一至第九XY信号焊垫42a-42i,其可以分别连接到第一至第九外部焊垫1-9。因此,例如,如果探针222与第一外部焊垫1接触,则探针222可以电连接到第一XY信号焊垫42a。因此,通过测量流动通过第一XY信号焊垫42a的电流,能够确定探针222与对准焊垫70接触而没有与对准焊垫70的中心对准。基于此确定,可以推断其他探针222类似地未对准(例如,分别与焊垫40接触但是在x和y方向两者上从焊垫40的中心46偏离1μm)。
在探针222与第五外部焊垫5接触的情况下,探针222可以通过第五外部焊垫5和至少一个互连线30电连接到第五XY信号焊垫42e。因此,通过测量流动通过第五XY信号焊垫42e的电流,能够确定探针222与对准焊垫70的中心对准并且推断其他探针222与焊垫80的中心46接触而没有未对准。
边界焊垫54可以提供为包围阵列焊垫52。在某些实施方式中,边界焊垫54可以成形为类似于长方形环。边界焊垫54可包围比每个信号焊垫40大的区域。边界焊垫54可以通过至少一个互连线30接地。
XY测量焊垫50和信号焊垫40可以提供在绝缘层20上。绝缘层20可包括例如第一至第六中间绝缘层21-26,其顺序层叠在基板10上。XY测量焊垫50和信号焊垫40可以提供在第六中间绝缘层26上,其是第一至第六中间绝缘层21-26中最上面的一个。
互连线30可以提供于绝缘层20中。在示例实施方式中,互连线30可包括互连层32(例如,水平布线)和接触插塞34。互连层32可以提供在第一至第六中间绝缘层21-26之间,每个接触插塞34可以提供为穿透第一至第六中间绝缘层21-26中至少一个。接触插塞34可电连接互连层32到对应的焊垫80。XY测量焊垫50可以通过互连层32和接触插塞34分别连接到XY信号焊垫42。每个接触插塞34可以连接到第一至第九外部焊垫1-9和第一至第九XY信号焊垫42a-42i中对应的一个。在第二中间绝缘层22和第三中间绝缘层23之间的互连层32可以连接到接触插塞34。第一至第九外部焊垫1-9可以通过互连层32和接触插塞34分别连接到第一至第九XY信号焊垫42a-42i。另外,至少一个XY信号焊垫42可以连接到单元装置16。至少一个XY信号焊垫42可以经由接触插塞34连接到单元装置16。单元装置16可包括薄膜晶体管、电容器、二极管或电阻器。单元装置16可形成半导体器件100的集成电路的一部分。单元装置16可以是接收半导体器件处理的信息诸如命令、地址和/或数据的输入/输出缓存器的一部分。单元装置16可以形成接收正电势、负电势或参考电势以供电到半导体器件的集成电路的内部电源或电力调节电路的一部分。
Z测量焊垫60可以提供于绝缘层20中。在示例实施方式中,Z测量焊垫60可以提供在XY测量焊垫50下面。Z测量焊垫60可以包括第一至第三内部焊垫62、64和66,其与信号焊垫40间隔开设置并且用来检验深度对准误差49的模式或特征。第一内部焊垫62可以设置在第三中间绝缘层23和第四中间绝缘层24之间。第二内部焊垫64可以设置在第四中间绝缘层24和第五中间绝缘层25之间。第三内部焊垫66可以设置在第五中间绝缘层25和第六中间绝缘层26之间。第一至第三内部焊垫62-66可以按列举的顺序顺序层叠在基板10上。
在示例实施方式中,Z测量焊垫60可以电连接到Z信号焊垫44,由此用来检验信号焊垫40和探针222之间的深度对准误差49的模式或特征。例如,Z信号焊垫44可以包括分别连接到第一至第三内部焊垫62-66的第一至第三Z信号焊垫44a-44c。在探针222与第一内部焊垫62接触的情况下,探针222可电连接到第一Z信号焊垫44a,因此,通过测量流动通过第一Z信号焊垫44a的电流,能够确定探针222的竖直位置。
互连层(例如,水平布线)32可以从Z测量焊垫60横向地延伸。因此,接触插塞34可以电连接到Z信号焊垫44。换句话说,Z测量焊垫60可以通过互连层32和接触插塞34电连接到Z信号焊垫44。
互连层32可以在平行于基板10的顶表面的方向上从连接到Z信号焊垫44的接触插塞34延伸到Z测量焊垫60。从第一内部焊垫62延伸的互连层32可以通过对应的一个接触插塞34连接到第一Z信号焊垫44a。从第二内部焊垫64延伸的互连层32可以通过对应的一个接触插塞34连接到第二Z信号焊垫44b。从第三内部焊垫66延伸的互连层32可以通过对应的一个接触插塞34连接到第三Z信号焊垫44c。
连接到XY测量焊垫50的接触插塞34可以穿透Z测量焊垫60。例如,每个Z测量焊垫60可以形成为具有至少一个孔56,接触插塞34可以设置为穿过孔56。Z测量焊垫60和接触插塞34可以通过提供于孔56中的绝缘层20彼此电分离。互连线30可以提供于绝缘层20中以连接测量焊垫50、60到信号焊垫40而没有彼此连接或形成任何电短路。在某些例子中,当信号焊垫40被专用于从对准焊垫70检测电信号时,信号焊垫40可以与连接到其的互连线和相关的测量焊垫50或60一起在半导体器件100内电浮置。
发明构思的示例实施方式不局限于参考图1至7示范性描述的半导体器件100的实例。换句话说,可以对其进行形式和细节上的变化而没有脱离在此描述的发明构思。
图8是用于测试图1的半导体器件的装置。测试装置200可以包括测试设备,其构造为测试半导体器件100的电特性。在示例实施方式中,测试设备200可以包括卡盘210、探针卡220、测试器230和对准模块260。
卡盘210可以用于支撑基板10。卡盘210的竖直位置可以通过升降机212改变。由于在卡盘210的竖直位置上的这种改变,基板10和探针卡220之间的距离可以在竖直方向上改变。
探针卡220可以设置在卡盘210之上。探针卡220可以包括多个探针222。卡盘210可以升高使得探针222与焊垫80中对应的焊垫接触。探针222可以包括至少一个对准探针224和多个信号探针226。对准探针224可以与对应的对准焊垫70接触。信号探针226可以与信号焊垫40中对应的信号焊垫接触。在示例实施方式中,探针卡220可以以这样的方式配置:当焊垫80与探针222接触时,对准探针224电连接到信号探针226之一以完成电路。
探针222可以以规则间隔或预定间隔固定到探针卡220。在示例实施方式中,探针卡220可以构造为允许对准探针224和信号探针226的每个在其相同的位置与对准焊垫70和信号焊垫40中对应的一个接触。
在示例实施方式中,测试器230可以连接到信号探针226。测试器230可以构造为在例如从大约90℃到大约-20℃的温度范围电测试单元器件16。如果单元器件16被正常地操作,测试器230可将半导体器件100归类为合格品并且发送测试数据到服务器300。如果单元器件16被异常操作,则半导体器件100可以被归类为不合格品。
对准模块260可以用于将探针卡220与基板10对准。在示例实施方式中,对准模块260可包括位置检测单元240和位置控制单元250。位置检测单元240可以构造为监测探针222和/或焊垫80的位置。位置控制单元250可响应于将要从位置检测单元240传输的位置检测信号来控制探针卡220的位置。例如,基于位置检测信号,探针卡220可以以这样的方式移动:探针222分别位于焊垫80的中心46上。
位置检测单元240可利用光学和/或电学方法监测探针卡220和基板10的位置。例如,位置检测单元240可包括用于获得基板10和探针卡220的图像的第一照相机242和第二照相机244。位置检测单元240可基于通过第一照相机242和第二照相机244获得的图像来检验基板10和探针卡220的面内位置,并且可产生与基板10和探针卡220的面内位置相关的位置检测信号。位置控制单元250可基于从位置检测单元240输出的位置检测信号来控制卡盘210和探针卡220的位置。例如,对准探针224可以利用光学位置检测法与边界焊垫54中的阵列焊垫52之一对准。
在示例实施方式中,位置检测单元240可以连接到对准探针224。位置检测单元240也可连接到测试器230,由此能够确定哪个信号探针226电连接到对准探针224。替代地,位置检测单元240可以连接到信号探针226。这允许位置检测单元240在对准探针224与对准焊垫70接触时确定焊垫80和探针222的三维位置。对准焊垫70可以用于检验对准探针224是否具有对准误差48。
XY测量焊垫50可以用于测量对准探针224的面内对准误差47。例如,在对准探针224与对准焊垫70接触的情况下,通过测量流过信号焊垫40的电信号(例如,电流或电压),位置检测单元240可以检验对准焊垫70中的哪个测量焊垫50、60与对准探针224接触。这能够确定对准误差48的模式或特征。位置控制单元250可考虑到电对准误差48而移动探针222。
例如,如果信号探针226和对准探针224通过第一XY信号焊垫42a彼此电连接,则位置检测单元240可产生位置检测信号,该位置检测信号表明对准探针224与第一外部焊垫1接触。基于位置检测信号,位置控制单元250可确定对准探针224的面内对准误差47的模式或特征,其可以由第一外部焊垫1与第五外部焊垫5之间的位置差异给出。此后,基于面内对准误差47的该确定的模式,位置控制单元250可以以对准探针224位于第五外部焊垫5上的方式移动探针卡220。如果对准探针224精确地位于第五外部焊垫5上,则信号探针226可以位于信号焊垫40的中心46上或与信号焊垫40的中心46对准。
同时,Z测量焊垫60可以用于测量对准探针224的深度对准误差49。例如,在对准探针224通过第一Z信号焊垫44a电连接到信号探针226的情况下,位置检测单元240可认为对准探针224达到第一内部焊垫62的深度。类似地,在对准探针224通过第二Z信号焊垫44b电连接到信号探针226的情况下,位置检测单元240可认为对准探针224达到第二内部焊垫64的深度。在某些实施方式中,第二内部焊垫64的深度可以设定为对准探针224的正常插入深度。类似地,在对准探针224通过第三Z信号焊垫44c电连接到信号探针226的情况下,位置检测单元240可认为对准探针224达到第三内部焊垫66的深度。需要注意:探针可以在任意一次电连接多于一个测量焊垫50、60。例如,探针222可接触多于一个Z测量焊垫60,其也可与探针222的同一侧部形成电接触。在这种情况下,将认识到探针深度对应于最低的接触的Z测量焊垫60。另外,根据XY测量焊垫50之间的间隔和探针端部的厚度,探针能够接触多于一个XY测量焊垫50(并且利用此信息检测探针的位置为在因此接触的测量焊垫50之间)。
如上所述,通过利用包括对准焊垫70的焊垫80,探针222可以与焊垫80三维地对准。
测试设备200可以用于测试半导体器件100的工艺中,如下文将描述。
图9是示出半导体器件的测试方法的流程图。
参考图9,基板10可以利用光学法与探针卡220对准(在S100中)。例如,位置检测单元240可利用光学部件(例如,第一照相机242和第二照相机244)检验基板10和探针卡220的位置。基于检验的位置数据,位置控制单元250可调节基板10与探针卡220之间的对准。基板10与探针卡220之间的对准可以利用提供在其上的对准标记(未示出)来调节。例如,焊垫80与探针222之间的光学对准可具有从大约1μm至大约10μm范围的对准误差(未示出)。例如,对准探针224可以利用光学对准法定位在边界焊垫54内。
然后,焊垫80可以利用电学方法与探针222对准(S200)。例如,焊垫80与探针222之间的电连接可以被检验以调节焊垫80与探针222之间的对准。
图10是流程图,示出根据发明构思的示例实施方式的将探针222对准到焊垫80的例如图9中的步骤S200。在示例实施方式中,步骤S200可包括电对准焊垫80与探针222的步骤S210、使得探针222与焊垫80接触的步骤S220、调节探针222的深度的步骤S230、以及检验焊垫80与探针222之间的任意对准误差48的步骤S240。
在步骤S210中,当与光学对准法相比时,焊垫80与探针222之间的对准可以以更精确的方式调节。在示例实施方式中,步骤S210可包括面内对准步骤S212和深度对准步骤S214中的至少一个。
在面内对准步骤S212中,利用先前获得的有关面内对准误差47的信息,诸如,利用从与测试其他相同类型的半导体器件100相关的先前测量检测的面内对准误差,探针222可以与将被测试的基板10的焊垫80对准。将被测试的基板10的光学对准误差可以通过先前获得的有关面内对准误差47的信息被预先补偿或减小。
在深度对准步骤S214中,探针222的接触(或插入)深度可以设定为具有相对于将被测试的基板10的焊垫80的特定值。探针222的接触或插入深度可以设定为去除已经在先前的测试工艺中获得(诸如从与测试其他相同类型的半导体器件100相关的先前测量获得)的深度对准误差49。
在步骤S220中,探针222可以至少在焊垫的顶表面处与焊垫80接触。此后,可以执行参考图8描述的方法以在平行于基板10的顶表面的方向上将探针222与将被测试的基板10的焊垫80对准。替代地,即使对于此半导体器件的剩余测试检测到未对准(例如,XY未对准),探针222的XY位置也可以维持未改变,该检测的未对准可以用于纠正随后测试的半导体器件(其可以是或可以不是相同类型的半导体器件,例如,具有相同的集成电路及其他结构的半导体器件)的探针接触位置。因此,探针222可以分别与焊垫80接触并具有减小的面内对准误差47或没有面内对准误差47。
在步骤S230中,探针222的接触深度可以更精确地调节。在示例实施方式中,步骤S230可以包括检验是否存在调节探针222的接触深度的需要的步骤S232、按压探针222的步骤S234、和检验探针222的接触深度的步骤S236。例如,可以执行步骤S232以检验探针222的接触深度是否小于预定深度。例如,通过参考图8描述的方法,位置检测单元240可以检验对准探针224是否与第三内部焊垫66接触。位置检测单元240可以从服务器300接收探针222的接触深度的数据。如果探针222的接触深度小于预定深度,则在步骤S234中压力可以施加到焊垫80,直到探针222的接触深度具有预定深度。否则,探针222的接触深度可以在步骤S236中通过位置检测单元240测量。如果探针222与焊垫80接触,可能存在从焊垫80分离或移动探针222的困难。因此,探针222的接触深度可以存储在数据库中并可以用于对准探针卡200与基板10的后续工艺。例如,如果探针222具有预定接触深度,测试工艺的后续步骤可以在将被测试的基板10上执行而没有任何深度对准误差。然而,如果探针222具有大于预定深度的接触深度,测试工艺的后续步骤会遭受深度对准误差。在示例实施方式中,位置检测单元240和服务器300可以用于确定并存储将被测试的基板10的深度对准误差。
位置检测单元240可以检验探针222和将被测试的焊垫80之间的电对准误差48(在S240中)。有时,电对准误差48可包含有关将被测试的基板10的面内对准误差47和深度对准误差49两者的信息。替代地,电对准误差48可包含将被测试的基板10的面内对准误差47和深度对准误差49中仅一个的信息。电对准误差48可以存储在服务器300和/或数据库中。
再参考图9,半导体器件的基板10上的单元器件16可以通过测试器230被测试以检验单元器件16是否具有电或操作特性方面的故障(在S300中)。通过测试器230获得的半导体器件100的测试结果可以存储在服务器300中(在S400中)。如果半导体器件100具有通过S300中的测试显露出的可纠正的缺陷(例如,可以被冗余存储单元替代的有缺陷的存储单元),半导体器件可以被修复。然后,在S300中通过测试的半导体器件100或具有被纠正的缺陷的那些半导体器件100可封装在半导体封装中。该封装可包括在封装基板(单独的或作为芯片层叠的一部分)上安装半导体器件100和连接半导体器件的焊垫(诸如焊垫40)到封装基板的端子以及在基板上包封半导体器件100。从基板100获得的电对准误差48可以用于促进探针卡200与在随后的测试工艺中将被测试的另一基板之间的对准。
服务器300可检验是否存在测试另一基板的需要(在S500中)。如果不必测试另一基板,则可以终止测试工艺。如果存在任何将被测试的基板,可以通过测试器230、对准模块260和服务器300重复地执行步骤S100至S500。随着测试工艺被重复,探针222与焊垫80之间的电对准误差48可以通过对准模块260和服务器300被不断减小。
根据发明构思的示例实施方式,半导体器件可包括电连接到信号焊垫的XY测量焊垫和Z测量焊垫。因此,在探针与XY测量焊垫和Z测量焊垫之一接触的情况下,探针卡与半导体器件之间在水平方向和竖直方向两者上的对准误差可以通过测量或检测经由信号焊垫提供的电信号(例如,电流或电压)来检验。换句话说,能够三维地对准探针与信号焊垫。
虽然已经具体显示和描述了发明构思的示例实施方式,然而本领域的一般技术人员将理解在不脱离权利要求的精神和范围的情况下,可以作出形式和细节上的变化。
本申请要求于2014年8月14日向韩国专利局提交的韩国专利申请No.10-2014-0106105的优先权,其全部内容通过引用结合在此。
Claims (25)
1.一种半导体器件,包括:
基板;
在所述基板上的绝缘层;
在所述绝缘层中或在所述绝缘层之间的互连线;和
在所述半导体器件的顶表面处在所述绝缘层上的焊垫,
其中所述焊垫包括:
连接到所述互连线的信号焊垫;和
与所述信号焊垫间隔开并通过所述互连线电连接到所述信号焊垫中的多个信号焊垫的对准焊垫,
其中所述对准焊垫包括多个间隔开的子焊垫,所述多个间隔开的子焊垫设置为确定信号焊垫与接触所述信号焊垫的探针之间的未对准。
2.如权利要求1所述的器件,其中所述对准焊垫包括多个XY测量焊垫,所述多个XY测量焊垫在水平方向上彼此间隔开以检测所述探针相对于所述信号焊垫的水平未对准。
3.如权利要求2所述的器件,其中所述对准焊垫的XY测量焊垫以矩阵形式定位并跨过与由一个信号焊垫占据的区域基本相等的区域而间隔开。
4.如权利要求2所述的器件,其中所述XY测量焊垫还包括包围所述XY测量焊垫中剩余的XY测量焊垫的边界焊垫。
5.如权利要求4所述的器件,其中所述边界焊垫具有矩形环形状,其具有包围大于至少大部分的所述信号焊垫中每个的区域的外周界。
6.如权利要求1所述的器件,其中所述对准焊垫还包括设置在所述绝缘层中并检测探针的深度的Z测量焊垫的叠层。
7.如权利要求6所述的器件,还包括:
穿透所述绝缘层并连接到互连线的接触插塞,
其中所述Z测量焊垫具有孔,所述接触插塞穿过所述孔。
8.如权利要求1所述的器件,还包括包含第一对准焊垫的多个对准焊垫,其中所述多个对准焊垫的每个包括多个间隔开的子焊垫,所述多个间隔开的子焊垫设置为确定所述信号焊垫与接触所述信号焊垫的探针之间的未对准。
9.如权利要求1所述的器件,其中所述对准焊垫包括:
多个XY测量焊垫,在水平方向上彼此间隔开以检测所述探针相对于所述信号焊垫的水平未对准;和
用于检测探针的深度的Z测量焊垫,
其中所述信号焊垫包括:
XY信号焊垫,每个XY信号焊垫连接到所述XY测量焊垫中对应的一个;和
Z信号焊垫,每个Z信号焊垫分别连接到所述Z测量焊垫中对应的一个。
10.如权利要求1所述的器件,其中还包括集成电路和缓存器,其中所述缓存器电连接到所述信号焊垫中的至少一个以在其间提供信息信号。
11.一种半导体器件,包括:
集成电路;
绝缘层;
在所述绝缘层上的多个信号焊垫,所述多个信号焊垫中的至少一些被连接以在外部电源与所述集成电路之间传递信号;
在所述绝缘层上的多个探针测量焊垫,所述多个探针测量焊垫至少通过所述绝缘层彼此间隔开并彼此绝缘,使得它们在所述半导体器件内不彼此电连接,所述多个探针测量焊垫的每个电连接到所述信号焊垫中对应的一个,所述探针测量焊垫的每个构造为接触外部探针以在所述外部探针与连接到其的对应的一个信号焊垫之间传递电信号。
12.如权利要求11所述的半导体器件,其中所述多个信号焊垫和所述多个探针测量焊垫由相同的金属材料形成在所述半导体器件中的相同高度处。
13.如权利要求12所述的半导体器件,其中所述多个信号焊垫和所述多个探针测量焊垫从所述绝缘层暴露,所述绝缘层是所述半导体器件的最上面的绝缘层。
14.如权利要求11所述的半导体器件,其中当从由顶向下透视图看时,所述多个信号焊垫中至少大部分信号焊垫的每个具有第一区,所述多个探针测量焊垫包括定位在与所述第一区基本相等的区域中的探针测量焊垫阵列。
15.如权利要求14所述的半导体器件,其中所述探针测量焊垫阵列包括至少九个探针测量焊垫。
16.如权利要求14所述的半导体器件,还包括具有包围所述探针测量焊垫阵列的环形的测量焊垫。
17.如权利要求11所述的半导体器件,其中所述探针测量焊垫包括嵌入所述绝缘层内的测量焊垫的竖直叠层。
18.一种制造第一半导体器件的方法,所述第一半导体器件包括:集成电路;绝缘层;在所述绝缘层上的多个信号焊垫,所述多个信号焊垫中的至少一些信号焊垫被连接以在外部电源与所述集成电路之间传递信号;在所述绝缘层上的多个探针测量焊垫,所述多个探针测量焊垫的每个电连接到所述信号焊垫中对应的一个,该方法包括:
使得探针卡的多个探针与所述多个信号焊垫和至少一个所述探针测量焊垫接触;
通过检测与所述信号焊垫之一接触的探针与所述多个探针中的第一探针之间的信号,确定哪个探针测量焊垫与所述多个探针中的第一探针接触;和
响应于所述确定步骤调节所述探针卡的位置。
19.如权利要求18所述的方法,还包括:
通过经由所述探针卡提供测试信号到所述第一半导体器件的所述集成电路,测试所述第一半导体器件,
其中在测试所述第一半导体器件之前执行所述探针卡的位置的调节。
20.如权利要求18所述的方法,还包括:
通过经由所述探针卡提供测试信号到所述第一半导体器件的所述集成电路,测试所述第一半导体器件,
然后通过经由所述探针卡提供测试信号到所述第二半导体器件的集成电路,测试第二半导体器件,
其中在测试所述第一半导体器件之后并且在测试所述第二半导体器件之前执行所述探针卡的位置的调节。
21.如权利要求18所述的方法,其中所述多个探针测量焊垫至少通过所述绝缘层彼此间隔开并彼此绝缘,使得它们在所述第一半导体器件内不彼此电连接。
22.如权利要求18所述的方法,其中当从由顶向下透视图看时,所述多个信号焊垫中至少大部分信号焊垫的每个具有第一区,所述多个探针测量焊垫包括定位在与所述第一区基本相等的区域中的探针测量焊垫阵列。
23.如权利要求22所述的方法,其中所述探针测量焊垫阵列包括至少九个探针测量焊垫。
24.如权利要求22所述的方法,还包括具有包围所述探针测量焊垫阵列的环形的测量焊垫。
25.如权利要求18所述的方法,其中所述探针测量焊垫包括嵌入所述绝缘层内的测量焊垫的竖直叠层。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2014-0106105 | 2014-08-14 | ||
KR1020140106105A KR102317023B1 (ko) | 2014-08-14 | 2014-08-14 | 반도체 장치, 그의 제조 방법, 및 그의 제조 설비 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105548851A true CN105548851A (zh) | 2016-05-04 |
CN105548851B CN105548851B (zh) | 2020-06-23 |
Family
ID=55302014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510455245.8A Active CN105548851B (zh) | 2014-08-14 | 2015-07-29 | 半导体器件及其制造方法及测试半导体器件的装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10067180B2 (zh) |
KR (1) | KR102317023B1 (zh) |
CN (1) | CN105548851B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106783804A (zh) * | 2016-12-21 | 2017-05-31 | 武汉新芯集成电路制造有限公司 | 测试结构及利用该测试结构监测探针针痕偏移的方法 |
CN108231615A (zh) * | 2016-12-15 | 2018-06-29 | 台湾积体电路制造股份有限公司 | 确定集成芯片上的受监测层的特性的方法 |
TWI678747B (zh) * | 2018-10-01 | 2019-12-01 | 點序科技股份有限公司 | 測試裝置及其晶片承載板 |
TWI716106B (zh) * | 2019-09-16 | 2021-01-11 | 力成科技股份有限公司 | 封裝基板之電阻量測方法及其封裝基板 |
CN113835019A (zh) * | 2021-11-25 | 2021-12-24 | 河北圣昊光电科技有限公司 | 一种芯片自动对位装置及对位方法 |
WO2023231122A1 (zh) * | 2022-06-01 | 2023-12-07 | 长鑫存储技术有限公司 | 封装结构及其制作方法、半导体器件 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107422241B (zh) * | 2016-03-23 | 2019-10-15 | 创意电子股份有限公司 | 使用探针卡的方法及系统 |
US9991207B2 (en) * | 2016-03-24 | 2018-06-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Test key strcutures, integrated circuit packages and methods of forming the same |
CN205539809U (zh) * | 2016-04-19 | 2016-08-31 | 鄂尔多斯市源盛光电有限责任公司 | 用于点灯测试的调节装置和点灯测试装置 |
CN108335658B (zh) * | 2018-03-15 | 2021-08-06 | 京东方科技集团股份有限公司 | 显示面板和显示测试装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0645419A (ja) * | 1992-07-21 | 1994-02-18 | Hitachi Ltd | 半導体装置 |
US20020191140A1 (en) * | 2001-06-13 | 2002-12-19 | Seiko Epson Corporation | Substrate assembly, method of testing the substrate assembly, electrooptical device, method of manufacturing the electrooptical device, and electronic equipment |
US20030237061A1 (en) * | 2002-06-19 | 2003-12-25 | Formfactor, Inc. | Test method for yielding a known good die |
CN1499578A (zh) * | 2002-10-31 | 2004-05-26 | ���ǵ�����ʽ���� | 自对准半导体接触结构及其制造方法 |
US20050230005A1 (en) * | 2003-06-25 | 2005-10-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Test pad for reducing die sawing damage |
CN101593714A (zh) * | 2008-05-27 | 2009-12-02 | 东京毅力科创株式会社 | 针迹检查装置、探测装置、和针迹检查方法 |
CN102680876A (zh) * | 2011-03-14 | 2012-09-19 | 三星电子株式会社 | 半导体器件测试系统和方法 |
CN103489807A (zh) * | 2012-06-13 | 2014-01-01 | 台湾积体电路制造股份有限公司 | 测试探针对准控制的方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5644245A (en) * | 1993-11-24 | 1997-07-01 | Tokyo Electron Limited | Probe apparatus for inspecting electrical characteristics of a microelectronic element |
KR200156141Y1 (ko) * | 1996-09-18 | 1999-10-01 | 구본준 | 프로빙 검증 칩이 구비된 웨이퍼 |
JP3423979B2 (ja) | 1997-07-11 | 2003-07-07 | 東京エレクトロン株式会社 | プローブ方法及びプローブ装置 |
US6239590B1 (en) | 1998-05-26 | 2001-05-29 | Micron Technology, Inc. | Calibration target for calibrating semiconductor wafer test systems |
US6717429B2 (en) | 2000-06-30 | 2004-04-06 | Texas Instruments Incorporated | IC having comparator inputs connected to core circuitry and output pad |
KR100347765B1 (ko) | 2000-10-18 | 2002-08-09 | 삼성전자 주식회사 | 웨이퍼의 전기적 특성을 검사하는 방법 및 장치 |
US6791344B2 (en) | 2000-12-28 | 2004-09-14 | International Business Machines Corporation | System for and method of testing a microelectronic device using a dual probe technique |
US6965432B2 (en) | 2002-06-07 | 2005-11-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Non-invasive wafer transfer position diagnosis and calibration |
JP4356915B2 (ja) * | 2002-07-22 | 2009-11-04 | 東京エレクトロン株式会社 | プローブ装置及びプローブカードのチャンネル情報作成プログラム並びにプローブカードのチャンネル情報作成装置 |
US6720789B1 (en) | 2003-02-13 | 2004-04-13 | International Business Machines Corporation | Method for wafer test and wafer test system for implementing the method |
KR100666176B1 (ko) * | 2005-08-04 | 2007-01-09 | 삼성전자주식회사 | 반도체 장치의 탐침정렬 확인회로 및 탐침정렬 확인방법 |
JP2008047643A (ja) * | 2006-08-11 | 2008-02-28 | Seiko Instruments Inc | 半導体装置 |
US8222912B2 (en) | 2009-03-12 | 2012-07-17 | Sv Probe Pte. Ltd. | Probe head structure for probe test cards |
WO2011001667A1 (ja) | 2009-06-30 | 2011-01-06 | 旭化成エレクトロニクス株式会社 | 磁気センサ |
KR101534487B1 (ko) * | 2009-07-01 | 2015-07-08 | 삼성전자주식회사 | 반도체 소자 및 반도체 소자의 프로브 핀 정렬 검사 방법. |
JPWO2011013231A1 (ja) | 2009-07-30 | 2013-01-07 | 株式会社アドバンテスト | プローブカード保持装置及びプローバ |
US8600693B1 (en) | 2009-11-24 | 2013-12-03 | The Veracity Group, Inc. | Wireless temperature probe calibration system and method |
JP5384412B2 (ja) | 2010-03-31 | 2014-01-08 | 日置電機株式会社 | 検査装置および検査方法 |
KR101199733B1 (ko) | 2011-04-01 | 2012-11-08 | 세크론 주식회사 | 프로브 스테이션 |
US9009860B2 (en) | 2011-11-03 | 2015-04-14 | Cram Worldwide, Llc | Tamper resistance extension via tamper sensing material housing integration |
KR102334547B1 (ko) * | 2014-06-17 | 2021-12-03 | 삼성디스플레이 주식회사 | 어레이 기판 및 이를 이용한 집적 회로 실장 방법 |
-
2014
- 2014-08-14 KR KR1020140106105A patent/KR102317023B1/ko active IP Right Grant
-
2015
- 2015-06-12 US US14/737,506 patent/US10067180B2/en active Active
- 2015-07-29 CN CN201510455245.8A patent/CN105548851B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0645419A (ja) * | 1992-07-21 | 1994-02-18 | Hitachi Ltd | 半導体装置 |
US20020191140A1 (en) * | 2001-06-13 | 2002-12-19 | Seiko Epson Corporation | Substrate assembly, method of testing the substrate assembly, electrooptical device, method of manufacturing the electrooptical device, and electronic equipment |
US20030237061A1 (en) * | 2002-06-19 | 2003-12-25 | Formfactor, Inc. | Test method for yielding a known good die |
CN1499578A (zh) * | 2002-10-31 | 2004-05-26 | ���ǵ�����ʽ���� | 自对准半导体接触结构及其制造方法 |
US20050230005A1 (en) * | 2003-06-25 | 2005-10-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Test pad for reducing die sawing damage |
CN101593714A (zh) * | 2008-05-27 | 2009-12-02 | 东京毅力科创株式会社 | 针迹检查装置、探测装置、和针迹检查方法 |
CN102680876A (zh) * | 2011-03-14 | 2012-09-19 | 三星电子株式会社 | 半导体器件测试系统和方法 |
CN103489807A (zh) * | 2012-06-13 | 2014-01-01 | 台湾积体电路制造股份有限公司 | 测试探针对准控制的方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108231615A (zh) * | 2016-12-15 | 2018-06-29 | 台湾积体电路制造股份有限公司 | 确定集成芯片上的受监测层的特性的方法 |
CN108231615B (zh) * | 2016-12-15 | 2022-02-18 | 台湾积体电路制造股份有限公司 | 确定集成芯片上的受监测层的特性的方法 |
CN106783804A (zh) * | 2016-12-21 | 2017-05-31 | 武汉新芯集成电路制造有限公司 | 测试结构及利用该测试结构监测探针针痕偏移的方法 |
CN106783804B (zh) * | 2016-12-21 | 2019-07-26 | 武汉新芯集成电路制造有限公司 | 测试结构及利用该测试结构监测探针针痕偏移的方法 |
TWI678747B (zh) * | 2018-10-01 | 2019-12-01 | 點序科技股份有限公司 | 測試裝置及其晶片承載板 |
TWI716106B (zh) * | 2019-09-16 | 2021-01-11 | 力成科技股份有限公司 | 封裝基板之電阻量測方法及其封裝基板 |
CN112505102A (zh) * | 2019-09-16 | 2021-03-16 | 力成科技股份有限公司 | 封装基板之电阻测量方法及其封装基板 |
CN113835019A (zh) * | 2021-11-25 | 2021-12-24 | 河北圣昊光电科技有限公司 | 一种芯片自动对位装置及对位方法 |
WO2023231122A1 (zh) * | 2022-06-01 | 2023-12-07 | 长鑫存储技术有限公司 | 封装结构及其制作方法、半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
KR20160021375A (ko) | 2016-02-25 |
KR102317023B1 (ko) | 2021-10-26 |
CN105548851B (zh) | 2020-06-23 |
US20160047857A1 (en) | 2016-02-18 |
US10067180B2 (en) | 2018-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105548851A (zh) | 半导体器件及其制造方法及测试半导体器件的装置 | |
US10746788B2 (en) | Sensing structure of alignment of a probe for testing integrated circuits | |
US9448285B2 (en) | Method and apparatus of wafer testing | |
US7977956B2 (en) | Method and apparatus for probe card alignment in a test system | |
US20120292759A1 (en) | Semiconductor device having chip crack detection structure | |
US20130161827A1 (en) | Semiconductor chip having plural penetration electrode penetrating therethrough | |
US20210181288A1 (en) | Test apparatus which tests semiconductor chips | |
CN113889420A (zh) | 半导体元件结构及接合二基板的方法 | |
US8624619B2 (en) | Semiconductor device and method of performing electrical test on same | |
JP2012156238A (ja) | 半導体装置 | |
US4933635A (en) | In-line process monitors for thin film wiring | |
US20100164526A1 (en) | mems probe for probe cards for integrated circuits | |
CN106601645B (zh) | 一种测试结构及其布设方法 | |
US8786303B2 (en) | Semiconductor device having a plurality of pads | |
JP2008283073A (ja) | 半導体装置およびその製造方法 | |
KR100663372B1 (ko) | 반도체 메모리 장치 및 이의 유사 접지 패드 생성 방법 | |
US20230160754A1 (en) | Semiconductor device and trimming method of the same | |
US11749648B2 (en) | Circuit structure for testing through silicon vias in three-dimensional integrated circuit | |
KR20100043279A (ko) | 프로브 카드, 검사 장치 및 검사 방법 | |
US10755405B2 (en) | Method and system for diagnosing a semiconductor wafer | |
TWI786702B (zh) | 積體電路裝置之檢測系統、訊號源及電源供應裝置 | |
CN114487788A (zh) | 封装器件的失效定位方法 | |
CN113437041A (zh) | 半导体基板、包括其的半导体封装件及其测试方法 | |
KR20220155054A (ko) | 테스트 보드 및 이를 포함하는 테스트 장치 | |
TW202009501A (zh) | 與面向受測裝置側之光源整合的晶圓探針卡及製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |