TWI678747B - 測試裝置及其晶片承載板 - Google Patents

Abstract

一種測試裝置及其晶片承載板。晶片承載板包括晶片承載區、多個邊緣、多個第一導電焊墊、多個第二導電焊墊以及多條第一導線。晶片承載區設置在晶片承載板的第一表面上，用以承載至少一晶片。第一邊緣及第二邊緣上各具有多個凹入區。第一導電焊墊分別設置在所述邊緣的第一邊緣的凹入區中。第二導電焊墊分別設置在所述邊緣的第二邊緣的凹入區中，其中，第一邊緣與第二邊緣相對。第一導線分別配置在第一導電焊墊與晶片承載區間，以及配置在第二導電焊墊與晶片承載區間。

Description

測試裝置及其晶片承載板

本發明是有關於一種測試裝置及其晶片承載板，且特別是有關於一種郵票形式（stamp type）的晶片承載板，以及應用此晶片承載板的測試裝置。

隨著半導體技術的進步，積體電路成為電子產品中最為重要的角色。在積體電路的製造過程中，會因為製造程序或是材料的缺陷而造成積體電路無法正常工作的現象。因此，提供執行積體電路測試動作的測試裝置是一個必要的工作。

在習知的技術領域中，受測的積體電路可放置在一個測試基板上，並透過提供一種測試用的電路載板以連接至測試基板來執行積體電路測試動作。這種電路載板上設置測試電路，或設置用以執行測試程式的控制器，並透過插座（socket）來連接至積體電路的測試基板上。這種形式的測試裝置，所需要的插座需要較高的價格。並且，透過插座的轉接動作，也會使電路載板與測試基板間的傳輸的測試信號的品質降低，或有可能造成測試上的誤動作現象。特別是在傳輸高頻率的測試信號上，造成測試結果的可靠度降低的狀況。

本發明提供一種測試裝置以及晶片承載板，可提升測試信號的傳輸品質。

本發明的晶片承載板包括晶片承載區、多個邊緣、多個第一導電焊墊、多個第二導電焊墊以及多條第一導線。晶片承載區設置在晶片承載板的第一表面上，用以承載至少一晶片。第一邊緣及第二邊緣上各具有多個凹入區。第一導電焊墊分別設置在所述邊緣的第一邊緣的凹入區中。第二導電焊墊分別設置在所述邊緣的第二邊緣的凹入區中，其中，第一邊緣與第二邊緣相對。第一導線分別配置在第一導電焊墊與晶片承載區間，以及配置在第二導電焊墊與晶片承載區間。

本發明的測試裝置包括測試載板以及如上所述的晶片承載板。測試載板具有第一區以及第二區，第一區用以承載至少一受測裝置。晶片承載板可拆卸式的設置在測試載板的第二區上，用以承載至少一測試控制晶片。

基於上述，本發明提出的晶片承載板，可透過邊緣的第一導電焊墊以及第二導電焊墊，直接被黏貼於測試載板上。如此一來，晶片承載板上的測試控制晶片與測試載板上的受測裝置間的信號傳輸，所可能受到的寄生元件的效應的影響可以有效的被減低，提升測試信號的品質。在本發明實施例中，晶片承載板可拆卸式的被黏貼在測試載板上。因此，當受測裝置的測試條件發生變更時，可簡單透過更換晶片承載板以變更測試控制晶片，可即時更新設備，並節省更新所需的費用。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

請參照圖1，圖1繪示本發明一實施例的晶片承載板的示意圖。晶片承載板100包括晶片承載區110、邊緣EG1~EG4、導電焊墊PD~PDM以及導線W1~WM。晶片承載區110設置在晶片承載板的表面101上，用以承載至少一晶片。在晶片承載板100設置在測試裝置上時，晶片承載區110可用以承載執行測試動作的測試控制晶片。晶片承載板100並具有多個邊緣EG1~EG4，在本實施例中，晶片承載板100具有4個邊緣EG1~EG4。當然，在本發明其他實施例中，晶片承載板100可具有不同數量的多個邊緣，其中，晶片承載板100的形狀以及邊緣的數量，沒有特定的限制。

在本實施例中，晶片承載板100的邊緣EG2上具有多個凹入區，且晶片承載板100的邊緣EG4上也具有多個凹入區。此外，導電焊墊PD1~PDN對應至邊緣EG4，此外，導電焊墊PDN+1~PDM對應至邊緣EG2，並且，導電焊墊PD1~PDN分別設置在邊緣EG4上的多個凹入區中，而導電焊墊PDN+1~PDM則分別設置在邊緣EG2上的多個凹入區中。邊緣EG2與邊緣EG4相對。

關於凹入區以及焊墊的實施細節，請參照圖2A繪示的本發明實施例的晶片承載板的邊緣的實施方式的示意圖。在圖2A中，邊緣200包括多個凹入區CV1。凹入區CV1的形狀為圓弧狀（半圓形），並連續排列在邊緣200上。此外，設置在邊緣200上的多個導電焊墊PD，則分別對應多個凹入區CV1進行設置。

另外並請參照圖2B以及圖2C，圖2B以及圖2C繪示本發明不同實施例中，凹入區的不同實施方式的示意圖。在圖2B的實施例中，邊緣的凹入區CV2可以為方形，而在圖2C的實施例中，邊緣的凹入區CV3可以為三角形。具體來說明，邊緣的凹入區的形狀可以為弧形或多邊形，沒有特定的限制。

請重新參照圖1，圖1中的晶片承載板100中，相對的邊緣EG1、EG3則可以不具有凹入區，邊緣EG1、EG3上也可以不配置任何的焊墊。

在另一方面，晶片承載板100上並設置多條導線W1~WM。導線W1~WM可對應導電焊墊PD1~PDM進行設置，並連接於導電焊墊PD1~PDM與晶片承載區110間。當晶片承載區110上承載測試控制晶片時，導電焊墊PD1~PDM分別透過導線W1~WM電性連接至測試控制晶片，並作為信號傳輸的媒介。

附帶一提的，晶片承載板100上的多個導電焊墊PD1~PDM的焊接面，可以設置在晶片承載板100上的任一表面。多個導電焊墊PD1~PDM的焊接面可與晶片承載區110設置在相同表面上，也可設置在相對的表面上，沒有特定的限制。

以下請參照圖3，圖3繪示本發明另一實施例的晶片承載板的示意圖。晶片承載板300包括晶片承載區310、邊緣EG1~EG4、導線W1~WQ以及導電焊墊PD11~PD1N、PD21~PD2M、PD31~PD3A、PD41~PD4B。在本實施例中，導電焊墊PD11~PD1N設置在晶片承載板300的邊緣EG1的凹入區中；導電焊墊PD21~PD2M設置在晶片承載板300的邊緣EG2的凹入區中；導電焊墊PD31~PD3A設置在晶片承載板300的邊緣EG3的凹入區中；而導電焊墊PD41~PD4B設置在晶片承載板300的邊緣EG4的凹入區中。

晶片承載板300上並具有導線W1~WQ。導線W1~WQ分別連接至導電焊墊PD11~PD4B，並連接至晶片承載區310。透過導線W1~WQ，晶片承載板300上的測試控制晶片可藉由導電焊墊PD11~PD4B與晶片承載區的受測裝置進行信號傳輸動作。

在本實施例中，受測裝置可以為快閃記憶體晶片或另一快閃記憶體控制晶片。其中，導電焊墊PD11~PD1N、導電焊墊PD21~PD2M可用以電性耦接至受測裝置，導電焊墊PD31~PD3A可用以接收多個電源電壓，導電焊墊PD41~PD4B則可用以耦接至一通信介面。上述的通信介面可以為通用序列匯流排（Universal Serial Bus, USB）介面或是其他標準的匯流排介面，例如標準快閃記憶體介面（包含單資料傳輸率（Single Data Rate, SDR）、切換式雙資料傳輸率（Toggle Double Data Rate, Toggle DDR）以及開放式反及快閃介面（Open NAND Flash Interface, ONFI）DDR等歷代標準）。通信介面亦或者可以是無線收發通信介面。

透過在晶片承載板300的邊緣EG1~EG4設置多個凹入區，並在凹入區分別設置多個導電焊墊PD11~PD4B。晶片承載板300的邊緣EG1~EG4上可形成如郵票所具有的多個鋸齒狀邊緣。本發明的晶片承載板300也可稱為郵票型（stamp type）的晶片承載板。

以下請參照圖4A，圖4A繪示本發明一實施例的測試裝置的示意圖。測試裝置400包括晶片承載板420以及測試載板410。關於晶片承載板420的實施方式在前述的實施例及實施方式中已有詳盡的說明，在此恕不多贅述。

測試載板410具有第一區Z1以及第二區Z2。第一區Z1用以承載受測裝置DUT1~DUT4。第二區Z2則用以承載晶片承載板420。在本實施例中，晶片承載板420上可承載測試控制晶片CIC1，並透過可拆卸式的方式被設置在測試載板410的第二區Z2上。進一步來說明，測試載板410的第二區Z2上可設置多個導電焊墊ZPD。測試載板410的第二區Z2上的導電焊墊ZPD可與晶片承載板420上的多個導電焊墊PD，在數量以及位置上相對應。如此，透過使導電焊墊ZPD與導電焊墊PD一對一相互黏貼（焊接），可使晶片承載板420被設置在測試載板410上。

透過使晶片承載板420直接黏貼於測試載板410上，測試控制晶片CIC1與受測裝置DUT1~DUT4間的信號傳輸路徑上，因寄生元件所產生的干擾可以有效的被降低。測試控制晶片CIC1與受測裝置DUT1~DUT4間的信號傳輸品質可以被提升（特別是關於高速傳輸信號），所產生的測試結果的可靠度也可以被提升。

相對的，當要將晶片承載板420由測試載板410上拆卸下時，可針對導電焊墊ZPD與導電焊墊PD間執行解焊動作，即可完成晶片承載板420的拆卸動作。

在本實施例中，測試載板410的第一區Z1中被設置多個插座（socket）SC1~SC4。受測裝置DUT1~DUT4分別透過插座SC1~SC4以配置在測試載板410上。當然並非所有的插座SC1~SC4上都需要配置受測裝置DUT1~DUT4，測試者可以選擇需要的插座SC1~SC4的部分或全部來配置足夠數量的受測裝置即可。此外，圖4A繪示在測試載板410的第一區Z1中設置4個插座SC1~SC4也僅是說明用的範例，測試載板410的第一區Z1中所設置的插座的數量，可以由設計者自行決定，沒有特定的限制。

在另一方面，導電焊墊ZPD並可透過多條導線（未繪示）與插座SC1~SC4相互連接，並使測試控制晶片CIC1可以與受測裝置DUT1~DUT4間進行信號傳輸動作，並藉以針對受測裝置DUT1~DUT4進行測試動作。此外，在本發明實施例中，測試載板410另可配置傳輸介面連接器CN，並透過傳輸介面連接器CN來與外部電子裝置進行連接。舉例來說明，傳輸介面連接器CN可以為通用序匯流排（USB）連接器或其他標準匯流排或為無線收發裝置。測試裝置400可透過傳輸介面連接器CN來與電腦、手機或各種外部電子裝置進行連接。如此一來，在本發明實施例中，外部電子裝置可透過傳輸介面連接器CN來獲得受測裝置DUT1~DUT4的測試結果。在本發明另一實施例中，外部電子裝置也可透過傳輸介面連接器CN傳送新的測試程式及/或測試指令至測試控制晶片CIC1，並調整測試控制晶片CIC1所執行的測試動作。

在本實施例中，測試載板410的第一區Z1以及第二區Z2可以被規劃在測試載板410的相同表面上。

以下請參照圖4B，圖4B繪示本發明另一實施例的測試裝置的示意圖。在圖4B中，測試裝置400包括測試載板410以及晶片承載板451~454以及461~464。晶片承載板451~454用以分別承載控制測試控制晶片CIC1~CIC4，而晶片承載板461~464則分別用以承載受測裝置DUT1~DUT4。晶片承載板451~454被分別直接黏貼（焊接）在測試載板410的多個第二區Z11~Z14上，而晶片承載板461~464被分別直接黏貼（焊接）在測試載板410的第一區Z1的多個分區中。晶片承載板451~454以及461~464可應用前述實施例提及的晶片承載板的架構來實施，並提升受測裝置DUT1~DUT4以及控制測試控制晶片CIC1~CIC4間的信號傳輸品質。在本實施例中，控制測試控制晶片CIC1~CIC4可分別對應受測裝置DUT1~DUT4。控制測試控制晶片CIC1~CIC4並可分別針對受測裝置DUT1~DUT4執行測試動作。

以下請參照圖5，圖5繪示本發明實施例的測試裝置的另一實施方式的示意圖。在測試裝置500中，測試載板510的第一區以及第二區可以分別被規劃在測試載板510的第一表面SF1以及第二表面SF2上，其中，第一表面SF1以及第二表面SF2為相對的二表面。測試載板510的第一表面SF1上設置積體電路的插座SC，並透過插座SC以承載受測裝置DUT。測試載板510的第二表面SF2上則直接與郵票型的晶片承載板520相黏貼，測試控制晶片CIC則承載在晶片承載板520上。

在本實施例中，測試載板510的第一區以及第二區可以完全重疊、部分重疊或完全不重疊。

綜上所述，本發明提出郵票型的晶片承載板，並透過使晶片承載板直接黏貼於測試載板上。如此一來，晶片承載板上的測試控制晶片與測試載板上的受測裝置間的信號傳輸品質可以被提升，確保測試結果的正確。並且，晶片承載板為可拆卸式的設計，對應不同形式的受測裝置，可透過拆卸並更換晶片承載板，可在設置合適的測試控制晶片以針對受測裝置執行測試動作，增加測試裝置的可調整性，並降低所需的測試程本。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、300、420、520、451~454、461~464‧‧‧晶片承載板

101‧‧‧表面

110‧‧‧晶片承載區

400、500‧‧‧測試裝置

410、510‧‧‧測試載板

EG1~EG4、200‧‧‧邊緣

PD1~PDM、PD、PD11~PD4B、ZPD‧‧‧導電焊墊

W1~WM、WQ‧‧‧導線

CV1、CV2、CV3‧‧‧凹入區

Z1‧‧‧第一區

Z2、Z11~Z14‧‧‧第二區

DUT1~DUT4、DUT‧‧‧受測裝置

CIC1~CIC4‧‧‧測試控制晶片

SC1~SC4、SC‧‧‧插座

CN‧‧‧傳輸介面連接器

SF1‧‧‧第一表面

SF2‧‧‧第二表面

圖1繪示本發明一實施例的晶片承載板的示意圖。 圖2A繪示本發明實施例的晶片承載板的邊緣的實施方式的示意圖。 圖2B以及圖2C繪示本發明不同實施例中，凹入區的不同實施方式的示意圖。 圖3繪示本發明另一實施例的晶片承載板的示意圖。 圖4A繪示本發明一實施例的測試裝置的示意圖。 圖4B繪示本發明另一實施例的測試裝置的示意圖。 圖5繪示本發明實施例的測試裝置的另一實施方式的示意圖。

Claims (13)

1. 一種晶片承載板，包括：一晶片承載區，設置在該晶片承載板的一第一表面上，用以承載至少一晶片；多個邊緣，該些邊緣的一第一邊緣以及一第二邊緣上具有多個凹入區；多個第一導電焊墊，分別設置在該第一邊緣的該些凹入區中；多個第二導電焊墊，分別設置在該第二邊緣的該些凹入區中，其中該第一邊緣與該第二邊緣相對；以及多條第一導線，分別配置在該些第一導電焊墊與該晶片承載區間，以及配置在該些第二導電焊墊與該晶片承載區間。
2. 如申請專利範圍第1項所述的晶片承載板，更包括：多個第三導電焊墊，分別設置在該些邊緣的至少一第三邊緣的多個凹入區中；多個第四導電焊墊，分別設置在該些邊緣的至少一第四邊緣的多個凹入區中，其中該至少一第三邊緣該至少一第四邊緣相對；以及多條第二導線，分別配置在該些第三導電焊墊與該晶片承載區間，以及配置在該些第四導電焊墊與該晶片承載區間。
3. 如申請專利範圍第1項所述的晶片承載板，其中該至少一晶片為一測試控制晶片，該些第一導電焊墊用以電性耦接至一受測裝置，該些第二導電焊墊用以接收該受測裝置，該些第三導電焊墊用以耦接至多個電源電壓，該些第四導電焊墊用以耦接至一通信介面。
4. 如申請專利範圍第3項所述的晶片承載板，其中該受測裝置為快閃記憶體晶片或另一快閃記憶體控制晶片，該通信介面為通用序列匯流排介面、其他標準匯流排介面或無線收發通信介面。
5. 如申請專利範圍第1項所述的晶片承載板，其中各該凹入區為弧形或多邊形。
6. 一種測試裝置，包括：一測試載板，具有一第一區以及一第二區，該第一區用以承載至少一受測裝置；以及至少一第一晶片承載板，可折卸式的設置在該測試載板的該第二區上，該至少一第一晶片承載板包括：一晶片承載區，設置在該晶片承載板的一第一表面上，用以承載至少一測試控制晶片；多個邊緣，該些邊緣的一第一邊緣以及一第二邊緣各具有多個凹入區；多個第一導電焊墊，分別設置在該第一邊緣的該些凹入區中；多個第二導電焊墊，分別設置在該第二邊緣的該些凹入區中，其中該第一邊緣與該第二邊緣相對；以及多條第一導線，分別配置在該些第一導電焊墊與該晶片承載區間，以及配置在該些第二導電焊墊與該晶片承載區間，其中，該至少一測試控制晶片透過該些第一導電焊墊以及該些第二導電焊墊中的部分以電性耦接至該至少一受測裝置。
7. 如申請專利範圍第6項所述的測試裝置，其中該至少一第一晶片承載板更包括：多個第三導電焊墊，分別設置在該些邊緣的至少一第三邊緣的多個凹入區中；多個第四導電焊墊，分別設置在該些邊緣的至少一第四邊緣的多個凹入區中，其中該至少一第三邊緣該至少一第四邊緣相對；以及多條第二導線，分別配置在該些第三導電焊墊與該晶片承載區間，以及配置在該些第四導電焊墊與該晶片承載區間。
8. 如申請專利範圍第7項所述的測試裝置，其中該些第一導電焊墊用以電性耦接至一受測裝置，該些第二導電焊墊耦接至該受測裝置，該些第三導電焊墊用以接收多個電源電壓，該些第四導電焊墊用以耦接至一通信介面。
9. 如申請專利範圍第8項所述的測試裝置，其中該至少一受測裝置為快閃記憶體晶片，該通信介面為通用序列匯流排介面。
10. 如申請專利範圍第6項所述的測試裝置，其中該測試載板的該第二區上具有多個第三導電焊墊以及多個第四導電焊墊，該些第三導電焊墊分別與該些第一導電焊墊相對，該些第四導電焊墊分別與該些第二導電焊墊相對。
11. 如申請專利範圍第6項所述的測試裝置，更包括：至少一第二晶片承載板，設置在該測試載板的該第一區中，用以承載該至少一受測裝置。
12. 如申請專利範圍第6項所述的測試裝置，更包括：至少一晶片插座，設置在該測試載板的該第一區中，用以承載該至少一受測裝置。
13. 如申請專利範圍第6項所述的測試裝置，其中該測試載板的該第一區與該第二區設置在該測試載板的相同表面上，或者，該測試載板的該第一區與該第二區分別設置在該測試載板的相對的二表面上。