CN105531811A - 衬底背面纹理 - Google Patents

衬底背面纹理 Download PDF

Info

Publication number
CN105531811A
CN105531811A CN201480050820.XA CN201480050820A CN105531811A CN 105531811 A CN105531811 A CN 105531811A CN 201480050820 A CN201480050820 A CN 201480050820A CN 105531811 A CN105531811 A CN 105531811A
Authority
CN
China
Prior art keywords
back side
semiconductor substrate
substrate
contact area
described semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480050820.XA
Other languages
English (en)
Other versions
CN105531811B (zh
Inventor
利奥尔·胡利
杰弗里·T·史密斯
卡洛斯·A·丰塞卡
安东·德维利耶
本雅门·M·拉特扎克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to CN201810941983.7A priority Critical patent/CN108803255B/zh
Publication of CN105531811A publication Critical patent/CN105531811A/zh
Application granted granted Critical
Publication of CN105531811B publication Critical patent/CN105531811B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70783—Handling stress or warp of chucks, masks or workpieces, e.g. to compensate for imaging errors or considerations related to warpage of masks or workpieces due to their own weight
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)
  • Materials For Photolithography (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

描述的实施方案涉及用于减小光刻变形的方法和设备。可以将半导体衬底的背面纹理化。接着可以对具有经纹理化的背面的半导体衬底进行光刻工艺。为了改善变形均匀性，并且可能地，提高套刻性能，可以将接触卡盘销的半导体衬底的背面表面纹理化，以产生由于在卡盘上的晶片滑动而导致的更均匀的晶片变形。将半导体衬底的背面纹理化，以产生较小的摩擦系数，这提高了在扫描仪夹持期间整个半导体衬底背面的滑动均匀性。

Description

衬底背面纹理
本申请基于2013年8月9日提交的美国临时专利申请第61/864151号和2013年8月9日提交的美国临时专利申请第61/864212号，并要求上述两个申请的优先权益，二者的全部内容通过引用并入本文中。
为了在制造集成电路(IC)期间使半导体衬底曝光，可以将衬底夹持在成像扫描仪或相机上。在夹持期间，可以将晶片想成是能够“起皱”的“薄饼”，从而导致投射到晶片上的图像显著变形。当在集成电路制造中对准多个光刻层时，这会影响总性能。
本文中描述的实施方案涉及用于减少光刻变形的方法和设备。可以使半导体衬底的背面纹理化。接着可以在具有经纹理化的背面的半导体衬底上进行光刻工艺。
现在将结合附图提供对数个实施方案的详细描述，其中：
图1是卡盘销和半导体衬底的简化图；
图2是根据一个实施方案的工艺的示意图；
图3是根据一个实施方案的设备的示意图；
图4是示出半导体衬底材料和对应的蚀刻剂的图表；
图5是根据一个实施方案的设备的示意图；
图6是根据一个实施方案的工艺的示意图；以及
图7是与半导体衬底的背面相关的粗糙度的示意图。
通常，在IC制造中，半导体衬底的背面在加工期间可能会受污染。污染物可以包括残留膜及有机和无机颗粒。这样的污染物可以由制造工艺中的许多步骤导致，这些步骤为例如热材料生长(例如，生长SiN或SiO2膜)、光致抗蚀剂加工、快速热退火和/或化学气相沉积(CVD)。另外，由于在工具(tool)到工具间的晶片转移期间的晶片传送(例如，通过机器臂)，背面衬底表面还可能被划伤。
晶片背面的状态可对夹持在成像扫描仪或相机上期间产生的最终的晶片变形特征起到显著作用。图1示出了接触区域(例如卡盘销100)和容纳半导体衬底104的晶片台102。颗粒106附着在半导体衬底104的背面上。衬底104的背面表面与卡盘销100之间的相互作用确定衬底104将如何滑过销100。当衬底104的背面不均匀时，例如当存在颗粒106或存在表面不均匀性时，衬底104在各个销100处以不同方式滑动，从而导致非均匀的衬底变形。非均匀的衬底变形是不期望的，这是因为这样的变形会导致差的套刻(overlay)性能。
为了改善变形均匀性，并且可能地，提高套刻性能，可以使接触卡盘销100的半导体衬底104的背面表面纹理化，以产生由于在卡盘上的晶片滑动而导致的更均匀的晶片变形。使半导体衬底104的背面纹理化，以产生较小的摩擦系数，这改善了在扫描仪夹持期间整个半导体衬底104的背面的滑动均匀性。
图2示出根据一个实施方案的用于提高变形均匀性的工艺。在202处使一批衬底200纹理化，接着在204处使所述衬底200经受光致抗蚀剂加工。光致抗蚀剂加工204可以包括光致抗蚀剂涂覆和烘焙各个衬底200的顶表面。可以利用晶片轨道系统206来进行纹理化202和光致抗蚀剂加工204。
在光致抗蚀剂加工204之后，可以在扫描仪中使各个半导体衬底200曝光208，为此可以将各个衬底200夹持在卡盘销100上。接着各个半导体衬底200经受进一步的光致抗蚀剂加工210以使光致抗蚀剂显影。接下来，在212处，例如使用Archer工具来进行套刻测量。接着可以在214处进行后续加工，例如蚀刻。
在纹理化202之前，可以确定在曝光208处所采用的光刻工具的接触区域(例如，卡盘销100)。可以确定在批次200中的一个或更多个衬底的背面的纹理。如下面更详细说明的，该确定可以至少部分地基于：在半导体衬底的一个或更多个部分处的背面特征的频率；在半导体衬底的一个或更多个部分处的背面特征的幅度；和/或一个或更多个接触区域的尺寸。该确定可以采用包括计算机的显微工具，该计算机具有处理器和计算机可读、非暂态介质(例如存储器)。存储器可以存储程序指令，该程序指令用于使处理器控制显微工具来确定背面表面的纹理。
衬底背面的纹理化202可以以化学方式、机械方式、或利用等离子体工艺来完成。可选地，作为预备工艺，可以清洁衬底的背面以去除污染物，例如颗粒或残留膜。纹理化202改变衬底的表面，以相比于背面未被纹理化的衬底实现更小且均匀的摩擦系数。在夹持期间更小且均匀的摩擦系数可以产生更均匀的晶片变形特征，并由此在后续光刻级堆叠期间提高套刻性能。
图3示出根据一个实施方案的用于提高变形均匀性的设备。将批次300中的半导体衬底提供至使衬底的背面纹理化的蚀刻机302。如上所示，可以首先将衬底提供至清洗台以清洗衬底背面，或者可以在蚀刻机302中进行清洗，或者可以在蚀刻机302中进行清洗。在蚀刻机302之后，可以将衬底300提供至光致抗蚀剂涂布机/烘箱304。在涂布机/烘箱304中，将光致抗蚀剂材料施加至衬底的顶面并在其上烘焙。蚀刻机302和涂布机/烘箱304可以是晶片轨道系统306的一部分。
接着可以在扫描仪308中将具有光致抗蚀剂层的衬底曝光，其中可以将各个衬底300夹持在扫描仪308的卡盘销100上。接着，将衬底传递至光致抗蚀剂显影机310。在光致抗蚀剂被显影之后，可以将衬底传递至套刻测量工具312(例如Archer工具)以供测量。随后，传递各个衬底供后续加工314。
如上所示，可以以化学方式完成纹理化202。由此，蚀刻机302可以是化学蚀刻机。采用的化学蚀刻剂取决于待去除的材料。纹理化202可以包括以下处理：使用蚀刻剂去除不想要的残留膜，例如氮化硅、氧化硅等；使用蚀刻剂以使衬底背面纹理化的方式去除硅；或二者的组合。图4列出可以用来蚀刻硅衬底和/或衬底背面上的材料的蚀刻剂。图4提供了待被蚀刻的材料和对应的蚀刻剂的实例，但是可能的衬底材料和对应的蚀刻剂的列表不限于图4所指明的那些。本领域普通技术人员了解可以采用的其他衬底材料和蚀刻剂。例如，其他衬底材料可以包括GaAs、蓝宝石、钆镓石榴石(gadoliniumgalliumgarnet，GGG)和铌酸锂。可以使用两种或更多种化学品的组合以控制衬底的蚀刻速率，蚀刻速率进而确定所得到的表面的几何形状，例如表面是否有凹坑或者平滑。
除了蚀刻以外，改变衬底背面的摩擦系数的另一方式是以化学方式改变材料在原子水平下的特性或性质。可以使用本领域技术人员公知的、与衬底背面表面反应的蒸气处理(例如，HMDS(六甲基二硅氮烷)、或其他蒸气处理)的用途。例如，呈较稀形式的图4所列蚀刻剂也可以以化学方式改变衬底背面。通过以化学方式改变表面，可以实现不同的表面能量和摩擦性质，从而改变衬底与扫描仪台102上的卡盘销100的相互作用。
纹理化202可以可替代地包括等离子体或干法蚀刻机302。如同化学蚀刻，其目的在于：去除不想要的残留膜；以使晶片表面纹理化的方式蚀刻硅；或者二者的组合。
可替代地，纹理化202可以通过抛光来完成。图5示出采用抛光机来提高变形均匀性的设备。将批次500中的半导体衬底提供至使衬底的背面纹理化的抛光机502。如上所示，可以首先将衬底提供至清洗台以清洗衬底背面。在抛光机502之后，可以将衬底提供至光致抗蚀剂涂布机/烘箱504。在涂布机/烘箱504中，将光致抗蚀剂材料施加至衬底的顶侧并在其上烘焙。抛光机502和涂布机/烘箱504可以是晶片轨道系统506的一部分。
接着可以在扫描仪508中将具有光致抗蚀剂层的衬底曝光，其中可以将各个衬底500夹持在卡盘销100上。接着，将衬底传递至光致抗蚀剂显影机510。在将光致抗蚀剂显影之后，可以将衬底传递至套刻测量工具512(例如，Archer工具)以供测量。随后，传递各个衬底以供后续加工514。
抛光机502可以包括旋转的抛光刷，该抛光刷擦拭/刮划衬底背面，以去除污染物并且产生期望的纹理。旋转的抛光刷的头部可以包括其中嵌入有钻石颗粒的接触衬底的表面。本领域普通技术人员将理解，可以采用任何适合的硬质材料来接触衬底背面。作为钻石颗粒的替代物，也可以使用碳化硅。
抛光刷可以在干燥状态下接触晶片。可替代地，在抛光工艺期间可以添加浆料材料。浆料可以包括磨料。可替代地，在抛光工艺期间可以采用诸如HDMS、TMAH(TetramethylammoniumHydroxide，四甲基氢氧化铵)、或图4中所列的任意蚀刻剂的化学试剂。
图6示出用于提高变形均匀性的图2的替代工艺。要素600至614可以类似于图2中的要素200至214，并且因此将不再重复描述。一旦在612处取得套刻测量的测量结果，则可以采用该测量结果来创建校正套刻特征的套刻模型616。套刻模型616用于修正在608处的曝光以补偿套刻特征。该反馈工艺可以重复，例如，每10至12批次的衬底。
图7示出衬底背面上的纹理的示意图。纹理提供了受控的粗糙度。粗糙度可以描述为衬底中的一系列的谷和脊。粗糙度的特征可以在于：表示从谷至峰的垂直距离的幅度A、以及表示峰到峰的距离的周期λ。粗糙度的特征也在于：在整个衬底背面的区域上的幅度和/或周期的均匀性。可以使用原子力显微镜(AFM)来测量或量化这些度量。可以通过计算机来控制显微工具，所述计算机包括处理器和计算机可读、非暂态介质，例如存储器。存储器可以存储程序指令，所述程序指令用于使处理器控制显微工具，以基于上面所讨论的参数中的一个或更多个和/或光刻工具的接触区域的尺寸来确定背面表面的纹理。
最佳的纹理特性由半导体衬底104与扫描仪102上的卡盘销100的相互作用决定。在夹持期间当施加真空时，衬底104的背面与卡盘销100之间的相互作用主要由存在于两个表面之间的摩擦系数确定。通常，随着衬底104的背面由最优范围变得较平滑及较不平滑两者，摩擦系数均变得较高。较高的摩擦系数会导致较大的变形程度。此外，整个晶片的摩擦系数的均匀性可能会影响衬底滑动的均匀性，这也会影响变形。较大的不均匀性可能会导致在整个衬底上具有较大偏差的衬底变形，这会导致劣化的套刻性能。
通常，半导体的背面被纹理化，从而影响卡盘销100与衬底104之间的有效接触表面面积。通常，可以存在纹理的周期λ的最优范围。如果纹理的周期λ过小，则衬底104的背面可能会在过多位置处接触卡盘销100以至于无法使摩擦系数最小化。如果周期λ变得过大，则衬底104与卡盘销100之间的接触点的数量可能会变得很少，使得衬底104卡在卡盘销100上从而增加了摩擦系数。晶片背面上的纹理的幅度A也可以在确定摩擦系数上起作用，特别是当考虑到卡盘销100自身的表面粗糙度时。因此，一个实施方案也可以涉及将纹理的幅度A的特征化以使摩擦系数最小化。
在一个实施方案中，背面的纹理跨衬底背面的至少一部分可以具有在50nm内的幅度A。
通常，卡盘销100可以具有150微米的数量级的直径。如果纹理化的周期λ小于各个接触销100的宽度，则可以使摩擦系数最小化。如果在背面表面与各个卡盘销100之间存在5至20个接触点，则可以使摩擦系数最小化。纹理的周期λ可以是各个卡盘销100的宽度的1/5至1/10。背面特征可以以每毫米不超过70个接触点的频率来接触各个卡盘销。可替代地，背面特征可以以每微米5至10个接触点的频率来接触各个卡盘销。
在一个实施方案中，背面特征的幅度A可以在彼此的10nm内分布。
在其他实施方案中，以上所列幅度、周期和/或均匀性的要求可以组合在一起、单独使用、或者在省略该要求的一个或更多个时集合使用。
虽然已经在上面详细描述了数个实施方案，但是本领域技术人员将容易理解，在没有实质脱离本发明的新颖教导的情况下，在所述实施方案中的许多修改是可能的。因此，所有这样的修改旨在包括在如所附权利要求所限定的本发明的范围内。

Claims (20)

1.一种用于确定在光刻工具上加工的半导体衬底的背面纹理的方法，包括：
确定所述光刻工具上的用于所述半导体衬底的一个或更多个接触区域；
至少部分地基于以下来确定所述半导体衬底的背面表面纹理：
所述半导体衬底在所述半导体衬底的一个或更多个部分处的背面特征的频率，
在所述半导体衬底的所述一个或更多个部分处的所述背面特征的幅度，或者
所述一个或更多个接触区域的尺寸；以及
加工所述半导体衬底以获得目标背面表面纹理，所述目标背面表面纹理使所述衬底与所述一个或更多个接触区域之间的摩擦系数减小。
2.根据权利要求1所述的方法，其中经加工的背面以每毫米不超过70个接触点的频率接触所述一个或更多个接触区域中的每一个。
3.根据权利要求2所述的方法，其中所述背面特征的所述幅度彼此之间偏差不超过10nm。
4.根据权利要求1所述的方法，其中所述加工包括：
利用至少一种化学试剂从所述半导体衬底的所述背面去除一个或更多个膜；
利用至少一种化学试剂从所述背面去除所述半导体衬底的所述背面的材料；或者
其组合。
5.根据权利要求4所述的方法，其中所述至少一种化学试剂包括以下中的一种或更多种：TMAH、HF、HF硝酸、H3PO4、NH4F、KOH、HF+H2O2、NH4OH、NH4OH+H2O2、HMDS、或IPA+NH4F。
6.根据权利要求1所述的方法，其中所述加工包括：利用旋转装置对所述背面进行抛光，去除所述半导体衬底的至少一部分或者附着于所述半导体衬底的所述背面的成分。
7.根据权利要求6所述的方法，其中所述加工包括在所述抛光期间使用化学浆料。
8.根据权利要求6所述的方法，其中所述加工包括使用所述抛光并结合至少一种化学试剂来去除所述背面的一个或更多个膜和/或材料。
9.一种用于改善半导体衬底的背面纹理的方法，包括：
确定将用以加工所述半导体衬底的光刻工具的类型，所述光刻工具包括一个或更多个接触区域，所述一个或更多个接触区域将在所述光刻工具中的曝光工艺期间支承所述半导体衬底；以及
加工所述半导体衬底以获得背面纹理，所述背面纹理至少部分地基于所述一个或更多个接触区域与所述半导体衬底的背面的形貌的尺寸对比。
10.根据权利要求9所述的方法，其中所述形貌至少部分地基于所述半导体衬底的所述背面上的特征之间的距离。
11.根据权利要求9所述的方法，其中所述形貌至少部分地基于所述半导体衬底的所述背面上的所述特征的幅度。
12.根据权利要求9所述的方法，其中所述背面纹理包括水平距离分量，所述水平距离分量小于对于所述半导体衬底的所述背面的至少一部分的所述一个或更多个接触区域的宽度。
13.根据权利要求9所述的方法，其中所述背面纹理还包括垂直距离分量，在跨所述半导体衬底的所述背面的至少一部分所述垂直距离分量在50nm内。
14.一种减小光刻变形的方法，包括：
对半导体衬底的背面进行纹理化；以及
利用光刻工具对具有经纹理化的背面的所述半导体衬底进行光刻工艺，所述光刻工具在一个或更多个接触区域处支承所述衬底，所述纹理使所述背面与所述一个或更多个接触区域之间的摩擦系数减小。
15.根据权利要求14所述的方法，其中：
所述背面的所述纹理化至少部分地基于所述一个或更多个接触区域的尺寸。
16.根据权利要求14所述的方法，其中所述纹理化包括：
利用至少一种化学试剂从所述半导体衬底的背面去除一个或更多个膜；
利用至少一种化学试剂从所述半导体衬底的所述背面去除材料；或者
其组合。
17.根据权利要求14所述的方法，其中所述纹理化包括利用旋转装置对所述背面进行抛光，去除所述半导体衬底的至少一部分或附着于所述半导体衬底的所述背面的成分。
18.根据权利要求14所述的方法，其中经纹理化的背面以每微米5至10个接触点的频率接触所述一个或更多个接触区域中的每一个。
19.根据权利要求14所述的方法，其中经纹理化的背面具有在垂直于所述半导体衬底的表面的方向上的距离的偏差不超过10nm的特征。
20.根据权利要求14所述的方法，还包括：
在所述衬底的前表面上产生图像；
测量所述图像中与基准的偏差；以及
在后续衬底的前表面上产生根据所述偏差的与所述图像不同的经修改的图像。
CN201480050820.XA 2013-08-09 2014-08-07 衬底背面纹理 Active CN105531811B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810941983.7A CN108803255B (zh) 2013-08-09 2014-08-07 衬底背面纹理

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361864212P 2013-08-09 2013-08-09
US201361864151P 2013-08-09 2013-08-09
US61/864,151 2013-08-09
US61/864,212 2013-08-09
PCT/US2014/050177 WO2015021297A1 (en) 2013-08-09 2014-08-07 Substrate backside texturing

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810941983.7A Division CN108803255B (zh) 2013-08-09 2014-08-07 衬底背面纹理

Publications (2)

Publication Number Publication Date
CN105531811A true CN105531811A (zh) 2016-04-27
CN105531811B CN105531811B (zh) 2018-09-21

Family

ID=52448986

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201480050820.XA Active CN105531811B (zh) 2013-08-09 2014-08-07 衬底背面纹理
CN201810941983.7A Active CN108803255B (zh) 2013-08-09 2014-08-07 衬底背面纹理

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201810941983.7A Active CN108803255B (zh) 2013-08-09 2014-08-07 衬底背面纹理

Country Status (6)

Country Link
US (2) US9281251B2 (zh)
JP (2) JP6528286B2 (zh)
KR (3) KR102379878B1 (zh)
CN (2) CN105531811B (zh)
TW (2) TWI606487B (zh)
WO (1) WO2015021297A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799451A (zh) * 2016-09-05 2018-03-13 东京毅力科创株式会社 半导体加工中控制曲度以控制叠对的位置特定的应力调节
CN110021546A (zh) * 2018-01-05 2019-07-16 东京毅力科创株式会社 基片处理装置、基片处理方法和计算机存储介质
CN111433886A (zh) * 2017-11-29 2020-07-17 东京毅力科创株式会社 衬底的背侧摩擦减小

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9281251B2 (en) * 2013-08-09 2016-03-08 Tokyo Electron Limited Substrate backside texturing
JP6442582B2 (ja) * 2014-03-05 2018-12-19 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記録媒体
US9330988B1 (en) 2014-12-23 2016-05-03 International Business Machines Corporation Method of fine-tuning process controls during integrated circuit chip manufacturing based on substrate backside roughness
WO2017034533A1 (en) * 2015-08-22 2017-03-02 Tokyo Electron Limited Substrate backside texturing
JP6540430B2 (ja) * 2015-09-28 2019-07-10 東京エレクトロン株式会社 基板処理方法及び基板処理装置
EP3299889A1 (en) * 2016-09-27 2018-03-28 ASML Netherlands B.V. A substrate, a substrate holder, a substrate coating apparatus, a method for coating the substrate and a method for removing the coating
US10770327B2 (en) * 2017-07-28 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for correcting non-ideal wafer topography
JP6934376B2 (ja) * 2017-09-20 2021-09-15 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
WO2020147992A1 (en) * 2019-01-18 2020-07-23 Asml Netherlands B.V. Method, substrate and system for estimating stress in a substrate
US11036147B2 (en) * 2019-03-20 2021-06-15 Kla Corporation System and method for converting backside surface roughness to frontside overlay

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994007110A1 (en) * 1992-09-17 1994-03-31 Luxtron Corporation Optical endpoint determination during the processing of material layers
CN1577737A (zh) * 2003-07-18 2005-02-09 松下电器产业株式会社 半导体装置的制造方法及使用这种方法的半导体衬底的制造方法
US20070047170A1 (en) * 2005-08-29 2007-03-01 Applied Materials, Inc. Electrostatic chuck having textured contact surface
US20090082983A1 (en) * 2007-09-21 2009-03-26 Tokyo Electron Limited Method and Apparatus for Creating a Spacer-Optimization (S-O) Library
US20100279586A1 (en) * 2009-04-30 2010-11-04 First Principles LLC Array of abrasive members with resilient support
US20120313204A1 (en) * 2011-06-09 2012-12-13 Homayoon Haddad Process Module for Increasing the Response of Backside Illuminated Photosensitive Imagers and Associated Methods

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2853506B2 (ja) * 1993-03-24 1999-02-03 信越半導体株式会社 ウエーハの製造方法
JP2910507B2 (ja) * 1993-06-08 1999-06-23 信越半導体株式会社 半導体ウエーハの製造方法
DE634699T1 (de) * 1993-07-16 1996-02-15 Semiconductor Systems Inc Gruppiertes fotolithografisches System.
US5891352A (en) * 1993-09-16 1999-04-06 Luxtron Corporation Optical techniques of measuring endpoint during the processing of material layers in an optically hostile environment
US5778481A (en) 1996-02-15 1998-07-14 International Business Machines Corporation Silicon wafer cleaning and polishing pads
TW484039B (en) 1999-10-12 2002-04-21 Asm Lithography Bv Lithographic projection apparatus and method
JP2001232561A (ja) * 1999-12-16 2001-08-28 Mitsubishi Materials Silicon Corp 両面研磨装置を用いた半導体ウェーハの研磨方法
US6494765B2 (en) * 2000-09-25 2002-12-17 Center For Tribology, Inc. Method and apparatus for controlled polishing
US20040040576A1 (en) 2002-08-29 2004-03-04 Yuxia Sun Wafer cleaning brush
JP3870896B2 (ja) * 2002-12-11 2007-01-24 株式会社デンソー 半導体装置の製造方法およびそれにより製造される半導体装置
US20060138681A1 (en) * 2004-12-27 2006-06-29 Asml Netherlands B.V. Substrate and lithography process using the same
JP4835069B2 (ja) * 2005-08-17 2011-12-14 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP2007109967A (ja) 2005-10-14 2007-04-26 Tokyo Electron Ltd 半導体処理装置
JP2007194503A (ja) * 2006-01-20 2007-08-02 Toshiba Corp 基板処理方法および基板処理装置
US7831083B1 (en) * 2006-07-13 2010-11-09 Kla-Tencor Technologies Corporation Image quality monitoring for substrate inspection
US8349203B2 (en) * 2009-09-04 2013-01-08 International Business Machines Corporation Method of forming self-assembled patterns using block copolymers, and articles thereof
US8072044B2 (en) * 2009-09-17 2011-12-06 Fairchild Semiconductor Corporation Semiconductor die containing lateral edge shapes and textures
US8212250B2 (en) * 2009-12-10 2012-07-03 Leonard Forbes Backside texturing by cusps to improve IR response of silicon solar cells and photodetectors
JP5598350B2 (ja) * 2010-02-16 2014-10-01 信越化学工業株式会社 電子線用又はｅｕｖ用化学増幅ネガ型レジスト組成物及びパターン形成方法
CN102763040B (zh) * 2010-02-19 2016-05-11 Asml荷兰有限公司 光刻设备、器件制造方法和相关的数据处理设备以及计算机程序产品
US10195704B2 (en) * 2013-03-15 2019-02-05 Infineon Technologies Ag Lift pin for substrate processing
US9275868B2 (en) * 2013-07-19 2016-03-01 Globalfoundries Inc. Uniform roughness on backside of a wafer
US9281251B2 (en) * 2013-08-09 2016-03-08 Tokyo Electron Limited Substrate backside texturing

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994007110A1 (en) * 1992-09-17 1994-03-31 Luxtron Corporation Optical endpoint determination during the processing of material layers
CN1577737A (zh) * 2003-07-18 2005-02-09 松下电器产业株式会社 半导体装置的制造方法及使用这种方法的半导体衬底的制造方法
US20070047170A1 (en) * 2005-08-29 2007-03-01 Applied Materials, Inc. Electrostatic chuck having textured contact surface
US20090082983A1 (en) * 2007-09-21 2009-03-26 Tokyo Electron Limited Method and Apparatus for Creating a Spacer-Optimization (S-O) Library
US20100279586A1 (en) * 2009-04-30 2010-11-04 First Principles LLC Array of abrasive members with resilient support
US20120313204A1 (en) * 2011-06-09 2012-12-13 Homayoon Haddad Process Module for Increasing the Response of Backside Illuminated Photosensitive Imagers and Associated Methods

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799451A (zh) * 2016-09-05 2018-03-13 东京毅力科创株式会社 半导体加工中控制曲度以控制叠对的位置特定的应力调节
CN107799451B (zh) * 2016-09-05 2023-05-02 东京毅力科创株式会社 半导体加工中控制曲度以控制叠对的位置特定的应力调节
CN111433886A (zh) * 2017-11-29 2020-07-17 东京毅力科创株式会社 衬底的背侧摩擦减小
CN110021546A (zh) * 2018-01-05 2019-07-16 东京毅力科创株式会社 基片处理装置、基片处理方法和计算机存储介质
CN110021546B (zh) * 2018-01-05 2024-04-12 东京毅力科创株式会社 基片处理装置、基片处理方法和计算机存储介质

Also Published As

Publication number Publication date
US20150044785A1 (en) 2015-02-12
KR102379878B1 (ko) 2022-03-30
KR102490708B1 (ko) 2023-01-19
KR20210040462A (ko) 2021-04-13
JP2016528551A (ja) 2016-09-15
CN105531811B (zh) 2018-09-21
CN108803255A (zh) 2018-11-13
WO2015021297A1 (en) 2015-02-12
US9281251B2 (en) 2016-03-08
JP6528286B2 (ja) 2019-06-12
TWI539490B (zh) 2016-06-21
JP2016177303A (ja) 2016-10-06
KR20210040461A (ko) 2021-04-13
TWI606487B (zh) 2017-11-21
KR102331821B1 (ko) 2021-11-29
KR20160042072A (ko) 2016-04-18
US20160141169A1 (en) 2016-05-19
CN108803255B (zh) 2022-05-10
JP6439203B2 (ja) 2018-12-19
TW201620011A (zh) 2016-06-01
TW201526074A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
CN105531811A (zh) 衬底背面纹理
KR102563669B1 (ko) 기판 배면 텍스처링
TWI478232B (zh) Substrate handling method
Sivaram et al. Planarizing interlevel dielectrics by chemical-mechanical polishing
CN101577242B (zh) 浅沟槽隔离结构及其形成方法
Elbel et al. Tungsten chemical mechanical polishing
CN106558529B (zh) 浅沟槽隔离方法
CN111627808B (zh) 半导体结构及其形成方法
TWI836428B (zh) 用於減少背側顆粒之腔室製程
CN103279015A (zh) 光刻胶的处理方法以及半导体器件的制备方法
Yu et al. Challenges and Solutions for 450mm FEOL Wet Clean Tool
JPH03265121A (ja) 半導体装置の製造方法
TWI227921B (en) New concept of CMP over-polishing and its implementation
KR100665655B1 (ko) 반도체 소자의 제조 방법
KR20120092482A (ko) 마스크 블랭크용 기판의 연마 방법과 마스크 블랭크용 기판과 마스크 블랭크
EP3029717A1 (en) Removal of defects by in-situ etching during chemical-mechanical polishing processing
Fukasawa et al. Initiation of the Planarization of SiO2 Film Employing Anhydrous HF Gas
CN102841514A (zh) 用湿法可显影填充材料实现高台阶表面图形曝光的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant