KR102331821B1 - 기판 이면 텍스처링 - Google Patents

기판 이면 텍스처링 Download PDF

Info

Publication number
KR102331821B1
KR102331821B1 KR1020167006206A KR20167006206A KR102331821B1 KR 102331821 B1 KR102331821 B1 KR 102331821B1 KR 1020167006206 A KR1020167006206 A KR 1020167006206A KR 20167006206 A KR20167006206 A KR 20167006206A KR 102331821 B1 KR102331821 B1 KR 102331821B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
backside
texturing
substrate
back surface
Prior art date
Application number
KR1020167006206A
Other languages
English (en)
Other versions
KR20160042072A (ko
Inventor
라이어 헐리
제프리 티 스미스
카를로스 에이 폰세카
안톤 데빌리어스
벤자민 엠 래스색
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Priority to KR1020217009605A priority Critical patent/KR102379878B1/ko
Priority to KR1020217009609A priority patent/KR102490708B1/ko
Publication of KR20160042072A publication Critical patent/KR20160042072A/ko
Application granted granted Critical
Publication of KR102331821B1 publication Critical patent/KR102331821B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70783—Handling stress or warp of chucks, masks or workpieces, e.g. to compensate for imaging errors or considerations related to warpage of masks or workpieces due to their own weight
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Materials For Photolithography (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

기재된 실시형태들은 리소그래피 변형을 감소시키는 방법 및 장치에 관한 것이다. 반도체 기판의 이면이 텍스처링될 수 있다. 그 후에, 텍스처링된 이면을 갖는 반도체 기판에 리소그래피 프로세스가 행해질 수 있다.

Description

기판 이면 텍스처링{SUBSTRATE BACKSIDE TEXTURING}
본 출원은 2013년 8월 9일자로 출원된 미국 가특허 출원 제61/864,151호와 2013년 8월 9일자로 출원된 미국 가특허 출원 제61/864,212호의 출원일의 이익을 기초로 하며 얻는 것으로서, 이들 두 가특허 출원의 내용은 그 전체가 본원에 참조로 인용되어 있다.
집적 회로(IC)의 제조 중에 반도체 기판을 노광시키기 위하여, 기판은 이미징 스캐너 또는 카메라 상에 척킹될 수 있다. 척킹 중에, 웨이퍼는 "주름"이 질 수 있는 "팬케이크"로서 고려될 수 있는데, 상기 주름으로 인해 웨이퍼 상에 투영된 이미지가 크게 변형된다. 이는, 집적 회로 제조에서 복수의 리소그래피층을 정렬하는 경우, 전체 성능에 영향을 미친다.
본원에 기재된 실시형태들은 리소그래피 변형을 감소시키는 방법 및 장치에 관한 것이다. 반도체 기판의 이면이 텍스처링될 수 있다. 그 후에, 텍스처링된 이면을 갖는 반도체 기판에 리소그래피 프로세스가 행해질 수 있다.
이제, 첨부 도면을 함께 고려하여, 몇몇 실시형태에 대해 상세히 설명할 것이다.
도 1은 척 핀과 반도체 기판의 간략도이고;
도 2는 일 실시형태에 따른 프로세스의 개략도이며;
도 3은 일 실시형태에 따른 장치의 개략도이고;
도 4는 반도체 기판 재료와 대응하는 에칭제를 보여주는 도표이며;
도 5는 일 실시형태에 따른 장치의 개략도이고;
도 6은 일 실시형태에 따른 프로세스의 개략도이며; 그리고
도 7은 반도체 기판의 이면과 관련된 거칠기의 개략도이다.
통상적으로, IC 제조에서, 반도체 기판의 이면은 처리 중에 오염될 수 있다. 상기 오염에는 잔류막, 유기 입자 및 무기 입자가 포함될 수 있다. 이러한 오염은, 예컨대 SiN 또는 SiO2 막 성장 등의 열 재료 성장, 포토레지스트 처리, 급속 열 어닐링, 및/또는 화학적 기상 증착(CVD) 등과 같은, 제조 프로세스의 많은 단계에서 기인될 수 있다. 게다가, 웨이퍼를 공구에서 공구로 반송(搬送)하는 동안에, 로봇 아암 등에 의한 웨이퍼 취급으로 인하여, 이면측 기판 표면이 또한 긁힐 수 있다.
웨이퍼 이면의 상태는, 이미징 스캐너 또는 카메라 상에 척킹한 동안에 일어나는 최종 웨이퍼 변형의 징후에 있어서 중요한 역할을 할 수 있다. 도 1은, 척 핀(100) 등과 같은 접촉 영역과, 반도체 기판(104)을 받는 웨이퍼 스테이지(102)를 보여준다. 입자(106)는 반도체 기판(104)의 이면에 부착된다. 기판(104)의 이면측 표면과 척 핀(100) 사이의 상호 작용은, 얼마나 기판(104)이 척 핀(100)을 가로질러 미끄러지는가를 결정한다. 기판(104)의 이면이 불균일한 경우, 예컨대 입자(106)가 있거나 표면 요철이 존재하는 경우, 기판(104)은 각 핀(100)에서 서로 다르게 미끄러지게 되고, 그 결과 불균일하게 표면이 변형된다. 이러한 변형으로 인해 오버레이 성능이 약화될 수 있기 때문에, 불균일한 표면 변형은 바람직하지 않다.
변형 균일성을 개선하기 위해, 그리고 아마도 오버레이 성능을 향상시키기 위해, 반도체 기판(104)의 이면측 표면을 텍스처링하여, 척 상에서의 웨이퍼 슬립으로 인한 웨이퍼 변형을 보다 균일화할 수 있다. 마찰 계수를 낮추도록 반도체 기판(104)의 이면을 텍스처링하는데, 이러한 낮은 마찰 계수는, 스캐너 척킹 동안에 반도체 기판(104)의 이면 전체에 걸쳐서의 슬립 균일성을 향상시킨다.
도 2는 일 실시형태에 따라 변형 균일성을 향상시키는 프로세스를 보여준다. 기판(202)의 로트(lot)가 202에서 텍스처링된 후, 204에서 포토레지스트 처리를 받는다. 포토레지스트 처리(204)는 각 기판(200)의 상면을 포토레지스트 도포하는 것과 베이킹하는 것을 포함할 수 있다. 텍스처링(202)과 포토레지스트 처리(204)는 웨이퍼 트랙 시스템(206)으로 행해질 수 있다.
포토레지스트 처리(204) 이후에, 각 반도체 기판(200)은 스캐너에서 노광(208)될 수 있는데, 이를 위해 각 기판(200)은 척 핀(100) 상에 척킹될 수 있다. 그 후에, 반도체 기판(200)은 포토레지스트를 현상하기 위해 추가적인 포토레지스트 처리(210)를 받느다. 이어서, 212에서는, 예를 들어 Archer 툴을 사용하여, 오버레이 계측이 행해진다. 그 후에, 214에서는, 예를 들어 에칭 등과 같은, 다음 처리가 행해질 수 있다.
텍스처링(202) 이전에, 노광(208)에 이용되는 포토리소그래피 툴의 접촉 영역, 예컨대 척 핀(100)이 결정될 수 있다. 로트(200)에 있어서 하나 이상의 기판의 이면의 텍스처가 결정될 수 있다. 이하에 보다 상세히 설명되는 바와 같이, 상기 결정은, 반도체 기판의 하나 이상의 부분에 있어서 이면 피처의 빈도, 반도체 기판의 하나 이상의 부분에 있어서 이면 피처의 진폭, 및/또는 하나 이상의 접촉 영역의 크기에 적어도 부분적으로 기초할 수 있다. 상기 결정은, 프로세서와, 메모리 등과 같은 컴퓨터 판독 가능한 비일시적 매체를 구비하는 컴퓨터를 포함하는 현미경 툴을 이용할 수 있다. 이면 텍스처링을 결정하도록 프로세서가 현미경 툴을 제어하게 하는 프로그램 명령이 메모리에 저장될 수 있다.
기판 이면의 텍스처링(202)은 화학적으로, 기계적으로, 또는 플라즈마 프로세스에 의해 달성될 수 있다. 선택적으로, 예비 프로세스로서, 입자 또는 잔류막 등과 같은 오염을 제거하도록, 기판의 이면이 세척될 수 있다. 텍스처링(202)은, 이면이 텍스처링되어 있지 않은 기판에 비해, 보다 낮고 균일한 마찰 계수가 얻어지도록, 기판의 표면을 조정한다. 보다 낮고 균일한 마찰 계수를 통해, 척킹 동안의 웨이퍼 변형 징후가 보다 균일해질 수 있고, 이에 따라 이후의 리소그래피 레벨 적층 동안의 오버레이 성능이 향상된다.
도 3은 일 실시형태에 따라 변형 균일성을 향상시키는 장치를 보여준다. 로트(300)의 반도체 기판은, 기판의 이면을 텍스처링하는 에칭기(302)에 제공된다. 앞서 언급한 바와 같이, 먼저 기판의 이면을 세척하도록 기판이 세척 스테이션에 제공될 수 있거나, 또는 에칭기(302)에서 세척이 일어날 수 있다. 에칭기(302)의 다음에, 기판(300)은 포토레지스트 도포기/오븐(304)에 제공될 수 있다. 포토레지스트 도포기/오븐(304)에서, 포토레지스트 재료가 기판의 상면에 도포되고 이 포토레지스트에 대해 베이킹이 행해진다. 에칭기(302)와 포토레지스트 도포기/오븐(304)은 웨이퍼 트랙 시스템(306)의 일부분일 수 있다.
그 후에, 포토레지스트 층이 있는 기판은 스캐너(308)에서 노광될 수 있는데, 이를 위해 각 기판(300)은 척 핀(100) 상에 척킹될 수 있다. 그 후에, 기판은 포토레지스트 현상기(310)로 보내어진다. 포토레지스트가 현상된 후에, 기판은 계측을 실시하기 위해, Archer 툴 등과 같은 오버레이 계측 툴(312)에 보내어질 수 있다. 뒤이어, 각 기판은 다음 처리(314)를 위해 보내어진다.
앞서 언급한 바와 같이, 텍스처링(202)은 화학적으로 달성될 수 있다. 따라서, 에칭기(302)는 화학적 에칭기일 수 있다. 이용되는 화학적 에칭제는 제거되는 물질에 따라 정해질 수 있다. 텍스처링(202)은, 실리콘 질화물, 산화물 등과 같은 원치 않는 잔류막을 제거하는 에칭제; 기판의 이면을 텍스처링하는 방식으로 실리콘을 제거하는 에칭제; 또는 이들의 조합을 이용한 처리를 포함할 수 있다. 실리콘 기판 및/또는 기판의 이면 상의 물질을 에칭하는 데 사용될 수 있는 에칭제가 도 4에 열거되어 있다. 도 4는 에칭되는 물질과 대응하는 에칭체의 예를 제공하지만, 가능한 기판 재료와 대응하는 에칭제의 리스트가 도 4에 밝혀진 것에 국한되는 것은 아니다. 당업자라면, 이용 가능한 다른 기판 재료와 에칭제를 알 것이다. 예를 들어, 다른 기판 재료로는 GaAs, 사파이어, 가돌리늄 갈륨 가넷(GGG) 및 니오브산 리튬 등을 들 수 있다. 2 이상의 화학 물질의 조합이 기판에 대한 에칭률을 조절하기 위해 사용될 수 있고, 이에 이어서 기판의 최종 기하형상을, 예컨대 기판이 울퉁불퉁한지 매끄러운지를, 결정한다.
에칭 이외에, 기판의 이면의 마찰 계수를 변경하기 위한 다른 방식으로는, 재료 특징 또는 특성을 원자 레벨에서 화학적으로 변경하는 것이 있다. HMDS(헥사메틸디실라잔) 등과 같은 증기 처리, 또는 기판의 이면측 표면과 반응하는 당업자에게 잘 알려져 있는 다른 증기 처리가 사용될 수 있다. 예를 들어, 도 4에 열거된 에칭제는 또한, 보다 묽은 형태에서도, 기판의 이면을 화학적으로 변화시킬 수 있다. 표면을 화학적으로 변화시킴으로써, 다른 표면 에너지와 마찰 특성이 얻어져, 스캐너 스테이지(102)에서의 기판과 척 기판(100)의 상호 작용이 변경될 수 있다.
별법으로서, 텍스처링(202)은 플라즈마 또는 건식 에칭기(302)를 포함할 수 있다. 화학적 에칭과 마찬가지로, 그 목적은 원치 않은 잔류막을 제거하는 것; 웨이퍼 표면을 텍스처링 방식으로 실리콘을 에칭하는 것; 또는 이들의 조합이다.
별법으로서, 텍스처링(202)은 연마에 의해 달성될 수 있다. 도 5는 연마기를 이용하여 변형 균일성을 향상시키는 장치를 보여준다. 로트(500)의 반도체 기판은, 기판의 이면을 텍스처링하는 연마기(502)에 제공된다. 앞서 언급한 바와 같이, 기판의 이면을 세척하기 위해, 기판은 세척 스테이션에 먼저 제공될 수 있다. 연마기(502)의 다음에, 기판은 포토레지스트 도포기/오븐(504)에 제공될 수 있다. 포토레지스트 도포기/오븐(504)에서, 포토레지스트 재료가 기판의 상면에 도포되고 이 포토레지스트에 대해 베이킹이 행해진다. 연마기(502)와 포토레지스트 도포기/오븐(504)은 웨이퍼 트랙 시스템(506)의 일부분일 수 있다.
그 후에, 포토레지스트 층이 있는 기판은 스캐너(508)에서 노광될 수 있는데, 이를 위해 각 기판(500)은 척 핀(100) 상에 척킹될 수 있다. 그 후에, 기판은 포토레지스트 현상기(510)로 보내어진다. 포토레지스트가 현상된 후에, 기판은 계측을 실시하기 위해, Archer 툴 등과 같은 오버레이 계측 툴(512)에 보내어질 수 있다. 뒤이어, 각 기판은 다음 처리(514)를 위해 보내어진다.
연마기(502)는, 오염을 제거하고 원하는 텍스처를 형성하기 위해 기판의 이면을 문지르고/긁어내는 회전 연마 브러시를 포함할 수 있다. 회전 연마 브러시의 헤드는, 기판과 접촉하며 다이아몬드 입자가 매설되어 있는 표면을 포함할 수 있다. 당업자라면, 임의의 적절한 경질 재료가 기판의 이면과 접촉하는 데 이용될 수 있다는 것을 이해할 것이다. 다이아몬드 입자에 대안으로서, 실리콘 카바이드가 또한 이용될 수 있다.
상기 연마 브러시는 건조한 상태에서 웨이퍼와 접촉할 수 있다. 별법으로서, 연마 프로세스 동안에 슬러리 물질이 더해질 수 있다. 이 슬러리는 연마재를 포함할 수 있다. 별법으로서, HDMS, TMAH, 또는 도 4에 열거된 에칭제 중의 임의의 것 등과 같은 화학 작용제가 연마 프로세스 동안에 이용될 수 있다.
도 6은 변형 균일성을 향상시키기 위한 도 2에 대한 대안적인 프로세스를 보여준다. 구성요소 600~614는 도 2의 구성요소 200~214와 유사할 수 있으므로, 설명을 반복하지는 않을 것이다. 612에서 오버레이 계측의 측정값이 얻어지면, 이 측정값은 오버레이 징후를 정정하는 오버레이 모델(616)를 형성하는 데 이용될 수 있다. 오버레이 모델(616)은, 오버레이 징후를 보상하도록 608에서의 노광을 조정하는 데 이용된다. 이러한 피드백 프로세스는, 예를 들어 기판의 10 내지 12 로트마다, 반복될 수 있다.
도 7은 기판의 이면에 있어서의 텍스처링을 개략적으로 보여준다. 텍스처링은 표면 거칠기를 조절한다. 표면 거칠기는, 기판에 있는 일련의 산과 골로서 설명될 수 있다. 표면 거칠기는, 산으로부터 골까지의 수직 거리를 나타내는 진폭 A와, 피크-대-피크 거리를 나타내는 주기 λ에 의해 특징지워질 수 있다. 또한 표면 거칠기는, 기판 이면의 영역에 걸쳐서의 진폭 및/또는 주기의 균일성에 의해 특징지워질 수 있다. 이러한 계측 지표를 측정하거나 또는 수량화하는 데, 원자력 현미경(AFM)이 이용될 수 있다. 프로세서와, 메모리 등과 같은 컴퓨터 판독 가능한 비일시적 매체를 구비하는 컴퓨터에 의해, 현미경 툴이 제어될 수 있다. 전술한 파라미터들 중의 하나 이상에 기초하여 및/또는 포토리소그래피 툴의 접촉 영역의 크기에 기초하여, 이면측 표면의 텍스처를 결정하도록, 프로세서가 현미경 툴을 제어하게 하는 프로그램 명령이, 메모리에 저장될 수 있다.
최적의 텍스처링 특징은, 반도체 기판(104)과 스캐너(102) 상의 척 핀(100)의 상호 작용에 의해 좌우된다. 척킹 동안에 진공이 인가된 경우에, 기판(104)의 이면과 척 핀(100) 사이의 상호 작용은, 두 표면들 사이에 존재하는 마찰 계수에 의해 주로 결정된다. 일반적으로, 기판(104)의 이면이 최적의 범위보다 더 매끄럽게 그리고 덜 매끄럽게 되는 경우에, 마찰 계수가 높아진다. 마찰 계수가 높아지면 변형 레벨이 커지게 된다. 게다가, 웨이퍼 전체에 걸쳐서의 마찰 계수의 균일성은, 기판 슬립의 균일성에 영향을 미칠 수 있는데, 이 기판 슬립의 균일성도 또한 변형에 영향을 미친다. 비균일성이 커지면, 기판 전체에 걸쳐서 큰 변동성을 지닌 표면 변형이 초래되며, 이러한 표면 변형에 의해 오버레이 성능이 악화된다.
일반적으로, 척 핀(100)과 기판(104) 사이의 유효 접촉 표면적에 영향을 주도록, 반도체의 이면이 텍스처링된다. 일반적으로, 텍스처링의 주기 λ에 대하여 최적의 범위가 존재할 수 있다. 텍스처링의 주기 λ가 너무 작은 경우, 기판(104)의 이면이 너무 많은 곳에서 척 핀(100)과 접촉하여 마찰 계수를 최소화할 수 없을 수 있다. 주기 λ가 너무 큰 경우, 기판(104)과 척 핀(100) 사이의 접촉 지점의 수가 작아져서, 기판(104)이 척 핀(100) 상에 붙잡힐 수 있고, 마찰 계수가 증대된다. 또한, 웨이퍼 이면에 있어서의 텍스처의 진폭 A는, 특히 척 핀(100) 자체의 표면 거칠기를 고려하는 경우에, 마찰 계수를 결정하는 역할을 할 수 있다. 따라서, 일 실시형태는 또한, 마찰 계수를 최소화하도록 텍스처의 진폭 A를 특징 짓는 것을 포함할 수 있다.
일 실시형태에서, 기판 이면의 텍스처는 기판 이면의 적어도 일부분에 걸쳐서 50 ㎚ 이내의 진폭 A를 가질 수 있다.
통상적으로, 척 핀(100)은 150 미크론 정도의 직경을 가질 수 있다. 텍스처링의 주기 λ가 각 척 핀(100)의 폭보다 작은 경우, 마찰 계수가 최소화될 수 있다. 기판의 이면측 표면과 각 척 핀(100) 사이에 5~20개의 접촉점이 존재하는 경우, 마찰 계수가 최소화될 수 있다. 텍스처링의 주기 λ는 각 척 핀(100)의 폭의 1/5 내지 1/10일 수 있다. 이면의 피처는, 70 접점/밀리미터 이하의 빈도로 각각의 척 핀과 접촉할 수 있다. 별법으로서, 이면의 피처는, 5~10 접점/미크론의 빈도로 각각의 척 핀과 접촉할 수 있다.
일 실시형태에서, 이면의 피처의 진폭 A는 각각 10 ㎚ 분포 내에 있을 수 있다.
다른 실시형태에서, 앞서 열거한 진폭, 주기 및/또는 균일성 요건은 함께 결합되거나, 개별적으로 사용되거나, 또는 상기 요건들 중의 하나 이상을 생략하면서 집합적으로 사용될 수 있다.
몇몇 실시형태를 상세히 전술하였지만, 당업자라면 본 발명의 신규한 교시에서 실질적으로 벗어나지 않으면서, 상기 전술한 실시형태에 다양한 변형을 실시할 수 있음을 쉽게 이해할 것이다. 따라서, 이러한 모든 변형은 이하의 청구범위에 의해 정해지는 본 발명의 범위 내에 포함되도록 의도되어 있다.

Claims (20)

  1. 포토레지스트 툴에서 처리되는 반도체 기판의 이면 텍스처링을 결정하는 방법으로서,
    포토레지스트 툴에서의 반도체 기판에 대한 하나 이상의 접촉 영역을 결정하는 단계;
    반도체 기판에 대한 이면 텍스처링을 결정하는 단계로서,
    반도체 기판의 하나 이상의 부분에 있어서 반도체 기판의 이면 피처의 빈도,
    반도체 기판의 하나 이상의 부분에 있어서 이면 피처의 진폭, 또는
    하나 이상의 접촉 영역의 크기
    를 적어도 부분적으로 기초로 하는 이면 텍스처링 결정 단계; 및
    기판과 하나 이상의 접촉 영역 사이의 마찰 계수를 감소시키는 목표 이면측 표면 텍스처링을 얻도록 반도체 기판을 처리하는 처리 단계
    를 포함하고,
    상기 처리 단계는:
    적어도 하나의 화학 작용제를 이용하여 반도체 기판의 이면으로부터 하나 이상의 막을 제거하는 것;
    적어도 하나의 화학 작용제를 이용하여 반도체 기판의 이면으로부터 이 이면의 재료를 제거하는 것; 또는
    이들의 조합을 포함하는 것인 이면 텍스처링 결정 방법.
  2. 제1항에 있어서, 처리된 이면은 70 접점/밀리미터 이하의 빈도로 상기 하나 이상의 접촉 영역 각각과 접촉하는 것인 이면 텍스처링 결정 방법.
  3. 제2항에 있어서, 이면 피처의 진폭의 범위는 각각 10 ㎚ 이하인 것인 이면 텍스처링 결정 방법.
  4. 삭제
  5. 제1항에 있어서, 상기 적어도 하나의 화학 작용제는, TMAH, HF, HF + 질산, H3PO4, NH4F, KOH, HF + H2O2, NH4OH, NH4OH + H2O2, HMDS, 또는 IPA + NH4F 중의 하나 이상을 포함하는 것인 이면 텍스처링 결정 방법.
  6. 제1항에 있어서, 상기 처리 단계는, 반도체 기판의 적어도 일부분 또는 반도체 기판의 이면에 부착되어 있는 요소를 제거하는 회전 장치로 이면을 연마하는 것을 포함하는 것인 이면 텍스처링 결정 방법.
  7. 제6항에 있어서, 상기 처리 단계는, 연마 동안에 화학 슬러리를 이용하는 것을 포함하는 것인 이면 텍스처링 결정 방법.
  8. 제6항에 있어서, 상기 처리 단계는, 상기 연마와 함께 적어도 하나의 화학 작용제를 이용하여, 하나 이상의 막 및 이면의 재료 중 적어도 하나를 제거하는 것을 포함하는 것인 이면 텍스처링 결정 방법.
  9. 반도체 기판의 이면 텍스처링을 개선하는 방법으로서,
    반도체 기판을 처리하는 데 사용되는 포토리소그래피 툴의 타입을 결정하는 단계로서, 상기 포토리소그래피 툴은 이 포토리소그래피 툴에서의 노광 프로세스 동안에 반도체 기판을 지지하는 하나 이상의 접촉 영역을 포함하는 것인 포토리소그래피 툴의 타입 결정 단계; 및
    하나 이상의 접촉 영역의 크기 비교 및 반도체 기판의 이면의 토포그래피에 적어도 부분적으로 기초하여, 이면 텍스처링을 얻도록 반도체 기판을 처리하는 단계
    를 포함하고,
    이면 텍스처링은, 반도체 기판의 이면의 적어도 일부분에 대하여 상기 하나 이상의 접촉 영역의 폭보다 작은 수평 거리 성분을 갖는 것인 이면 텍스처링 개선 방법.
  10. 제9항에 있어서, 상기 토포그래피는, 반도체 기판의 이면에 있어서의 피처들 사이의 거리에 적어도 부분적으로 기초하는 것인 이면 텍스처링 개선 방법.
  11. 제9항에 있어서, 상기 토포그래피는, 반도체 기판의 이면에 있어서의 피처들의 진폭에 적어도 부분적으로 기초하는 것인 이면 텍스처링 개선 방법.
  12. 삭제
  13. 반도체 기판의 이면 텍스처링을 개선하는 방법으로서,
    반도체 기판을 처리하는 데 사용되는 포토리소그래피 툴의 타입을 결정하는 단계로서, 상기 포토리소그래피 툴은 이 포토리소그래피 툴에서의 노광 프로세스 동안에 반도체 기판을 지지하는 하나 이상의 접촉 영역을 포함하는 것인 포토리소그래피 툴의 타입 결정 단계; 및
    하나 이상의 접촉 영역의 크기 비교 및 반도체 기판의 이면의 토포그래피에 적어도 부분적으로 기초하여, 이면 텍스처링을 얻도록 반도체 기판을 처리하는 단계
    를 포함하고,
    이면 텍스처링은, 반도체 기판의 이면의 적어도 일부분에 걸쳐서 50 ㎚ 이내의 수직 거리 성분을 더 갖는 것인 이면 텍스처링 개선 방법.
  14. 리소그래피 변형을 감소시키는 방법으로서,
    반도체 기판의 이면을 텍스처링하는 이면 텍스처링 단계; 및
    텍스처링된 이면을 갖는 반도체 기판에, 기판을 하나 이상의 접촉 영역에서 지지하는 리소그래피 툴을 이용하여 리소그래피 프로세스를 수행하는 단계
    를 포함하고,
    상기 이면 텍스처링 단계는 이면과 하나 이상의 접촉 영역 사이의 마찰 계수를 감소시키고,
    상기 이면 텍스처링 단계는,
    적어도 하나의 화학 작용제를 이용하여 반도체 기판의 이면으로부터 하나 이상의 막을 제거하는 것;
    적어도 하나의 화학 작용제를 이용하여 반도체 기판의 이면으로부터 재료를 제거하는 것; 또는
    이들의 조합을 포함하는 것인 리소그래피 변형 감소 방법.
  15. 제14항에 있어서, 상기 이면 텍스처링 단계는, 하나 이상의 접촉 영역의 크기에 적어도 부분적으로 기초하는 것인 리소그래피 변형 감소 방법.
  16. 삭제
  17. 제14항에 있어서, 상기 이면 텍스처링 단계는, 반도체 기판의 적어도 일부분 또는 반도체 기판의 이면에 부착되어 있는 요소를 제거하는 회전 장치로 이면을 연마하는 것을 포함하는 것인 리소그래피 변형 감소 방법.
  18. 제14항에 있어서, 상기 텍스처링된 이면은 5~10 접점/미크론의 빈도로 상기 하나 이상의 접촉 영역 각각과 접촉하는 것인 리소그래피 변형 감소 방법.
  19. 리소그래피 변형을 감소시키는 방법으로서,
    반도체 기판의 이면을 텍스처링하는 이면 텍스처링 단계; 및
    텍스처링된 이면을 갖는 반도체 기판에, 기판을 하나 이상의 접촉 영역에서 지지하는 리소그래피 툴을 이용하여 리소그래피 프로세스를 수행하는 단계
    를 포함하고,
    상기 이면 텍스처링 단계는 이면과 하나 이상의 접촉 영역 사이의 마찰 계수를 감소시키고,
    상기 텍스처링된 이면은, 반도체 기판의 표면에 대해 수직한 방향으로의 거리의 범위가 10 ㎚ 이하인 피처를 갖는 것인 리소그래피 변형 감소 방법.
  20. 제14항에 있어서, 기판의 전면(前面)에 이미지를 생성하는 단계;
    상기 이미지의 기준으로부터의 편차를 계측하는 단계; 및
    상기 편차에 따라 상기 이미지로부터 변경한 수정 이미지를 후속 기판의 전면에 생성하는 단계를 더 포함하는 리소그래피 변형 감소 방법.
KR1020167006206A 2013-08-09 2014-08-07 기판 이면 텍스처링 KR102331821B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020217009605A KR102379878B1 (ko) 2013-08-09 2014-08-07 기판 이면 텍스처링
KR1020217009609A KR102490708B1 (ko) 2013-08-09 2014-08-07 기판 이면 텍스처링

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361864212P 2013-08-09 2013-08-09
US201361864151P 2013-08-09 2013-08-09
US61/864,151 2013-08-09
US61/864,212 2013-08-09
PCT/US2014/050177 WO2015021297A1 (en) 2013-08-09 2014-08-07 Substrate backside texturing

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020217009609A Division KR102490708B1 (ko) 2013-08-09 2014-08-07 기판 이면 텍스처링
KR1020217009605A Division KR102379878B1 (ko) 2013-08-09 2014-08-07 기판 이면 텍스처링

Publications (2)

Publication Number Publication Date
KR20160042072A KR20160042072A (ko) 2016-04-18
KR102331821B1 true KR102331821B1 (ko) 2021-11-29

Family

ID=52448986

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020167006206A KR102331821B1 (ko) 2013-08-09 2014-08-07 기판 이면 텍스처링
KR1020217009609A KR102490708B1 (ko) 2013-08-09 2014-08-07 기판 이면 텍스처링
KR1020217009605A KR102379878B1 (ko) 2013-08-09 2014-08-07 기판 이면 텍스처링

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020217009609A KR102490708B1 (ko) 2013-08-09 2014-08-07 기판 이면 텍스처링
KR1020217009605A KR102379878B1 (ko) 2013-08-09 2014-08-07 기판 이면 텍스처링

Country Status (6)

Country Link
US (2) US9281251B2 (ko)
JP (2) JP6528286B2 (ko)
KR (3) KR102331821B1 (ko)
CN (2) CN105531811B (ko)
TW (2) TWI606487B (ko)
WO (1) WO2015021297A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9281251B2 (en) * 2013-08-09 2016-03-08 Tokyo Electron Limited Substrate backside texturing
JP6442582B2 (ja) * 2014-03-05 2018-12-19 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記録媒体
US9330988B1 (en) 2014-12-23 2016-05-03 International Business Machines Corporation Method of fine-tuning process controls during integrated circuit chip manufacturing based on substrate backside roughness
CN108140556B (zh) * 2015-08-22 2022-07-26 东京毅力科创株式会社 基片背侧纹理化
JP6540430B2 (ja) * 2015-09-28 2019-07-10 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7164289B2 (ja) * 2016-09-05 2022-11-01 東京エレクトロン株式会社 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング
EP3299889A1 (en) * 2016-09-27 2018-03-28 ASML Netherlands B.V. A substrate, a substrate holder, a substrate coating apparatus, a method for coating the substrate and a method for removing the coating
US10770327B2 (en) * 2017-07-28 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for correcting non-ideal wafer topography
JP6934376B2 (ja) * 2017-09-20 2021-09-15 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
WO2019108377A1 (en) * 2017-11-29 2019-06-06 Tokyo Electron Limited Back-side friction reduction of a substrate
JP7022589B2 (ja) * 2018-01-05 2022-02-18 東京エレクトロン株式会社 基板処理装置、基板処理方法及びコンピュータ記憶媒体
WO2020147992A1 (en) * 2019-01-18 2020-07-23 Asml Netherlands B.V. Method, substrate and system for estimating stress in a substrate
US11036147B2 (en) * 2019-03-20 2021-06-15 Kla Corporation System and method for converting backside surface roughness to frontside overlay

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001232561A (ja) * 1999-12-16 2001-08-28 Mitsubishi Materials Silicon Corp 両面研磨装置を用いた半導体ウェーハの研磨方法
JP2005039155A (ja) 2003-07-18 2005-02-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及びそれに用いる半導体基板の製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5499733A (en) * 1992-09-17 1996-03-19 Luxtron Corporation Optical techniques of measuring endpoint during the processing of material layers in an optically hostile environment
JP2853506B2 (ja) * 1993-03-24 1999-02-03 信越半導体株式会社 ウエーハの製造方法
JP2910507B2 (ja) * 1993-06-08 1999-06-23 信越半導体株式会社 半導体ウエーハの製造方法
EP0634699A1 (en) * 1993-07-16 1995-01-18 Semiconductor Systems, Inc. Clustered photolithography system
US5891352A (en) * 1993-09-16 1999-04-06 Luxtron Corporation Optical techniques of measuring endpoint during the processing of material layers in an optically hostile environment
US5778481A (en) 1996-02-15 1998-07-14 International Business Machines Corporation Silicon wafer cleaning and polishing pads
TW484039B (en) 1999-10-12 2002-04-21 Asm Lithography Bv Lithographic projection apparatus and method
US6494765B2 (en) * 2000-09-25 2002-12-17 Center For Tribology, Inc. Method and apparatus for controlled polishing
US20040040576A1 (en) 2002-08-29 2004-03-04 Yuxia Sun Wafer cleaning brush
JP3870896B2 (ja) * 2002-12-11 2007-01-24 株式会社デンソー 半導体装置の製造方法およびそれにより製造される半導体装置
US20060138681A1 (en) * 2004-12-27 2006-06-29 Asml Netherlands B.V. Substrate and lithography process using the same
JP4835069B2 (ja) * 2005-08-17 2011-12-14 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
US7672110B2 (en) * 2005-08-29 2010-03-02 Applied Materials, Inc. Electrostatic chuck having textured contact surface
JP2007109967A (ja) 2005-10-14 2007-04-26 Tokyo Electron Ltd 半導体処理装置
JP2007194503A (ja) * 2006-01-20 2007-08-02 Toshiba Corp 基板処理方法および基板処理装置
US7831083B1 (en) * 2006-07-13 2010-11-09 Kla-Tencor Technologies Corporation Image quality monitoring for substrate inspection
US7765077B2 (en) * 2007-09-21 2010-07-27 Tokyo Electron Limited Method and apparatus for creating a Spacer-Optimization (S-O) library
US8801497B2 (en) * 2009-04-30 2014-08-12 Rdc Holdings, Llc Array of abrasive members with resilient support
US8349203B2 (en) * 2009-09-04 2013-01-08 International Business Machines Corporation Method of forming self-assembled patterns using block copolymers, and articles thereof
US8072044B2 (en) * 2009-09-17 2011-12-06 Fairchild Semiconductor Corporation Semiconductor die containing lateral edge shapes and textures
US8212250B2 (en) * 2009-12-10 2012-07-03 Leonard Forbes Backside texturing by cusps to improve IR response of silicon solar cells and photodetectors
JP5598350B2 (ja) * 2010-02-16 2014-10-01 信越化学工業株式会社 電子線用又はｅｕｖ用化学増幅ネガ型レジスト組成物及びパターン形成方法
JP5554846B2 (ja) * 2010-02-19 2014-07-23 エーエスエムエル ネザーランズ ビー．ブイ． リソグラフィ装置、デバイス製造方法とそれに関連付けられたデータ処理装置及びコンピュータプログラム
US9496308B2 (en) * 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US10195704B2 (en) * 2013-03-15 2019-02-05 Infineon Technologies Ag Lift pin for substrate processing
US9275868B2 (en) * 2013-07-19 2016-03-01 Globalfoundries Inc. Uniform roughness on backside of a wafer
US9281251B2 (en) * 2013-08-09 2016-03-08 Tokyo Electron Limited Substrate backside texturing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001232561A (ja) * 1999-12-16 2001-08-28 Mitsubishi Materials Silicon Corp 両面研磨装置を用いた半導体ウェーハの研磨方法
JP2005039155A (ja) 2003-07-18 2005-02-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及びそれに用いる半導体基板の製造方法

Also Published As

Publication number Publication date
WO2015021297A1 (en) 2015-02-12
KR102379878B1 (ko) 2022-03-30
TW201620011A (zh) 2016-06-01
KR20210040461A (ko) 2021-04-13
TW201526074A (zh) 2015-07-01
US20150044785A1 (en) 2015-02-12
JP2016528551A (ja) 2016-09-15
JP6528286B2 (ja) 2019-06-12
US20160141169A1 (en) 2016-05-19
CN108803255B (zh) 2022-05-10
JP2016177303A (ja) 2016-10-06
US9281251B2 (en) 2016-03-08
JP6439203B2 (ja) 2018-12-19
CN105531811B (zh) 2018-09-21
CN108803255A (zh) 2018-11-13
TWI539490B (zh) 2016-06-21
TWI606487B (zh) 2017-11-21
KR20210040462A (ko) 2021-04-13
KR102490708B1 (ko) 2023-01-19
CN105531811A (zh) 2016-04-27
KR20160042072A (ko) 2016-04-18

Similar Documents

Publication Publication Date Title
KR102331821B1 (ko) 기판 이면 텍스처링
KR102563669B1 (ko) 기판 배면 텍스처링
JP4519199B2 (ja) ウエハ再生方法およびウエハ再生装置
JP6500796B2 (ja) ウェーハの製造方法
JP2006120819A (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
TW201829117A (zh) 晶圓之製造方法以及晶圓
WO2020158210A1 (ja) エッチング方法
JP7078005B2 (ja) シリコンウェーハの平坦化加工方法
TWI266675B (en) CMP apparatus for polishing dielectric layer and method of controlling dielectric layer thickness
US20160168020A1 (en) Method of finishing pre-polished glass substrate surface
WO2023106084A1 (ja) 基板処理方法及び基板処理システム
US9184042B1 (en) Wafer backside particle mitigation
US9318347B2 (en) Wafer backside particle mitigation
US9829806B2 (en) Lithography tool with backside polisher
JPH03265121A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant