CN105489243B - 具有独立编程性的集成电路 - Google Patents

具有独立编程性的集成电路 Download PDF

Info

Publication number
CN105489243B
CN105489243B CN201510425485.3A CN201510425485A CN105489243B CN 105489243 B CN105489243 B CN 105489243B CN 201510425485 A CN201510425485 A CN 201510425485A CN 105489243 B CN105489243 B CN 105489243B
Authority
CN
China
Prior art keywords
lead
circuit
power lead
power
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510425485.3A
Other languages
English (en)
Other versions
CN105489243A (zh
Inventor
龙翔澜
陈土顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN105489243A publication Critical patent/CN105489243A/zh
Application granted granted Critical
Publication of CN105489243B publication Critical patent/CN105489243B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明提供了一种集成电路包含执行数个存储器操作的电路。来自一第一电力引线及一第二电力引线的唯一一个的电力足以使电路操作。一封装包裹集成电路。封装上的多条引线将电力及数据从封装的一外部电性耦接至被封装所包裹的集成电路，包含第一电力引线、第二电力引线及一接地引线。一隔离电路于一第一时间将电路电性耦接至第一电力引线而非第二电力引线，而于一第二时间将电路电性耦接至第二电力引线而非第一电力引线。

Description

具有独立编程性的集成电路
技术领域
本发明是有关于例如在制造期间的集成电路的定制化编程。
背景技术
利用系统内编程(In-System Programming，ISP)，例如可编程逻辑元件、微控制器及其他嵌入装置的集成电路，可在被安装于一印刷电路板中或以其他方式被装设在一完整系统中的同时受到编程，而不用要求芯片在装设进入系统中之前被编程。
这个ISP的一项优点为ISP允许电子装置的制造商将编程及测试整合进入单一生产阶段，而非在组装系统之前需要单独编程阶段。这可允许制造商在它们自己系统的生产线中编程这些芯片，而不是从制造商或配销商购买预先编程的芯片，这在生产运行的中间得以套用码或设计改变。
在一种方法中，支持ISP的集成电路具有内部电路，以从系统的正常的电源电压产生任何需要的编程电压，并经由一串行协议在芯片外进行通信。在可编程逻辑元件中被实施的一个这种串行协定，为一种供ISP用的接合点测试动作群组(Joint Test ActionGroup，JTAG)协议的变形例，其促进与自动化的测试程序更容易整合。其他装置可使用由较旧的标准所定义的专有的协议或协议。在其他系统中，设计者可实施供非JTAG装置(例如闪存及微控制器)用的一JTAG-控制的编程次系统，藉以允许整个编程及测试程序在单一协议的控制之下被达成。
然而，这种串行协议方法显现出各种问题。串行协议可经由电性地在发布编程指令的电路与接受编程的目标集成电路之间的一个或多个中间集成电路操作。由于执行串行协议编程的附加电路，这将复杂性导入至集成电路中。又，因为接受编程的目标集成电路与其他集成电路共享电性信号(例如电力、接地、频率、输入及输出)，所以其他集成电路在编程目标集成电路的同时经历到噪声。
因此，我们期望提供编程这种装置的集成电路及方法，能处理上述所讨论的议题并导致改良的系统内编程。
发明内容
此技术的一个实施方面，一种设备包含一集成电路、一包裹集成电路的封装，封装上的多条引线以及一隔离电路。
集成电路包含执行数个存储器操作的电路。来自一第一电力引线及一第二电力引线的唯一一个的电力足以使电路操作。
封装上的多条引线，将电力及数据从一封装的外部电性耦接至被封装所包裹的集成电路。多条引线包含第一电力引线、第二电力引线以及一接地引线。
隔离电路于一第一时间将电路电性耦接至第一电力引线而非第二电力引线，而于一第二时间将电路电性耦接至第二电力引线而非第一电力引线。
在此技术的一个实施例中，隔离电路通过将第一电力引线电性耦接至电路，及通过使第二电力引线与电路电性解耦接，以响应于第一电力引线上的通电。隔离电路通过将第二电力引线电性耦接至电路，及通过使第一电力引线与电路电性解耦接，以响应于第二电力引线上的通电。
在此技术的一个实施例中，隔离电路包含一第一P型晶体管及一第二P型晶体管。第一P型晶体管串联耦接在第一电力引线与电路之间，第一P型晶体管具有一个电性耦接至第二电力引线的栅极。第二P型晶体管串联耦接在第二电力引线与电路之间，第二P型晶体管具有一个电性耦接至第一电力引线的栅极。
在此技术的一个实施例中，隔离电路包含一第一N型晶体管及一第二N型晶体管。第一N型晶体管耦接在第一电力引线及一接地电压之间，第一N型晶体管具有一个电性耦接至第二电力引线的栅极。第二N型晶体管耦接在第二电力引线及接地电压之间，第二N型晶体管具有一个电性耦接至第一电力引线的栅极。
在此技术的一个实施例中，封装上的多条引线将数据从被封装所包裹的电路输出至封装的外部。多条引线包含一第一输出引线及一第二输出引线。第一输出引线在从第一电力引线汲取电力的同时被电路所使用。第二输出引线在从第二电力引线汲取电力的同时被电路所使用。
在本技术的另一实施例，封装上的多条引线将数据从封装的外部输入至被封装所包裹的集成电路。多条引线包含一第一输入引线及一第二输入引线。第一输入引线在从第一电力引线汲取电力的同时被电路所使用。第二输入引线在从第二电力引线汲取电力的同时被电路所使用。
在本技术的更进一步的实施例中，封装上的多条引线电性地传送在封装的外部与被封装所包裹的集成电路之间的输入数据及输出数据。多条引线包含一第一输入引线、一第二输入引线以及一输出引线。第一输入引线在从第一电力引线汲取电力的同时被电路所使用。第二输入引线在从第二电力引线汲取电力的同时被电路所使用。输出引线被下述的至少一个所使用：(i)同时从第一电力引线汲取电力的电路以及(ii)同时从第二电力引线汲取电力的电路。
在本技术的又另一实施例中，封装上的多条引线将一频率信号从封装的外部电性耦接至被封装所包裹的集成电路。多条引线包含一第一频率引线及一第二频率引线。第一频率引线在从第一电力引线汲取电力的同时被电路所使用。第二频率引线在从第二电力引线汲取电力的同时被电路所使用。
在此技术的一个实施例中，第二组电路的系统内编程存储器响应于汲取电力的第一电力引线以改变系统内编程。
在此技术的一个实施例中，接合点测试动作群组(Joint Test Action Group，JTAG)电路从集成电路中缺席。
本技术的另一实施方面，一种包含一集成电路的设备的方法，包含：
在制造期间，造成彼此电性接触：(i)一集成电路编程工具的多条引线，及(ii)安装于一印刷电路板上的一组一个或多个封装集成电路，印刷电路板具有多个电路板线路，将安装于印刷电路板上的不同的封装集成电路的引线电性耦接在一起；
在制造期间，通过从集成电路编程工具的多条引线提供电力及数据给此组的一个或多个封装集成电路，利用集成电路编程工具编程此组的一个或多个封装集成电路，其中此电力被提供给此组的一个或多个封装集成电路的一组一个或多个电力引线，且此组的一个或多个电力引线的引线没有电性耦接至多个电路板线路的任何电路板线路，其中多个电路板线路的任何电路板线路将安装于印刷电路板上的不同封装集成电路的引线电性耦接在一起。
此技术的一个实施例还包含，
将一个或多个封装集成电路的至少一第一封装集成电路的一内部电力节点，电性耦接至一个或多个封装集成电路的该至少第一封装集成电路的一第一电力引线及一第二电力引线的唯一一个，内部电力节点提供电力给一个或多个封装集成电路的该至少第一集成电路。
本技术的一个实施例还包含，
经由一第一P型晶体管及一第二P型晶体管的唯一一个，将内部电力节点电性耦接至第一电力引线及第二电力引线的其中一个，
经由第一P型晶体管及第二P型晶体管的另一个，使内部电力节点与第一电力引线及第二电力引线的另一个电性解耦接，
其中第一P型晶体管串联耦接在第一电力引线与内部电力节点之间，第一P型晶体管具有一个电性耦接至第二电力引线的栅极，及
其中第二P型晶体管串联耦接在第二电力引线与内部电力节点之间，第二P型晶体管具有一个电性耦接至第一电力引线的栅极。
本技术的一个实施例还包含，
经由一第一N型晶体管及一第二N型晶体管的唯一一个，将一接地基准(groundreference)电性耦接至第一电力引线及第二电力引线的其中一个，
经由第一N型晶体管及第二P型晶体管的另一个，使接地基准与第一电力引线及第二电力引线的另一个电性解耦接，
其中第一N型晶体管耦接在第一电力引线及接地电压之间，第一N型晶体管具有一个电性耦接至第二电力引线的栅极，以及
其中第二N型晶体管耦接在第二电力引线及接地电压之间，第二N型晶体管具有一个电性耦接至第一电力引线的栅极。
在此技术的一个实施例中，该编程旁通在此组的一个或多个封装集成电路中的接合点测试动作群组(JTAG)电路。
本技术的一更进一步的实施方面，一种包含一集成电路设备的方法，包含：
在制造期间，造成彼此电性接触：(i)一集成电路编程工具的多条引线，及(ii)安装于一印刷电路板上的一组一个或多个封装集成电路，此组的一个或多个封装集成电路具有执行数个存储器操作的电路、一第一组一个或多个电力引线及一第二组一个或多个电力引线，其中来自只有第一组电力引线的电力足以使电路操作，而来自只有第二组电力引线的电力足以使电路操作，
在制造期间，通过从集成电路编程工具的多条引线提供电力及数据给此组的一个或多个封装集成电路，利用集成电路编程工具编程此组的一个或多个封装集成电路，其中此电力被提供给此组的集成电路的第二组一个或多个电力引线，而不提供电力给此组的集成电路的第一组一个或多个电力引线。
本技术的一个实施例还包含，
将一个提供电力给集成电路的内部电力节点电性耦接至一个或多个封装集成电路的至少一第一封装集成电路的一第一电力引线及一第二电力引线的唯一一个。
本技术的一个实施例还包含，
经由一第一P型晶体管及一第二P型晶体管的唯一一个，将内部电力节点电性耦接至第一电力引线及第二电力引线的其中一个，
经由第一P型晶体管及第二P型晶体管的另一个，使内部电力节点与第一电力引线及第二电力引线的另一个电性解耦接，
其中第一P型晶体管串联耦接在第一电力引线与内部电力节点之间，第一P型晶体管具有一个电性耦接至第二电力引线的栅极，及
其中第二P型晶体管串联耦接在第二电力引线与内部电力节点之间，第二P型晶体管具有一个电性耦接至第一电力引线的栅极。
本技术的一个实施例还包含，
经由一第一N型晶体管及一第二N型晶体管的唯一一个，将一接地基准电性耦接至第一电力引线及第二电力引线的其中一个，
经由第一N型晶体管及第二P型晶体管的另一个，使接地基准与第一电力引线及第二电力引线的另一个电性解耦接，
其中第一N型晶体管耦接在第一电力引线及接地电压之间，第一N型晶体管具有一个电性耦接至第二电力引线的栅极，及
其中第二N型晶体管耦接在第二电力引线及接地电压之间，第二N型晶体管具有一个电性耦接至第一电力引线的栅极。
在此技术的一个实施例中，该编程旁通在此组的一个或多个封装集成电路中的接合点测试动作群组(JTAG)电路。
本发明的其他实施方面及优点可在检阅附图、详细说明与以下权利要求时获得理解。
附图说明
图1为执行系统内编程的一现有技术系统的一例子，其中一JTAG编程工具针对安装于一印刷电路板上的集成电路执行系统内编程。
图2为执行系统内编程的一系统的一例子，其中一非JTAG系统内编程工具针对安装于一印刷电路板上的至少一集成电路执行系统内编程，于此这种集成电路具有供系统内编程用的至少一额外引线。
图3为在安装于一印刷电路板上的同时，供系统内编程用的具有一额外引线的一范例串行接口集成电路，于此额外引线为另一电力引线。
图4为在安装于一印刷电路板上的同时，供系统内编程用的具有至少一额外引线的一范例集成电路及一隔离电路，隔离电路确保集成电路接收来自下述唯一一个的电力：(i)供系统内编程使用的一电力引线，以及(ii)供除系统内编程以外所使用的一电力引线。
图5为在安装于一印刷电路板上的同时，供系统内编程用的具有额外引线的一范例串行接口集成电路，于此额外引线为另一电力引线及另一个输入引线。
图6为在安装于一印刷电路板上的同时，供系统内编程用的具有额外引线的一范例串行接口集成电路，于此额外引线为另一电力引线、另一输入引线、另一频率引线以及另一输出引线。
图7为在安装于一印刷电路板上的同时，供系统内编程用的具有额外引线的一范例并行接口集成电路，于此额外引线为另一电力引线、另一输入引线、另一频率引线以及另一输出引线。
图8为在安装于一印刷电路板上的同时，供系统内编程用的具有额外引线的一范例微控制器集成电路，于此额外引线为另一电力引线、另一输入引线、另一频率引线以及另一输出引线。
图9为执行系统内编程的一系统的一例子，于其中一非JTAG系统内编程工具针对安装于一印刷电路板上的至少一集成电路执行系统内编程，于此这种集成电路具有供系统内编程用的至少一额外引线；以及一JTAG系统内编程工具针对安装于一印刷电路板上的至少一集成电路执行系统内编程。
图10为执行系统内编程的一系统的一例子，其中一非JTAG系统内编程工具针对安装于一印刷电路板上的至少一集成电路执行系统内编程，于此这种集成电路具有供系统内编程用的至少一额外引线；以及一JTAG系统内编程工具针对安装于一印刷电路板上的至少一集成电路执行系统内编程；及安装于印刷电路板上的至少一集成电路通过非JTAG系统内编程工具与JTAG系统内编程工具两者而被编程。
【符号说明】
102：JTAG集成电路编程工具
104：印刷电路板
106、108、110：JTAG IC
112：易失性存储器集成电路
122：数据输出通道
124：数据输入通道
202：印刷电路板
204、206、208：集成电路
212、214、216：非JTAG集成电路编程工具
302：串行接口集成电路
305：存储器操作电路
402：集成电路
405：存储器操作电路
408：VDD1
410：VDD2
412：内部电力节点VDD
414：第一P型晶体管
416：第二P型晶体管
418：第一N型晶体管
420：第二N型晶体管
422：接地电压
902：印刷电路板
904、906、908：集成电路
912：JTAG集成电路编程工具
914：非JTAG集成电路编程工具
1002：印刷电路板
1004、1006、1008：集成电路
1012：JTAG集成电路编程工具
1014：非JTAG集成电路编程工具
具体实施方式
以下参考图1至图10而提供本发明的实施例的详细说明。
图1为执行系统内编程的一现有技术系统的一例子，于其中一JTAG编程工具针对安装于一印刷电路板上的集成电路执行系统内编程。
印刷电路板104具有多个安装的集成电路，包含JTAG IC 106、108及110；及非易失性及/或易失性存储器集成电路112。JTAG集成电路编程工具102经由(i)JTAG数据输出通道122及(ii)JTAG数据输入通道124而与安装于印刷电路板104上的集成电路相通。在图1中，JTAG IC依一连续顺序而耦接，例如JTAG IC 110、JTAG IC 108以及JTAG IC 106。每一个JTAG IC具有TDI及TDO引线。在连续顺序中的一优先的JTAG IC的TDI引线接收来自在连续顺序中的一后来的JTAG IC的TDI引线的数据。在连续顺序中的第一JTAG IC的TDI引线接收来自JTAG集成电路编程工具102的数据。在连续顺序中的最终JTAG IC的TDO引线传送数据给JTAG集成电路编程工具102。
不同的JTAG IC使各种信号与非易失性及/或易失性存储器集成电路112通信。如所显示的，非易失性及/或易失性存储器集成电路112：使控制信号与JTAG IC 110通信，使数据信号与JTAG IC 108通信，以及使地址信号与JATG IC 106通信。
图2为执行系统内编程的一系统的一例子，其中一非JTAG系统内编程工具针对安装于一印刷电路板上的至少一集成电路执行系统内编程，于此这种集成电路具有供系统内编程用的至少一额外引线。
印刷电路板202具有多个安装的集成电路，包含缺乏JTAG电路的具有额外的系统内编程引线的非JTAG IC 204、206及208。为了与于图9及图10所显示的其他实施例比较的目的，图2显示多个非JTAG集成电路编程工具，其针对安装于印刷电路板上的多个集成电路并列执行系统内编程。在其他实施例中，一个非JTAG集成电路编程工具针对安装于印刷电路板上的多个集成电路一次串行地执行系统内编程。
非JTAG集成电路编程工具212针对集成电路1204执行系统内编程，非JTAG集成电路编程工具216针对集成电路2206执行系统内编程，且非JTAG集成电路编程工具214针对集成电路3208执行系统内编程。
印刷电路板202也具有将多个安装的集成电路(包含集成电路204、206及208)的引线电性耦接在一起的电路板线路(未显示)。耦接在一起的这种引线在现有的后制造使用期间，允许非JTAG IC中的任务功能存储器的存取。这种引线可包含芯片选择；输出；写入保护；重置；频率；及输入的一个或多个，如图3及图5-图8所示。因为将这些引线电性耦接在一起的线路在系统内编程期间并未接收电力，所以非JTAG集成电路在系统内编程期间并未经历噪声。
具有额外的系统内编程引线的非JTAG IC的额外的系统内编程引线可包含下述的一个或多个：P-输入；P-输出；P-频率；及P-VCC，如图3及图5-图8所示。这些额外的系统内编程引线没有电性耦接至将安装于印刷电路板上的多个封装集成电路的引线电性耦接在一起的任何电路板线路，藉以在系统内编程期间移除噪声。
图3为在安装于一印刷电路板上的同时，供系统内编程用的具有一额外引线的一范例串行接口集成电路，于此额外引线为另一电力引线。串行接口集成电路302具有存储器操作电路305。
各种实施例包含存储器操作电路，存储器操作电路通过传送控制信号以针对一存储器阵列(例如编程、抹除及读取)执行存储器操作来响应芯片外命令。在串行接口集成电路302安装于一印刷电路板上之后，存储器操作电路305可对IC存储器进行编程，以能使将集成电路结合在印刷电路板上的制造商可在制造商自己的生产线中编程IC存储器，而非依靠串行接口集成电路302的供货商，以在将串行接口集成电路302运送至将集成电路结合在印刷电路板上的制造商之前，预先编程IC存储器。制造商可在生产运行的中间套用码或设计改变，或其他在制造期间定制IC存储器。
串行接口集成电路302具有下述引线：芯片选择；输出/P-输出；写入保护；GND；NC；P-VCC；重置；频率/P-频率；输入/P-输入；及P-VCC。一第一子集合的引线可与存取存储器操作电路305相关被使用，且包含：芯片选择；写入保护；以及重置。一第二子集合的引线可与存取存储器操作电路305相关被使用，且包含P-VCC。一第三子集合的引线可与存取存储器操作电路305相关被使用，且包含：输出/P-输出；GND；频率/P-频率；以及输入/P-输入。
图4为在安装于一印刷电路板上的同时，供系统内编程用的具有至少一额外引线的一范例集成电路，以及一隔离电路，隔离电路确保集成电路接收来自下述唯一一个的电力：(i)供系统内编程使用的一电力引线，以及(ii)供除系统内编程以外使用的一电力引线。
集成电路402具有存储器操作电路405。集成电路402也具有至少一额外的电力引线。VDD1 408由IC引线1所提供，而VDD2 410由IC引线2所提供。存储器操作电路405响应于VDD1 408或回应于VDD2 410。
一隔离电路允许内部电力节点VDD 412从VDD1 408及VDD2 410的唯一一个汲取电力。以下是串联耦接：VDD1 408、一第一P型晶体管414、一第二P型晶体管416以及VDD2 410；因此，第一P型晶体管414串联耦接在VDD1 408与VDD 412之间，且第二P型晶体管416串联耦接在VDD2 410与VDD 412之间。第一P型晶体管414具有一个电性耦接至VDD2 410的栅极。第二P型晶体管416具有一个电性耦接至VDD1 408的栅极。
一第一N型晶体管418耦接在VDD1 408与一接地电压422之间。第一N型晶体管418具有一个电性耦接至VDD2 410的栅极。一第二N型晶体管420耦接在VDD2 410与接地电压422之间。第二N型晶体管420具有一个电性耦接至VDD1 408的栅极。
隔离电路通过电性耦接IC引线1的VDD1至内部电力节点VDD 412以提供电力给集成电路，及通过使IC引线2的VDD2与集成电路的内部电力节点VDD 412电性解耦接，以回应于来自IC引线1的所接收的电力VDD1。隔离电路通过电性耦接IC引线2的VDD2至内部电力节点VDD412，以提供电力给集成电路，并通过使IC引线1的VDD1与集成电路的内部电力节点VDD 412电性解耦接，以回应于来自IC引线2的所接收的电力VDD2。
图5为在安装于一印刷电路板上的同时，供系统内编程用的具有额外引线的一范例串行接口集成电路，于此额外引线为另一电力引线及另一个输入引线。
图6为在安装于一印刷电路板上的同时，供系统内编程用的具有额外引线的一范例串行接口集成电路，于此额外引线为另一电力引线、另一输入引线、另一频率引线以及另一输出引线。
图7为在安装于一印刷电路板上的同时，供系统内编程用的具有额外引线的一范例并行接口集成电路，于此额外引线为另一电力引线、另一输入引线、另一频率引线以及另一输出引线。
图8为在安装于一印刷电路板上的同时，供系统内编程用的具有额外引线的一范例微控制器集成电路，于此额外引线为另一电力引线、另一输入引线、另一频率引线以及另一输出引线。
图9为执行系统内编程的一系统的一例子，其中一非JTAG系统内编程工具针对安装于一印刷电路板上的至少一集成电路执行系统内编程，于此这种集成电路具有供系统内编程用的至少一额外引线；以及一JTAG系统内编程工具针对安装于一印刷电路板上的至少一集成电路执行系统内编程。
印刷电路板902具有多个安装的集成电路，包含不具有额外系统内编程引线1及2的JTAG IC 904及906(具有JTAG电路)；以及具有额外的系统内编程引线的非JTAG IC 908(缺少JTAG电路)。不像图2所显示的实施例，图9不仅具有执行系统内编程的一非JTAG集成电路编程工具914，而且具有执行系统内编程的一JTAG集成电路编程工具912。
JTAG集成电路编程工具912针对集成电路1 904及集成电路2 906(两者都不具有额外的系统内编程引线)执行系统内编程。非JTAG集成电路编程工具914针对集成电路3908执行系统内编程。
在各种实施例中，通过非JTAG集成电路编程工具914的系统内编程可以至少部分在通过JTAG集成电路编程工具912的系统内编程之前、至少部分在其期间及/或至少部分地在其之后。
印刷电路板902也具有将多个安装的集成电路(包含集成电路904、906及908)的引线电性耦接在一起的电路板线路(未显示)。耦接在一起的这种引线允许在现有之后制造使用期间的存储器操作电路的存取。这种引线可包含芯片选择；输出；写入保护；重置；频率；及输入的一个或多个，如图3及图5-图8所示。因为将这些引线电性耦接在一起的线路在系统内编程期间并未接收电力，所以非JTAG集成电路908在系统内编程期间并未经历噪声。
具有额外的系统内编程引线的非JTAG IC的额外的系统内编程引线可包含下述的一个或多个：P-输入；P-输出；P-频率；及P-VCC，如图3及图5-8所示。这些额外的系统内编程引线没有电性耦接至将安装于印刷电路板上的多个封装集成电路的引线电性耦接在一起的任何电路板线路，藉以在系统内编程期间移除噪声。
图10为执行系统内编程的一系统的一例子，其中一非JTAG系统内编程工具针对安装于一印刷电路板上的至少一集成电路执行系统内编程，于此这种集成电路具有供系统内编程用的至少一额外引线；以及一JTAG系统内编程工具针对安装于一印刷电路板上的至少一集成电路执行系统内编程；及安装于印刷电路板上的至少一集成电路通过非JTAG系统内编程工具与JTAG系统内编程工具两者而被编程。
印刷电路板1002具有多个安装的集成电路，其包含具有额外的系统内编程引线1及2的JTAG IC 1004及1006(具有JTAG电路)。印刷电路板1002也具有安装的集成电路31008，具有JTAG电路并具有额外的系统内编程引线。不像图2及图9所显示的实施例，图10具有一集成电路，集成电路可通过一JTAG集成电路编程工具及一非JTAG编程工具两者接受编程。
JTAG集成电路编程工具1012针对集成电路1 1004、集成电路2 1006及集成电路31008执行系统内编程。非JTAG集成电路编程工具1014针对集成电路3 1008执行系统内编程。
在各种实施例中，通过非JTAG集成电路编程工具1014的系统内编程，可以在通过JTAG集成电路编程工具1012的系统内编程之前或之后。通过非JTAG集成电路编程工具1014的系统内编程，并未与通过JTAG集成电路编程工具1012的系统内编程重叠，至少到达集成电路3 1008的编程，并未通过非JTAG集成电路编程工具1014，及通过JTAG集成电路编程工具1012的系统内编程两者而同时产生的程度。
印刷电路板1002也具有将多个安装的集成电路(包含集成电路1004、1006及1008)的引线电性耦接在一起的电路板线路(未显示)。耦接在一起的这种引线允许在现有之后制造使用期间的存储器操作电路的存取。这种引线可包含芯片选择；输出；写入保护；重置；频率；及输入的一个或多个，如图3及图5-图8所示。因为将这些引线电性耦接在一起的线路在系统内编程期间并未接收电力，集成电路1008在系统内编程期间并未经历噪声。
具有额外的系统内编程引线的IC 1008的额外的系统内编程引线可包含下述的一个或多个：P-输入；P-输出；P-频率；及PVCC，如图3及图5-8所示。这些额外的系统内编程引线，没有电性耦接至将安装于印刷电路板上的多个封装集成电路的引线电性耦接在一起的任何电路板线路，藉以在系统内编程期间移除噪声。
虽然本发明是参考上述详细的较佳实施例及范例而揭露，但我们应理解到这些范例意图呈现一种说明而非限制的意义。我们考虑到本领域技术人员将轻易想起修改及组合，其修改及组合将是在本发明的精神及权利要求的范畴之内。

Claims (10)

1.一种具有独立编程性的设备，其特征在于，包含：
一集成电路，包含：
执行数个存储器操作的电路，来自一第一电力引线及一第二电力引线的唯一一个的电力足以使该执行数个存储器操作的电路操作；
一个包裹该集成电路的封装；及
该封装上的多条引线，将电力及数据从该封装的一外部电性耦接至被该封装所包裹的该集成电路，包含：
该第一电力引线；
该第二电力引线；及
一接地引线；以及
一隔离电路，包含至少两种不同型晶体管，于一第一时间将该执行数个存储器操作的电路电性耦接至该第一电力引线而非该第二电力引线，而于一第二时间将该执行数个存储器操作的电路电性耦接至该第二电力引线而非该第一电力引线。
2.根据权利要求1所述的设备，其中：
该隔离电路通过将该第一电力引线电性耦接至该执行数个存储器操作的电路，并通过使该第二电力引线与该执行数个存储器操作的电路电性解耦接，以响应于该第一电力引线上的通电，且
该隔离电路通过将该第二电力引线电性耦接至该执行数个存储器操作的电路，并通过使第一电力引线与该执行数个存储器操作的电路电性解耦接，以响应于该第二电力引线上的通电。
3.根据权利要求2所述的设备，其中该隔离电路包含：一第一P型晶体管，串联耦接在该第一电力引线与该执行数个存储器操作的电路之间，该第一P型晶体管具有一个电性耦接至该第二电力引线的栅极；以及一第二P型晶体管，串联耦接在该第二电力引线与该执行数个存储器操作的电路之间，该第二P型晶体管具有一个电性耦接至该第一电力引线的栅极。
4.根据权利要求2所述的设备，其中，该隔离电路包含：一第一N型晶体管，耦接在该第一电力引线与一接地电压之间，该第一N型晶体管具有一个电性耦接至该第二电力引线的栅极；以及一第二N型晶体管，耦接在该第二电力引线与该接地电压之间，该第二N型晶体管具有一个电性耦接至该第一电力引线的栅极。
5.根据权利要求1所述的设备，其中：
该封装上的该多条引线将数据从被该封装所包裹的该执行数个存储器操作的电路输出至该封装的外部，该些引线包含：
一第一输出引线，在从该第一电力引线汲取电力的同时被该执行数个存储器操作的电路所使用；以及
一第二输出引线，在从该第二电力引线汲取电力的同时被该执行数个存储器操作的电路所使用。
6.根据权利要求1所述的设备，其中：
该封装上的该多条引线将数据从该封装的外部输入至被封装所包裹的集成电路，该些引线包含：
一第一输入引线，在从该第一电力引线汲取电力的同时被该执行数个存储器操作的电路所使用；以及
一第二输入引线，在从该第二电力引线汲取电力的同时被该执行数个存储器操作的电路所使用。
7.根据权利要求1所述的设备，其中：
该封装上的该多条引线电性地传送在该封装的该外部与被该封装所包裹的该集成电路之间的输入数据及输出数据，该些引线包含：
一第一输入引线，在从该第一电力引线汲取电力的同时被该执行数个存储器操作的电路所使用；
一第二输入引线，在从第二电力引线汲取电力的同时被该执行数个存储器操作的电路所使用；及
一输出引线，被下述的至少一个所使用：(i)同时从该第一电力引线汲取电力的该执行数个存储器操作的电路以及(ii)同时从该第二电力引线汲取电力的该执行数个存储器操作的电路。
8.根据权利要求1所述的设备，其中：
该封装上的该多条引线将一频率信号从该封装的该外部电性耦接至被该封装所包裹的该集成电路，该些引线包含：
一第一频率引线，在从该第一电力引线汲取电力的同时被该执行数个存储器操作的电路所使用；以及
一第二频率引线，在从该第二电力引线汲取电力的同时被该执行数个存储器操作的电路所使用。
9.根据权利要求1所述的设备，其中，一第二组电路的一系统内编程存储器响应于汲取电力的该第一电力引线，以改变系统内编程。
10.根据权利要求1所述的设备，其中，接合点测试动作群组(JTAG)电路从该集成电路中缺席。
CN201510425485.3A 2014-10-06 2015-07-20 具有独立编程性的集成电路 Active CN105489243B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/507,357 2014-10-06
US14/507,357 US9570117B2 (en) 2014-10-06 2014-10-06 Integrated circuit with independent programmability

Publications (2)

Publication Number Publication Date
CN105489243A CN105489243A (zh) 2016-04-13
CN105489243B true CN105489243B (zh) 2019-10-08

Family

ID=55633229

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510425485.3A Active CN105489243B (zh) 2014-10-06 2015-07-20 具有独立编程性的集成电路

Country Status (3)

Country Link
US (1) US9570117B2 (zh)
CN (1) CN105489243B (zh)
TW (1) TWI582783B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180095173A (ko) * 2017-02-17 2018-08-27 에스케이하이닉스 주식회사 파워 메쉬 구조를 갖는 반도체 메모리 장치
KR102499510B1 (ko) * 2017-09-01 2023-02-14 삼성전자주식회사 전원 공급 회로 및 이를 포함하는 반도체 패키지
US10393805B2 (en) 2017-12-01 2019-08-27 International Business Machines Corporation JTAG support over a broadcast bus in a distributed memory buffer system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101617371A (zh) * 2007-02-16 2009-12-30 莫塞德技术公司 具有多个外部电源的非易失性半导体存储器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6925583B1 (en) * 2002-01-09 2005-08-02 Xilinx, Inc. Structure and method for writing from a JTAG device with microcontroller to a non-JTAG device
US7346784B1 (en) * 2002-08-29 2008-03-18 Xilinx, Inc. Integrated circuit device programming with partial power
US7587643B1 (en) * 2005-08-25 2009-09-08 T-Ram Semiconductor, Inc. System and method of integrated circuit testing
US8208338B2 (en) * 2006-05-12 2012-06-26 Samsung Electronics Co., Ltd. Semiconductor device
JP2008117372A (ja) * 2006-10-13 2008-05-22 Nec Electronics Corp 半導体集積回路およびその制御方法
US8476735B2 (en) 2007-05-29 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable semiconductor interposer for electronic package and method of forming
US7962885B2 (en) * 2007-12-04 2011-06-14 Alcatel-Lucent Usa Inc. Method and apparatus for describing components adapted for dynamically modifying a scan path for system-on-chip testing
US20100188880A1 (en) * 2009-01-23 2010-07-29 Analog Devices, Inc. Power switching for portable applications
KR101044507B1 (ko) * 2009-06-29 2011-06-27 주식회사 하이닉스반도체 메모리 칩 패키지 장치
US9341676B2 (en) * 2011-10-07 2016-05-17 Alcatel Lucent Packet-based propagation of testing information
KR101977145B1 (ko) * 2011-12-27 2019-05-13 에스케이하이닉스 주식회사 멀티 칩 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101617371A (zh) * 2007-02-16 2009-12-30 莫塞德技术公司 具有多个外部电源的非易失性半导体存储器

Also Published As

Publication number Publication date
US20160099028A1 (en) 2016-04-07
US9570117B2 (en) 2017-02-14
CN105489243A (zh) 2016-04-13
TW201626370A (zh) 2016-07-16
TWI582783B (zh) 2017-05-11

Similar Documents

Publication Publication Date Title
CN105489243B (zh) 具有独立编程性的集成电路
CN104937428A (zh) 嵌入式测试器
CN101499321A (zh) 电熔丝电路
CN102165328A (zh) 用于测试部分地组装的多管芯器件的方法、集成电路管芯和多管芯器件
CN104239169A (zh) 信号测试卡及方法
CN105024686A (zh) 半导体芯片
DE102012112687A1 (de) Feldgerät der Automatisierungstechnik, insbesondere der Prozessautomatisierungstechnik
CN105353755A (zh) 基于pxi总线的多功能故障注入装置
CN104678240A (zh) 用于在多个电力模式中测试电源的电路
CN103514962A (zh) 容错存储器
CN104516684A (zh) 数据处理装置、微型控制器、以及半导体装置
CN108292643A (zh) 封装可编程去耦电容器阵列
CN203250312U (zh) 一种接口形式可扩展的通用核心处理子板
KR100894489B1 (ko) 반도체 장치 및 반도체 메모리장치
CN107506206A (zh) 一种抗辐照反熔丝prom对sram型fpga的加载电路
CN105609133B (zh) 存储器及其编程控制方法和编程上拉电路
CN105573950B (zh) 一种基于门电路芯片设定vr芯片地址的方法
CN105960594B (zh) 用于减少半导体测试转位时间的模块化复用接口组件
CN105137329A (zh) 一种检查电路中mos场效应管栅极悬空的方法及系统
CN103391093A (zh) 可重构集成电路
CN106211548A (zh) 电子部件以及印刷基板
CN101916588B (zh) 一种在系统编程isp编程模块及其用于fpaa在系统编程的方法
US7861197B2 (en) Method of verifying design of logic circuit
US8122416B2 (en) Arrangement verification apparatus
CN102289381A (zh) 一种可编程逻辑器件的升级方法及系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant