CN105474360A - 石墨衬底上的ⅲ-ⅴ或ⅱ-ⅵ化合物半导体膜 - Google Patents

石墨衬底上的ⅲ-ⅴ或ⅱ-ⅵ化合物半导体膜 Download PDF

Info

Publication number
CN105474360A
CN105474360A CN201480046331.7A CN201480046331A CN105474360A CN 105474360 A CN105474360 A CN 105474360A CN 201480046331 A CN201480046331 A CN 201480046331A CN 105474360 A CN105474360 A CN 105474360A
Authority
CN
China
Prior art keywords
film
substrate
iii
graphite substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480046331.7A
Other languages
English (en)
Inventor
B-O·费姆兰
D·L·戴斯
H·沃曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
(NTNU)
Norwegian University of Science and Technology NTNU
Original Assignee
Norwegian University of Science and Technology NTNU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Norwegian University of Science and Technology NTNU filed Critical Norwegian University of Science and Technology NTNU
Priority to CN202010356455.2A priority Critical patent/CN111509039A/zh
Publication of CN105474360A publication Critical patent/CN105474360A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/46—Sulfur-, selenium- or tellurium-containing compounds
    • C30B29/48—AIIBVI compounds wherein A is Zn, Cd or Hg, and B is S, Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02466—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02485—Other chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Light Receiving Elements (AREA)

Abstract

包括在石墨衬底上的膜的物质组合物，所述膜在所述衬底上外延生长，其中所述膜包括至少一种III-V族化合物或至少一种II-VI族化合物。

Description

石墨衬底上的Ⅲ-Ⅴ或Ⅱ-Ⅵ化合物半导体膜
技术领域
本发明涉及用于在石墨衬底上外延生长薄膜的方法。特别地，本发明采用分子束外延技术在石墨衬底上外延生长半导体薄膜。所得的石墨负载的半导体膜形成本发明进一步的方面。膜优选地是半导体材料，并且在例如电子行业或在太阳能电池应用中具有广泛应用。
背景技术
近年来，随着纳米技术成为重要的工程学科，对半导体的兴趣增加。已经发现半导体技术在各种电子设备诸如传感器、太阳能电池和LED中的重要应用。
许多不同类型的半导体是已知的，一些是膜形式。通常，半导体膜生长在与半导体本身相同的衬底上(同质外延生长)。因而，GaAs生长在GaAs上，Si生长在Si上，等等。当然，这确保衬底的晶体结构和生长的半导体的晶体结构之间存在晶格匹配。衬底和半导体二者可以具有相同的晶体结构。
然而，使用相同的材料作为衬底也是高度局限性的。而且，必要的衬底材料可能是昂贵的。也正常的是，需要切割衬底以暴露衬底的晶体结构内的特定平面诸如(001)平面或(111)平面。这可能是困难的并且增加了衬底的成本。
然而，随着三元半导体的引入，通过调节三元、四元等半导体的组成，可以实现二元衬底诸如GaAs、GaSb和InP上的晶格匹配。因此，这表示作为衬底和生长膜的异质外延生长是不同的。
假同晶外延层的生长也是已知的。在假同晶外延层中，由于外延层和衬底之间的晶格失配(1％的数量级)，外延层中存在小应变(1％的数量级)。假同晶外延层仅可以无缺陷地生长到一定厚度，被称为“临界厚度”，在该厚度以上假同晶外延层开始“松弛”。在松弛期间，位错被引入外延层中以便减小层中的应变能。这些富位错层具有有限的作为半导体的兴趣。
补偿外延层中的应变的一种方法已经是生长“应变层超晶格”。这些应变层超晶格包括两种或多种材料的交替外延层，这些材料具有补偿彼此应变的不同的平衡晶格常数。因而，可以生长具有交替压缩和拉伸应变的层。在某些情况下，因为超晶格的平均晶格常数作为整体可以被修整为匹配衬底的晶格常数，这些应变层超晶格可以生长得非常厚。
然而，用于异质外延生长的必要的衬底材料可能是不容易获得的并且再一次地它们可能是昂贵的。
本发明人因此寻求在其上生长半导体薄膜的其它衬底材料，特别地，在工业规模上经济上可行的便宜衬底。本发明人寻求使用石墨衬底承载半导体薄膜，特别地石墨烯。
完美的石墨烯是紧密堆积为蜂窝状晶格的sp2-键合碳原子的一个原子厚度的平面片。石墨的晶体或“薄片”形式由许多堆积在一起的石墨烯片组成。由于其有利的性能，最近石墨烯吸引了许多关注。它是轻的、透明的并且又是非常坚硬且导电的。其作为用于半导体薄膜的载体的用途将因此是非常有吸引力的。
Jiang等在2012年2月10日的PhysicalReviewLetters中，教导了在石墨烯上的Sb2Te3薄膜。这些膜通过分子束外延生长并且由于膜内的内在缺陷或来自从石墨烯衬底继承的掺杂物的内在缺陷，这些膜是半导体。
然而，本发明人寻求形成与Sb2Te3完全不同结构的(III)/(V)或(II)/(VI)族半导体。Sb2Te3没有孤对电子，因此没有中间层粘附力。因此，像石墨一样，它是片状的并且仅用非常弱的范德华力保持晶体结构的一层至下一层。它是“二维的”材料。承载Sb2Te3的薄膜对沉积本发明的半导体的薄膜提出了非常不同的挑战，本发明的半导体薄膜具有可用于中间层键合并且用于与衬底相互作用的孤对电子。因此本发明的半导体是“三维的”。
本发明涉及“三维”材料，因为本发明的半导体具有游离的孤对电子和原子间键合。当在衬底上生长“三维”晶体膜时，必要的是，在衬底和半导体之间存在晶格匹配以便形成适合于应用的高结构化、电子和光学质量的单晶体膜。如果没有这种晶格匹配，不会形成有用的膜。对于本发明，因此晶格匹配是重要的，而对于Sb2Te3，它是无关紧要的。
既然与典型的半导体像硅和GaAs相比石墨衬底在表面上不具有孤对电子并且具有非常短的原子键长，没有理由预期膜在其上成核并外延生长。如以下所令人惊讶地指出的，本发明人已经意识到，依赖于如何将半导体原子放置在石墨烯的表面上，石墨衬底和一些半导体之间可能存在极好的晶格匹配。可选地，合适的(II)、(III)、(V)或(VI)族元素和石墨衬底之间可能存在紧密的晶格匹配。
随着晶格匹配的存在，分子束外延的使用在膜生长方面提供极好的结果。本发明人已经令人惊讶地发现某些(III/V)或(II/VI)族半导体与石墨烯具有极好的晶格匹配。可选地，晶格匹配基层可以用于开始薄膜生长过程以因此允许在石墨衬底上形成薄膜。
发明内容
因而，从一个方面看，本发明提供包括在石墨衬底上的膜的物质组合物，所述膜已经在所述衬底上外延生长。
其中所述膜包括至少一种III-V族化合物或至少一种II-VI族化合物或IV族化合物，优选地至少一种III-V族化合物或至少一种II-VI族化合物。
从另一个方面看，本发明提供用于制备在石墨衬底上外延生长的膜的方法，其包括以下步骤：
(I)提供II-VI族元素或III-V族元素或IV族元素至所述石墨衬底的表面，优选地通过分子束；和
(II)在石墨衬底或IV族化合物的表面上外延生长III-V族或II-VI族的膜。
从另一个方面看，本发明提供用于在石墨衬底上生长膜的方法，其包括以下步骤：
(I)在所述衬底上提供基层膜，其中所述基层膜包括与石墨烯的晶格失配为5％或更小，优选地1％或更小的元素或化合物；
(II)将所述基层膜与II-VI族元素或III-V族元素接触，优选地通过分子束，以便生长III-V族或II-VI族的膜。
从另一个方面看，本发明提供包括在石墨衬底上的膜的物质组合物，其中，按以下顺序，所述组合物包括，
(a)石墨衬底，
(b)包括与石墨烯的晶格失配为2.5％或更小，1％或更小的元素或化合物的基层膜；和
(c)包括III-V族化合物或II-VI族化合物或IV族化合物，优选地III-V化合物或II-VI族化合物的膜。
从另一个方面看，本发明提供包括在石墨衬底上的膜的物质组合物，其中，按以下顺序，所述组合物包括，
(a)石墨衬底，
(b)包括GaSb、InAs、AsSb、GaN、SbBi、AlAs、AlSb、CdSe或Sb，优选地GaSb、InAs、AsSb、GaN、SbBi或Sb的基层膜；和
(c)包括III-V族化合物或II-VI族化合物或IV族化合物，优选地III-V族化合物或II-VI族化合物的膜。
任选地，石墨衬底的表面可以被化学/物理修饰以加强膜的外延生长。
从另一个方面看，本发明提供包括上文所限定的组合物的设备，诸如电子设备，例如太阳能电池。
从另一个方面看，本发明提供分子束外延在石墨衬底上生长如上文所限定的至少一种膜的用途。
定义
III-V族化合物表示包括来自III族的至少一种离子和来自V族的至少一种离子的化合物。类似地，II-VI族化合物是包括至少一种II族离子和至少一种VI族离子的化合物。在本申请中，术语(II)族包含经典族(IIa)和(IIb)周期二者，即碱土系列和Zn系列元素。可能存在来自每个族的多于一种离子，例如InGaAs(即，三元化合物)等等。也可能存在四元化合物等。
IV族化合物是包括来自IV族的两种或多种元素，优选地即C、Si或Ge的化合物，诸如SiC。在所有实施方式中，膜优选地是包括III-V族化合物或II-VI族化合物的膜。
石墨衬底是由单层或多层的石墨烯或其衍生物组成的衬底。术语石墨烯是指蜂窝状晶体结构的sp2-键合碳原子的平面片。石墨烯的衍生物是具有表面修饰的那些。例如，氢原子可以被附连至石墨烯表面以形成石墨烷。另一种选择是氯石墨烯。带有与碳原子和氢原子一起附连至表面的氧原子的石墨烯被称为氧化石墨烯。表面修饰也可以是可能通过化学掺杂或氧/氢等离子体处理的。
术语外延来自希腊词根epi，意指“在...上面”，并且taxis，意指“以有序的方式”。膜的原子排列基于衬底的晶体结构。它是本领域中常用的术语。外延生长在本文中表示模拟衬底的取向的膜的在衬底上的生长。
分子束外延(MBE)是在晶体衬底上形成沉积的方法。MBE方法通过在真空中加热晶体衬底以便激发衬底的晶格结构而进行。然后，原子或分子质量束(一个或多个)被引导到衬底的表面上。以上所使用的术语元素意欲包括那种元素的原子、分子或离子的应用。当所引导的原子或分子到达衬底的表面时，所引导的原子或分子遇到衬底的激发的晶格结构。以下详细描述了MBE方法。随着时间，不断后来的原子形成膜。
在衬底上形成的膜优选地是连续的。因此，它不能被认为是一系列的不连续的块而是膜在衬底表面的一部分诸如衬底表面的至少50％上形成。然而，如以下所进一步讨论的，膜也可以被沉积在掩模的孔中。
晶格失配的量针对石墨烯的任意晶格常数测量，半导体的任意晶格常数如以下所解释。如果半导体化合物或元素具有在石墨烯的一种晶格常数的1％内的晶格常数，那么半导体适合用作本文的基层并且也可以直接沉积在石墨衬底上。
我们认为紧密的晶格失配是最高1％的失配，几乎完美的晶格匹配是最高0.1％的失配。
具体实施方式
本发明涉及石墨衬底上薄膜的外延生长。本发明的组合物包括衬底和在其上生长的膜二者以及任选的载体。
使膜外延生长提供同质性给形成的材料，其可以加强各种终端性能，例如机械、光学或电学性能。
外延膜可以由气态或液态前体生长。因为衬底用作晶种，沉积的前体可以呈现晶格结构和与衬底的取向相同的取向。这不同于甚至在单晶衬底上沉积多晶或非晶膜的其他薄膜沉积方法。
在本发明中，衬底是石墨衬底，更特别地它是石墨烯。如本文所使用的，术语石墨烯是指以蜂窝状(六边形)晶格紧密堆积的sp2-键合的碳原子的平面片。此石墨烯衬底应当包含不超过10层的石墨烯或其衍生物，优选地不超过5层(其被称为少层石墨烯)。特别优选地，它是一个原子厚度的石墨烯的平面片。
晶体或“薄片”形式的石墨由堆栈在一起的许多石墨烯片(即大于10片)组成。因此，石墨衬底表示由一个或多个石墨烯片形成的衬底。
如果衬底是20nm的厚度或更小，它是优选的。石墨烯片堆栈以形成具有0.335nm晶面间距的石墨。衬底优选地仅包括几个这种层并且理想地在厚度上可以小于10nm。甚至更优选地，它可以在厚度上是5nm或更小。衬底的面积是没有限制的。这可以高达0.5mm2或更大，例如高达5mm2或更大，诸如高达10cm2。因而衬底的面积仅受实用性限制。
将清楚的是，石墨衬底可能需要被负载以便允许膜在其上生长。石墨烯片可以被负载在任何种类的材料上，其包括常规的半导体衬底、金属和透明玻璃。因而可以使用玻璃或金属箔。二氧化硅或Si的化合物诸如SiC的使用是特别优选的。SiC的使用是特别优选的实施方式。
载体必须是惰性的。也可能的是，直接在沉积在氧化的硅晶片上的金属膜上或者直接在金属箔上生长石墨衬底。然后通过蚀刻，石墨衬底可以与金属分离，并且容易地转移到任何材料上。
在非常优选的实施方式中，石墨衬底是从Kish石墨剥离的层压衬底，或者是高度有序热解石墨(HOPG)。可选地，它可以是在由例如Cu、Ni或Pt制成的金属膜或箔上化学气相沉积(CVD)生长的石墨烯衬底。
尽管如果使用未修饰的石墨衬底是优选的，石墨衬底的表面可以被修饰。例如，它可以用氢、氧、NO2的等离子体或其组合处理。用氮处理也是可能的。衬底的氧化可以提高膜成核作用。也可能优选的是预处理衬底，例如，以在膜生长之前确保纯度。用强酸诸如HF或BOE处理是一一种选择。可以用异丙醇、丙酮、或n-甲基-2-吡咯烷酮洗涤衬底以去除表面杂质。
可以通过掺杂进一步修饰清洁的石墨表面。在掺杂步骤中可以使用FeCl3、AuCl3或GaCl3的溶液。理想地，所使用的石墨衬底应当是良好的导体。衬底中的任何杂质可以被提取到形成的半导体膜并且其可能不是优选的。如果衬底没有杂质，避免该过程。
尽管本发明针对薄膜，也将重要的是，石墨衬底是平滑的。它应当是没有晶界的并且优选地在表面上将仅存在可能的A、B或C类型的堆栈的石墨烯层的一种类型。如果在表面上存在多于一种的A、B或C类型的堆栈的石墨烯层，那么生长膜的不同部分可能不对准(inregistry)并且因而将在形成的膜中引起缺陷。
在文献中，例如Virojanadara，C.、Yakimova，R.、Zakharov，A.A.、Johansson，L.I在2010年第43期.J.Phys.D：Appl.Phys.的第374010页的Largehomogeneousmono-/bi-layergraphemeon6H-SiC(0001)和bufferlayerelimination中教导了非常平滑的石墨烯负载结构。载体诸如SiC和Si是优选的。
在本发明中石墨衬底——理想的薄石墨衬底——的使用是非常有利的，因为这些是薄的但是非常坚硬、轻并且柔软、高导电和导热的。它们在本文优选采用的低厚度下是透明的，它们是不可渗透的并且是惰性的。
半导体膜
为了制备商业价值的薄膜，重要的是这些在衬底上外延生长。这通过确保石墨烯衬底和薄膜之间极好的晶格匹配或者任选地通过以下详细描述的基层膜的晶格匹配在本文实现。
如果膜的生长发生在[111](对于立方晶体结构)或[0001](对于六方晶体结构)方向，它是理想的。如以上所指出，不能保证的是，其中衬底材料不同于正在生长的膜的特定衬底是可能的。然而，本发明人已经确定，通过确定半导体膜中的原子和石墨烯片中的碳原子之间可能的晶格匹配在石墨衬底上的外延生长是可能的。
石墨烯层中的碳-碳键长是大约0.142nm。石墨烯具有六方晶体几何结构。本发明人已经令人惊讶地意识到石墨衬底可以提供半导体膜可以在其上生长的衬底，因为生长的膜材料和石墨衬底之间的晶格失配可以非常低。
本发明人已经意识到由于在以立方晶体结构在[111]方向生长的膜的(111)平面(或者在以六方晶体结构在[0001]方向生长的膜的(0001)平面)中的石墨衬底的六方对称性和半导体原子的六方对称性，可以实现生长的膜和衬底之间的晶格匹配。
图1a-1d显示了在石墨烯层中的碳原子的六方晶格顶部的半导体膜的(111)(或(0001))平面中的半导体原子的四个不同的六边形结构配置，其被以不会发生晶格失配的方式放置。作为在石墨烯顶部的可能的半导体吸附位点，我们认为1)在石墨烯的六边形碳环的中心上(H-位点)和2)在碳原子之间的桥上(B-位点)，如图1a中通过箭头所指示的。
附图显示了当原子被放置在1)H-和B-位点(图1a、1b和1d)，以及2)H-或B-位点(图1c)上时立方晶体的(111)平面(对于六方晶体为(0001)平面)中的半导体原子的理想晶格匹配排列。虚线强调了(111)平面中半导体原子晶格的六方对称。对于每种原子排列的这些六边形的相对旋转被写在每个图的顶部。对于(图1a)和(图1d)，两个相对的取向是可能的，分别为±10.9°和±16.1°(在图像中仅显示了+旋转)。
图1e显示了对于(a)、(b)、(c)和(d)中原子排列的人为的晶格匹配的晶格常数。虚线和实线分别对应于这些晶格的六方(a1)和立方(a＝a1×√2)晶体相。对于Si、ZnO和二元III-V半导体，正方形(■)和六边形分别表示立方和六方相。
如果如图1a中将半导体原子放置在交替的H-和B-位点上，那么如果立方半导体晶体的晶格常数a(晶格常数a被定义为立方晶胞的边长)等于：可以达到精确的晶格匹配。存在晶格常数接近此值的一些二元立方半导体，最接近的是和对于六方半导体晶体，如果晶格常数a1等于：将达到精确的晶格匹配。存在晶格常数接近此值的一些二元六方半导体，最接近的是 和晶体。
如果如图1b中半导体原子被放置在交替的H-和B-位点上，那么如果立方半导体晶体的晶格常数a等于： 可以达到精确的晶格匹配。这接近于 和的晶格常数。对于六方半导体晶体，如果晶格常数a1等于： 将达到精确的晶格匹配。这接近于六方形式的 和晶体的a1晶格常数。
对于如图1c中的原子构造，如果立方半导体晶体的晶格常数 可以达到精确的晶格匹配。这接近于III-V族化合物诸如InAs、GaAs、InP、GaSb、AlSb和AlAs，以及II-VI族化合物诸如MgSe、ZnTe、CdSe和ZnSe半导体晶体的晶格常数。特别地，这接近于III-V族化合物诸如 和以及II-VI族化合物诸如和半导体晶体的晶格常数。
对于六方半导体晶体，如果晶格常数 将达到精确的晶格匹配。这接近于六方形式的II-VI族材料和晶体的a1晶格常数，其表示对于某些摩尔分数的S，三元半导体CdSSe可以提供完美的晶格匹配。
如果如图1d中半导体原子被放置在交替的H-和B-位点上，那么如果立方半导体晶体的晶格常数a等于：可以达到精确的晶格匹配。这接近和 的晶格常数。
某些三元化合物像例如InGaSb、InAsSb和AlInSb可以提供完美的晶格匹配，如同一些四元化合物像InGaAsSb和AlInAsSb可以提供完美的晶格匹配。对于六方半导体晶体，如果晶格常数a1等于：可以达到精确的晶格匹配。这接近于六方形式的 和晶体的a1晶格常数。
不希望受到理论的限制，由于石墨层中碳原子的六方对称性，和分别在[111]和[0001]晶体方向的立方或六方半导体原子的六方对称性，当半导体原子被放置在石墨衬底的碳原子上时，理想地六方形式，石墨衬底和半导体之间可以达到紧密的晶格匹配。这是新的并且是令人惊讶的发现并且使膜能够在石墨衬底上外延生长。
如以上所描述的半导体原子的四个不同的六方排列可以使这种材料的半导体膜能够生长。
尽管理想的是生长的膜和衬底之间不存在晶格失配，但小的晶格失配是可能的。本发明的膜理想地具有与衬底至多大约1％的晶格失配。更优选地，晶格失配应当是0.5％或更小，例如0.25％或更小。这些值适用于任意的膜厚度。基于讨论中的半导体的晶体结构的知识和以上提供的信息，可以计算晶格匹配值。如果半导体可以以对于立方晶体的情况匹配它的(111)平面或对于六方晶体的情况匹配它的(0001)平面的图1a-1d中描绘的任意原子排列的晶格常数的形式生长，那么存在适当的晶格匹配。为了避免怀疑，应当计算存在于衬底上的整个膜的晶格匹配。
然而，注意到本发明的方法的成功在一定程度上依赖于膜的厚度。因而，100nm的总膜厚度的平均应变通常应当小于0.5％。0.5μm的总膜厚度的平均应变通常应当小于0.2％。1μm的总厚度的平均应变通常应当小于0.15％。5μm的总厚度的平均应变通常应当小于0.1％。为了避免较厚的膜中的缺陷，因此，如果晶格失配尽可能地小，其是优选的。
对于一些二元半导体像立方立方 立方和六方晶格失配如此小(＜～1％)以致于可以预期这些二元半导体极好地生长高达几十纳米的膜厚度。然而，随着膜生长得更厚，可能需要采用应变补偿生长技术以便降低应变能并避免晶体缺陷如位错。在本质上，因此，可以获得达到临界厚度的膜厚度而没有缺陷风险。对于1.0％晶格失配这将是30nm的数量级并且对于0.5％的失配这将是100nm的数量级。因而，超出临界厚度，可能需要超晶格技术或不同半导体材料诸如三元或四元半导体。
当然，由于它们的性质，通过改变每种存在的元素的相对量可以控制三元、四元等等化合物的晶格常数。通过调节这些化合物的组分可以调节这些化合物的晶格常数至特定的值。因此，当需要较厚的膜诸如大于100nm时，优选的是使用三元和四元半导体化合物。装置可能需要5μm数量级的总膜厚度，通常1至10μm。
生长在衬底上以包括不同族(III)(V)或(II)(VI)化合物的多层的膜在本发明的范围内。因而，三元或四元半导体可以生长在二元半导体上。
其他的多层膜可能使用补偿生长技术诸如应变的超晶格产生。如果膜包含超晶格，那么如果使用应变补偿，超晶格的每层可以具有大于1％的应变以便超晶格的平均晶格常数作为整体与石墨衬底是晶格匹配的。
这种补偿生长技术对技术人员是已知的。
然而，应当理解的是，对于某些半导体组合，对于成功的膜生长，半导体的晶格常数和石墨烯的晶格常数之间可能存在太大的晶格失配。在这种情况下，可能不可能在石墨衬底上直接生长这种半导体。
基层
为了允许其他半导体膜存在并且在此将该可能性最大化，本发明人提出在半导体薄膜和衬底之间使用中间层或基层。在半导体不能与石墨衬底晶格匹配或者由于某些原因特定的半导体不直接在石墨表面形成薄膜的情况，例如因为它的组分没有一种具有足够的表面活性剂行为以覆盖石墨表面，此方法优选地被使用。
此中间层是晶格匹配的并且因此在薄膜半导体层和石墨衬底之间形成一种表面活性剂的层。基层材料，其可以是元素或化合物，与石墨烯具有2.5％或更小的晶格失配，优选地1％或更小。例如，当Sb原子被仅在H位点上、仅在B上或仅在T位点上放置时，(111)定向的Sb(菱形A7)和石墨烯之间的晶格失配是1.0％。GaSb也具有与石墨烯1.0％的晶格失配。InAs具有与石墨烯0.43％晶格失配。此基层仅需要几个原子层厚。
通过使用其本身是“三维”的基层，此层提供半导体层可以通过其开始生长的孤对。“二维”衬底的附着力通过使用基层达到。
基层优选地是V族元素或III-V族化合物的合金诸如GaSb，InAs、AsSb、SbBi或Sb。也可以使用AlSb。在图1(c)的构造中，合金As(0.077)-Sb(0.923)应当与石墨完美地晶格匹配(其中0.077是合金中As摩尔分数)。类似地，Sb-Bi合金可以与图1(d)中的构造晶格匹配。
另外的选择是三元晶格匹配的基层，诸如基于AlAsSb、AlInSb、InGaSb或AlInAs的那些。进一步的选择是基层的组合，诸如在Sb的元素层之后是如以上所述的三元层。Sb层可以是和一个原子的厚度一样小，虽然更可能地层可能是两个或三个原子厚。
基层的进一步的选择可以是CdSe或CdSSe。在一个实施方式中CdSSe可以在CdSe的层上生长以形成基层。
作为基层，Sb的使用是最优选的。(111)-定向的双层的菱形，A7，Sb具有与石墨烯紧密的晶格匹配(1.0％失配)。使用以下详细讨论的与半导体的沉积相关的技术，基层可以被沉积在衬底上。
然而，当基层是Sb时，优选的是如果这是在温和的条件下沉积的，诸如小于200℃，优选地100至135℃，或诸如小于325℃，优选地200至300℃，这依赖于在沉积期间使用的Sb4或Sb2的通量密度，对于Sb2后面的条件是理想的。
如以上所指出的，仅仅需要几个原子层的基层(可能仅仅一个原子层或两个原子层)。在Sb的情况下，最小量将是(111)-定向的Sb双层。应当认为，将一个Sb原子层与邻近的Ga层放置是与GaSb基层相同的并且因此与直接在石墨烯上生长GaSb相同。一旦存在基层，可以沉积半导体膜。当使用基层时，可能的是半导体膜的初始生长发生在与沉积V族元素(或V族合金等)所使用的类似的较低温度下。第三步骤可以然后包括在通常用于讨论的III-V化合物的正常的外延生长的较高温度下沉积III-V膜(一个或多个)。以上的第二步骤是优选的以避免在第三步骤期间V族元素(或V族合金)的脱附。
可能的是在石墨衬底上生长超晶格，其中对于它，超晶格的每个层具有太多的应变而不可能在石墨烯上直接生长，该石墨烯需要基层，例如Sb、GaSb或InAs。也可能的是使用AlSb(晶格失配1.7％)。
基层也可以是带有Sb和Bi的交替的原子层[(111)-平面]的“超晶格”。此超晶格将与图1(e)中的“d”形成紧密的晶格匹配并且因而提供晶格常数给衬底，其中不存在当前可获得的二元衬底。
半导体
本发明的半导体膜是由至少一种III-V化合物或至少一种II-VI化合物或IV族化合物诸如SiC形成的。
II族元素是Be、Mg、Ca、Zn、Cd、和Hg。在此优选的选择是Zn和Cd。
III族选择是B、Al、Ga、In、和Tl。在此优选的选择是Ga、Al和In。
V族选择是N、P、As、Sb。所有都是优选的。
VI族选择包括O、S、Se和Te。O、Se和Te的使用是优选的。
III-V族膜的制造是优选的。应当理解的是，如以下讨论的，因为可能存在掺杂，在膜生长期间形成的任意化合物不必是完全化学计量的。
用于膜制造的优选的二元化合物包括InAs、GaAs、AlAs、InP、GaP、AlP、InSb、GaSb、AlSb、ZnTe、CdSe和ZnSe。生长二元半导体的交替的薄层(1nm或几个nm厚的数量级)使得薄膜的电子性能和平均晶格常数作为整体与衬底匹配在本发明的范围中。GaSb或InAs的使用是非常优选的。其他选择包括ZnO和AlSb。在膜中优选的不是AlN。
尽管二元材料的使用是可能的，三元或四元膜或甚至五元膜的生长是优选的。特别优选的选择是InGaAs、InAlAs、InAsP、InPSb、InAsN、InPN、InSbN、GaInSb、GaAsN、GaInN、GaPN、GaSbN、AlInSb、AlAsSb、AlSbP、AlInN、AlPN、AlAsN、AlSbN、InGaAsSb、AlGaAsSb和InGaAsN，因为这些可以生长完美地与石墨烯晶格匹配，并适合用于许多装置。应当理解的是，在三元、四元等材料中，每种离子的相对量可以变化。
三元化合物可以因此是式XYZ，其中X是III族元素，Y是与X和Z不同的III族或V族元素并且Z是V族元素。XYZ中X与Y或Y与Z的摩尔比优选地是0.2至0.8，即该式优选地是XxY1-xZ(或XY1-xZx)，其中下标x是0.2至0.8。四元系统可以由式AxB1-xCyD1-y表示，其中A和B是III族元素并且C和D是V族元素。再一次地下标x和y通常是0.2至0.8。其他选择对技术人员将是清楚的。
膜的掺杂在本发明的范围内。掺杂通常包括将杂质离子引入到膜中。这些可以以高达1019/cm3，优选地高达1018/cm3的水平被引入。根据需要，膜可以是未掺杂的、p掺杂的或n掺杂的。掺杂的半导体是非本征导体，然而未掺杂的半导体是本征的。
具有比空穴浓度更大的电子浓度的非本征半导体被称为n-型半导体。在n-型半导体中，电子是多数载流子并且空穴是少数载流子。N-型半导体是通过用供体杂质掺杂本征半导体产生的。用于III-V化合物的合适的供体可以是例如Si和Te。用于IV族半导体的合适的供体可以是例如P和As。
p-型半导体具有比电子浓度更大的空穴浓度。词组“p-型”是指空穴的正电荷。在p-型半导体中，空穴是多数载流子并且电子是少数载流子。P-型半导体是通过用受体杂质掺杂本征半导体产生的。用于III-V化合物的合适的受体可以是例如Be和Zn。用于IV族半导体的合适的受体可以是例如B。应当理解的是，杂质在III-V化合物中是用作供体还是受体在某些情况下将依赖于生长表面的取向和生长条件。在生长过程期间可以引入掺杂剂或在它们形成之后通过膜的离子移植可以引入掺杂剂。通过允许杂质从衬底进入半导体膜，也可以实现掺杂。
本发明优选的膜将包含掺杂剂。
一旦在石墨烯衬底上建立了膜生长，对于可以实施的操作不存在真正的限制。通过改变存在的原子的性质可以简单地添加不同膜层。例如，建立膜，也将可能的是通过使用适当的掺杂技术生长其中存在“p-i-n”或“n-i-p”结构的顶部膜层。因而，初始地在未掺杂的本征层被施加和n掺杂层被引入之前膜可以是p掺杂的(或反之亦然)。
应当理解的是仅掺杂膜的一部分/多部分是可能的，例如对于特定的组分使用离子移植。因此在生长之后的过程可发生掺杂。
膜
本发明中生长的膜可以是250nm至几个微米的厚度，例如0.5至10微米，更优选地1至5微米。膜的表面积仅受到用于沉积膜的设备和衬底的尺寸限制。如以下所进一步描述的，表面积也可以由膜在其中生长的孔的尺寸控制。
膜的厚度通常由生长过程进行的时间的长度控制。较长的过程通常导致较厚的膜。
当存在时基层可以是一个或两个原子厚度，例如或多至数十纳米，其依赖于基层的性质和在该基层上生长的薄膜的性质。
膜/基层沉积/生长
我们首先处理本发明的膜在石墨衬底上的直接沉积。本发明的膜在衬底或基层上外延生长。它们通过共价、离子或准范德华结合，附连至下面的石墨衬底。因此，在衬底和膜的连接点，晶体平面外延地形成。这些在相同的晶体方向一个接一个形成，因而允许膜的外延生长。
优选地本发明的膜应当对于具有立方晶体结构的膜在[111]方向生长并且对于具有六方晶体结构的膜在[0001]方向生长。平面(111)和(0001)二者表示膜的相同的(六边形)平面，仅仅是平面的命名法依赖于生长的膜的晶体结构变化。
膜优选地通过分子束外延(MBE)生长。尽管使用气相沉积，例如CVD特别地金属有机CVD(MOCVD)或金属有机气相外延(MOVPE)方法在本发明的范围内，MBE的使用是非常优选的。
在此方法中，衬底被提供各反应物的分子束，例如III族元素和V族元素优选地同时供应。然而，可能有利的是每次使用一种反应物开始沉积过程。因而第一层可能包括沉积Sb，接着施加Ga。第一层可能包括沉积In，接着是As或者反之亦然。沉积可能包括AlSb的生长，优选地先Sb然后Al。一旦存在反应物二者并且每个已经形成原子层，这些二者的化合物将形成。此交替的沉积可以或可以不被重复一次或多次。此后，两种离子可以被同时施加并且膜将继续生长。在用III-V族元素以常规的MBE模式生长之前可能需要升高衬底温度。
用MBE技术，通过使用迁移增强外延(MEE)或原子层MBE(ALMBE)可以达到较高程度地控制膜在石墨衬底上的成核和生长，在迁移增强外延(MEE)中(III)(V)族元素被以两者之间无时间地交替施加，在原子层MBE(ALMBE)中例如III和V族元素可以以两者之间有延迟地交替地施加。
优选的技术是固体源MBE，其中非常纯的元素诸如镓和锑被在分离的泄流单元中加热，直达它们开始缓慢地蒸发(例如镓)或升华(例如锑)。气态元素然后凝结在衬底上，其中它们可以彼此反应。在镓和锑的实例中，单晶锑化镓形成。术语“束”的使用意指蒸发的原子(例如镓)或分子(例如Sb4或Sb2)彼此不相互作用或者不与真空室气体相互作用直到它们到达衬底。
使用MBE也可以容易地引入掺杂离子。图2是MBE过程的可能的装置。
分子束外延(MBE)发生在超高真空中，背景压力通常大约10-10至10-9Torr。膜通常生长缓慢，诸如以至多几个诸如大约2μm每小时的速度。这允许膜外延地生长并且最大化结构性能。
对于常规的II-VI或III-V半导体膜，生长温度可以在300至700℃的范围内。对于基层生长，需要低得多的温度，其通常是大约130℃。然而，所采用温度特定于膜中材料的性质、表面取向、以及所使用的III和V元素的通量。对于在GaAs(001)表面上GaAs的生长，优选的温度是580至630℃，例如590℃。对于在GaAs(111)表面GaAs的生长，诸如GaAs(111)B表面，较高的温度是优选的，例如530℃或更高诸如610℃或更高。对于InAs和GaSb，范围更低，例如430至540℃，诸如对于在InAs(001)表面上InAs的生长为450℃并且对于在GaSb(111)表面上GaSb的生长为465℃。在GaSb(001)表面上GaSb的生长可以发生在490℃。技术人员将发现适当的温度。
通过同时地(连续的(模拟或数字)MBE生长)或交替地(MEE、ALMBE)打开Ga/In泄流单元的闸和抗衡离子泄流单元(例如砷或锑)的闸和/或阀可以开始膜生长。.
泄流单元的温度可以用于控制生长速率。便捷的生长速率是0.05至2μm每小时，例如1μm每小时。
依赖于被生长的膜的性质，也可以调节分子束的束当量压力(通量)。束当量压力的合适水平是在1x10-8和1x10-5Torr之间。
反应物(例如III族原子和V族分子)之间的束通量比率可以变化，优选的通量比率依赖于其他的生长参数和被生长的膜的性质。
MBE的显著的好处是生长的膜可以被原位分析，例如通过使用反射高能电子衍射(RHEED)。RHEED是通常用于表征晶体材料的表面的技术。在膜通过其他技术诸如MOVPE形成的情况，此技术不那么容易地实施。
如以上所指出的，本发明的膜被优选地生长为立方(闪锌矿)或六方(纤锌矿)结构。形成膜的材料的性质也在本发明的范围内，该膜在生长过程期间将被改变。因而，通过改变分子束的性质，一部分不同的结构将被引入到膜中。可以用InAs膜部分，延伸初始GaAs膜，例如通过从Ga进料改变为In进料。然后通过改变回Ga进料可以用GaAs膜部分延伸GaAs/InAs膜，等等。在生长过程期间膜中包括纳米结构也在本发明的范围内，例如GaAs基体中的InAs或GaSb量子点。这些纳米结构的生长对技术人员将是已知的。再一次地，通过发展带有不同电子性能的不同结构，本发明人提供带有感兴趣的和可以操纵的电子性能的膜，其可以由制造者根据所有形式的终端应用定制。
当基层存在时，优选地使用以上所述的一种技术，沉积基层，例如ALMBE。其后，半导体的形成按照以上的说明。
在一个实施方式中，在初始元素基层膜——其通常是Sb层——被沉积之后，第二元素层，其通常是不同材料，可以被沉积，诸如Ga层。可能值得的是，在开始生长期望的半导体之前放置诸如Sb和Ga的交替的原子层但优选地仅放置Ga的一个原子层并且这标志GaSb层的开始，在其上可以生长例如InAs或三元或四元化合物。
也可能有用的是，分别初始地施加半导体组分的通量。因而，在联合同步通量可以被用于生长膜之前，元素(III)的通量被施加并且然后是元素(V)，或可选地以相反的顺序。
如果使用热敏感的基层，诸如Sb基层，一旦建立III-V膜生长，温度可以被升高至常规的外延沉积温度。所生长的半导体膜不需要与基层相同或者包含基层的元素(一种或多种)。
基层或主膜可以被掺杂。一旦半导体膜生长已经开始，掺杂可以开始。如果存在，掺杂应当开始于几个原子层到膜形成。这将理想地引入欧姆接触到膜。优选的掺杂剂是Si或Te。可选地，掺杂剂可以是Be或Mg。Mg被用作p-型氮化物的优选的掺杂剂。Be被用作p-型砷化物和锑化物的优选的掺杂剂。Si被用作n-型砷化物和氮化物的优选的掺杂剂，而Te被用作n-型锑化物的优选的掺杂剂。
应当理解的是仅掺杂膜的部分/多部分是可能的，例如对于特定组分使用离子移植。因此掺杂可以在生长之后过程发生。
在一个实施方式中，膜可以生长在被提供有掩模的衬底上。掩模保护衬底但限定了孔的图案，预期膜在其中生长。例如，二氧化硅或氧化铝掩模可以被施加在石墨衬底，掩模中有孔的图案，膜生长通过其中发生。一旦膜沉积已经发生，掩模可以被留在适当位置，部分移除或完全移除，例如通过蚀刻，以在衬底上留下对应于掩模中的孔位置的一系列的薄膜。
应用
本发明的膜具有广泛范围的应用。它们是半导体因此可以被预期在其中半导体技术是有用的任何领域提供应用。它们主要用在电子和光电子应用中，例如在太阳能电池、光检测器、发光二极管(LED)、波导和激光器中。
用于部署它们的理想设备可以是薄膜太阳能电池。这种太阳能电池同时具有高效、廉价和质量轻的潜力。这是快速发展的领域并且在接下来的几年中将发现这些有价值的材料的进一步应用。
现在将相对于以下非限制性的实施例和图对本发明进行进一步的讨论。
附图说明
图1a-d显示了当半导体原子被放置1)H-和B-位点(图1a、b和d)，以及2)在石墨烯上的H-或B-位点(图1c)时的原子排列。在图1e中，相对于它们的晶格常数绘制了III-V半导体(以及Si和ZnO)的带隙能量。垂直实心(虚线)彩色线条描绘了理想的晶体的晶格常数，该理想的晶体对于立方(六方)晶体将给出与石墨烯的完美的晶格匹配，相对于石墨烯有四个不同原子排列(图1a-d)。在一些二元半导体的情况下，对于一个建议的原子构造，与石墨烯的晶格失配是非常小的(例如InAs、GaSb和ZnO)。对于其他的二元半导体像GaAs，晶格失配是非常大的并且在两个不同原子构造之间(如图1b或图1c中)。从图中可以认识到，许多三元、四元和五元半导体可以完美地晶格匹配于石墨烯。
图2显示了MBE实验装置。
图3是载体、石墨烯层、基层和顶部半导体层的理论侧视图。
图4显示了直接生长在Kish石墨表面上的GaSb的薄膜。
图5显示对于SbGp13，三角状形状的GaSb片状物确认与石墨衬底的外延关系。
实验过程：
薄膜在VarianGenIIModular分子束外延(MBE)系统中生长，该系统装配有普通铝纤丝单元、镓双纤丝单元、InSUMO双纤丝单元、As阀控裂解单元(Asvalvedcrackercell)和Sb阀控裂解单元(Sbvalvedcrackercell)，允许使二聚体和四聚体的比例固定。在本研究中，砷的主要种类是As2，并且锑是Sb2。
薄膜的生长或者在Kish石墨薄片或在石墨烯膜(1至7个单层厚，优选地仅一个单层厚)上进行，该石墨烯膜或者通过生化学气相沉积(CVD)技术直接在金属膜诸如Cu、Ni和Pt上生长，或者通过使用高温升华技术在SiC衬底上生长。石墨烯膜样品从外部供应商购买。CVD石墨烯膜是从美国的“GrapheneSupermarket”购买的。
用异丙醇清洗CVD石墨烯膜样品，接着用氮气吹干，并且然后铟键合至硅晶片。石墨烯/SiC衬底用氮气吹干，并且然后铟键合至硅晶片。
样品然后被装载到MBE系统用于薄膜生长。样品在550℃(或更高)的衬底温度下退火10分钟的持续时间以去除衬底上的任意氧化物剩余物。III-V膜的沉积通常通过三步骤(如果使用基层)或两步骤生长方法完成。在使用基层的情况下，第一步骤包括在较低的衬底温度在石墨层上沉积V族元素(或V族元素的合金)，如以下描述的。第二步骤包括在与沉积V族元素(或V族合金)所使用的类似的较低的衬底温度生长III-V膜。第三步骤包括在通常用于研究中的III-V化合物的正常的外延生长的较高温度下沉积III-V膜(一个或多个)。以上的第二步骤是优选的以避免在第三步骤期间V族元素(或V族合金)的脱附。
实施例1：
在550℃石墨烯衬底退火之后，衬底温度然后被降低至通常200℃和300℃之间用于Sb沉积。依赖于Sb通量和衬底温度，首先通常在5s至1分钟范围内的时间间隔期间将Sb通量施加至表面。然后，优选地通过MEE或ALMBE生长几纳米，优选地小于几十纳米的Sb。然后，衬底温度被升高至适合用于GaSb薄膜生长的温度：即大约450℃。预先设定Ga泄流单元的温度以便产生0.3μm每小时的标称平面生长速率。Sb2通量被设定为1×10-6Torr以在此温度生长GaSb薄膜。GaSb薄膜被掺杂至适当的水平，在该水平装置结构将在此薄膜模板结构的顶部上生长。
实施例2：
在550℃石墨烯衬底退火之后，衬底温度被降低至15℃和80℃之间用于As沉积，温度取决于沉积速率所想要的温度。通常在5s至1分钟的时间间隔期间，As通量被首先施加至表面。优选地通过MEE或ALMBE生长几纳米，优选地小于几十纳米的InAs。然后，衬底温度被升高至适合用于InAs薄膜生长的温度：即大约450℃。预先设定In泄流单元的温度以产生高达0.7μm每小时的标称平面生长速率。As2通量被设定至6×10-6Torr以在此温度形成InAs薄膜。InAs薄膜被掺杂至适当的水平，在该水平装置结构将在此薄膜模板结构的顶部生长。
实施例1和2中制备的本文称为III-V/GP薄膜衬底的衬底可以用作用于制造许多光电子或电子设备和太阳能电池的模板。
在以下的实施例3-4中，我们描述了1)在III-V/GP薄膜衬底上沉积p-i-n掺杂的同质结GaSb薄膜和2)在III-V/GP薄膜衬底上沉积p-n掺杂的异质结构GaSb/InGaAsSb薄膜。这些薄膜结构意欲用于诸如发光二极管和光检测器的应用。
实施例3：
p-i-n掺杂的同质结GaSb薄膜被进一步生长在实施例1的III-V/GP薄膜衬底上以将其用作光检测器。每个p-掺杂、n-掺杂和本征III-V外延层的厚度通常保持在0.5和3μm之间。对于p-型掺杂，使用Be。Te被使用作n-掺杂剂。Be单元温度被设定至990℃，其给出3×1018cm-3的标称p-型掺杂浓度。Te单元温度被设定至440℃，其给出1×1018cm-3的标称n-型掺杂浓度。所有层的沉积温度被设定为450℃。预先设定Ga泄流单元的温度以产生0.7μm每小时的标称平面生长速率，并且Sb2通量被设定为1×10-6Torr以生长GaSb薄膜。
实施例4：
p-型_GaSb/本征_GaInAsSb/n-型_GaSb薄膜被进一步生长在III-V/GP薄膜衬底上。调节本征GaInAsSb的组分使得其晶格-匹配于GaSb。每个这些三个外延层的厚度通常保持在0.5和3μm之间。对于p-型掺杂，使用Be。Te被用作用于GaInAsSb外延层的n-掺杂剂。Be单元温度被设定至990℃，其给出3×1018cm-3的标称p-型掺杂浓度。Te单元温度被设定为440℃，其给出1×1018cm-3的标称n-型掺杂浓度。
实施例5：
n-型GaSb/n+GaInAsSb/p-GaInAsSb/p+GaInAsSb薄膜被进一步生长在III-V/GP薄膜衬底上以将其用作光检测器。调节GaInAsSb的组分使得其晶格匹配于GaSb。每个这些外延层的厚度通常保持在0.5和3μm之间。对于p-型掺杂，使用Be。Te被用作用于GaInAsSb外延层的n-掺杂剂。Be单元温度被设定至990℃，其给出1×1018cm-3的标称p+型掺杂浓度，并且Be单元温度被设定至940℃，其给出9×1016cm-3的标称p-型掺杂浓度。Te单元温度被设定至440℃，其给出1×1018cm-3的标称n-型掺杂浓度。
实施例6：
将一系列的薄膜直接生长在Kish石墨上。表1中总结了生长条件。在550℃样品退火之后，衬底温度被降低至第2栏中显示的薄膜生长的温度。图4中的SEM图像显示了我们已经在Kish石墨上生长GaSb晶体材料。
成核：样品SbGp13、SbGp22和SbGp17显示了GaSb在Kish石墨上成核并且由于与石墨表面的外延关系形成三角状形状的GaSb片状物。在300℃用常规的MBE以及在200℃和在300℃用MEE(MBE中迁移增强的外延方法)可以实现成核。在每种情况下沉积在Kish石墨上的材料等于3个单层(ML)的GaSb。
薄膜：样品SbGp24/26/27/31显示了可以使用两步骤生长方法(在300℃的MEE成核步骤+在300-520℃的MBE生长)将具有100nm标称厚度的GaSb的几乎连续的膜生长在Kish石墨上。
根据这种两步骤方法(在低温下的MEE步骤+在较高温度下的MBE步骤)生长样品SbGp26/27/31，即Sb基层不用于这些样品。

Claims (18)

1.一种物质组合物，其包括在石墨衬底上的膜，其中所述组合物以如下的顺序包括，
(a)石墨衬底，
(b)基层膜，其包括与石墨烯的晶格失配为2.5％或更小，优选地1％或更小的元素或化合物；和
(c)III-V族化合物或II-VI族化合物或IV族化合物的膜。
2.一种物质组合物，其包括在石墨衬底上的膜，其中所述组合物以如下的顺序包括，
(a)石墨衬底，
(b)包括GaSb、InAs、AsSb、GaN、SbBi、AlAs、AISb、CdSe或Sb的基层膜；和
(c)包括III-V族化合物或II-VI族化合物或IV族化合物的膜。
3.一种物质组合物，其包括在石墨衬底上的膜，所述膜在所述衬底上外延生长，
其中所述膜包括至少一种III-V族化合物或至少一种II-VI族化合物或IV族化合物。
4.任一前述权利要求所述的组合物，其中膜生长发生在存在于衬底上的掩模的孔中。
5.任一前述权利要求所述的组合物，其中III-V族化合物或II-VI族化合物的所述膜或部分所述膜被掺杂。
6.任一前述权利要求所述的组合物，其中所述石墨衬底被承载在载体上。
7.任一前述权利要求所述的组合物，其中所述石墨衬底是无晶界的。
8.任一前述权利要求所述的组合物，其中所述膜不包括AlN。
9.任一前述权利要求所述的组合物，其中所述基层是GaSb、InAs、CdSe、AlSb、AlAs、AsSb(例如As0.08Sb0.92)、SbBi(例如Sb0.45Bi0.55)、GaN或Sb，优选地GaSb、InAs、AsSb(例如As0.08Sb0.92)、SbBi(例如Sb0.45Bi0.55)或Sb。
10.任一前述权利要求所述的组合物，其中所述基层和/或所述膜是使用迁移增强外延(MEE)和/或原子层分子束外延(ALMBE)生长的。
11.任一前述权利要求所述的组合物，其中所述膜是(III)(V)族膜。
12.任一前述权利要求所述的组合物，其中所述膜是三元、四元或五元III-V族膜。
13.任一前述权利要求所述的组合物，其中所述基层——如果存在——和膜的厚度是至少250nm。
14.任一前述权利要求所述的组合物，其中所述膜包括不同层中的多种(III)(V)族化合物。
15.任一前述权利要求所述的组合物，其中包括至少一种III-V族化合物或至少一种II-VI族化合物的所述膜与石墨烯的所述晶格失配是2.5％或更少，优选地1％或更少。
16.一种用于制备在石墨衬底上外延生长的膜的方法，其包括以下步骤：
(I)提供II-VI族元素或III-V族元素或IV族元素至所述石墨衬底的表面，优选地通过分子束；并且
(II)从所述石墨衬底的所述表面外延生长所述膜。
17.一种用于在石墨衬底上生长膜的方法，其包括以下步骤：
(I)在所述衬底上提供基层膜，其中所述基层膜包括与石墨烯的晶格失配为2.5％或更少的元素或化合物；
(II)将所述基层膜与II-VI族元素或III-V族元素接触，优选地通过分子束，以便在不同层中生长III-V族化合物或多种III-V族化合物的膜或在不同层中生长II-VI族化合物或多种II-VI族化合物的膜。
18.权利要求16或17所述的方法，其中沉积所述基层膜或形成在石墨衬底外延生长的所述膜包括迁移增强外延(MEE)，接着是原子层分子束外延(ALMBE)，优选地以该顺序。
CN201480046331.7A 2013-06-21 2014-06-23 石墨衬底上的ⅲ-ⅴ或ⅱ-ⅵ化合物半导体膜 Pending CN105474360A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010356455.2A CN111509039A (zh) 2013-06-21 2014-06-23 石墨衬底上的iii-v或ii-vi化合物半导体膜

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB1311101.8A GB201311101D0 (en) 2013-06-21 2013-06-21 Semiconducting Films
GB1311101.8 2013-06-21
PCT/EP2014/063195 WO2014202796A1 (en) 2013-06-21 2014-06-23 Iii-v or ii-vi compound semiconductor films on graphitic substrates

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202010356455.2A Division CN111509039A (zh) 2013-06-21 2014-06-23 石墨衬底上的iii-v或ii-vi化合物半导体膜

Publications (1)

Publication Number Publication Date
CN105474360A true CN105474360A (zh) 2016-04-06

Family

ID=48950282

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010356455.2A Pending CN111509039A (zh) 2013-06-21 2014-06-23 石墨衬底上的iii-v或ii-vi化合物半导体膜
CN201480046331.7A Pending CN105474360A (zh) 2013-06-21 2014-06-23 石墨衬底上的ⅲ-ⅴ或ⅱ-ⅵ化合物半导体膜

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202010356455.2A Pending CN111509039A (zh) 2013-06-21 2014-06-23 石墨衬底上的iii-v或ii-vi化合物半导体膜

Country Status (13)

Country Link
US (2) US10472734B2 (zh)
EP (1) EP3011587B1 (zh)
JP (1) JP6463743B2 (zh)
KR (1) KR102356432B1 (zh)
CN (2) CN111509039A (zh)
AU (1) AU2014283130B2 (zh)
BR (1) BR112015031712A2 (zh)
CA (1) CA2916152C (zh)
EA (1) EA031009B1 (zh)
GB (1) GB201311101D0 (zh)
HK (1) HK1223735A1 (zh)
SG (1) SG11201510517VA (zh)
WO (1) WO2014202796A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735866A (zh) * 2018-07-20 2018-11-02 华南理工大学 生长在Si/石墨烯复合衬底上InN纳米柱外延片及其制备方法
CN109003888A (zh) * 2018-07-20 2018-12-14 华南理工大学 硅/石墨烯复合衬底上外延生长GaN纳米柱及制备方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201021112D0 (en) 2010-12-13 2011-01-26 Ntnu Technology Transfer As Nanowires
GB201311101D0 (en) * 2013-06-21 2013-08-07 Norwegian Univ Sci & Tech Ntnu Semiconducting Films
ES2821019T3 (es) 2015-07-13 2021-04-23 Crayonano As Nanocables o nanopirámides cultivados sobre un sustrato grafítico
US11594657B2 (en) 2015-07-13 2023-02-28 Crayonano As Nanowires/nanopyramids shaped light emitting diodes and photodetectors
KR102698244B1 (ko) 2015-07-31 2024-08-22 크래요나노 에이에스 그라파이트 기판 상에 나노와이어 또는 나노피라미드를 성장시키는 방법
US10249780B1 (en) * 2016-02-03 2019-04-02 Stc.Unm High quality AlSb for radiation detection
GB201701829D0 (en) 2017-02-03 2017-03-22 Norwegian Univ Of Science And Tech (Ntnu) Device
GB201705755D0 (en) 2017-04-10 2017-05-24 Norwegian Univ Of Science And Tech (Ntnu) Nanostructure
JP2021057366A (ja) * 2019-09-26 2021-04-08 旭化成エレクトロニクス株式会社 赤外線センサ
GB2610346A (en) * 2020-09-29 2023-03-01 Boe Technology Group Co Ltd Display panel, display apparatus, method of fabricating display panel, and counter substrate
CN114836827A (zh) * 2022-04-29 2022-08-02 中国科学院半导体研究所 量子点的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100320445A1 (en) * 2009-06-23 2010-12-23 Oki Data Corporation Separation method of nitride semiconductor layer, semiconductor device, manufacturing method thereof, semiconductor wafer, and manufacturing method thereof
CN101952984A (zh) * 2008-02-21 2011-01-19 国立大学法人东京大学 半导体基板、半导体元件、发光元件以及电子元件
US20110129675A1 (en) * 2009-12-01 2011-06-02 Samsung Electronics Co., Ltd. Material including graphene and an inorganic material and method of manufacturing the material
US20120187422A1 (en) * 2009-09-07 2012-07-26 Tokai Carbon Co., Ltd. Semiconductor substrate, method for producing semiconductor substrate, substrate for semiconductor growth, method for producing substrate for semiconductor growth, semiconductor element, light-emitting element, display panel, electronic element, solar cell element, and electronic device

Family Cites Families (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213801A (en) 1979-03-26 1980-07-22 Bell Telephone Laboratories, Incorporated Ohmic contact of N-GaAs to electrical conductive substrates by controlled growth of N-GaAs polycrystalline layers
KR20040000418A (ko) 2001-03-30 2004-01-03 더 리전트 오브 더 유니버시티 오브 캘리포니아 나노구조체 및 나노와이어의 제조 방법 및 그로부터제조되는 디바이스
JP3823784B2 (ja) 2001-09-06 2006-09-20 富士ゼロックス株式会社 ナノワイヤーおよびその製造方法、並びにそれを用いたナノネットワーク、ナノネットワークの製造方法、炭素構造体、電子デバイス
JP3679097B2 (ja) 2002-05-31 2005-08-03 株式会社光波 発光素子
US7594982B1 (en) 2002-06-22 2009-09-29 Nanosolar, Inc. Nanostructured transparent conducting electrode
US7335908B2 (en) 2002-07-08 2008-02-26 Qunano Ab Nanostructures and methods for manufacturing the same
US7608147B2 (en) 2003-04-04 2009-10-27 Qunano Ab Precisely positioned nanowhiskers and nanowhisker arrays and method for preparing them
US7354850B2 (en) 2004-02-06 2008-04-08 Qunano Ab Directionally controlled growth of nanowhiskers
US7528002B2 (en) 2004-06-25 2009-05-05 Qunano Ab Formation of nanowhiskers on a substrate of dissimilar material
GB2418532A (en) 2004-09-28 2006-03-29 Arima Optoelectronic Textured light emitting diode structure with enhanced fill factor
EP2432058B8 (en) 2004-12-09 2013-09-11 Nanosys, Inc. Nanowire-based membrane electrode assemblies for fuel cells
US7939218B2 (en) 2004-12-09 2011-05-10 Nanosys, Inc. Nanowire structures comprising carbon
EP1727216B1 (en) 2005-05-24 2019-04-24 LG Electronics, Inc. Rod type light emitting diode and method for fabricating the same
EP1952467B9 (en) 2005-11-21 2012-03-14 Nanosys, Inc. Nanowire structures comprising carbon
US7570355B2 (en) 2006-01-27 2009-08-04 Hewlett-Packard Development Company, L.P. Nanowire heterostructures and methods of forming the same
US7643136B2 (en) 2006-02-02 2010-01-05 Optilia Instrument Ab Device for inspection of narrow spaces and objects in narrow spaces
CA2643439C (en) 2006-03-10 2015-09-08 Stc.Unm Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices
FR2904146B1 (fr) 2006-07-20 2008-10-17 Commissariat Energie Atomique Procede de fabrication d'une nanostructure a base de nanofils interconnectes,nanostructure et utilisation comme convertisseur thermoelectrique
JP4106397B2 (ja) 2006-09-14 2008-06-25 株式会社島津製作所 光または放射線検出器の製造方法
US7442575B2 (en) 2006-09-29 2008-10-28 Texas Christian University Method of manufacturing semiconductor nanowires
US8426224B2 (en) 2006-12-18 2013-04-23 The Regents Of The University Of California Nanowire array-based light emitting diodes and lasers
US20080191317A1 (en) 2007-02-13 2008-08-14 International Business Machines Corporation Self-aligned epitaxial growth of semiconductor nanowires
CN101687631A (zh) 2007-03-28 2010-03-31 昆南诺股份有限公司 纳米线电路结构
KR100904588B1 (ko) 2007-07-05 2009-06-25 삼성전자주식회사 코어/쉘 형태의 나노와이어를 제조하는 방법, 그에 의해제조된 나노와이어 및 이를 포함하는 나노와이어 소자
US7714317B2 (en) 2007-08-30 2010-05-11 Brookhaven Science Associates, Llc Assembly of ordered carbon shells on semiconducting nanomaterials
WO2009054804A1 (en) 2007-10-26 2009-04-30 Qunano Ab Nanowire growth on dissimilar material
US8273983B2 (en) 2007-12-21 2012-09-25 Hewlett-Packard Development Company, L.P. Photonic device and method of making same using nanowires
US8435676B2 (en) 2008-01-09 2013-05-07 Nanotek Instruments, Inc. Mixed nano-filament electrode materials for lithium ion batteries
US7871653B2 (en) 2008-01-30 2011-01-18 Ocean Duke Corporation Double-stack shrimp tray
US8129763B2 (en) 2008-02-07 2012-03-06 International Business Machines Corporation Metal-oxide-semiconductor device including a multiple-layer energy filter
KR101445877B1 (ko) 2008-03-24 2014-09-29 삼성전자주식회사 산화아연 나노와이어의 제조방법
TW200952184A (en) 2008-06-03 2009-12-16 Univ Nat Taiwan Structure of mixed type heterojunction thin film solar cells and its manufacturing method
JP5836122B2 (ja) 2008-07-07 2015-12-24 グロ アーベーＧｌｏ Ａｂ ナノ構造のｌｅｄ
US8735797B2 (en) 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
WO2010056064A2 (ko) 2008-11-13 2010-05-20 주식회사 엘지화학 리튬 이차전지용 비수 전해액 및 이를 구비한 리튬 이차전지
KR101071906B1 (ko) 2008-11-14 2011-10-11 한국과학기술원 단결정 게르마늄코발트 나노와이어, 게르마늄코발트 나노와이어 구조체, 및 이들의 제조방법
CN101504961B (zh) 2008-12-16 2010-08-11 华中科技大学 面发射多色发光二极管及其制造方法
US8389387B2 (en) 2009-01-06 2013-03-05 Brookhaven Science Associates, Llc Segmented nanowires displaying locally controllable properties
KR101650310B1 (ko) 2009-01-16 2016-08-24 삼성전자주식회사 도광부재 및 이를 구비하는 제전유닛, 화상형성장치, 화상독취장치
WO2010087853A1 (en) 2009-01-30 2010-08-05 Hewlett-Packard Development Company Photovoltaic structure and solar cell and method of fabrication employing hidden electrode
FR2941688B1 (fr) 2009-01-30 2011-04-01 Commissariat Energie Atomique Procede de formation de nano-fils
KR100995394B1 (ko) 2009-02-18 2010-11-19 한국과학기술원 박막 태양전지의 박막 형성장치
WO2010096035A1 (en) 2009-02-23 2010-08-26 Nanosys, Inc. Nanostructured catalyst supports
JP2012528020A (ja) 2009-05-26 2012-11-12 ナノシス・インク． ナノワイヤおよび他のデバイスの電場沈着のための方法およびシステム
US9162896B2 (en) 2009-05-31 2015-10-20 College Of William And Mary Method for making polymer composites containing graphene sheets
JP5299105B2 (ja) 2009-06-16 2013-09-25 ソニー株式会社 二酸化バナジウムナノワイヤとその製造方法、及び二酸化バナジウムナノワイヤを用いたナノワイヤデバイス
CN101931507B (zh) 2009-06-18 2012-09-05 华为技术有限公司 码本生成方法、数据传输方法及装置
US8337003B2 (en) * 2009-07-16 2012-12-25 Eastman Kodak Company Catcher including drag reducing drop contact surface
WO2011016616A2 (ko) 2009-08-03 2011-02-10 인제대학교 산학협력단 신규한 구조의 탄소계 나노복합체 및 이의 제조방법
US8507797B2 (en) 2009-08-07 2013-08-13 Guardian Industries Corp. Large area deposition and doping of graphene, and products including the same
CN102576653B (zh) * 2009-08-20 2015-04-29 财团法人生产技术研究奖励会 半导体基板、半导体层的制造方法、半导体基板的制造方法、半导体元件、发光元件、显示面板、电子元件、太阳能电池元件及电子设备
WO2011048808A1 (ja) * 2009-10-20 2011-04-28 パナソニック株式会社 発光ダイオード素子およびその製造方法
WO2011048809A1 (ja) 2009-10-21 2011-04-28 パナソニック株式会社 太陽電池およびその製造方法
KR20110057989A (ko) 2009-11-25 2011-06-01 삼성전자주식회사 그래핀과 나노구조체의 복합 구조체 및 그 제조방법
CN101710567A (zh) 2009-11-27 2010-05-19 晶能光电（江西）有限公司 具有复合碳基衬底的氮化镓基半导体器件及其制造方法
KR101736972B1 (ko) * 2009-12-01 2017-05-19 삼성전자주식회사 그라펜 및 무기물의 적층 구조체 및 이를 구비한 전기소자
CN102301042B (zh) 2009-12-04 2014-10-01 松下电器产业株式会社 基板及其制造方法
KR101234180B1 (ko) 2009-12-30 2013-02-18 그래핀스퀘어 주식회사 그래핀 필름의 롤투롤 도핑 방법 및 도핑된 그래핀 필름
US8212236B2 (en) 2010-01-19 2012-07-03 Eastman Kodak Company II-VI core-shell semiconductor nanowires
WO2011090863A1 (en) 2010-01-19 2011-07-28 Eastman Kodak Company Ii-vi core-shell semiconductor nanowires
US8377729B2 (en) 2010-01-19 2013-02-19 Eastman Kodak Company Forming II-VI core-shell semiconductor nanowires
US20110240099A1 (en) 2010-03-30 2011-10-06 Ellinger Carolyn R Photovoltaic nanowire device
TWI440074B (zh) * 2010-04-02 2014-06-01 Univ Nat Chiao Tung 一種在三族氮化物磊晶過程中降低缺陷產生的方法
WO2011125277A1 (ja) 2010-04-07 2011-10-13 株式会社島津製作所 放射線検出器およびそれを製造する方法
MX2012013521A (es) 2010-05-24 2013-04-08 Siluria Technologies Inc Catalizadores de nanoalambre, su preparacion y uso de los mismos.
KR101781552B1 (ko) 2010-06-21 2017-09-27 삼성전자주식회사 보론 및 질소로 치환된 그라핀 및 제조방법과, 이를 구비한 트랜지스터
US9947829B2 (en) 2010-06-24 2018-04-17 Glo Ab Substrate with buffer layer for oriented nanowire growth
AU2011289620C1 (en) 2010-08-07 2014-08-21 Tpk Holding Co., Ltd. Device components with surface-embedded additives and related manufacturing methods
CN102376817A (zh) 2010-08-11 2012-03-14 王浩 一种半导体光电器件的制备方法
US9190590B2 (en) 2010-09-01 2015-11-17 Sharp Kabushiki Kaisha Light emitting element and production method for same, production method for light-emitting device, illumination device, backlight, display device, and diode
WO2012029381A1 (ja) 2010-09-01 2012-03-08 シャープ株式会社 発光素子およびその製造方法、発光装置の製造方法、照明装置、バックライト、表示装置、並びにダイオード
KR101636915B1 (ko) 2010-09-03 2016-07-07 삼성전자주식회사 그래핀 또는 탄소나노튜브를 이용한 반도체 화합물 구조체 및 그 제조방법과, 반도체 화합물 구조체를 포함하는 반도체 소자
KR101691906B1 (ko) 2010-09-14 2017-01-02 삼성전자주식회사 Ⅲ족 질화물 나노로드 발광 소자 제조방법
US8901536B2 (en) 2010-09-21 2014-12-02 The United States Of America, As Represented By The Secretary Of The Navy Transistor having graphene base
KR101802374B1 (ko) 2010-10-05 2017-11-29 삼성전자주식회사 도핑된 그래핀 함유 투명전극, 그의 제조방법, 및 이를 구비하는 표시소자와 태양전지
US8321961B2 (en) 2010-10-07 2012-11-27 International Business Machines Corporation Production scale fabrication method for high resolution AFM tips
KR101217209B1 (ko) 2010-10-07 2012-12-31 서울대학교산학협력단 발광소자 및 그 제조방법
KR101142545B1 (ko) 2010-10-25 2012-05-08 서울대학교산학협력단 태양전지 및 그 제조 방법
AU2010363814B2 (en) 2010-11-12 2016-05-19 Gentium S.R.L. Defibrotide for use in prophylaxis and/or treatment of Graft versus Host Disease (GVHD).
US20120141799A1 (en) * 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor
GB201021112D0 (en) * 2010-12-13 2011-01-26 Ntnu Technology Transfer As Nanowires
KR20120065792A (ko) 2010-12-13 2012-06-21 삼성전자주식회사 나노 센서 및 그의 제조 방법
KR101268033B1 (ko) * 2010-12-21 2013-05-28 한국세라믹기술원 실리콘카바이드 코팅방법
KR20120083084A (ko) 2011-01-17 2012-07-25 삼성엘이디 주식회사 나노 로드 발광 소자 및 그 제조 방법
KR101227600B1 (ko) 2011-02-11 2013-01-29 서울대학교산학협력단 그래핀-나노와이어 하이브리드 구조체에 기반한 광센서 및 이의 제조방법
US8591990B2 (en) 2011-03-25 2013-11-26 GM Global Technology Operations LLC Microfiber supported metal silicide nanowires
CN102201503A (zh) * 2011-03-30 2011-09-28 苏州纳维科技有限公司 一种iii族氮化物衬底的生长方法、衬底以及led
US9713650B2 (en) 2011-05-06 2017-07-25 The Research Foundation For The State University Of New York Magnetic graphene-like nanoparticles or graphitic nano- or microparticles and method of production and uses thereof
KR20140040169A (ko) 2011-05-27 2014-04-02 유니버시티 오브 노스 텍사스 그라핀 자기터널접합 스핀 필터 및 그 제조방법
JP2012250868A (ja) * 2011-06-01 2012-12-20 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物層の成長方法およびｉｉｉ族窒化物基板
WO2012167282A1 (en) 2011-06-02 2012-12-06 Brown University High-efficiency silicon-compatible photodetectors based on ge quantumdots and ge/si hetero-nanowires
KR101305705B1 (ko) 2011-07-12 2013-09-09 엘지이노텍 주식회사 터치 패널 및 전극 제조 방법
US20130020623A1 (en) 2011-07-18 2013-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for single gate non-volatile memory device
CN102254969B (zh) 2011-08-17 2012-11-14 中国科学院苏州纳米技术与纳米仿生研究所 基于纳米柱阵列的光电器件及其制作方法
KR101217216B1 (ko) * 2011-08-31 2012-12-31 서울대학교산학협력단 전자 소자 및 그 제조 방법
WO2013052541A2 (en) 2011-10-04 2013-04-11 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona Acting For And On Behalf Of Arizona State University Quantum dots, rods, wires, sheets, and ribbons, and uses thereof
US8440350B1 (en) 2011-11-10 2013-05-14 GM Global Technology Operations LLC Lithium-ion battery electrodes with shape-memory-alloy current collecting substrates
CN104039451B (zh) 2011-11-29 2018-11-30 希路瑞亚技术公司 纳米线催化剂及其应用和制备方法
GB201200355D0 (en) * 2012-01-10 2012-02-22 Norwegian Univ Sci & Tech Ntnu Nanowires
US9299560B2 (en) * 2012-01-13 2016-03-29 Applied Materials, Inc. Methods for depositing group III-V layers on substrates
CN104205294B (zh) 2012-02-14 2017-05-10 六边钻公司 基于氮化镓纳米线的电子器件
TW201344749A (zh) 2012-04-23 2013-11-01 Nanocrystal Asia Inc 以塡膠燒結方式製造選擇性成長遮罩之方法
US20130311363A1 (en) 2012-05-15 2013-11-21 Jonathan E. Ramaci Dynamically re-programmable transaction card
GB201211038D0 (en) 2012-06-21 2012-08-01 Norwegian Univ Sci & Tech Ntnu Solar cells
FR2997558B1 (fr) 2012-10-26 2015-12-18 Aledia Dispositif opto-electrique et son procede de fabrication
EP2922891A1 (en) 2012-11-26 2015-09-30 Massachusetts Institute of Technology Nanowire-modified graphene and methods of making and using same
JP5876408B2 (ja) 2012-12-14 2016-03-02 日本電信電話株式会社 ナノワイヤの作製方法
CN103050498B (zh) 2012-12-28 2015-08-26 中山大学 一种微纳米线阵列结构紫外雪崩光电探测器及其制备方法
US10957816B2 (en) * 2013-02-05 2021-03-23 International Business Machines Corporation Thin film wafer transfer and structure for electronic devices
GB201311101D0 (en) 2013-06-21 2013-08-07 Norwegian Univ Sci & Tech Ntnu Semiconducting Films
GB2517186A (en) 2013-08-14 2015-02-18 Norwegian University Of Science And Technology Radial P-N junction nanowire solar cells
KR101517551B1 (ko) 2013-11-14 2015-05-06 포항공과대학교 산학협력단 발광소자의 제조방법 및 그에 의해 제조된 발광소자
US9577176B1 (en) 2015-06-18 2017-02-21 Raytheon Bbn Technologies Corp. Josephson junction readout for graphene-based single photon detector

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101952984A (zh) * 2008-02-21 2011-01-19 国立大学法人东京大学 半导体基板、半导体元件、发光元件以及电子元件
US20100320445A1 (en) * 2009-06-23 2010-12-23 Oki Data Corporation Separation method of nitride semiconductor layer, semiconductor device, manufacturing method thereof, semiconductor wafer, and manufacturing method thereof
US20120187422A1 (en) * 2009-09-07 2012-07-26 Tokai Carbon Co., Ltd. Semiconductor substrate, method for producing semiconductor substrate, substrate for semiconductor growth, method for producing substrate for semiconductor growth, semiconductor element, light-emitting element, display panel, electronic element, solar cell element, and electronic device
US20110129675A1 (en) * 2009-12-01 2011-06-02 Samsung Electronics Co., Ltd. Material including graphene and an inorganic material and method of manufacturing the material

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735866A (zh) * 2018-07-20 2018-11-02 华南理工大学 生长在Si/石墨烯复合衬底上InN纳米柱外延片及其制备方法
CN109003888A (zh) * 2018-07-20 2018-12-14 华南理工大学 硅/石墨烯复合衬底上外延生长GaN纳米柱及制备方法

Also Published As

Publication number Publication date
CA2916152C (en) 2023-08-22
BR112015031712A2 (pt) 2018-04-10
US20200141027A1 (en) 2020-05-07
JP2016527167A (ja) 2016-09-08
GB201311101D0 (en) 2013-08-07
SG11201510517VA (en) 2016-01-28
CN111509039A (zh) 2020-08-07
EA201592260A1 (ru) 2016-06-30
US10472734B2 (en) 2019-11-12
KR20160040525A (ko) 2016-04-14
AU2014283130B2 (en) 2017-06-15
HK1223735A1 (zh) 2017-08-04
WO2014202796A1 (en) 2014-12-24
KR102356432B1 (ko) 2022-01-26
JP6463743B2 (ja) 2019-02-06
EP3011587A1 (en) 2016-04-27
EP3011587B1 (en) 2021-12-01
EA031009B1 (ru) 2018-10-31
US11261537B2 (en) 2022-03-01
AU2014283130A1 (en) 2016-01-21
US20160369423A1 (en) 2016-12-22
CA2916152A1 (en) 2014-12-24

Similar Documents

Publication Publication Date Title
CN105474360A (zh) 石墨衬底上的ⅲ-ⅴ或ⅱ-ⅵ化合物半导体膜
JP6343608B2 (ja) 太陽電池
KR101931394B1 (ko) 흑연 기판 상의 나노와이어 에피택시
EP2634824B1 (en) Compound semiconductor device and method for manufacturing the same
US20130207075A1 (en) Nanoscale emitters with polarization grading
US9548218B2 (en) Thermal surface treatment for reuse of wafers after epitaxial lift off
US20200043790A1 (en) Systems and methods for fabricating semiconductor devices via remote epitaxy
CN108156828A (zh) 用于在石墨基板上生长纳米线或纳米角锥体的方法
CN104145340A (zh) 具有石墨烯顶部电极和底部电极的纳米线装置以及制造该装置的方法
CN101981699A (zh) 基于半导体的大面积柔性电子器件
US20140264375A1 (en) Lattice mismatched heterojunction structures and devices made therefrom
CN101981685A (zh) [100]或[110]排列的基于半导体的大面积的柔性电子器件
KR101455724B1 (ko) 실리콘 기판을 재활용한 고효율 iii-v 태양전지와 광전소자 및 그의 제조방법
Raj et al. Topical review: pathways toward cost-effective single-junction III–V solar cells
Tomasulo et al. Metamorphic GaAsP and InGaP solar cells on GaAs
Ryu et al. Two-dimensional material templates for van der Waals epitaxy, remote epitaxy, and intercalation growth
JP6322044B2 (ja) Ｉｉｉ−ｖ族デバイスおよびその製造方法
Gong et al. Monocrystalline Si/$\beta $-Ga $ _2 $ O $ _3 $ pn heterojunction diodes fabricated via grafting
Wang Lattice engineering: technology and applications
Lee et al. GaN/ZnO nanotube heterostructure light-emitting diodes fabricated on Si
Kouvetakis et al. Si-Ge-Sn technologies: From molecules to materials to prototype devices
Han Multiplication of Freestanding Compound Semiconductor Membranes from a Single Wafer by Alternating Growth with 2D Materials
TWI360162B (zh)
Kim Two-dimensional material based layer transfer of thin film devices
Nakamura et al. Nanocontact Epitaxy of Thin Films on Si Substrates Using Nanodot Seeds Fabricated by Ultrathin SiO2 Film Technique

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160406

RJ01 Rejection of invention patent application after publication