JP6463743B2 - グラファイト基板上のｉｉｉ−ｖ族またはｉｉ−ｖｉ族化合物半導体膜 - Google Patents

グラファイト基板上のｉｉｉ−ｖ族またはｉｉ−ｖｉ族化合物半導体膜 Download PDF

Info

Publication number
JP6463743B2
JP6463743B2 JP2016520533A JP2016520533A JP6463743B2 JP 6463743 B2 JP6463743 B2 JP 6463743B2 JP 2016520533 A JP2016520533 A JP 2016520533A JP 2016520533 A JP2016520533 A JP 2016520533A JP 6463743 B2 JP6463743 B2 JP 6463743B2
Authority
JP
Japan
Prior art keywords
film
substrate
group
compound
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016520533A
Other languages
English (en)
Other versions
JP2016527167A (ja
Inventor
フィムランド、ビョルン−オヴェ
エル ダサ、デーラージ
エル ダサ、デーラージ
ヴェマン、ヘルゲ
Original Assignee
ノルウェージャン ユニバーシティ オブ サイエンス アンド テクノロジー（エヌティーエヌユー）
ノルウェージャン ユニバーシティ オブ サイエンス アンド テクノロジー（エヌティーエヌユー）
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ノルウェージャン ユニバーシティ オブ サイエンス アンド テクノロジー（エヌティーエヌユー）, ノルウェージャン ユニバーシティ オブ サイエンス アンド テクノロジー（エヌティーエヌユー） filed Critical ノルウェージャン ユニバーシティ オブ サイエンス アンド テクノロジー（エヌティーエヌユー）
Publication of JP2016527167A publication Critical patent/JP2016527167A/ja
Application granted granted Critical
Publication of JP6463743B2 publication Critical patent/JP6463743B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/46—Sulfur-, selenium- or tellurium-containing compounds
    • C30B29/48—AIIBVI compounds wherein A is Zn, Cd or Hg, and B is S, Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02466—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02485—Other chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、グラファイト基板上での薄膜のエピタキシャル成長法に関する。特に、本発明は、分子線エピタキシー法を使用し、グラファイト基板上に半導体薄膜をエピタキシャル成長させる。その結果得られるグラファイトに支持された半導体膜は、本発明の更なる態様を形成する。この膜は、好ましくは、半導体材料であり、例えば、エレクトロニクス産業においてや、太陽電池用途において広範囲に渡り応用される。
近年、ナノテクノロジーが重要なエンジニアリング分野となるにつれ、半導体への関心が高まっている。半導体技術は、センサー、太陽電池およびＬＥＤなどの様々な電気装置における重要な用途を見出している。
多くの様々なタイプの半導体が公知となっており、その幾つかは膜状である。従来、半導体膜は、半導体自体と同一の基板上で成長させていた（ホモエピタキシャル成長） 従って、例えば、ＧａＡｓはＧａＡｓ上に、ＳｉはＳｉ上に成長させていた。当然ながら、これにより、基板の結晶構造と成長する半導体の結晶構造とが確実に格子整合する。基板と半導体の両方が、同一の結晶構造を有することができる。
しかしながら、基板と同一材料を使用することは、同時に大きな制約ともなる。また、必要となる基板材料が高価である場合もある。更に、通常、基板をカットし、（００１）面または（１１１）面など、基板の結晶構造内の特定の面を露出させることが必要となる。これは、困難である場合もあり、また基板のコストを増大させる。
しかしながら、三元半導体の導入に伴って、三元、四元等の半導体の組成を調整することにより、ＧａＡｓ、ＧａＳｂおよびＩｎＰなどの二元基板上での格子整合を達成することが可能となった。よって、これは、基板と成長する膜とが異なるため、ヘテロエピタキシャル成長を意味する。
また、仮像エピ層の成長が公知となっている。仮像エピ層においては、エピ層と基板との格子不整合（約１％）により、エピ層内に微小歪（約１％）が生じる。仮像エピ層は、ある一定の厚さ（「臨界厚さ」と言う）までのみ欠陥無く成長させることができ、それ以上では、仮像エピ層は「弛緩」し始める。弛緩中に、層内の歪エネルギーを減少させるため、エピ層に転位を導入する。これらの多くの転位を含む層は、半導体としての関心は低い。
エピ層内の歪を補正する一方法は、「歪層超格子」を成長させることであった。これら歪層超格子は、互いの歪を補正する異なった平衡格子定数を有する２種以上の物質の交互に重なったエピ層を含む。従って、交互に圧縮歪と引張歪を有する層を成長させ得る。場合によっては、これら歪層超格子は、非常に厚く成長させ得る。というのも、全体としての超格子の平均格子定数を調整し、基板の格子定数と一致させることができるためである。
しかしながら、ヘテロエピタキシャル成長に必要な基板材料は、容易に入手できない場合もあり、またこれらも高価である場合もある。
そこで、本発明者らは、半導体薄膜を成長させるための他の基板材料、特に、産業規模で経済的に実行可能な安価な基板を探求した。本発明者らは、半導体薄膜を担持するためにグラファイト基板、特に、グラフェンの使用を試みた。
最適なグラフェンは、ハニカム結晶格子に稠密に充填されているｓｐ2結合炭素原子の１原子厚の平面シートである。結晶形状または「フレーク」形状のグラファイトは、積層された多くのグラフェンシートから成る。グラフェンは、その有利な特性から、近年多くの関心を集めている。グラフェンは、軽く、透明であり、しかも非常に強く、且つ、導電性である。従って、半導体薄膜の支持体としてのその使用は、非常に魅力的である。
非特許文献１では、グラフェン上のＳｂ2Ｔｅ3薄膜が教示されている。これらの膜は、分子線エピタキシーにより成長させ、また、膜内の固有欠陥によるかまたはグラフェン基板から受け継いだドーパントから半導体である。
Ｊｉａｎｇら（Physical Review Letters ２０１２年２月１０日）
しかしながら、本発明者らは、Ｓｂ2Ｔｅ3とは全く異なる構造のＩＩＩ−Ｖ族またはＩＩ−ＶＩ族半導体の形成を探究した。
Ｓｂ2Ｔｅ3は、孤立電子対を持たないため、層間接着性が無い。従って、Ｓｂ2Ｔｅ3は、グラファイトのようにフレーク状であり、非常に弱いファン・デル・ワールス力のみにより結晶構造の一層は次の層に固定されている。Ｓｂ2Ｔｅ3は、「二次元」物質である。Ｓｂ2Ｔｅ3の薄膜を有することで、層間結合および基板との相互作用に有用な孤立電子対を有する本発明の半導体の薄膜の成膜とは、かなり異なった課題が生じる。本発明の半導体は、よって、「三次元」のものである。
本発明の半導体は、自由孤立電子対および原子間結合を有するため、本発明は「三次元」物質に関する。基板上に「三次元」結晶膜を成長させる場合、用途に適した、構造的、電子的および光学的高品質の単結晶膜を形成するためには、基板と半導体間の格子整合が必須である。この格子整合無く、有用な膜は形成されない。従って、Ｓｂ2Ｔｅ3では無関係（irrevelant）であるが、本発明では、格子整合させることが必須である。
グラファイト基板は、表面に孤立電子対を持たず、シリコンやＧａＡｓのような一般的な半導体に比べ、原子結合距離が非常に短いため、グラファイト基板上での膜の核形成やエピタキシャル成長を予期する根拠は全くない。驚くべきことに、後述の如く、本発明者らは、半導体原子がグラフェンの表面で如何に配置されているかによって、良好な格子整合がグラファイト基板と幾つかの半導体との間で可能であることに気付いた。また、適切なＩＩ、ＩＩＩ、ＶまたはＶＩ族元素とグラファイト基板との間で近接（close）格子整合が可能である。
格子整合が存在することで、分子線エピタキシーの使用により、膜成長において優れた結果が得られる。本発明者らは、驚いたことに、ある一定のＩＩＩ−Ｖ族またはＩＩ−ＶＩ族半導体が、グラフェンに対し良好な格子整合を有することを見出した。また、格子整合する基層を使用し、薄膜成長過程を開始させることにより、グラファイト基板上で薄膜を形成させることができる。
従って、本発明は、一態様において、グラファイト基板上にエピタキシャル成長させた膜を有する組成物であって、
当該膜が、少なくとも１つのＩＩＩ−Ｖ族化合物または少なくとも１つのＩＩ−ＶＩ族化合物または１つのＩＶ族化合物、好ましくは、少なくとも１つのＩＩＩ−Ｖ族化合物または少なくとも１つのＩＩ−ＶＩ族化合物を含む、組成物を提供する。
本発明は、別の態様において、グラファイト基板上にエピタキシャル成長させる膜の製造方法であって、
（Ｉ）ＩＩ−ＶＩ族元素もしくはＩＩＩ−Ｖ族元素もしくはＩＶ族元素またはＩＶ族元素を、前記グラファイト基板の表面に、好ましくは、分子線により、供給する工程と、
（ＩＩ）グラファイト基板の表面上にＩＩＩ−Ｖ族もしくはＩＩ−ＶＩ族膜またはＩＶ族化合物をエピタキシャル成長させる工程と
を含む、製造方法を提供する。
本発明は、別の態様において、グラファイト基板上に膜を成長させる方法であって、
（Ｉ）前記基板上に基層膜を供給する工程であって、前記基層膜が、グラフェンの格子不整合に対し、２．５％以下、好ましくは１％以下の格子不整合を有する元素または化合物を含む工程と、
（ＩＩ）前記基層膜をＩＩ−ＶＩ族元素またはＩＩＩ−Ｖ族元素と、好ましくは、分子線を介して接触させ、ＩＩＩ−Ｖ族またはＩＩ−ＶＩ族膜を成長させる工程と
を含む、方法を提供する。
本発明は、別の態様において、グラファイト基板上に膜を有する組成物であって、前記組成物が、順に、
（ａ）グラファイト基板、
（ｂ）グラフェンの格子不整合に対し、２．５％以下、１％以下の格子不整合を有する元素または化合物を含む基層膜、および
（ｃ）ＩＩＩ−Ｖ族化合物またはＩＩ−ＶＩ族化合物またはＩＶ族化合物、好ましくは、ＩＩＩ−Ｖ族化合物またはＩＩ−ＶＩ族化合物を含む膜
を含む、組成物を提供する。
本発明は、別の態様において、グラファイト基板上に膜を有する組成物であって、前記組成物が、順に、
（ａ）グラファイト基板、
（ｂ）ＧａＳｂ、ＩｎＡｓ、ＡｓＳｂ、ＧａＮ、ＳｂＢｉ、ＡｌＡｓ、ＡｌＳｂ、ＣｄＳｅまたはＳｂ、好ましくは、ＧａＳｂ、ＩｎＡｓ、ＡｓＳｂ、ＧａＮ、ＳｂＢｉまたはＳｂを含む基層膜、および
（ｃ）ＩＩＩ−Ｖ族化合物またはＩＩ−ＶＩ族化合物またはＩＶ族化合物、好ましくは、ＩＩＩ−Ｖ族化合物またはＩＩ−ＶＩ族化合物を含む膜
を含む、組成物を提供する。
随意、前記グラファイト基板の表面を、化学的／物理的に修飾し、膜のエピタキシャル成長を促進することができる。
本発明は、別の態様において、例えば、太陽電池など、上述したような組成物を含む、電子装置などの装置を提供する。
本発明は、別の態様において、グラファイト基板上で上述したような少なくとも１つの膜を成長させるための分子線エピタキシーの使用を提供する。
図１Ａ〜１Ｄは、半導体原子が、グラフェン上の１）Ｈ−およびＢ−サイト（図１Ａ、１Ｂおよび１Ｄ）、並びに２）Ｈ−またはＢ−サイト（図１Ｃ）上方に配置されている場合の原子配列を示す。図１Ｅでは、ＩＩＩ−Ｖ族半導体（並びにＳｉおよびＺｎＯ）のバンドギャップエネルギーを、それらの格子定数に対しプロットしている。 図２は、ＭＢＥ実験装置を示す。 図３は、支持体、グラフェン層、基層および半導体表層の理論的側面図である。 図４は、キッシュグラファイト表面上に直接成長させたＧａＳｂの薄膜を示す。 図５は、ＳｂＧｐ１３に関して、三角形状のＧａＳｂプレートレットが、グラファイト基板とのエピタキシャル関係を裏付けていることを示す。
［定義］
ＩＩＩ−Ｖ族化合物とは、ＩＩＩ族から少なくとも１つのイオンと、Ｖ族から少なくとも１つのイオンとを含むものを意味する。同様に、ＩＩ−ＶＩ族化合物とは、少なくとも１つのＩＩ族イオンと、少なくとも１つのＶＩ族イオンとを含むものである。本願において、用語「ＩＩ族」は、典型的なＩＩａ族およびＩＩｂ族周期（すなわち、アルカリ土類系およびＺｎ系元素）の両方を包含する。例えば、ＩｎＧａＡｓ（すなわち、三元化合物）など、各族から２つ以上のイオンが存在していてもよい。四元以上の化合物も存在していてもよい。
ＩＶ族化合物は、ＩＶ族から２つ以上の元素、好ましくは、すなわち、Ｃ、ＳｉまたはＧｅ（ＳｉＣなど）を含むものである。実施の形態全てにおいて、膜は、好ましくは、ＩＩＩ−Ｖ族化合物またはＩＩ−ＶＩ族化合物を含むものである。
グラファイト基板は、単層または多層のグラフェンまたはその誘導体から成る基板である。用語「グラフェン」とは、ハニカム結晶構造のｓｐ2結合炭素原子の平面シートのことをいう。グラフェンの誘導体は、グラフェンを表面改質したものである。例えば、水素原子をグラフェン表面に結合させグラファン（graphane）を合成することができる。他には、クロログラフェンがある。炭素原子および水素原子と共に表面に結合した酸素原子を有するグラフェンは、酸化グラフェンと呼ばれる。表面改質は、化学ドーピングまたは酸素／水素プラズマ処理によって行うこともできる。
用語「エピタキシー」は、ギリシャ語起源の「上に（above）」を意味するｅｐｉと、「規則正しい状態で（in ordered manner）」を意味するｔａｘｉｓに由来する。膜の原子配列は、基板の結晶学的構造に基づく。用語「エピタキシー」は、当技術分野においてよく使用される用語である。本明細書において、エピタキシャル成長とは、基板の配向を模倣する膜の基板上での成長を意味する。
分子線エピタキシー（ＭＢＥ）は、結晶基板上で成膜する方法である。ＭＢＥ法は、真空中にて結晶基板を加熱し、基板の格子構造を活性化させることにより行われる。次に、原子線または分子量線（molecular mass beam)を基板の表面に向ける。上記で使用した用語「元素」は、その元素の原子、分子またはイオンの使用も範囲に含むものとする。前記の基板の表面に向けられた原子または分子が基板の表面に到達すると、基板の活性化された格子構造に衝突する。ＭＢＥ法については、下記に詳述する。徐々に、接近する原子が膜を形成する。
基板上に形成する膜は、好ましくは、連続した膜である。従って、膜は、一連の目立たない斑点状（a series of discreet plaques）と言うよりはむしろ、基板の表面部分、例えば、基板表面の少なくとも５０％に形成する。しかし、後述するように、膜はマスクの孔の中に成膜することもできる。
格子不整合の量は、以下説明するように半導体の任意の格子定数を用いてグラフェンの任意の格子定数に対して計算する。半導体化合物または素子が、グラフェンの格子定数の１つの１％以内の格子定数を有する場合、本明細書において、この半導体は、基層としての使用に適しており、グラファイト基板上に直接成膜することも可能である。
近接（close）格子不整合とは１％以下の不整合とし、略完璧な格子整合とは０．１％以下の不整合とする。
本発明は、グラファイト基板上での薄膜のエピタキシャル成長に関する。本発明の組成物は、基板および当該基板上に成長させた膜、並びに任意に担体を含む。
膜をエピタキシャル成長させることにより、成型材に均質性が付与され、様々な最終特性（例えば、機械的、光学的または電気的特性）を強化し得る。
エピタキシャル膜は、ガスまたは液体前駆体から成長させてもよい。基板が種結晶として作用するため、堆積した前駆体は、基板と同一の格子構造および配向を有し得る。これは、単結晶基板上であっても、多結晶膜または非晶質膜を成膜させる他の薄膜の成膜法とは異なる。
本発明において、基板は、グラファイト基板であり、特に、グラフェンである。本明細書において使用するように、用語「グラフェン」は、ハニカム（六方）結晶格子に稠密に充填されたｓｐ2結合炭素原子の平面シートのことを言う。このグラフェン基板は、グラフェンまたはその誘導体を１０層以下、好ましくは、５層以下（「少数層グラフェン」と呼ぶ）含むべきである。特に好ましくは、グラフェン基板は、１原子厚の平面シートのグラフェンである。
結晶形状または「フレーク」形状のグラファイトは、積層された多くのグラフェンシート（すなわち、１０枚を超えるシート）から成る。従って、グラファイト基板とは、１枚または複数のグラフェンシートから形成された基板を意味する。
基板の厚さは、２０ｎｍ以下であれば好ましい。グラフェンシートを積層し、面間隔０．３３５ｎｍのグラファイトを形成する。基板は、好ましくは、当該層を数層のみ有し、理想的には、厚さ１０ｎｍ未満であり得る。更により好ましくは、厚さ５ｎｍ以下であり得る。基板の面積に制限はない。この面積は、０．５ｍｍ2以上、例えば、最高５ｍｍ2以上（最高１０ｃｍ2など）であってもよい。従って、基板の面積は、実用性によって制限されるのみである。
グラファイト基板は、その基板上に膜を成長させるためには、支持される必要がある場合もあることは明らかであろう。グラフェンシートは、従来の半導体基板、金属および透明ガラスを含む如何なるタイプの物質上でも支持され得る。従って、ガラスまたは金属箔を使用し得る。シリカ、またはＳｉＣなどのＳｉの化合物の使用が特に好ましい。ＳｉＣの使用は、特に好ましい実施の形態である。
支持体は、不活性でなければならない。酸化シリコンウエハー上に成膜した金属膜上に直接、または金属箔上に直接グラファイト基板を成長させることも可能である。そして、グラファイト基板をエッチングにより金属から分離し、任意の材料上に容易に移すことができる。
非常に好ましい実施の形態において、グラファイト基板は、キッシュグラファイトから剥離した積層基板であるか、または、高配向性熱分解グラファイト（ＨＯＰＧ）である。あるいは、例えば、Ｃｕ、ＮｉまたはＰｔから成る金属膜または金属箔上で、化学蒸着（ＣＶＤ）により成長させたグラフェン基板であり得る。
グラファイト基板は修飾することなく使用するのが好ましいが、グラファイト基板の表面は修飾することができる。例えば、水素、酸素、ＮＯ2またはそれらの組合せのプラズマで処理し得る。窒素での処理も可能である。基板の酸化により、膜の核形成を促進してもよい。基板を前処理し、例えば、膜成長前の純度を確保することも好ましい場合がある。ＨＦまたはＢＯＥなどの強酸による処理は任意である。基板は、イソプロパノール、アセトンまたはＮ−メチル−２−ピロリドンで洗浄し、表面の不純物を除去してもよい。
浄化したグラファイトの表面は、ドーピングにより更に修飾し得る。ＦｅＣｌ3、ＡｕＣｌ3またはＧａＣｌ3の溶液を、ドーピング工程において使用してもよい。理想的には、使用するグラファイト基板は、良導体であるべきである。基板中のいかなる不純物も、形成する半導体膜中に抽出される可能性があり、それは好ましくない場合もある。基板が不純物を含まない場合、このプロセスは回避される。
本発明は薄膜を対象とするため、グラファイト基板が滑らかであることも重要であろう。基板は、粒界を含むべきでなく、好ましくは、存在する可能性のあるＡ、ＢまたはＣタイプの積層グラフェン層のうち１タイプのみが表面に存在する。Ａ、ＢまたはＣタイプの積層グラフェン層の２つ以上が表面に存在する場合、成長膜の異なる部分がレジストリで（in registry）ない場合もあり、よって、形成膜中に欠陥が生じ得る。
文献、例えば、Virojanadara, C.; Yakimova, R.; Zakharov, A. A.; Johansson, L. I.の、６Ｈ−ＳｉＣ（０００１）上の大きな均質の単層／二層グラフェンおよびバッファ層除去（Large homogeneous mono-/bi-layer graphene on 6H-SiC(0001) and buffer layer elimination）J. Phys. D: Appl. Phys. 2010, 43, 374010において、非常に滑らかなグラフェン支持構造体が教示されている。ＳｉＣおよびＳｉなどの担体が好ましい。
本発明において、グラファイト基板、理想的には、薄いグラファイト基板の使用が非常に有利である。というのも、これらは、薄いが、非常に強く、軽く、フレキシブルであり、高度導電性および熱伝導性であるからである。それらは、本発明において使用される、好ましくは厚さが薄く透明のものであり、不浸透性かつ不活性である。
［半導体膜］
商業的に重要な薄膜を製造するためには、薄膜は基板上でエピタキシャル成長させることが重要である。本明細書において、これは、グラフェン基板と薄膜との良好な格子整合を確保にすることにより、または、任意に、下記に詳述するような基層膜の格子整合を介して実現される。
膜は、［１１１］（立方晶構造の場合）または［０００１］（六方晶構造の場合）方向に成長するのが理想的である。これは、上述の通り、基板材料が成長させる膜と異なる特定の基板において可能である保証はない。しかしながら、本発明者らは、半導体膜中の原子とグラフェンシート中の炭素原子との間の可能な格子整合を確定することにより、グラファイト基板上でのエピタキシャル成長が可能であることを見出した。
グラフェン層における炭素‐炭素結合長は、約０．１４２ｎｍである。グラフェンは、六方晶形状を有する。驚いたことに、本発明者らは、成長する膜材料とグラファイト基板との格子不整合が非常に低くなり得るため、グラファイト基板が、半導体膜を成長させ得る基板を提供できることに気付いた。
本発明者らは、グラファイト基板の六方対称と、立方晶構造を持つ［１１１］方向に成長する膜の（１１１）面における（または、六方晶構造を持つ［０００１］方向に成長する膜の（０００１）面における）半導体原子の六方対称とにより、成長する膜と基板との間で、格子整合を実現できることに気付いた。
図１Ａ〜１Ｄは、格子不整合が生じないように配置された、グラフェン層における炭素原子の六方格子上の半導体膜の（１１１）（または（０００１））面における半導体原子の４つの異なる六方構造配置を示す。図１Ａに矢印で示すように、１）グラフェンの六角形炭素環の中心（Ｈ−サイト）上方および２）炭素原子間のブリッジ（Ｂ−サイト）上方を、グラフェン上の可能な半導体吸着サイトとみなす。
図面は、原子が、１）Ｈ−およびＢ−サイト（図１Ａ、１Ｂおよび１Ｄ）、及び２）Ｈ−またはＢ−サイト（図１Ｃ）に配置されている場合の、立方晶の（１１１）面（六方晶の（０００１）面）における半導体原子の理想的な格子整合配置示す。破線は、（１１１）面における半導体原子の格子の六方対称を強調している。各図の上に、各原子配列に対するこれら六角形の相対的回転を記載している。図１Ａおよび図１Ｄに関しては、それぞれ、２つの相対配向、±１０．９°および±１６．１°、が可能である（図面には、＋の回転のみを示す）。
図１Ｅは、（ａ）、（ｂ）、（ｃ）および（ｄ）における原子配列に対する擬格子整合の格子定数を示す。破線および実線は、それぞれ、これら格子の六方（ａ1）および立方
晶相に対応する。正方形（■）および六角形は、それぞれ、Ｓｉ、ＺｎＯおよび二元ＩＩＩ−Ｖ族半導体に関する立方相および六方相を表す。
図１Ａのように、半導体原子がＨ−およびＢ−サイト上に交互に配置されている場合、立方晶半導体結晶の格子定数ａ（格子定数ａは、立方晶単位セルの辺長と定義する）が４．６０７Åに等しい場合、完全な格子整合を実現できる。この値に近い格子定数を持つ二元立方晶半導体はいくつか存在し、最も近いものはＡｌＮ（ａ＝４．４０Å）およびＧａＮ（ａ＝４．５１Å）である。六方晶半導体結晶に関しては、格子定数ａ1が３．２５８Åに等しい場合、完全な格子整合を実現できるであろう。この値に近い格子定数を持つ二元六方晶半導体はいくつか存在し、最も近いものはＳｉＣ（ａ1＝３．０７Å）、ＡｌＮ（ａ1＝３．１１Å）、ＧａＮ（ａ1＝３．１９Å）およびＺｎＯ（ａ1＝３．２５Å）結晶である。
図１Ｂのように、半導体原子がＨ−およびＢ−サイトの上方に交互に配置されている場合、立方晶半導体結晶の格子定数ａが、１．４２２Å×３／２×ｓｑｒ（６）＝５．２２５Åに等しければ、完全な格子整合が得られる。この値は、ＧａＰ（ａ＝５．４５Å）、ＡｌＰ（ａ＝５．４５Å）、ＩｎＮ（ａ＝４．９８Å）およびＺｎＳ（ａ＝５．４２Å）の格子定数に近い。六方晶半導体結晶については、格子定数ａ1が、１．４２２Å×３／２×ｓｑｒ（３）＝３．６９４Åに等しければ、完全な格子整合が得られる。この値は、ＩｎＮ（ａ1＝３．５４Å）およびＺｎＳ（ａ1＝３．８２Å）結晶の六方晶形のａ1格子定数に近い。
図１Ｃのような原子配位については、立方晶半導体結晶の格子定数ａが、１．４２２Å（炭素原子間距離）×３×ｓｑｒ（２）＝６．０３３Åに等しければ、完全な格子整合が得られる。この値は、ＩｎＡｓ、ＧａＡｓ、ＩｎＰ、ＧａＳｂ、ＡｌＳｂおよびＡｌＡｓなどのＩＩＩ−Ｖ族化合物、ＭｇＳｅ、ＺｎＴｅ、ＣｄＳｅおよびＺｎＳｅ半導体結晶などのＩＩ−ＶＩ族化合物の格子定数に近い。特に、この値は、ＩｎＡｓ（ａ＝６．０５８Å）、ＧａＳｂ（ａ＝６．０９６Å）およびＡｌＳｂ（ａ＝６．１３６Å）などのＩＩＩ−Ｖ族化合物、並びにＺｎＴｅ（ａ＝６．１０３Å）およびＣｄＳｅ（ａ＝６．０５２Å）半導体結晶などのＩＩ−ＶＩ化合物の格子定数に近い。
六方晶半導体結晶については、格子定数ａ1が、１．４２２Å（炭素原子間距離）×３＝４．２６６Åに等しければ、完全な格子整合が得られる。この値は、ＩＩ−ＶＩ材料ＣｄＳ（ａ1＝４．１６０Å）およびＣｄＳｅ（ａ1＝４．３０Å）結晶の六方晶形のａ1格子定数に近く、これは、三元半導体ＣｄＳＳｅが、Ｓの一定のモル分率に対し、完全な格子整合を提供できることを意味する。
図１Ｄのように、半導体原子がＨ−およびＢ−サイトの上方に交互に配置されている場合、立方晶半導体結晶の格子定数ａが６．２８Åに等しければ、完全な格子整合が得られる。この値は、ＩｎＳｂ（ａ＝６．４７９Å）、ＭｇＴｅ（ａ＝６．４２Å）およびＣｄＴｅ（ａ＝６．４８Å）の格子定数に近い。
例えば、ＩｎＧａＳｂ、ＩｎＡｓＳｂおよびＡｌＩｎＳｂなどのようなある一定の三元化合物は、完全な格子整合を提供でき、ＩｎＧａＡｓＳｂおよびＡｌＩｎＡｓＳｂのようないくつかの四元化合物も同様である。六方晶半導体結晶については、格子定数ａ1が４．４４Åに等しければ、完全な格子整合が得られるであろう。この値は、ＩｎＳｂ（ａ1＝４．５８Å）、ＭｇＴｅ（ａ1＝４．５４Å）およびＣｄＴｅ（ａ1＝４．５８Å）結晶の六方晶形のａ1格子定数に近い。
理論に制限されるものではないが、グラファイト層における炭素原子の六方対称、および、立方晶半導体または六方晶半導体の原子のそれぞれ［１１１］および［０００１］結晶方向における六方対称により、半導体原子がグラファイト基板の炭素原子上方に、理想的には六角形パターンに、配置されている場合、グラファイト基板と半導体との間で近接格子整合が得られる。これは新規かつ驚くべき発見であり、グラファイト基板上での膜のエピタキシャル成長を可能にし得る。
上記のような半導体原子の４つの異なる六方晶配列は、当該物質の半導体膜の成長を可能にし得る。
成長する膜と基板との間に格子不整合がないことが理想的ではあるが、小さな格子不整合は可能である。本発明の膜は、理想的には、基板との格子不整合が約１％以下である。より好ましくは、格子不整合は、０．５％以下、例えば、０．２５％以下であるべきである。これらの値は、いかなる膜厚にも適用される。格子整合値は、当該半導体の結晶構造の知識や上述した情報に基づいて算出できる。半導体が、立方晶の場合その（１１１）面に対して、また、六方晶の場合その（０００１）面に対して、図１Ａ〜図１Ｄに示した原子配列のいずれかに一致する格子定数を有する形状に成長し得る場合、適切な格子整合が得られている。誤解を避けるため、格子整合は、基板上の膜全体に関して算出するものとする。
ただし、本発明の方法の成功は、ある程度、膜の厚さに左右されることに留意されたい。従って、全膜厚１００ｎｍに対する平均歪は、通常、０．５％未満であるべきである。全膜厚０．５μｍに対する平均歪は、通常、０．２％未満であるべきである。全厚１μｍに対する平均歪は、通常、０．１５％未満であるべきである。全厚５μｍに対する平均歪は、通常、０．１％未満であるべきである。従って、厚い膜における欠陥を回避するためには、格子不整合が可能な限り小さいことが好ましい。
立方晶ＩｎＡｓ（ａ＝６．０５８Å）、立方晶ＧａＳｂ（ａ＝６．０９３Å）、立方晶ＣｄＳｅ（ａ＝６．０５２Å）および六方晶ＣｄＳｅ（ａ1＝４．３０Å）のようないくつかの二元半導体に関しては、格子不整合が非常に小さい（＜〜１％）ため、膜厚数十ｎｍまで、これらの二元半導体の良好な成長が期待できる。しかしながら、膜が厚くなるにつれ、歪エネルギーを低減させ転位などの結晶欠陥を回避するため、歪補償成長法を採用する必要がある場合もある。従って、本質的に、臨界厚さまでの膜厚は、欠陥のリスクなく実現できる。これは、１．０％格子不整合の場合約３０ｎｍ、また０．５％不整合の場合約１００ｎｍとなろう。従って、臨界厚さを超えると、超格子法、または三元もしくは四元半導体などの異なる半導体材料が必要となる場合もある。
当然、それらの性質から、三元、四元などの化合物の格子定数は、存在する各元素の相対量を変化させることにより操作することができる。これら化合物の格子定数は、これら化合物の組成を調整することにより、ある一定の値に調整できる。従って、例えば、１００ｎｍを超えるような厚い膜が所望される場合、三元および四元半導体化合物の使用が好ましい。装置により、全膜厚が、約５μｍ、一般的には１〜１０μｍである必要のある場合もある。
本発明の範囲には、基板上に成長させる膜が、異なるＩＩＩ−Ｖ族またはＩＩ−ＶＩ族化合物の複数層を有することも含まれる。従って、三元または四元半導体を、二元半導体上に成長させてもよい。
他の多層膜は、歪超格子などの補償成長法の使用により得られる場合もある。膜が超格子を含む場合、全体として超格子の平均格子定数が、グラファイト基板に対し格子整合するように歪補償がなされる場合、超格子の各層は、１％を超える歪を有していてもよい。
当該補償成長法は、当業者には公知であろう。
しかし、当然のことながら、ある一定の半導体の組合せに関しては、良好に膜成長させるには、半導体の格子定数とグラフェンの格子定数との間の不整合が大きすぎる場合もある。そのような場合には、グラファイト基板上に直接そのような半導体を成長させることができない場合もある。
［基層］
他の半導体膜が存在できるようにし、且つ、本明細書における可能性を最大限にするため、本発明者らは、半導体薄膜と基板との間に中間層または基層の使用を提案する。この方法が好ましく使用されるのは、半導体がグラファイト基板と格子整合できない場合、または特定の半導体が何らかの理由により、例えば、その成分のいずれも、グラファイト表面をカバーするのに十分な界面活性剤作用を持たないなど、グラファイト表面上に直接薄膜が形成されない場合である。
この中間層は、格子整合しているため、薄膜半導体層とグラファイト基板との間にある種の界面活性剤を形成するものである。基層材料は、元素または化合物であってもよく、グラフェンとの格子不整合が２．５％以下、好ましくは、１％以下である。例えば、（１１１）配向Ｓｂ（菱面体晶Ａ７）とグラフェンとの間の格子不整合は、Ｓｂ原子が、Ｈ−サイトのみ、Ｂ−サイトのみ、またはＴサイトのみの上方に配置されている場合、１．０％である。ＧａＳｂも、グラフェンとの格子不整合は１．０％である。ＩｎＡｓは、グラフェンとの格子不整合は０．４３％である。この基層は、わずか数原子層厚であればよい。
それ自体が「三次元」である基層を使用することにより、この層は、半導体層が成長開始できる孤立電子対を提供する。「二次元」基板への固着は、基層の使用により実現される。
この基層は、好ましくは、Ｖ族元素またはＩＩＩ−Ｖ族化合物の合金、例えば、ＧａＳｂ、ＩｎＡｓ、ＡｓＳｂ、ＳｂＢｉまたはＳｂなどである。ＡｌＳｂも、使用してもよい。合金Ａｓ（０．０７７）−Ｓｂ（０．９２３）は、図１Ｃの構造で、グラフェンに対し完全な格子整合が得られるはずである。（合金中、０．０７７がＡｓモル分率である場合。）。同様に、Ｓｂ−Ｂｉ合金も図１ｄの構造に格子整合させることができる。
他の選択肢としては、三元格子整合基層があり、例えば、ＡｌＡｓＳｂ、ＡｌＩｎＳｂ、Ｉｎ ＧａＳｂまたはＡｌＩｎＡｓ系のものである。更なる選択肢としては、基層の組合せがあり、例えば、Ｓｂの元素層に続いて上述のような三元層といった組合せである。Ｓｂ層は、２または３原子厚である可能性が高いが、わずか１原子厚であってもよい。
基層の更なる選択肢として、ＣｄＳｅまたはＣｄＳＳｅを挙げ得る。一実施形態においては、ＣｄＳＳｅをＣｄＳｅ層上に成長させ基層を形成してもよい。
基層としては、Ｓｂの使用が最も好ましい。菱面体晶（Ａ７）Ｓｂの（１１１）配向二重層は、グラフェンに対し近接格子整合を有する（１．０％不整合）。基層は、半導体の成膜に関連して下記に詳述する方法を用いて基板上に成膜することができる。
しかしながら、基層がＳｂである場合、成膜中に使用するＳｂ4またはＳｂ2のフラックス強度によって、２００℃未満、好ましくは、１００〜１３５℃、または、３２５℃未満、好ましくは、２００〜３００℃といった、温和な条件下で成膜するのが好ましい（後者条件が、Ｓｂ2の理想的な条件である）。
上述のように、必要とされるのは、基層のわずか数原子層（おそらく、わずか１原子層または２原子層）のみである。Ｓｂの場合、最小のものは、（１１１）配向Ｓｂ二重層であろう。１つのＳｂ原子層を成膜し、次の層がＧａである場合、ＧａＳｂ基層と同様であり、よって、グラフェン上に直接ＧａＳｂを成長させることと同様であることが分かるはずである。一度、基層ができると、半導体膜を成膜することができる。基層を使用する場合、Ｖ族元素（またはＶ族合金など）の成膜に使用したのと同様の低温で、半導体膜の初期成長は起こるかもしれない。そして、第３工程は、ＩＩＩ−Ｖ化合物の通常のエピタキシャル成長において一般的な高温での当該ＩＩＩ−Ｖ膜の成膜を含み得る。第３工程におけるＶ族元素（またはＶ族合金）の脱離を防ぐため、上記第２工程が好ましい。
超格子の各層が、歪が強すぎ、グラフェン上に直接成長させられない超格子をグラファイト基板上に成長させるには、例えば、Ｓｂ、ＧａＳｂまたはＩｎＡｓの基層を必要とすることもあり得る。ＡｌＳｂ（格子不整合１．７％）を使用することも可能であり得る。
基層は、ＳｂおよびＢｉの原子層［（１１１）面］が交互に配置された「超格子」であってもよい。この超格子は、図１Ｅの「ｄ」に対し近接格子整合を成すことで、現在、二元基板が入手不可能である格子定数の基板を提供するであろう。
［半導体］
本発明の半導体膜は、少なくとも１つのＩＩＩ−Ｖ化合物または少なくとも１つのＩＩ−ＶＩ化合物またはＳｉＣなどのＩＶ族化合物から形成される。
ＩＩ族元素は、Ｂｅ、Ｍｇ、Ｃａ、Ｚｎ、ＣｄおよびＨｇである。ここで、好ましい選択肢は、ＺｎおよびＣｄである。
ＩＩＩ族の選択肢は、Ｂ、Ａｌ、Ｇａ、ＩｎおよびＴｌである。ここで、好ましい選択肢は、Ｇａ、ＡｌおよびＩｎである。
Ｖ族の選択肢は、Ｎ、Ｐ、Ａｓ、Ｓｂである。これらは、全て好ましい。
ＶＩ族の選択肢としては、Ｏ、Ｓ、ＳｅおよびＴｅが挙げられる。Ｏ、ＳｅおよびＴｅの使用が好ましい。
ＩＩＩ−Ｖ族膜の製造が好ましい。当然のことながら、後述するように、ドーピングの可能性が存在するため、膜成長中に形成するいかなる化合物も完全に正規組成である必要はない。
膜製造用の好ましい二元化合物としては、ＩｎＡｓ、ＧａＡｓ、ＡｌＡｓ、ＩｎＰ、ＧａＰ、ＡｌＰ、ＩｎＳｂ、ＧａＳｂ、ＡｌＳｂ、ＺｎＴｅ、ＣｄＳｅおよびＺｎＳｅが挙げられる。薄膜の電子特性および平均格子定数が全体として基板と整合するように二元半導体の薄い層（約１ｎｍまたは数ｎｍ厚）を交互に成長させることも本発明の範囲内である。ＧａＳｂまたはＩｎＡｓの使用が非常に好ましい。他の選択肢としては、ＺｎＯおよびＡｌＳｂが挙げられる 前記膜中、ＡｌＮが含まれないことが好ましい。
二元材料の使用が可能ではあるが、三元もしくは四元膜または更には五元膜の成長が好ましい。特に好ましい選択肢は、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＡｓＰ、ＩｎＰＳｂ、ＩｎＡｓＮ、ＩｎＰＮ、ＩｎＳｂＮ、ＧａＩｎＳｂ、ＧａＡｓＮ、ＧａＩｎＮ、ＧａＰＮ、ＧａＳｂＮ、ＡｌＩｎＳｂ，ＡｌＡｓＳｂ、ＡｌＳｂＰ、ＡｌＩｎＮ、ＡｌＰＮ、ＡｌＡｓＮ、ＡｌＳｂＮ、ＩｎＧａＡｓＳｂ、ＡｌＧａＡｓＳｂおよびＩｎＧａＡｓＮである。というのも、これらは、グラフェンに対し完全な格子整合で成長させられ、且つ、多くの装置に適しているためである。当然のことながら、三元、四元などの材料において、各イオンの相対量は変化し得る。
従って、三元化合物は、式ＸＹＺの化合物であってもよく、式中、ＸはＩＩＩ族元素、ＹはＸおよびＺとは異なる、ＩＩＩ族またはＶ族元素、並びにＺはＶ族元素である。ＸＹＺにおけるＹに対するＸまたはＺに対するＹのモル比は、好ましくは、０．２〜０．８、すなわち、前記式は、好ましくは、ＸxＹ1-xＺ（またはＸＹ1-xＺx）であり、式中、下付き文字ｘは、０．２〜０．８である。四元系は、式ＡxＢ1-xＣyＤ1-yで表しても良く、式中、ＡおよびＢはＩＩＩ族元素、ならびにＣおよびＤはＶ族元素である。ここでも、下付き文字ｘおよびｙは、通常、０．２〜０．８である。他の選択肢は、当業者には自明であろう。
膜をドープすることは、本発明の範囲内である。ドーピングは、通常、不純物イオンの膜への導入を伴う。不純物イオンは、１０19／ｃｍ3以下、好ましくは、１０18／ｃｍ3以下の濃度で導入し得る。膜は、所望に応じて、アンドープ、ｐドープまたはｎドープとすることができる。ドープした半導体は外因性の導体であり、一方、アンドープのものは内因性である。
電子濃度がホール濃度より高い外因性の半導体は、ｎ型半導体として公知である。ｎ型半導体においては、電子が多数キャリアであり、ホールが少数キャリアである。ｎ型半導体は、内因性半導体をドナー不純物でドーピングすることにより作られる。ＩＩＩ−Ｖ化合物に適したドナーは、例えば、ＳｉおよびＴｅであり得る。ＩＶ族半導体に適したドナーは、例えば、ＰおよびＡｓであり得る。
ｐ型半導体は、電子濃度よりホール濃度が高い。「ｐ型」というフレーズは、ホールの正電荷に言及する。ｐ型半導体においては、ホールが多数キャリアであり、電子が少数キャリアである。Ｐ型半導体は、内因性半導体をアクセプタ不純物でドーピングすることにより作られる。ＩＩＩ−Ｖ化合物に適したアクセプタは、例えば、ＢｅおよびＺｎであり得る。ＩＶ族半導体に適したアクセプタは、例えば、Ｂであり得る。当然のことながら、ＩＩＩ−Ｖ化合物において、不純物がドナーまたはアクセプタとして作用するかどうかは、場合によっては、成長表面の配向や成長条件に左右されるであろう。ドーパントは、成長過程の間に導入しても、膜形成後膜のイオン注入によって導入してもよい。ドーピングは、不純物を基板から半導体膜に侵入させることによっても行い得る。
本発明の好ましい膜は、ドーパントを含む。
一旦、グラフェン基板上で膜成長が確立されると、実施できる操作に実質的な限界はない。単に、存在する原子の性質を変えることにより、異なる膜層を追加できる。例えば、膜を確立し、適切なドーピング法の使用により、「ｐ−ｉ−ｎ」または「ｎ−ｉ−ｐ」構造の最上膜層を成長させることも可能であろう。従って、アンドープの内因性層を塗布する前およびｎドープ層を導入する前において、膜は当初ｐドープであってもよい（または、その逆）。
当然のことながら、例えば、特定成分のイオン注入により、膜の一部／複数部のみドーピングすることも可能である。従って、成長後の処理によりドーピングしても良い。
［膜］
本発明において成長させる膜は、厚さ２５０ｎｍ〜数ミクロン、例えば、０．５〜１０ミクロン、より好ましくは、１〜５ミクロンであってもよい。膜の表面積は、成膜に使用する装置と基板のサイズによってのみ制限される。表面積はまた、更に後述するように、膜を成長させる孔のサイズによって決定される場合もある。
膜厚は、成長過程が続く時間の長さによって制御されることが多い。通常、過程が長ければ、厚い膜となる。
基層がある場合、基層は、基層の性質およびその基層上に成長させた薄膜の性質によって、１または２原子厚、例えば、２Å以上数十ナノメーター以下であってもよい。
［膜／基層の成膜／成長］
まず初めに、グラファイト基板上に本発明の膜を直接成膜することを検討する。本発明の膜は、基板または基層上にエピタキシャル成長する。膜は、共有結合、イオン結合または準ファンデルワールス結合により、土台となるグラファイト基板に付着する。従って、基板と膜の接合部で、結晶面がエピタキシャルに形成される。これらが互いに同一の結晶方位に積み重なることにより、膜をエピタキシャル成長させる。
本発明の膜は、好ましくは、立方晶構造を持つ膜については［１１１］方向に、六方晶構造を持つ膜については［０００１］方向に成長させるべきである。面（１１１）および（０００１）はいずれも膜の同一（六方晶）面を示すもので、成長させる膜の結晶構造によって、面の名称が異なるだけのことである。
膜は、好ましくは、分子線エピタキシー（ＭＢＥ）により成長させる。気相堆積法の使用（例えば、ＣＶＤ、特に、有機金属気相堆積法（ＭＯＣＶＤ）法または有機金属気相エピタキシー（ＭＯＶＰＥ）法）も本発明の範囲内であるが、ＭＢＥの使用が非常に好ましい。
この方法では、基板に対し、各反応物（例えば、同時に供給されるのが好ましいＩＩＩ族元素およびＶ族元素）の分子線を供給する。しかし、１度に１種の反応物を使用し成膜過程を開始するのが有益である場合もある。従って、第１の層は、Ｓｂの成膜後Ｇａを塗布してもよい。第１の層は、Ｉｎの成膜後Ａｓの成膜またはその逆であってもよい。成膜は、ＡｌＳｂ、好ましくは、Ｓｂの後Ａｌの成長が行われる場合もある。一旦、両方の反応物が存在しそれぞれが原子層を形成すれば、これら２つの化合物が形成される。このように交互に成膜することは、１回以上繰り返してもよいし、繰り返さなくても良い。その後、両方のイオンを同時に供給でき、膜は成長し続けるであろう。ＩＩＩ−Ｖ族元素を用いて従来のＭＢＥ法で成長させるに先立って、基板温度を上昇させる必要がある場合もある。
グラファイト基板上での核形成および膜の成長は、ＩＩＩ−Ｖ族元素を交互に間合いを置くことなく供給する拡散促進エピタキシー（ＭＥＥ）、または、例えば、ＩＩＩ族およびＶ族元素を交互に間合いを置いて供給し得る原子層ＭＢＥ（ＡＬＭＢＥ）を使用することにより、ＭＢＥ法でより高度に制御し得る。
好ましい方法は、固体ソースＭＢＥであり、この方法では、ガリウムおよびアンチモンなどの超純元素がゆっくりと蒸発（例えば、ガリウム）または昇華（例えば、アンチモン）を始めるまで個々の噴散セル内で加熱される。そして、ガス状の元素は、基板上で凝結し、そこで互いに反応し得る。ガリウムおよびアンチモンの例においては、単結晶アンチモン化ガリウムが形成される。用語「線（ビーム）」の使用は、蒸発した原子（例えば、ガリウム）または分子（例えば、Ｓｂ4またはＳｂ2）が、基板に到達するまで互いに、または、真空室ガスと作用しないことを意味する。
ＭＢＥを用いて、ドーピングイオンも容易に導入することができる。図２は、ＭＢＥプロセスの利用可能な装置である。
分子線エピタキシー（ＭＢＥ）は、バックグラウンド圧力が通常約１０-10〜１０-9Ｔｏｒｒの超高真空で行われる。膜は、通常ゆっくりと成長させ、その速度は、例えば、数μｍ／時間以下（例えば、約２μｍ／時間）である。これは、膜をエピタキシャル成長させ、構造性を最大にする。
成長温度は、従来のＩＩ−ＶＩまたはＩＩＩ−Ｖ族半導体膜の３００〜７００℃の範囲であり得る。基層成長にはかなり低い温度が必要となり、通常、約１３０℃である。しかしながら、使用する温度は、膜材料の性質、表面配向、ならびに使用されるＩＩＩおよびＶ族元素のフラックスにより特定される。ＧａＡｓ（００１）表面上でＧａＡｓを成長させるのに好ましい温度は、５８０〜６３０℃、例えば、５９０℃である。ＧａＡｓ（１１１）表面、例えば、ＧａＡｓ（１１１）Ｂ表面上などでＧａＡｓを成長させるには、高温が好ましく、例えば、５３０℃以上（例えば、６１０℃以上など）である。ＩｎＡｓおよびＧａＳｂに関しては、その温度範囲は低く、例えば、４３０〜５４０℃であり、例えば、ＩｎＡｓ（００１）表面上でＩｎＡｓを成長させる場合は４５０℃、ＧａＳｂ（１１１）表面上でＧａＳｂを成長させる場合は４６５℃である。ＧａＳｂ（００１）表面上でのＧａＳｂの成長は、４９０℃で起こる場合もある。当業者には、適切な温度が分かるであろう。
Ｇａ／Ｉｎ噴散セルのシャッターと対イオン噴散セル（例えば、ヒ素またはアンチモン）のシャッターおよび／またはバルブとを同時に（連続的（アナログまたはデジタル）ＭＢＥ成長）または交互に（ＭＥＥ、ＡＬＭＢＥ）開けることにより、膜成長を開始することができる。
噴散セルの温度を利用して、成長速度を制御することができる。都合のよい成長速度は、０．０５〜２μｍ／時間、例えば１μｍ／時間である。
分子線のビーム等価圧力（フラックス）も、成長させる膜の性質によって調整することができる。ビーム等価圧力の適切なレベルは、１×１０-8〜１×１０-5Ｔｏｒｒである。
反応物間（例えば、ＩＩＩ族原子とＶ族分子）の線フラックス比を変えることができ、好ましいフラックス比は、他の成長パラメータおよび成長させる膜の性質によって決まる。
ＭＢＥの大きな利点は、例えば、反射高速電子線回折（ＲＨＥＥＤ）を使用し、成長する膜をその場で分析できる点である。ＲＨＥＥＤは、結晶物質の表面の特性を調べるのに通常使用される方法である。このテクノロジーは、ＭＯＶＰＥなどの他の方法で膜が形成される場合にはそれほど容易に適用することはできない。
上記のように、本発明の膜は、立方晶（閃亜鉛鉱）または六方晶（ウルツ鉱）構造として成長するのが好ましい。膜を形成する物質の性質を、成長過程の間に変化させることも本発明の範囲内に含まれる。従って、分子線の性質を変化させることにより、異なる構造の部分が膜に導入されるであろう。初期ＧａＡｓ膜は、例えば、Ｇａ供給からＩｎ供給へと変えることにより、ＩｎＡｓ膜部で伸長し得る。またそのＧａＡｓ／ＩｎＡｓ膜は、Ｇａ供給に戻すなどにより、ＧａＡｓ膜部で伸長し得る。成長過程において膜にナノ構造（例えば、ＧａＡｓマトリックスにおけるＩｎＡｓまたはＧａＳｂ量子ドット）を含めることも、本発明の範囲内である。当該ナノ構造の成長は、当業者には公知であろう。また、異なる電気的特性を持つ異なる構造を開発することにより、本願発明者らは、製造業者があらゆる種類の最終応用に向けて調整できる魅力的で操作可能な電子特性を持つ膜を提供する。
基層がある場合、この基層は、好ましくは、上記方法の一つ（例えば、ＡＬＭＢＥ）を用いて成膜する。その後の半導体形成は、上記の説明の通りである。
一実施形態において、最初の元素の基層膜（多くの場合、Ｓｂ層）を成膜した後、通常異なる物質である、２番目の元素の層（Ｇａ層など）を成膜し得る。所望の半導体の成長開始前に、ＳｂおよびＧａなど、原子層を交互に堆積させることは有益であり得るが、好ましくは、Ｇａの原子層を１層のみ堆積させ、これが、ＧａＳｂ層の開始を示し、その上に、例えば、ＩｎＡｓまたは三元もしくは四元化合物を成長させることもできる。
最初、半導体の成分のフラックスを別々に塗布することも有益であり得る。よって、ＩＩＩ族元素のフラックスを塗布した後、Ｖ族元素、またはその逆の順序で塗布した後に、ジョイントした同時フラックスを使用して膜を成長させ得る。
感熱性の基層（例えば、Ｓｂ基層など）を使用する場合、ひとたびＩＩＩ−Ｖ族膜の成長が確立すれば、温度は従来のエピタキシャル成膜温度まで上昇させることができる。成長させる半導体膜は、基層と同一である必要はなく、また、基層の元素を含む必要はない。
基層または主膜は、ドープすることができる。ひとたび半導体膜の成長が始まれば、ドーピングを開始できる。成長が始まった場合、数原子層の膜形成後にドーピングを開始すべきである。理想的には、これにより、オーミック接触が膜内に導入されるであろう。好ましいドーパントは、ＳｉまたはＴｅである。あるいは、このドーパントは、ＢｅまたはＭｇであり得る。Ｍｇは、ｐ型窒化物用の好ましいドーパントとして使用される。Ｂｅは、ｐ型ヒ化物およびアンチモン化物用の好ましいドーパントとして使用される。Ｓｉは、ｎ型ヒ化物および窒化物用の好ましいドーパントとして使用され、Ｔｅは、ｎ型アンチモン化物用の好ましいドーパントとして使用される。
当然のことながら、例えば、特定成分用にイオン注入を用いて、膜の一部／複数部のみをドーピングすることが可能である。従って、成長後の処理によりドーピングしても良い。
一実施形態において、膜は、マスクを設けた基板上に成長させることができる。このマスクは、基板を保護する一方で、膜を成長させる穴のパターンを示す。例えば、二酸化ケイ素またはアルミナのマスクを、膜が成長するマスクの孔のパターンで、グラファイト基板上に適用できる。ひとたび成膜が生じれば、マスクは、そのまま放置、部分的に除去または完全に除去（例えば、エッチングにより）し、マスクの孔の位置に対応した基板上に一連の薄膜を残し得る。
［用途］
本発明の膜は、幅広い実用性を有する。本発明の膜は半導体であるため、半導体技術が有用であるあらゆる分野において用途提供が期待できる。それらは、主として、エレクトロニクスおよびオプトエレクトロニクス用途（例えば、太陽電池、光検出器、発行ダイオード（ＬＥＤｓ）、導波管およびレーザー）において有用である。
それらを配備する理想的な装置は、薄膜太陽電池であろう。そのような太陽電池は、同時に効率的、安価かつ軽量となる可能性がある。薄膜太陽電池は急速に発展している分野であり、これらの有益な材料のさらなる用途がここ数年で見出されるであろう。
本発明を、下記の非限定的実施例および図と関連づけてさらに説明する。
［図面の簡単な説明］
図１Ａ〜１Ｄは、半導体原子が、グラフェン上の１）Ｈ−およびＢ−サイト（図１Ａ、１Ｂおよび１Ｄ）、並びに２）Ｈ−またはＢ−サイト（図１Ｃ）上方に配置されている場合の原子配列を示す。図１Ｅでは、ＩＩＩ−Ｖ族半導体（並びにＳｉおよびＺｎＯ）のバンドギャップエネルギーを、それらの格子定数に対しプロットしている。有色の垂直実線（破線）は、グラフェンに対し４つの異なる原子配列（図１Ａ〜１Ｄ）を有する立方晶（六方晶）に関するグラフェンとの完全な格子整合を実現するであろう理想結晶の格子定数を表している。いくつかの二元半導体の場合、一つの示されている原子配位では、グラフェンとの格子不整合が非常に小さい（例えば、ＩｎＡｓ、ＧａＳｂおよびＺｎＯ）。ＧａＡｓなどの他の二元半導体に関しては、格子不整合がかなり大きく、（図１ｂまたは図１ｃのように）２つの異なる原子配位の中間となる。多くの三元、四元および五元半導体が、グラフェンに対し完全に格子整合できることが図から理解できる。
図２は、ＭＢＥ実験装置を示す。
図３は、支持体、グラフェン層、基層および半導体表層の理論的側面図である。
図４は、キッシュグラファイト表面上に直接成長させたＧａＳｂの薄膜を示す。
図５は、ＳｂＧｐ１３に関して、三角形状のＧａＳｂプレートレットが、グラファイト基板とのエピタキシャル関係を裏付けていることを示す。
実験手順：
薄膜は、通常のＡｌフィラメントセル、Ｇａ二重フィラメントセル、Ｉｎ二重フィラメントセル（ＳＵＭＯ）、Ａｓバルブ付きクラッカーセルおよびＳｂバルブ付きクラッカーセル（二量体および四量体の割合を固定させる）を備えたバリアンゲンＩＩモジュラー（Ｖａｒｉａｎ Ｇｅｎ ＩＩ Ｍｏｄｕｌａｒ）分子線エピタキシー（ＭＢＥ）システムにおいて成長させる。本研究では、ヒ素の主要種はＡｓ2であり、アンチモンはＳｂ2である。
薄膜の成長は、キッシュグラファイトフレーク上、または、化学気相堆積（ＣＶＤ）法により直接Ｃｕ、ＮｉおよびＰｔなどの金属膜上、または高温昇華法を使用することによりＳｉＣ基板上のいずれかに成長させたグラフェン膜（１〜７単層厚、好ましくは、わずか１単層厚）上のいずれかで行われる。グラフェン膜サンプルは、外部供給者から購入する。ＣＶＤグラフェン膜は、米国の「グラフェンスーパーマーケット（Ｇｒａｐｈｅｎｅ Ｓｕｐｅｒｍａｒｋｅｔ）」から購入する。
ＣＶＤグラフェン膜サンプルは、イソプロパノール洗浄し、次に窒素でブロードライし、シリコンウエハーにインジウム結合する。グラフェン／ＳｉＣ基板は、窒素でブロードライし、シリコンウエハーにインジウム結合する。
そして、サンプルをＭＢＥシステムに入れ薄膜を成長させる。サンプルを、基板温度５５０℃（またはそれ以上）で１０分間アニールし、基板上の酸化物残渣をすべて除去する。ＩＩＩ−Ｖ族膜の成膜は、一般に、３工程（基層を使用する場合）または２工程成長法によって行われる。基層を使用する場合、第１工程は、後述するように、低基板温度でのグラファイト層上へのＶ族元素の（または、Ｖ族元素の合金の）成膜を含む。第２工程は、Ｖ族元素（またはＶ族合金）の成膜に採用したのと同様の低基板温度でのＩＩＩ−Ｖ族膜の成長を含む。第３工程は、当該ＩＩＩ−Ｖ族化合物の通常のエピタキシャル成長に一般的な高温でのＩＩＩ−Ｖ族膜の成膜を含む。第３工程におけるＶ族元素（または、Ｖ族合金）の脱離を防ぐため、上記第２工程が好ましい。
グラフェン基板を５５０℃でアニールした後、Ｓｂを成膜するため、基板温度を一般に２００℃〜３００℃の間に下げる。Ｓｂフラックスと基板温度によって、一般に５秒〜１分の間、表面にまずＳｂフラックスを供給する。そして、好ましくは、ＭＥＥまたはＡＬＭＢＥにより、Ｓｂを数ｎｍ、好ましくは、数十ｎｍ未満成長させる。その後、ＧａＳｂ薄膜成長に適した温度、すなわち、約４５０℃まで基板温度を上昇させる。Ｇａ噴散セルの温度は、公称平面成長速度が０．３μｍ／時となるようにあらかじめ設定する。Ｓｂ2フラックスは、１×１０-6Ｔｏｒｒに設定し、この温度でＧａＳｂ薄膜を成長させる。ＧａＳｂ薄膜は、デバイス構造がこの薄膜テンプレート構造上に成長するのに適した濃度までドープする。
グラフェン基板を５５０℃でアニールした後、Ａｓを堆積させるため、基板温度を１５℃〜８０℃の間に下げる。この温度は、所望の成膜速度により決まる。一般に５秒〜１分の間、表面にまずＡｓフラックスを供給する。そして、好ましくは、ＭＥＥまたはＡＬＭＢＥにより、ＩｎＡｓを数ｎｍ、好ましくは、数十ｎｍ未満成長させる。その後、ＩｎＡｓ薄膜成長に適した温度、すなわち、約４５０℃まで基板温度を上昇させる。Ｉｎ噴散セルの温度は、公称平面成長速度が０．７μｍ／時以下となるようにあらかじめ設定する。Ａｓ2フラックスは、６×１０-6Ｔｏｒｒに設定し、この温度でＩｎＡｓ薄膜を形成する。ＩｎＡｓ薄膜は、デバイス構造がこの薄膜テンプレート構造上に成長するのに適した濃度までドープする。
本明細書においてＩＩＩ−Ｖ／ＧＰ薄膜基板と呼ぶ実施例１および２で作製した基板は、様々なオプトエレクトロニクスまたは電子装置および太陽電池の製作用テンプレートとして使用できる。
下記実施例３〜４では、１）ＩＩＩ−Ｖ／ＧＰ薄膜基板上へのｐ−ｉ−ｎドープホモ接合ＧａＳｂ薄膜および２）ＩＩＩ−Ｖ／ＧＰ薄膜基板上へのｐ−ｎドープヘテロ構造ＧａＳｂ／ＩｎＧａＡｓＳｂ薄膜の成膜について説明する。これら薄膜構造は、発行ダイオードおよび光検出器などの用途への使用を目的とする。
光検出器として使用するため、ｐ−ｉ−ｎドープホモ接合ＧａＳｂ薄膜を、実施例１のＩＩＩ−Ｖ／ＧＰ薄膜基板上に更に成長させる。ｐドープ、ｎドープおよび固有のＩＩＩ−Ｖ族エピ層それぞれの厚さは、一般的に０．５〜３μｍの間とする。ｐ型ドーピングには、Ｂｅを使用する。ｎ−ドーパントとしてはＴｅを使用する。Ｂｅセル温度は、公称ｐ型ドーピング濃度が３×１０18ｃｍ-3となる９９０℃に設定する。Ｔｅセル温度は、公称ｎ型ドーピング濃度が１×１０18ｃｍ-3となる４４０℃に設定する。全ての層に関して、成膜温度は４５０℃に設定する。Ｇａ噴散セルの温度は、公称平面成長速度が０．７μｍ／時となるようにあらかじめ設定し、Ｓｂ2フラックスは、１×１０-6Ｔｏｒｒに設定し、ＧａＳｂ薄膜を成長させる。
ｐ型＿ＧａＳｂ／固有の＿ＧａＩｎＡｓＳｂ／ｎ型＿ＧａＳｂ薄膜をＩＩＩ−Ｖ／ＧＰ薄膜基板上に更に成長させる。固有のＧａＩｎＡｓＳｂの組成は、ＧａＳｂに格子整合するように調整する。これら３つのエピ層それぞれの厚さは、一般的に、０．５〜３μｍの間とする。ｐ型ドーピングには、Ｂｅを使用する。ＧａＩｎＡｓＳｂエピ層用のｎ−ドーパントとしてはＴｅを使用する。Ｂｅセル温度は、公称ｐ型ドーピング濃度が３×１０18ｃｍ-3となる９９０℃に設定する。Ｔｅセル温度は、公称ｎ型ドーピング濃度が１×１０18ｃｍ-3となる４４０℃に設定する。
光検出器として使用するため、ｎ型ＧａＳｂ／ｎ＋ＧａＩｎＡｓＳｂ／ｐ−ＧａＩｎＡｓＳｂ／ｐ＋ＧａＩｎＡｓＳｂ薄膜を、ＩＩＩ−Ｖ／ＧＰ薄膜基板上に更に成長させる。ＧａＩｎＡｓＳｂの組成は、ＧａＳｂに格子整合するように調整する。これらのエピ層それぞれの厚さは、一般的に、０．５〜３μｍの間とする。
ｐ型ドーピングには、Ｂｅを使用する。ＧａＩｎＡｓＳｂエピ層用のｎ−ドーパントとしてはＴｅを使用する。Ｂｅセル温度は、公称ｐ＋型ドーピング濃度が１×１０18ｃｍ-3となる９９０℃に設定し、また、Ｂｅセル温度は、公称ｐ型ドーピング濃度が９×１０16ｃｍ-3となる９４０℃に設定する Ｔｅセル温度は、公称ｎ型ドーピング濃度が１×１０18ｃｍ-3となる４４０℃に設定する。
一連の薄膜をキッシュグラファイト上に直接成長させた。成長条件は、表１にまとめる。サンプルを５５０℃でアニールした後、基板温度は、薄膜を成長させる、コラム２に示す温度まで下げる。図４のＳＥＭ像は、キッシュグラファイト上にＧａＳｂ結晶物質を成長させたことを示している。
核形成：サンプルＳｂＧｐ１３、ＳｂＧｐ２２およびＳｂＧｐ１７は、ＧａＳｂがキッシュグラファイト上で核を形成し、グラファイトの表面とのエピタキシャル関係により三角様形状ＧａＳｂプレートレットを形成することを示す。核形成は、３００℃での通常のＭＢＥならびに２００℃および３００℃でのＭＥＥ（ＭＢＥにおける拡散促進エピタキシー法）で実現できる。キッシュグラファイト上に成膜された物質は、それぞれの場合において、ＧａＳｂの単層（ＭＬ）３層に相当する。
薄膜：サンプルＳｂＧｐ２４／２６／２７／３１は、公称厚さが１００ｎｍであるＧａＳｂの略連続膜を、２工程成長法（３００℃でのＭＥＥ核形成工程＋３００〜５２０℃でのＭＢＥ成長）を用いて、キッシュグラファイト上に成長させられることを示す。
サンプルＳｂＧｐ２６／２７／３１は、当該２工程法（低温でのＭＥＥ工程＋高温でのＭＢＥ工程）により成長させる（すなわち、これらのサンプルには、Ｓｂ基層は使用しなかった。）。

Claims (18)

  1. ２０ｎｍ以下の厚みのグラファイト基板上にエピタキシャル成長させた連続膜を含む組成物であって、
    前記膜が、ＩｎＡｓ、ＧａＡｓ、ＡｌＡｓ、ＩｎＰ、ＧａＰ、ＡｌＰ、ＩｎＳｂ、ＧａＳｂおよびＡｌＳｂから選択されるＩＩＩ−Ｖ族元素からなる化合物の少なくとも１つ、または
    式ＸＹＺの三元化合物［式中、ＸはＩＩＩ族元素、ＹはＸと異なる、ＩＩＩ族またはＶ族元素、並びにＺはＶ族元素である］、または
    Ａｌ、ＧａおよびＩｎから選択されるＩＩＩ族元素と１以上のＶ族元素とからなる四元化合物
    を含む
    組成物。
  2. グラファイト基板上に連続膜を含む組成物であって、前記組成物が、順に、
    （ａ）２０ｎｍ以下の厚みのグラファイト基板、
    （ｂ）ＧａＳｂ、ＩｎＡｓ、ＡｓＳｂ、ＧａＮ、ＳｂＢｉ、ＡｌＡｓ、ＡｌＳｂ、Ｓｂ、ＡｌＡｓＳｂ、ＡｌＩｎＳｂ、ＩｎＧａＳｂまたはＡｌＩｎＡｓを含む基層膜、および
    （ｃ）ＩｎＡｓ、ＧａＡｓ、ＡｌＡｓ、ＩｎＰ、ＧａＰ、ＡｌＰ、ＩｎＳｂ、ＧａＳｂおよびＡｌＳｂから選択されるＩＩＩ−Ｖ族化合物、もしくは
    式ＸＹＺの三元化合物［式中、ＸはＩＩＩ族元素、ＹはＸとは異なる、ＩＩＩ族またはＶ族元素、並びにＺはＶ族元素である］、
    もしくはＡｌ、ＧａおよびＩｎから選択されるＩＩＩ族元素と１以上のＶ族元素とからなる四元化合物、または
    異なる層中に複数のそのような化合物を含む膜
    を含み、
    前記膜（ｃ）は、前記基層膜（ｂ）と異なる、
    組成物。
  3. 前記基板上に存在するマスクの孔の中で膜成長が生じる、請求項１または２に記載の組成物。
  4. ＩＩＩ−Ｖ族化合物の膜または前記膜の一部をドープする、請求項１〜３のいずれか一項に記載の組成物。
  5. 前記グラファイト基板が支持体上に担持されている、請求項１〜４のいずれか一項に記載の組成物。
  6. 前記グラファイト基板に粒界のない、請求項１〜５のいずれか一項に記載の組成物。
  7. 前記膜がＡｌＮを含まない、請求項１〜６のいずれか一項に記載の組成物。
  8. 前記基層が、ＧａＳｂ、ＩｎＡｓ、ＡｓＳｂ、ＳｂＢｉ、またはＳｂである、請求項２に記載の組成物。
  9. 前記基層および／または前記膜を、分子線エピタキシー（ＭＢＥ）、拡散促進エピタキシー（ＭＥＥ）、有機金属ＣＶＤおよび／または原子層分子線エピタキシー（ＡＬＭＢＥ）を用いて成長させる、請求項１〜８のいずれか一項に記載の組成物。
  10. 前記膜が、三元、または四元のＩＩＩ−Ｖ族膜である、請求項１〜９のいずれか一項に記載の組成物。
  11. 前記基層と膜の厚さが、少なくとも２５０ｎｍである、請求項２に記載の組成物。
  12. 前記膜が、異なる層中に複数のＩＩＩ−Ｖ族化合物を含む、請求項１に記載の組成物。
  13. 少なくとも１つのＩＩＩ−Ｖ族化合物を含む前記膜の格子不整合が、グラフェンの格子不整合に対し、２．５％以下である、請求項１〜１２のいずれか一項に記載の組成物。
  14. 請求項１に記載の２０ｎｍ以下の厚みのグラファイト基板上にエピタキシャル成長させる膜の製造方法であって、
    （Ｉ）ＩＩＩ−Ｖ族元素を、前記グラファイト基板の表面に、準備する工程と、
    （ＩＩ）前記グラファイト基板の表面から前記膜をエピタキシャル成長させる工程とを含む、製造方法。
  15. グラファイト基板上に膜を成長させる方法であって、前記グラファイト基板は、２０ｎｍ以下の厚みを有し、
    （Ｉ）前記基板上に基層膜を準備する工程であって、前記基層膜が、グラフェンの格子不整合に対し、２．５％以下の格子不整合を有する元素または化合物を含み、かつ、ＧａＳｂ、ＩｎＡｓ、ＡｓＳｂ、ＧａＮ、ＳｂＢｉ、ＡｌＡｓ、ＡｌＳｂ、Ｓｂ、ＡｌＡｓＳｂ、ＡｌＩｎＳｂ、ＩｎＧａＳｂ、またはＡｌＩｎＡｓを含む、工程と、
    （ＩＩ）前記基層膜をＩＩＩ−Ｖ族元素と、接触させ、ＩｎＡｓ、ＧａＡｓ、ＡｌＡｓ、ＩｎＰ、ＧａＰ、ＡｌＰ、ＩｎＳｂ、ＧａＳｂおよびＡｌＳｂから選択されるＩＩＩ−Ｖ族元素からなる化合物の少なくとも１つ、もしくは
    式ＸＹＺの三元化合物［式中、ＸはＩＩＩ族元素、ＹはＸとは異なる、ＩＩＩ族またはＶ族元素、並びにＺはＶ族元素である］、もしくは
    Ａｌ、ＧａおよびＩｎから選択されるＩＩＩ族元素と１以上のＶ族元素とからなる四元化合物、
    または異なる層中の複数のそのような化合物の膜を成長させる工程とを含み、
    前記膜（ｃ）は、前記基層膜（ｂ）と異なる、
    方法。
  16. 前記基層および／または前記膜を、分子線エピタキシー（ＭＢＥ）、拡散促進エピタキシー（ＭＥＥ）、有機金属ＣＶＤ（ＭＯＣＶＤ）、および／または原子層分子線エピタキシー（ＡＬＭＢＥ）を用いて成長させる、請求項１４または１５に記載の方法。
  17. 前記膜は、ＭＢＥおよび／またはＭＯＣＶＤを用いて成長させる請求項１４〜１６のいずれか一つに記載の方法。
  18. 前記基層膜の成膜またはグラファイト基板上にエピタキシャル成長させる前記膜の形成が、拡散促進エピタキシー（ＭＥＥ）、続いて原子層分子線エピタキシー（ＡＬＭＢＥ）により、行われる、請求項１４または１５に記載の方法。
JP2016520533A 2013-06-21 2014-06-23 グラファイト基板上のｉｉｉ−ｖ族またはｉｉ−ｖｉ族化合物半導体膜 Active JP6463743B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB1311101.8A GB201311101D0 (en) 2013-06-21 2013-06-21 Semiconducting Films
GB1311101.8 2013-06-21
PCT/EP2014/063195 WO2014202796A1 (en) 2013-06-21 2014-06-23 Iii-v or ii-vi compound semiconductor films on graphitic substrates

Publications (2)

Publication Number Publication Date
JP2016527167A JP2016527167A (ja) 2016-09-08
JP6463743B2 true JP6463743B2 (ja) 2019-02-06

Family

ID=48950282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016520533A Active JP6463743B2 (ja) 2013-06-21 2014-06-23 グラファイト基板上のｉｉｉ−ｖ族またはｉｉ−ｖｉ族化合物半導体膜

Country Status (13)

Country Link
US (2) US10472734B2 (ja)
EP (1) EP3011587B1 (ja)
JP (1) JP6463743B2 (ja)
KR (1) KR102356432B1 (ja)
CN (2) CN111509039A (ja)
AU (1) AU2014283130B2 (ja)
BR (1) BR112015031712A2 (ja)
CA (1) CA2916152C (ja)
EA (1) EA031009B1 (ja)
GB (1) GB201311101D0 (ja)
HK (1) HK1223735A1 (ja)
SG (1) SG11201510517VA (ja)
WO (1) WO2014202796A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201021112D0 (en) 2010-12-13 2011-01-26 Ntnu Technology Transfer As Nanowires
GB201311101D0 (en) * 2013-06-21 2013-08-07 Norwegian Univ Sci & Tech Ntnu Semiconducting Films
ES2821019T3 (es) 2015-07-13 2021-04-23 Crayonano As Nanocables o nanopirámides cultivados sobre un sustrato grafítico
US11594657B2 (en) 2015-07-13 2023-02-28 Crayonano As Nanowires/nanopyramids shaped light emitting diodes and photodetectors
KR102698244B1 (ko) 2015-07-31 2024-08-22 크래요나노 에이에스 그라파이트 기판 상에 나노와이어 또는 나노피라미드를 성장시키는 방법
US10249780B1 (en) * 2016-02-03 2019-04-02 Stc.Unm High quality AlSb for radiation detection
GB201701829D0 (en) 2017-02-03 2017-03-22 Norwegian Univ Of Science And Tech (Ntnu) Device
GB201705755D0 (en) 2017-04-10 2017-05-24 Norwegian Univ Of Science And Tech (Ntnu) Nanostructure
CN109003888A (zh) * 2018-07-20 2018-12-14 华南理工大学 硅/石墨烯复合衬底上外延生长GaN纳米柱及制备方法
CN108735866A (zh) * 2018-07-20 2018-11-02 华南理工大学 生长在Si/石墨烯复合衬底上InN纳米柱外延片及其制备方法
JP2021057366A (ja) * 2019-09-26 2021-04-08 旭化成エレクトロニクス株式会社 赤外線センサ
GB2610346A (en) * 2020-09-29 2023-03-01 Boe Technology Group Co Ltd Display panel, display apparatus, method of fabricating display panel, and counter substrate
CN114836827A (zh) * 2022-04-29 2022-08-02 中国科学院半导体研究所 量子点的制备方法

Family Cites Families (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213801A (en) 1979-03-26 1980-07-22 Bell Telephone Laboratories, Incorporated Ohmic contact of N-GaAs to electrical conductive substrates by controlled growth of N-GaAs polycrystalline layers
KR20040000418A (ko) 2001-03-30 2004-01-03 더 리전트 오브 더 유니버시티 오브 캘리포니아 나노구조체 및 나노와이어의 제조 방법 및 그로부터제조되는 디바이스
JP3823784B2 (ja) 2001-09-06 2006-09-20 富士ゼロックス株式会社 ナノワイヤーおよびその製造方法、並びにそれを用いたナノネットワーク、ナノネットワークの製造方法、炭素構造体、電子デバイス
JP3679097B2 (ja) 2002-05-31 2005-08-03 株式会社光波 発光素子
US7594982B1 (en) 2002-06-22 2009-09-29 Nanosolar, Inc. Nanostructured transparent conducting electrode
US7335908B2 (en) 2002-07-08 2008-02-26 Qunano Ab Nanostructures and methods for manufacturing the same
US7608147B2 (en) 2003-04-04 2009-10-27 Qunano Ab Precisely positioned nanowhiskers and nanowhisker arrays and method for preparing them
US7354850B2 (en) 2004-02-06 2008-04-08 Qunano Ab Directionally controlled growth of nanowhiskers
US7528002B2 (en) 2004-06-25 2009-05-05 Qunano Ab Formation of nanowhiskers on a substrate of dissimilar material
GB2418532A (en) 2004-09-28 2006-03-29 Arima Optoelectronic Textured light emitting diode structure with enhanced fill factor
EP2432058B8 (en) 2004-12-09 2013-09-11 Nanosys, Inc. Nanowire-based membrane electrode assemblies for fuel cells
US7939218B2 (en) 2004-12-09 2011-05-10 Nanosys, Inc. Nanowire structures comprising carbon
EP1727216B1 (en) 2005-05-24 2019-04-24 LG Electronics, Inc. Rod type light emitting diode and method for fabricating the same
EP1952467B9 (en) 2005-11-21 2012-03-14 Nanosys, Inc. Nanowire structures comprising carbon
US7570355B2 (en) 2006-01-27 2009-08-04 Hewlett-Packard Development Company, L.P. Nanowire heterostructures and methods of forming the same
US7643136B2 (en) 2006-02-02 2010-01-05 Optilia Instrument Ab Device for inspection of narrow spaces and objects in narrow spaces
CA2643439C (en) 2006-03-10 2015-09-08 Stc.Unm Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices
FR2904146B1 (fr) 2006-07-20 2008-10-17 Commissariat Energie Atomique Procede de fabrication d'une nanostructure a base de nanofils interconnectes,nanostructure et utilisation comme convertisseur thermoelectrique
JP4106397B2 (ja) 2006-09-14 2008-06-25 株式会社島津製作所 光または放射線検出器の製造方法
US7442575B2 (en) 2006-09-29 2008-10-28 Texas Christian University Method of manufacturing semiconductor nanowires
US8426224B2 (en) 2006-12-18 2013-04-23 The Regents Of The University Of California Nanowire array-based light emitting diodes and lasers
US20080191317A1 (en) 2007-02-13 2008-08-14 International Business Machines Corporation Self-aligned epitaxial growth of semiconductor nanowires
CN101687631A (zh) 2007-03-28 2010-03-31 昆南诺股份有限公司 纳米线电路结构
KR100904588B1 (ko) 2007-07-05 2009-06-25 삼성전자주식회사 코어/쉘 형태의 나노와이어를 제조하는 방법, 그에 의해제조된 나노와이어 및 이를 포함하는 나노와이어 소자
US7714317B2 (en) 2007-08-30 2010-05-11 Brookhaven Science Associates, Llc Assembly of ordered carbon shells on semiconducting nanomaterials
WO2009054804A1 (en) 2007-10-26 2009-04-30 Qunano Ab Nanowire growth on dissimilar material
US8273983B2 (en) 2007-12-21 2012-09-25 Hewlett-Packard Development Company, L.P. Photonic device and method of making same using nanowires
US8435676B2 (en) 2008-01-09 2013-05-07 Nanotek Instruments, Inc. Mixed nano-filament electrode materials for lithium ion batteries
US7871653B2 (en) 2008-01-30 2011-01-18 Ocean Duke Corporation Double-stack shrimp tray
US8129763B2 (en) 2008-02-07 2012-03-06 International Business Machines Corporation Metal-oxide-semiconductor device including a multiple-layer energy filter
JP5386747B2 (ja) * 2008-02-21 2014-01-15 公益財団法人神奈川科学技術アカデミー 半導体基板、半導体素子、発光素子及び電子素子
KR101445877B1 (ko) 2008-03-24 2014-09-29 삼성전자주식회사 산화아연 나노와이어의 제조방법
TW200952184A (en) 2008-06-03 2009-12-16 Univ Nat Taiwan Structure of mixed type heterojunction thin film solar cells and its manufacturing method
JP5836122B2 (ja) 2008-07-07 2015-12-24 グロ アーベーＧｌｏ Ａｂ ナノ構造のｌｅｄ
US8735797B2 (en) 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
WO2010056064A2 (ko) 2008-11-13 2010-05-20 주식회사 엘지화학 리튬 이차전지용 비수 전해액 및 이를 구비한 리튬 이차전지
KR101071906B1 (ko) 2008-11-14 2011-10-11 한국과학기술원 단결정 게르마늄코발트 나노와이어, 게르마늄코발트 나노와이어 구조체, 및 이들의 제조방법
CN101504961B (zh) 2008-12-16 2010-08-11 华中科技大学 面发射多色发光二极管及其制造方法
US8389387B2 (en) 2009-01-06 2013-03-05 Brookhaven Science Associates, Llc Segmented nanowires displaying locally controllable properties
KR101650310B1 (ko) 2009-01-16 2016-08-24 삼성전자주식회사 도광부재 및 이를 구비하는 제전유닛, 화상형성장치, 화상독취장치
WO2010087853A1 (en) 2009-01-30 2010-08-05 Hewlett-Packard Development Company Photovoltaic structure and solar cell and method of fabrication employing hidden electrode
FR2941688B1 (fr) 2009-01-30 2011-04-01 Commissariat Energie Atomique Procede de formation de nano-fils
KR100995394B1 (ko) 2009-02-18 2010-11-19 한국과학기술원 박막 태양전지의 박막 형성장치
WO2010096035A1 (en) 2009-02-23 2010-08-26 Nanosys, Inc. Nanostructured catalyst supports
JP2012528020A (ja) 2009-05-26 2012-11-12 ナノシス・インク． ナノワイヤおよび他のデバイスの電場沈着のための方法およびシステム
US9162896B2 (en) 2009-05-31 2015-10-20 College Of William And Mary Method for making polymer composites containing graphene sheets
JP5299105B2 (ja) 2009-06-16 2013-09-25 ソニー株式会社 二酸化バナジウムナノワイヤとその製造方法、及び二酸化バナジウムナノワイヤを用いたナノワイヤデバイス
CN101931507B (zh) 2009-06-18 2012-09-05 华为技术有限公司 码本生成方法、数据传输方法及装置
US8409366B2 (en) * 2009-06-23 2013-04-02 Oki Data Corporation Separation method of nitride semiconductor layer, semiconductor device, manufacturing method thereof, semiconductor wafer, and manufacturing method thereof
US8337003B2 (en) * 2009-07-16 2012-12-25 Eastman Kodak Company Catcher including drag reducing drop contact surface
WO2011016616A2 (ko) 2009-08-03 2011-02-10 인제대학교 산학협력단 신규한 구조의 탄소계 나노복합체 및 이의 제조방법
US8507797B2 (en) 2009-08-07 2013-08-13 Guardian Industries Corp. Large area deposition and doping of graphene, and products including the same
CN102576653B (zh) * 2009-08-20 2015-04-29 财团法人生产技术研究奖励会 半导体基板、半导体层的制造方法、半导体基板的制造方法、半导体元件、发光元件、显示面板、电子元件、太阳能电池元件及电子设备
JP2011057474A (ja) * 2009-09-07 2011-03-24 Univ Of Tokyo 半導体基板、半導体基板の製造方法、半導体成長用基板、半導体成長用基板の製造方法、半導体素子、発光素子、表示パネル、電子素子、太陽電池素子及び電子機器
WO2011048808A1 (ja) * 2009-10-20 2011-04-28 パナソニック株式会社 発光ダイオード素子およびその製造方法
WO2011048809A1 (ja) 2009-10-21 2011-04-28 パナソニック株式会社 太陽電池およびその製造方法
KR20110057989A (ko) 2009-11-25 2011-06-01 삼성전자주식회사 그래핀과 나노구조체의 복합 구조체 및 그 제조방법
CN101710567A (zh) 2009-11-27 2010-05-19 晶能光电（江西）有限公司 具有复合碳基衬底的氮化镓基半导体器件及其制造方法
US9306099B2 (en) * 2009-12-01 2016-04-05 Samsung Electronics Co., Ltd. Material including graphene and an inorganic material and method of manufacturing the material
KR101736972B1 (ko) * 2009-12-01 2017-05-19 삼성전자주식회사 그라펜 및 무기물의 적층 구조체 및 이를 구비한 전기소자
CN102301042B (zh) 2009-12-04 2014-10-01 松下电器产业株式会社 基板及其制造方法
KR101234180B1 (ko) 2009-12-30 2013-02-18 그래핀스퀘어 주식회사 그래핀 필름의 롤투롤 도핑 방법 및 도핑된 그래핀 필름
US8212236B2 (en) 2010-01-19 2012-07-03 Eastman Kodak Company II-VI core-shell semiconductor nanowires
WO2011090863A1 (en) 2010-01-19 2011-07-28 Eastman Kodak Company Ii-vi core-shell semiconductor nanowires
US8377729B2 (en) 2010-01-19 2013-02-19 Eastman Kodak Company Forming II-VI core-shell semiconductor nanowires
US20110240099A1 (en) 2010-03-30 2011-10-06 Ellinger Carolyn R Photovoltaic nanowire device
TWI440074B (zh) * 2010-04-02 2014-06-01 Univ Nat Chiao Tung 一種在三族氮化物磊晶過程中降低缺陷產生的方法
WO2011125277A1 (ja) 2010-04-07 2011-10-13 株式会社島津製作所 放射線検出器およびそれを製造する方法
MX2012013521A (es) 2010-05-24 2013-04-08 Siluria Technologies Inc Catalizadores de nanoalambre, su preparacion y uso de los mismos.
KR101781552B1 (ko) 2010-06-21 2017-09-27 삼성전자주식회사 보론 및 질소로 치환된 그라핀 및 제조방법과, 이를 구비한 트랜지스터
US9947829B2 (en) 2010-06-24 2018-04-17 Glo Ab Substrate with buffer layer for oriented nanowire growth
AU2011289620C1 (en) 2010-08-07 2014-08-21 Tpk Holding Co., Ltd. Device components with surface-embedded additives and related manufacturing methods
CN102376817A (zh) 2010-08-11 2012-03-14 王浩 一种半导体光电器件的制备方法
US9190590B2 (en) 2010-09-01 2015-11-17 Sharp Kabushiki Kaisha Light emitting element and production method for same, production method for light-emitting device, illumination device, backlight, display device, and diode
WO2012029381A1 (ja) 2010-09-01 2012-03-08 シャープ株式会社 発光素子およびその製造方法、発光装置の製造方法、照明装置、バックライト、表示装置、並びにダイオード
KR101636915B1 (ko) 2010-09-03 2016-07-07 삼성전자주식회사 그래핀 또는 탄소나노튜브를 이용한 반도체 화합물 구조체 및 그 제조방법과, 반도체 화합물 구조체를 포함하는 반도체 소자
KR101691906B1 (ko) 2010-09-14 2017-01-02 삼성전자주식회사 Ⅲ족 질화물 나노로드 발광 소자 제조방법
US8901536B2 (en) 2010-09-21 2014-12-02 The United States Of America, As Represented By The Secretary Of The Navy Transistor having graphene base
KR101802374B1 (ko) 2010-10-05 2017-11-29 삼성전자주식회사 도핑된 그래핀 함유 투명전극, 그의 제조방법, 및 이를 구비하는 표시소자와 태양전지
US8321961B2 (en) 2010-10-07 2012-11-27 International Business Machines Corporation Production scale fabrication method for high resolution AFM tips
KR101217209B1 (ko) 2010-10-07 2012-12-31 서울대학교산학협력단 발광소자 및 그 제조방법
KR101142545B1 (ko) 2010-10-25 2012-05-08 서울대학교산학협력단 태양전지 및 그 제조 방법
AU2010363814B2 (en) 2010-11-12 2016-05-19 Gentium S.R.L. Defibrotide for use in prophylaxis and/or treatment of Graft versus Host Disease (GVHD).
US20120141799A1 (en) * 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor
GB201021112D0 (en) * 2010-12-13 2011-01-26 Ntnu Technology Transfer As Nanowires
KR20120065792A (ko) 2010-12-13 2012-06-21 삼성전자주식회사 나노 센서 및 그의 제조 방법
KR101268033B1 (ko) * 2010-12-21 2013-05-28 한국세라믹기술원 실리콘카바이드 코팅방법
KR20120083084A (ko) 2011-01-17 2012-07-25 삼성엘이디 주식회사 나노 로드 발광 소자 및 그 제조 방법
KR101227600B1 (ko) 2011-02-11 2013-01-29 서울대학교산학협력단 그래핀-나노와이어 하이브리드 구조체에 기반한 광센서 및 이의 제조방법
US8591990B2 (en) 2011-03-25 2013-11-26 GM Global Technology Operations LLC Microfiber supported metal silicide nanowires
CN102201503A (zh) * 2011-03-30 2011-09-28 苏州纳维科技有限公司 一种iii族氮化物衬底的生长方法、衬底以及led
US9713650B2 (en) 2011-05-06 2017-07-25 The Research Foundation For The State University Of New York Magnetic graphene-like nanoparticles or graphitic nano- or microparticles and method of production and uses thereof
KR20140040169A (ko) 2011-05-27 2014-04-02 유니버시티 오브 노스 텍사스 그라핀 자기터널접합 스핀 필터 및 그 제조방법
JP2012250868A (ja) * 2011-06-01 2012-12-20 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物層の成長方法およびｉｉｉ族窒化物基板
WO2012167282A1 (en) 2011-06-02 2012-12-06 Brown University High-efficiency silicon-compatible photodetectors based on ge quantumdots and ge/si hetero-nanowires
KR101305705B1 (ko) 2011-07-12 2013-09-09 엘지이노텍 주식회사 터치 패널 및 전극 제조 방법
US20130020623A1 (en) 2011-07-18 2013-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for single gate non-volatile memory device
CN102254969B (zh) 2011-08-17 2012-11-14 中国科学院苏州纳米技术与纳米仿生研究所 基于纳米柱阵列的光电器件及其制作方法
KR101217216B1 (ko) * 2011-08-31 2012-12-31 서울대학교산학협력단 전자 소자 및 그 제조 방법
WO2013052541A2 (en) 2011-10-04 2013-04-11 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona Acting For And On Behalf Of Arizona State University Quantum dots, rods, wires, sheets, and ribbons, and uses thereof
US8440350B1 (en) 2011-11-10 2013-05-14 GM Global Technology Operations LLC Lithium-ion battery electrodes with shape-memory-alloy current collecting substrates
CN104039451B (zh) 2011-11-29 2018-11-30 希路瑞亚技术公司 纳米线催化剂及其应用和制备方法
GB201200355D0 (en) * 2012-01-10 2012-02-22 Norwegian Univ Sci & Tech Ntnu Nanowires
US9299560B2 (en) * 2012-01-13 2016-03-29 Applied Materials, Inc. Methods for depositing group III-V layers on substrates
CN104205294B (zh) 2012-02-14 2017-05-10 六边钻公司 基于氮化镓纳米线的电子器件
TW201344749A (zh) 2012-04-23 2013-11-01 Nanocrystal Asia Inc 以塡膠燒結方式製造選擇性成長遮罩之方法
US20130311363A1 (en) 2012-05-15 2013-11-21 Jonathan E. Ramaci Dynamically re-programmable transaction card
GB201211038D0 (en) 2012-06-21 2012-08-01 Norwegian Univ Sci & Tech Ntnu Solar cells
FR2997558B1 (fr) 2012-10-26 2015-12-18 Aledia Dispositif opto-electrique et son procede de fabrication
EP2922891A1 (en) 2012-11-26 2015-09-30 Massachusetts Institute of Technology Nanowire-modified graphene and methods of making and using same
JP5876408B2 (ja) 2012-12-14 2016-03-02 日本電信電話株式会社 ナノワイヤの作製方法
CN103050498B (zh) 2012-12-28 2015-08-26 中山大学 一种微纳米线阵列结构紫外雪崩光电探测器及其制备方法
US10957816B2 (en) * 2013-02-05 2021-03-23 International Business Machines Corporation Thin film wafer transfer and structure for electronic devices
GB201311101D0 (en) 2013-06-21 2013-08-07 Norwegian Univ Sci & Tech Ntnu Semiconducting Films
GB2517186A (en) 2013-08-14 2015-02-18 Norwegian University Of Science And Technology Radial P-N junction nanowire solar cells
KR101517551B1 (ko) 2013-11-14 2015-05-06 포항공과대학교 산학협력단 발광소자의 제조방법 및 그에 의해 제조된 발광소자
US9577176B1 (en) 2015-06-18 2017-02-21 Raytheon Bbn Technologies Corp. Josephson junction readout for graphene-based single photon detector

Also Published As

Publication number Publication date
CN105474360A (zh) 2016-04-06
CA2916152C (en) 2023-08-22
BR112015031712A2 (pt) 2018-04-10
US20200141027A1 (en) 2020-05-07
JP2016527167A (ja) 2016-09-08
GB201311101D0 (en) 2013-08-07
SG11201510517VA (en) 2016-01-28
CN111509039A (zh) 2020-08-07
EA201592260A1 (ru) 2016-06-30
US10472734B2 (en) 2019-11-12
KR20160040525A (ko) 2016-04-14
AU2014283130B2 (en) 2017-06-15
HK1223735A1 (zh) 2017-08-04
WO2014202796A1 (en) 2014-12-24
KR102356432B1 (ko) 2022-01-26
EP3011587A1 (en) 2016-04-27
EP3011587B1 (en) 2021-12-01
EA031009B1 (ru) 2018-10-31
US11261537B2 (en) 2022-03-01
AU2014283130A1 (en) 2016-01-21
US20160369423A1 (en) 2016-12-22
CA2916152A1 (en) 2014-12-24

Similar Documents

Publication Publication Date Title
JP6463743B2 (ja) グラファイト基板上のｉｉｉ−ｖ族またはｉｉ−ｖｉ族化合物半導体膜
US10861696B2 (en) Compositions comprising epitaxial nanowires on graphene substrates and methods of making thereof
JP6147277B2 (ja) グラフェンのトップ及びボトム電極を備えたナノワイヤーデバイス及びそのようなデバイスの製造方法
JP6343608B2 (ja) 太陽電池
CN108156828A (zh) 用于在石墨基板上生长纳米线或纳米角锥体的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180227

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190104

R150 Certificate of patent or registration of utility model

Ref document number: 6463743

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250