CN105448345B - 存储器的操作方法 - Google Patents
存储器的操作方法 Download PDFInfo
- Publication number
- CN105448345B CN105448345B CN201410353625.6A CN201410353625A CN105448345B CN 105448345 B CN105448345 B CN 105448345B CN 201410353625 A CN201410353625 A CN 201410353625A CN 105448345 B CN105448345 B CN 105448345B
- Authority
- CN
- China
- Prior art keywords
- transistors
- memory
- resistor
- fuse
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
一种存储器的操作方法,存储器包括至少一个存储单元,存储单元包括N个第一晶体管和熔丝,存储器的操作方法包括:提供复制单元,复制单元包括N个第二晶体管和第一电阻,第一电阻的第一端连接N个第二晶体管的第一端,N个第二晶体管的第二端接地,第二晶体管的第一端和第二端分别为源极和漏极,第一晶体管和第二晶体管尺寸相同,第一电阻与熔丝阻值相同;施加编程电流至第一电阻的第二端;获得使第一电阻的第二端电压值处于预设电压范围时处于导通状态的第二晶体管的数量M,M≤N;对存储器单元执行编程操作时,施加编程电流至熔丝的第二端,并控制执行编程操作的存储单元中的M个第一晶体管处于导通状态。
Description
技术领域
本发明涉及一种存储器领域,尤其涉及存储器的操作方法。
背景技术
熔丝(efuse)技术是根据多晶硅熔丝特性发展起来的一种技术。熔丝的初始电阻值很小,当有大电流经过熔丝时,熔丝被熔断,其电阻值倍增。因此,由熔丝构成的储存单元以判断熔丝是否被熔断来得知其内部储存的数据。
如图1所示,现有熔丝存储器包括:呈m行n列排列的存储单元。所述存储单元包括:1个第一晶体管和熔丝。
位于第1行1列的存储单元中,熔丝f1的第一端连接第一晶体管M11的第一端。第一晶体管M11的第二端接地GND。其他存储单元与位于第1行1列的存储单元结构相同,此处不再赘述。
当对熔丝f1的第二端施加编程电压时,电流流过熔丝f1和处于导通状态的第一晶体管M11。流过熔丝f1的电流足够大且持续时间足够长,则熔丝f1被熔断,该编程操作过程视为将数据“1”编程至该存储单元中。即熔丝被熔断的存储单元视为保存了数据“1”,而熔丝未被熔断的存储单元视为保存了数据“0”。
存储单元中的熔丝被熔断后无法再进行编程操作,所以存储单元只能执行一次编程操作。然而,存储单元容易出现编程失败,即执行编程操作之后熔丝仍未被熔断,这导致存储单元保存的数据出现错误,从而读取结果错误,存储器的生产良率变低。
发明内容
本发明解决的问题是现有存储器的生产良率较低。
为解决上述问题,本发明提供一种存储器的操作方法,所述存储器包括至少一个存储单元,所述存储单元包括N个第一晶体管和熔丝,N>1,所述熔丝的第一端连接所述N个第一晶体管的第一端,所述N个第一晶体管的第二端接地,所述第一晶体管的第一端和第二端分别为源极和漏极,所述存储器的操作方法包括:
提供复制单元,所述复制单元包括N个第二晶体管和第一电阻,所述第一电阻的第一端连接所述N个第二晶体管的第一端,所述N个第二晶体管的第二端接地,所述第二晶体管的第一端和第二端分别为源极和漏极,所述第一晶体管和第二晶体管尺寸相同,所述第一电阻与熔丝阻值相同;
施加编程电流至所述第一电阻的第二端;
获得使所述第一电阻的第二端电压值处于预设电压范围时处于导通状态的第二晶体管的数量M,M≤N;
对存储器单元执行编程操作时,施加所述编程电流至所述熔丝的第二端,并控制所述执行编程操作的存储单元中的M个第一晶体管处于导通状态。
可选的,所述获得使所述第一电阻的第二端电压值处于预设电压范围时处于导通状态的第二晶体管的数量M包括:
测量所述第一电阻的第二端电压值,在所述第一电阻的第二端电压值小于所述预设电压范围中的最小值时,增加处于导通状态的第二晶体管的数量M。
可选的,所述获得使所述第一电阻的第二端电压值处于预设电压范围时处于导通状态的第二晶体管的数量M包括:
测量所述第一电阻的第二端电压值,在所述第一电阻的第二端电压值大于所述预设电压范围中的最大值时,增加处于导通状态的第二晶体管的数量M。
可选的,所述的存储器的操作方法还包括:计算所述对存储器单元执行编程操作的有效持续时间。
可选的,所述计算所述对存储器单元执行编程操作的持续时间包括:
检测所述熔丝的第二端的电流值,将所述熔丝的第二端的电流值处于预设电流范围时持续的时间作为所述对存储器单元执行编程操作的有效持续时间。
可选的,所述的存储器的操作方法还包括:将结束编程操作的存储单元对应的状态标识设置为已编程。
可选的,所述对存储器单元执行编程操作的步骤在满足以下条件时执行:
未检测到所述存储单元对应的状态标识为已编程。
可选的,所述的存储器的操作方法还包括:对结束编程操作的存储单元执行读取操作以获得读取数据,并依据所述读取数据判断所述编程操作是否成功。
与现有技术相比,本发明技术方案的存储器的操作方法可以根据不同的熔丝电阻调整编程电流,大大降低了编程失败的概率,提高了存储器的生产良率。
附图说明
图1是现有存储器的结构示意图;
图2是本发明实施例的存储器、复制单元和校正结构示意图;
图3是本发明实施例的存储器的操作方法的流程示意图;
图4是本发明实施例的计算结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供一种存储器的操作方法,本发明实施例涉及的存储器包括至少一个存储单元,所述存储单元包括N个第一晶体管和熔丝,N>1,所述熔丝的第一端连接所述N个第一晶体管的第一端,所述N个第一晶体管的第二端接地,所述第一晶体管的第一端和第二端分别为源极和漏极。
下面实施例均以存储单元包括4个第一晶体管为例进行说明,如图2所示,存储单元呈m行n列排布,每个存储单元均包括4个第一晶体管和一个熔丝。
例如,位于第1行1列的存储单元中,熔丝f1的第一端连接第1个第一晶体管M11的第一端、第2个第一晶体管M12的第一端、第3个第一晶体管M13的第一端、第4个第一晶体管M14的第一端。第1个第一晶体管M11的第二端、第2个第一晶体管M12的第二端、第3个第一晶体管M13的第二端、第4个第一晶体管M14的第二端接地GND。
对存储单元执行编程操作时,由于环境因素或工艺偏差,会导致熔丝的电阻状况发生变化,使得原本可以熔断熔丝的编程电流无法再熔断熔丝,导致编程失败。如图3所示,本实施例提供一种可以减小编程失败几率的操作方法,通过开启合适数量的晶体管来抵消工艺变差带来的阻值变化,所述操作方法包括:
步骤S1,提供复制单元,所述复制单元包括N个第二晶体管和第一电阻,所述第一电阻的第一端连接所述N个第二晶体管的第一端,所述N个第二晶体管的第二端接地,所述第二晶体管的第一端和第二端分别为源极和漏极,所述第一晶体管和第二晶体管尺寸相同,所述第一电阻与熔丝阻值相同;
步骤S2,施加编程电流至所述第一电阻的第二端;
步骤S3,获得使所述第一电阻的第二端电压值处于预设电压范围时处于导通状态的第二晶体管的数量M,M≤N;
步骤S4,对存储器单元执行编程操作时,施加所述编程电流至所述熔丝的第二端,并控制所述执行编程操作的存储单元中的M个第一晶体管处于导通状态。
继续参考2所示,由于每个存储单元均包括4个第一晶体管,因此,复制单元11也包括4个第二晶体管。第一晶体管和第二晶体管尺寸相同,所以第一晶体管和第二晶体管的导通阻抗相同。在复制单元11中,第一电阻R1的阻值与熔丝的阻值相同。为了实现第一电阻R1的阻值与熔丝的阻值相同,可以使第一电阻R1和熔丝在同一制造工艺条件下形成。
第一电阻R1的第一端连接第1个第二晶体管M21的第一端、第2个第二晶体管M22的第一端、第3个第二晶体管M23的第一端和第4个第二晶体管M24的第一端。第1个第二晶体管M21的第二端、第2个第二晶体管M22的第二端、第3个第二晶体管M23的第二端和第4个第二晶体管M24的第二端接地GND。
第1个第二晶体管M21、第2个第二晶体管M22、第3个第二晶体管M23和第4个第二晶体管M24全部处于导通状态时,与第一电阻R1串联的电阻值最小。第1个第二晶体管M21、第2个第二晶体管M22、第3个第二晶体管M23和第4个第二晶体管M24中只有一个处于导通状态时,与第一电阻R1串联的电阻值最大。
在步骤S2中施加的编程电流为计划用于对存储单元执行编程操作所施加的编程电流。
所述预设电压范围为执行编程操作时可允许的编程操作电压。由于在第一电阻R1的第二端施加了电流值固定的编程电流,所以第一电阻R1第二端的电压值随与第一电阻R1串联的晶体管阻值变化而变化。调整第二晶体管的导通数量,可以改变第一电阻R1第二端的电压值,使其处于预设电压范围内。
图2示出一种可以实现步骤S2和S3的校正结构,所述矫正结构包括第一电流源I0、第一电压比较器12和第一计数器13。
第一电流源I0适用输出编程电流至所述第一电阻R1的第二端。
第一电压比较器12的第一输入端连接第一电阻R1的第二端,第二输入端适于输入基准电压Vref,输出端连接第一计数器13。所述基准电压Vref为所述预设电压范围中的电压最大值或电压最小值。例如,所述预设电压范围为小于2V,则基准电压Vref为2V。当第一电压比较器12在第一电阻R1的第二端的电压值大于基准电压Vref时输出第一控制信号。
第一计数器13包括M个输出端,所述M个输出端分别与M个第一晶体管的第三端和M个第二晶体管的第三端连接,所述第一晶体管的第三端和第二晶体管的第三端为栅极。第一计数器13适于在接收到第一控制信号时减少输出高电平信号的数量。第一计数器13可以是一个由环形振荡器控制一个由标记控制的计数器。例如,第一计数器13通过4个输出端分别输出Q1信号、Q2信号、Q3信号和Q4信号。第1个第二晶体管M21的第三端输入Q1信号,第2个第二晶体管M22的第三端输入Q2信号,第3个第二晶体管M23的第三端输入Q3信号,第4个第二晶体管M24的第三端输入Q4信号。当Q1信号为高电平信号,Q2信号、Q3信号和Q4信号均为低电平信号时,第一电压比较器12检测到第一电阻R1的第二端的电压值大于基准电压Vref,则第一电压比较器12输出第一控制信号。第一计数器13接收到第一控制信号时,将Q2信号由低电平变为高电平。
并联的第二晶体管数量的减少可以使得第一电阻R1的第二端的电压值增大,直到电压值满足预设电压范围时,Q1信号、Q2信号、Q3信号和Q4信号不再变化,此时第二晶体管的导通数量可以使第一电阻R1的第二端的电压值满足预设电压范围。
上述大于基准电压的预设电压范围仅为一个示例,通常来说,预设电压范围为一个两端限定的区间值,例如大于1V小于2V。而本领域技术人员可以根据本实施例提供的结构知晓预设电压范围为一个两端限定的区间值时的实现方式,例如增加一个电压比较器和逻辑运算器,此处不再赘述。
获得使所述第一电阻的第二端电压值处于预设电压范围时处于导通状态的第二晶体管的数量M后,执行步骤S4。对存储器单元执行编程操作,控制存储单元中的M个第一晶体管处于导通状态。
继续参照上述举例,对存储单元执行编程操作时,存储单元中的4个第一晶体管的第三端输入第一计数器13输出的Q1信号、Q2信号、Q3信号和Q4信号。由于步骤S3结束后第一电阻R1的第二端的电压值满足了预设电压范围,所以Q1信号、Q2信号、Q3信号和Q4信号也可以导通合适数量的第一晶体管,使熔丝的第二端的电压值在编程操作过程中满足预设电压范围,从而提高了编程操作的成功率。
本实施例的存储器的操作方法还可以包括:步骤S5,计算所述对存储器单元执行编程操作的有效持续时间。所述编程操作的有效持续时间可以作为编程操作是否成功的指标。所述有效持续时间是指编程电流在预设电流范围的持续时间。具体的,所述计算所述对存储器单元执行编程操作的持续时间包括:检测所述熔丝的第二端的电流值,将所述熔丝的第二端的电流值处于预设电流范围时持续的时间作为所述对存储器单元执行编程操作的有效持续时间。
图4示出一种可以实现步骤S5的计算结构。所述计算结构包括:第二电流源I1、第三晶体管M3、第四晶体管M4、第二电阻R2、第二电压比较器21、第二计数器22和运算单元23。第三晶体管M3和第四晶体管M4尺寸相同。第三晶体管M3和第四晶体管M4的第一端和第二端分别为源极和漏极。
第二电流源I1的输出端连接第三晶体管M3的第一端和第二电压比较器21的第一输入端,第三晶体管M3的第二端接地GND。
第二电阻R2的第一端连接第四晶体管M4的第一端和第二电压比较器21的第二输入端,第四晶体管M4的第二端接地GND,第二电阻R2的第二端适于输入编程电流。工作时第三晶体管M3和第四晶体管M4处于导通状态。
第二电压比较器21的输出端连接第二计数器22的使能信号端。所述第二电压比较器21适于在其第一输入端和第二输入端的电压满足预设条件时输出有效的使能信号。所述预设条件根据预设电流范围进行设定。例如,预设电流范围是大于1mA,则第二电流源I1可以选择输出1mA的电流源,第二电压比较器21可以在其第二输入端的电压大于第一输入端的电压时,输出有效的使能信号,例如高电平的使能信号。
第二计数器22适于在使能信号端接收到有效的使能信号时,对时钟信号CLK的周期进行计数,并输出有周期数量。
所述运算单元23适于根据CLK的周期时间和第二计数器22输出的周期数量获得所述对存储器单元执行编程操作的有效持续时间。
在上述结算结构中,由于第三晶体管M3和第四晶体管M4尺寸相同,所以将电流值的比较转化为电压值的比较,从而判断编程电流是否满足预设电流范围,并利用计算器和运算单元获得编程电流满足于预设电流范围的有效持续时间。有效持续时间不符合要求时,可以判断编程操作失败,后续可以启动修复操作或舍弃该存储单元。
上述预设电流范围仅为一个示例,通常来说,预设电流范围也是一个两端限定的区间值,例如大于1mA小于2mA。而本领域技术人员可以根据本实施例提供的结构知晓预设电流范围为两端限定的区间值时的实现方式,例如增加一个电压比较器和逻辑运算器,此处不再赘述。
本实施例的存储器的操作方法还可以包括:将结束编程操作的存储单元对应的状态标识设置为已编程。通过获取存储单元对应的状态标识,可以获知存储单元的状态。为了避免对同一存储单元进行重复编程操作,可以在未检测到所述存储单元对应的状态标识为已编程时对存储器单元执行编程操作。
本实施例的存储器的操作方法还可以包括:对结束编程操作的存储单元执行读取操作以获得读取数据,并依据所述读取数据判断所述编程操作是否成功。执行编程操作可以视为将数据“1”编程至存储单元,若对该存储单元执行读取操作,而读取数据为“0”,则可以视为该编程操作失败,后续可以启动修复操作或舍弃该存储单元。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (8)
1.一种存储器的操作方法,所述存储器包括至少一个存储单元,所述存储单元包括N个第一晶体管和熔丝,N>1,所述熔丝的第一端连接所述N个第一晶体管的第一端,所述N个第一晶体管的第二端接地,所述第一晶体管的第一端和第二端分别为源极和漏极,其特征在于,所述存储器的操作方法包括:
提供复制单元,所述复制单元包括N个第二晶体管和第一电阻,所述第一电阻的第一端连接所述N个第二晶体管的第一端,所述N个第二晶体管的第二端接地,所述第二晶体管的第一端和第二端分别为源极和漏极,所述第一晶体管和第二晶体管尺寸相同,所述第一电阻与熔丝阻值相同;
施加编程电流至所述第一电阻的第二端;
获得使所述第一电阻的第二端电压值处于预设电压范围时处于导通状态的第二晶体管的数量M,M≤N;
对存储器单元执行编程操作时,施加所述编程电流至所述熔丝的第二端,并控制所述执行编程操作的存储单元中的M个第一晶体管处于导通状态。
2.如权利要求1所述的存储器的操作方法,其特征在于,所述获得使所述第一电阻的第二端电压值处于预设电压范围时处于导通状态的第二晶体管的数量M包括:
测量所述第一电阻的第二端电压值,在所述第一电阻的第二端电压值小于所述预设电压范围中的最小值时,减少处于导通状态的第二晶体管的数量M。
3.如权利要求1所述的存储器的操作方法,其特征在于,所述获得使所述第一电阻的第二端电压值处于预设电压范围时处于导通状态的第二晶体管的数量M包括:
测量所述第一电阻的第二端电压值,在所述第一电阻的第二端电压值大于所述预设电压范围中的最大值时,增加处于导通状态的第二晶体管的数量M。
4.如权利要求1所述的存储器的操作方法,其特征在于,还包括:计算所述对存储器单元执行编程操作的有效持续时间。
5.如权利要求4所述的存储器的操作方法,其特征在于,所述计算所述对存储器单元执行编程操作的持续时间包括:
检测所述熔丝的第二端的电流值,将所述熔丝的第二端的电流值处于预设电流范围时持续的时间作为所述对存储器单元执行编程操作的有效持续时间。
6.如权利要求1所述的存储器的操作方法,其特征在于,还包括:将结束编程操作的存储单元对应的状态标识设置为已编程。
7.如权利要求6所述的存储器的操作方法,其特征在于,所述对存储器单元执行编程操作的步骤在满足以下条件时执行:
未检测到所述存储单元对应的状态标识为已编程。
8.如权利要求1所述的存储器的操作方法,其特征在于,还包括:对结束编程操作的存储单元执行读取操作以获得读取数据,并依据所述读取数据判断所述编程操作是否成功。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410353625.6A CN105448345B (zh) | 2014-07-23 | 2014-07-23 | 存储器的操作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410353625.6A CN105448345B (zh) | 2014-07-23 | 2014-07-23 | 存储器的操作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105448345A CN105448345A (zh) | 2016-03-30 |
CN105448345B true CN105448345B (zh) | 2020-03-10 |
Family
ID=55558442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410353625.6A Active CN105448345B (zh) | 2014-07-23 | 2014-07-23 | 存储器的操作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105448345B (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4855851B2 (ja) * | 2006-07-03 | 2012-01-18 | 株式会社東芝 | 半導体記憶装置 |
US7583554B2 (en) * | 2007-03-02 | 2009-09-01 | Freescale Semiconductor, Inc. | Integrated circuit fuse array |
KR20090112081A (ko) * | 2008-04-23 | 2009-10-28 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 |
JP2010250866A (ja) * | 2009-04-10 | 2010-11-04 | Renesas Electronics Corp | 不揮発性半導体記憶装置 |
KR20120037371A (ko) * | 2009-06-15 | 2012-04-19 | 소니 주식회사 | 반도체 디바이스 |
-
2014
- 2014-07-23 CN CN201410353625.6A patent/CN105448345B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN105448345A (zh) | 2016-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI655578B (zh) | 具反熔絲型差動記憶胞之隨機碼產生器及相關感測方法 | |
US8693258B2 (en) | Obtaining soft information using a hard interface | |
JP5518134B2 (ja) | 内部電圧トリミング回路及び方法、並びに半導体回路装置 | |
CN108734030B (zh) | 一种puf特征值的生成方法和具有puf的装置 | |
JP2016152060A (ja) | 書き込みおよびベリファイ回路、ならびにその抵抗性メモリの書き込みおよびベリファイ方法 | |
US7710788B2 (en) | Flash memory device and method of testing a flash memory device | |
CN105139891B (zh) | 一种用于校准模拟集成电路的方法及装置 | |
TWI419172B (zh) | Reference current generator for resistive memory and its | |
CN106548802B (zh) | 固态存储装置及其相关读取控制方法 | |
CN105336373A (zh) | Efuse模块及其熔断电流的校准系统和校准方法 | |
CN115588455A (zh) | 检测nvm阵列中的字线漏电和工艺缺陷的电路和方法 | |
TWI635502B (zh) | 在記憶體裝置之zq校準中決定電阻校準方向之方法 | |
US10170184B1 (en) | Resistive memory apparatus and setting method for resistive memory cell thereof | |
CN105448345B (zh) | 存储器的操作方法 | |
US9496036B1 (en) | Writing method for resistive memory cell and resistive memory | |
CN107040249B (zh) | 一种用于比较器反转电压阈值修调判断的电路 | |
US9536622B2 (en) | Programming of antifuse cells | |
US10497449B2 (en) | Apparatus and process for controlling sense current in a non-volatile memory | |
US8331157B2 (en) | Semiconductor memory device | |
CN106960686B (zh) | 一种读取方法及闪存存储器装置 | |
CN113948142A (zh) | 反熔丝存储单元状态检测电路及存储器 | |
TWI571876B (zh) | 電阻式記憶體及其記憶胞 | |
JP6239056B2 (ja) | 抵抗性メモリおよびそのメモリセル | |
US20130286744A1 (en) | Bit Line Bias Circuit With Varying Voltage Drop | |
CN105097047A (zh) | 存储器、存储阵列的检测电路及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |