TWI419172B - Reference current generator for resistive memory and its - Google Patents

Reference current generator for resistive memory and its Download PDF

Info

Publication number
TWI419172B
TWI419172B TW098138890A TW98138890A TWI419172B TW I419172 B TWI419172 B TW I419172B TW 098138890 A TW098138890 A TW 098138890A TW 98138890 A TW98138890 A TW 98138890A TW I419172 B TWI419172 B TW I419172B
Authority
TW
Taiwan
Prior art keywords
reference current
resistance value
component
current
resistive memory
Prior art date
Application number
TW098138890A
Other languages
English (en)
Other versions
TW201117221A (en
Inventor
Meng Fan Chang
Ku Feng Lin
Pi Feng Chiu
Original Assignee
Nat Univ Tsing Hua
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nat Univ Tsing Hua filed Critical Nat Univ Tsing Hua
Publication of TW201117221A publication Critical patent/TW201117221A/zh
Application granted granted Critical
Publication of TWI419172B publication Critical patent/TWI419172B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Control Of Electrical Variables (AREA)

Description

電阻式記憶體之參考電流產生器及其方法
本發明是有關於一種電阻式記憶體之參考電流產生器及其方法，特別是有關於一種能夠產生精準及可靠的參考電流產生器及其方法。
目前典型的記憶體是由許多的記憶單元所組成，各記憶單元用是來儲存一個位元之資料，並且可寫入以及讀取其資料狀態，且記憶單元的不同電阻值對應不同的儲存資料邏輯狀態。在非揮發性記憶體中，記憶體資料讀取需要提供電流源或電壓源流入選定的記憶單元中，由輸出的讀取電流(Sense Current)來判斷儲存於記憶單元內的資料邏輯狀態。但由於半導體製程不均勻性之因素，造成記憶體內之各記憶單元之特性差異，而使電阻值產生變動，也因此使讀取電流值偏移，造成錯誤的判讀，因此常藉由一個參考電流產生器產生參考電流與讀取電流進行比對，以判斷記憶單元內儲存資料的邏輯狀態。
請參考第1圖，其為一儲存資料之兩種邏輯狀態之讀取電流分佈示意圖。圖中之橫軸座標代表讀取電流大小，縱軸座標則表示各讀取電流對應之記憶單元數量，通常其數量分佈會如圖中所示呈現高斯分佈(Gaussian Distribution)。當記憶單元的電阻值為Rmax時，對應的資料邏輯狀態為0，且讀取電流為I0；當記憶單 元的電阻值為Rmin時，對應的資料邏輯狀態為1，且讀取電流為I1，Iref則代表一參考電流。當記憶單元的電阻值產生變動時，對應的讀取電流也在一定範圍內變動，因此必須藉由一參考電流與讀取電流進行比對，以判斷讀取的資料之邏輯狀態。當讀取電流小於Iref時，表示記憶單元的電阻值在Rmax附近，因此判斷儲存於記憶單元的資料邏輯狀態為0；當讀取電流大於Iref時，表示記憶單元的電阻值在Rmin附近，因此判斷儲存於記憶單元的資料邏輯狀態為1。
請一併參考第2A圖及第2B圖，其為習用技藝之中點電阻值選擇示意圖以及係為習知技藝之中點電阻產生器示意圖(US 6,392,923)。藉由記憶單元中電阻特性最大之電阻值(Rmax)與最小電阻值(Rmin)先互相串聯成一個電路，再將兩個串聯的電路並聯，可得到等效的中點電阻(Rmid)，其電阻值為(Rmax+Rmin)/2，通過此產生器之電流並不是中點電流，因此不適用於以電流為參考值之操作，僅適用於以電壓為參考值之操作。
而另一種習知技藝(US7,286,395)係並聯兩電阻特性(Rmax，Rmin)不同之記憶單元，得到的等效電阻為Rmax//Rmin，若將通過此產生器的電流除以二即為一中點電流產生器，但此產生器對於半導體製程所導致的電阻值變異抵抗能力較差。
有鑑於上述習知技藝之問題，本發明之其中一目的就是在提供一種電阻式記憶體之參考電流產生器，以產生一參考電流訊號，藉以和非揮發性記憶體之儲存資料比對，從而解決因半導體製程因素造成非揮發性記憶體之各記憶單元之間的差異所產生的錯誤判 斷。
根據本發明之另一目的，提出一種電阻式記憶體之參考電流產生器，藉由N個並聯電路組，N為大於1之整數，各並聯電路組分別由至少一電阻值為第一電阻值之第一參考元件(Referenece Element)及至少一電阻值為第二電阻值之第二參考元件相互並聯組成。且在各並聯電路組中，第一參考元件的數量第二參考元件數量之總合為N個。其中，各並聯電路組以串聯之方式連接在一輸出端與一輸入端接間，形成一等效電阻，其電阻值介於第一電阻值與第二電阻值之間，從輸入端施加操作電壓，使輸出端輸出參考電流。藉由此N個並聯電路組串聯於輸入端與輸出端之間，用以矯正產生器內的參考元件本身特性偏差，提供更準確的參考電流。
其中，第一參考元件與第二參考元件分別由一個非揮發性電阻元件與一切換電晶體串聯形成。
其中，此產生器更包含N個控制端連接至各並聯電路組中各第一參考元件與各第二參考元件之切換電晶體閘極，以提供對應之N個偏壓。
其中，當第一參考元件與第二參考元件之數量相等時，所形成之等效電阻值介於第一電阻值與第二電阻值之間，通過此等效電阻之電流值為通過第一參考元件與第二參考元件之電流合之一半。
此外，本發明更提出一種電阻式記憶體之參考電流產生方法，包含下列步驟。首先，藉由至少一電阻值為第一電阻值之第一參考元件及至少一電阻值為第二電阻值之第二參考元件相互並聯形成 一並聯電路組，且第一電阻值不等於第二電阻值。重複上述之並聯步驟，並聯出N個並聯電路組，且於各並聯電路組中，第一參考元件數量與第二參考元件數量總合為N。再將N個並聯電路組串聯於一輸入端與一輸出端之間，形成一等效電阻，此等效電阻之電阻值藉於第一電阻值與第二電阻值之間。最後施加一操作電壓於輸入端，使輸出端輸出一參考電流。
承上所述，依本發明之電阻式記憶體之參考電流產生器及其方法，其可具有下述優點：
(1)此參考電流產生器可產生一參考電流訊號，藉以和記憶體之儲存資料比對，從而解決因半導體製程因素造成記憶體之各記憶單元之間的差異所產生的錯誤判斷。
(2)此參考電流產生器可藉由串聯N個並聯電路組的方式，用以矯正產生器內的參考元件本身特性偏差，提供更準確的參考電流。
31‧‧‧並聯電路組
311‧‧‧第一參考元件
3101‧‧‧可變電阻元件
3102‧‧‧切換電晶體
3103‧‧‧閘極
312‧‧‧第二參考元件
32‧‧‧輸入端
33‧‧‧輸出端
34‧‧‧控制端
51‧‧‧並聯電路組
511‧‧‧第一參考元件
512‧‧‧第二參考元件
52‧‧‧輸入端
53‧‧‧輸出端
54‧‧‧控制端
61‧‧‧並聯電路組
611‧‧‧第一參考元件
612‧‧‧第二參考元件
62‧‧‧輸入端
63‧‧‧輸出端
64‧‧‧控制端
71‧‧‧並聯電路組
711‧‧‧第一參考元件
712‧‧‧第二參考元件
72‧‧‧輸入端
73‧‧‧輸出端
74‧‧‧控制端
81‧‧‧並聯電路組
811‧‧‧第一參考元件
812‧‧‧第二參考元件
82‧‧‧輸入端
83‧‧‧輸出端
84‧‧‧控制端
S1、S2、S3、S4‧‧‧步驟
第1圖 係為本發明之一儲存資料之兩種邏輯狀態之讀取電流分佈示意圖之示意圖；第2A圖 係為習知技藝之中點電阻值選擇示意圖；第2B圖
第3圖 其係為本發明之電阻式記憶體之參考電流產生器之第一實施例示意圖；第4A圖 其係為本發明之第一參考元件之順向偏壓示意圖； 第4B圖 其係為本發明之第二參考元件之順向偏壓示意圖；第4C圖 其係為本發明之第一參考元件之逆向偏壓示意圖；第4D圖 其係為本發明之第二參考元件逆向偏壓示意圖；第5圖 其係為本發明之電阻式記憶體之參考電流產生器之第二實施例示意圖；第6圖 其係為本發明之電阻式記憶體之參考電流產生器之第三實施例示意圖；第7圖 其係為本發明之電阻式記憶體之參考電流產生器之第四實施例示意圖；第8圖 其係為本發明之電阻式記憶體之參考電流產生器之第五實施例示意圖；以及第9圖 其係為本發明之電阻式記憶體之參考電流產生方法之實施步驟流程圖。
本發明揭露一種電阻式記憶體之參考電流產生器，其為將N個並聯電路組串聯於輸入端與輸出端之間，N為大於1之整數，以形成一等效電阻，再由輸入端施加操作電壓，使輸出端輸出參考電流。
其中，各並聯電路組分別由至少一電阻值為第一電阻值之第一參考元件及至少一電阻值為第二電阻值之第二參考元件相互並聯形成。且在各並聯電路組中，第一參考元件的數量第二參考元件數量之總合為N個。
其中，等效電阻之電阻值介於第一電阻值與第二電阻值之間。
請參閱第3圖，其係為本發明之電阻式記憶體之參考電流產生器之第一實施例示意圖。圖中，電阻式記憶體之參考電流產生器包含兩個並聯電路組
請一併參閱第4A圖、第4B圖、第4C圖及第4D圖，其係為本發明之第一參考元件順向偏壓示意圖、第二參考元件順向偏壓示意圖、第一參考元件逆向偏壓示意圖及第二參考元件逆向偏壓示意圖。圖中，第一參考元件(311)以及各第二參考元件(312)由一可變電阻元件(3101)以及一切換電晶體(3102)串聯成。且兩個控制端(34)分別連接至各並聯電路組(31)中的各切換電晶體閘極(3103)，以提供兩個並聯電路組所需之偏壓，且各偏壓可之偏壓值可相等或不相等。當可變電阻元件(3101)串聯於切換電晶體(3102)之上時(如第4A圖及第4B圖所示)，各控制端(34)所提供之偏壓為順向偏壓(Forward Bias)，當切換電晶體(3102)串聯於可變電阻元件(3101)之上時(如第4C圖及第4D圖所示)，控制端(34)所提供之偏壓為逆向偏壓(Reverse Bias)。
其中，當施加操作電壓於第一參考元件(311)時，會產生一電流I1；當施加操作電壓於第二參考元件(312)時，會產生一電流I2。而第一實施例所產生之參考電流為一中點電流，其電流值(I1+I2)/2。可利用此參考電流與讀取電流比較，若讀取電流大於參考電流，表示記憶單元內的儲存資料邏輯狀態對應到較小電阻值狀態；若讀取電流小於參考電流，則表示記憶單元內的儲存資料邏輯狀態對應到較大電阻值狀態。
若第一參考元件與第二參考元件之電阻值分別為5KΩ與8KΩ，且操作電壓為0.3V，則通過第一參考元件與第二參考元件之電流分別為60μA(I1)與37.5μA(I2)，則理想之中點電流值為48.75μA。在習知技藝架構(US 6,392,923)下所產生之等效電阻為6.5KΩ，其參考電流值為46.15μA與理想之中點電流不同；而以第一實施例所產生之等效電阻約為6.15KΩ，其參考電流值為48.75μA與理想之中點電流相同。又若假設各參考元件之電阻變動值為1KΩ，亦即第一參考元件之電阻值範圍為4到6KΩ，第二參考元件之電阻值範圍為7到9KΩ，和另一種習知技藝架構比較(US 7,286,395)，其產生之等效電阻值在2.55到3.6KΩ之間，參考電流值為118到83μA，由於此方法產生之參考電流大小為I1+I2，若要和I1或I2比較必須將參考電流減半為(I1+I2)/2，則參考電流值為59到41.5μA；而以第一實施例所產生之等效電阻值在5.1到7.2KΩ之間，其參考電流值在44.9到53.7μA之間。據此可得知在電阻值變動相同的條件下，以第一實施例所產生之參考電流相較先前技藝所產生之參考電流具有較密集之分佈，亦即本發明之電阻式參考電流產生器具有較佳之抵抗電阻變動之能力，可供記憶體正確之讀取判斷功能。
請參閱第5圖，其係為本發明之電阻式記憶體之參考電流產生器之第二實施例示意圖。與第一實施例相較，其差異在於具有三個並聯電路組(51)，且各並聯電路組(51)分別由二第一參考元件(511)與一第二參考元件(512)相互並聯形成，三個控制端(54)分別連接至各並聯電路組中的切換電晶體閘極，以分別提供三個並 聯電路組(51)所需之偏壓。
其中，當施加操作電壓於第一參考元件(511)時，會產生一電流I1；當施加操作電壓於第二參考元件(512)時，會產生一電流I2。本實施例所產生之參考電流值(2 I1+I2)/3。若各並聯電路組是由一第一參考元件(511)及二第二參考元件(512)相互並聯組成，則產生之參考電流值為(I1+2I2)/3。依此兩個不同參考電流值，可調整感測邊界(sensing margin)達到最佳化或判讀三種不同之資料邏輯狀態。
請參閱第6圖，其係為本發明之電阻式記憶體之參考電流產生器之第三實施例示意圖。與第一實施例相較，其差異在於具有四個並聯電路組(61)，且各並聯電路組(61)分別由二第一參考元件(611)與兩第二參考元件(612)相互並聯形成，四個控制端(64)分別連接至各並聯電路組中的切換電晶體閘極，以分別提供四個並聯電路組(61)所需之偏壓。
其中，第三實施例與第一實施例產生相同之參考電流，其為一具有電流值(I1+I2)/2之中點電流。但第三實施例所產生之參考電流具有更密集之分佈，即具有較佳之抵抗電阻變動之能力，以供記憶體做正確之讀取判斷。
請參閱第7圖，其係為本發明之電阻式記憶體之參考電流產生器之第四實施例示意圖。與第三實施例相較，其差異在於各並聯電路組(71)分別由三個第一參考元件(711)與一個第二參考元件(712)相互並聯形成，並且形成之等效電阻值也跟第三實施例之等效電阻值不相同。
其中，第四實施例所產生之參考電流值為(3I1+I2)/4。但若各並聯電路是分別由一第一參考元件(711)及三第二參考元件(712)、兩第一參考元件(711)及兩第二參考元件(712)所組成，則產生的參考電流值依序為(I1+3I2)/4以及(2I1+2I2)/4。依此三個不同參考電流值，可調整感測邊界(sensing margin)達到最佳化或判讀四種不同之資料邏輯狀態。
請參閱第8圖，其係為本發明之電阻式記憶體之參考電流產生器之第五實施例示意圖。與第一實施例相較，其差異在於具有N個並聯電路組(81)，且各並聯電路組(81)分別由一第一參考元件(811)與(N-1)第二參考元件(812)相互並聯形成，N個控制端(84)分別連接至各並聯電路組中的切換電晶體閘極，以分別提供N個並聯電路組(81)所需之偏壓。
其中，第五實施例所產生之參考電流值為(I1+(N-1)I2)/N。若在各並聯電路中，依序增加第一參考元件數量且依序減少第二參考元件的數量，則產生的參考電流值依序為(2I1+(N-2)I2)/N、(3I1+(N-3)I2)/N…以及((N-1)I1+I2)/N。依此N-1個不同參考電流值，可判讀N種不同之資料邏輯狀態。
請參閱第9圖，其係為本發明之電阻式記憶體之參考電流產生方法之實施步驟流程圖。圖中，此產生方法包含下列步驟。在步驟S1，藉由至少一第一參考元件及至少一第二參考元件互相並聯形成一並聯電路組。在S2步驟，使用相同之並聯方式，形成N個並聯電路組。在S3步驟，藉由將N個並聯電路組串聯於輸入端與輸出端之間，形成一等效電阻。在S4步驟，利用施加一操作電壓於輸入端，使輸出端輸出一參考電流。
其中，在各並聯電路組中，第一參考元件數量與第二參考元件數量總合為N。
其中，各第一參考元件之電阻值為第一電阻值，各第二參考元件之電阻值為第二電阻值，且第一電阻值與第二電阻值不相等。
其中，此等效電阻值介於第一電阻值與第二電阻值之間。
請參閱第3圖，以本發明之第一實施例為例，說明本發明之參考電流產生方法。首先藉由一第一參考元件(311)及一第二參考元件(312)相互並聯形成一並聯電路組(31)。再使用相同之並聯方式，形成另一並聯電路組(31)。將此二並聯電路組(31)串聯於一輸入端(32)與一輸出端(33)之間，形成一等效電阻。施加一操作電壓於此輸入端(32)，使輸出端(33)出輸參考電流。
其中，各第一參考元件之電阻值為第一電阻值，各第二參考元件之電阻值為第二電阻值，且第一電阻值與第二電阻值不相等。
其中，此等效電阻值介於第一電阻值與第二電阻值之間。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。
31‧‧‧並聯電路組
311‧‧‧第一參考元件
312‧‧‧第二參考元件
32‧‧‧輸入端
33‧‧‧輸出端
34‧‧‧控制端

Claims (12)

  1. 一種電阻式記憶體之參考電流產生器，其包含：N個並聯電路組，N為大於1之整數，各該並聯電路組係分別由至少一第一參考元件及至少一第二參考元件相互並聯組成，且於各該並聯電路組中，該第一參考元件數量與該第二參考元件數量之總合為N個，各該第一參考元件之電阻值為一第一電阻值，各該第二參考元件之電阻值為一第二電阻值，且該第一電阻值與該第二電阻值不相等；其中各該並聯電路組係以串聯方式連接於一輸入端與一輸出端之間，形成一等效電阻，該等效電阻之電阻值介於該第一電阻值與該第二電阻值之間，藉由施加一操作電壓至該輸入端，使該輸出端輸出一參考電流。
  2. 如申請專利範圍第1項所述之電阻式記憶體之參考電流產生器，其中各該第一參考元件及各該第二參考元件係分別由一非揮發性電阻元件及一切換電晶體串聯形成。
  3. 如申請專利範圍第2項所述之電阻式記憶體之參考電流產生器，包含N個控制端，各該控制端係分別連接至各該並聯電路組中之各該第一參考元件與各該第二參考元件之該切換電晶體閘極，以提供對應之N個偏壓。
  4. 如申請專利範圍第3項所述之電阻式記憶體之參考電流產生器，其中各該偏壓之電壓值相同。
  5. 如申請專利範圍第3項所述之電阻式記憶體之參考電流產生器， 其中各該偏壓之電壓值不同。
  6. 如申請專利範圍第1項所述之電阻式記憶體之參考電流產生器，其中該第一參考元件被施加該操作電壓而產生一第一參考電流；該第二參考元件被施加該操作電壓而產生一第二參考電流，該第一參考元件數量與該第二參考元件數量相等，則該參考電流係為一中點電流，亦即該參考電流等於該第一參考電流與該第二參考電流合之一半。
  7. 一種電阻式記憶體之參考電流產生方法，包含下列步驟：藉由至少一第一參考元件及至少一第二參考元件相互並聯形成一並聯電路組；重複上述之並聯方式，以形成N個並聯電路組；藉由將各該並聯電路組以串聯之方式連接於一輸入端與一輸出端之間，以形成一等效電阻，以及利用施加一操作電壓於該輸入端，以於該輸出端輸出一參考電流；其中，各該並聯電路組中，該第一參考元件數量與該第二參考元件數量之總合為N個；其中，各該第一參考元件之電阻值為一第一參考電阻，各該第二參考元件之電阻值為一第二參考電阻值，且該第一參考電阻值與該第二參考電阻值不相等；其中，該等效電阻之電阻值介於該第一電阻值與該第二電阻值之間。
  8. 如申請專利範圍第7項所述之電阻式記憶體之參考電流產生方法，其中各該第一參考元件及各該第二參考元件係分別由一非揮發性電阻元件及一切換電晶體串聯形成。
  9. 如申請專利範圍第8項所述之電阻式記憶體之參考電流產生方法，更包含提供N個控制端，各該控制端係分別連接至各該並聯電路組中之各該第一參考元件與各該第二參考元件之該切換電晶體閘極，以提供對應之N個偏壓。
  10. 如申請專利範圍第9項所述之電阻式記憶體之參考電流產生方法，其中各該偏壓之電壓值相同。
  11. 如申請專利範圍第9項所述之電阻式記憶體之參考電流產生方法，其中各該偏壓之電壓值不同。
  12. 如申請專利範圍第7項所述之電阻式記憶體之參考電流產生方法，其中施加該操作電壓於該第一參考元件時產生一第一參考電流；施加該操作電壓於該第二參考元件時會產生一第二參考電流，當該第一參考元件數量與該第二參考元件數量相等，該參考電流係為一中點電流，亦即該參考電流等於該第一參考電流與該第二參考電流合之一半。
TW098138890A 2009-11-09 2009-11-16 Reference current generator for resistive memory and its TWI419172B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/614,631 US8213213B2 (en) 2009-11-09 2009-11-09 Reference current generator for resistance type memory and method thereof

Publications (2)

Publication Number Publication Date
TW201117221A TW201117221A (en) 2011-05-16
TWI419172B true TWI419172B (zh) 2013-12-11

Family

ID=43974065

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098138890A TWI419172B (zh) 2009-11-09 2009-11-16 Reference current generator for resistive memory and its

Country Status (2)

Country Link
US (1) US8213213B2 (zh)
TW (1) TWI419172B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508435B1 (en) 2015-06-17 2016-11-29 Winbond Electronics Corp. Writing method for resistive memory apparatus

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120103913A (ko) * 2011-03-11 2012-09-20 삼성전자주식회사 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
KR20130021199A (ko) 2011-08-22 2013-03-05 삼성전자주식회사 비휘발성 메모리 소자 및 그 구동 방법
US8773888B2 (en) 2011-08-22 2014-07-08 Samsung Electronics Co., Ltd. Method of operating semiconductor device including variable resistance device
US9336847B2 (en) * 2014-04-21 2016-05-10 Qualcomm Incorporated Method and apparatus for generating a reference for use with a magnetic tunnel junction
JP2018160628A (ja) 2017-03-23 2018-10-11 東芝メモリ株式会社 記憶装置
CN108847262A (zh) * 2018-06-05 2018-11-20 王梅玉 存储器的读取电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445612B1 (en) * 2001-08-27 2002-09-03 Motorola, Inc. MRAM with midpoint generator reference and method for readout
TW200412595A (en) * 2003-01-07 2004-07-16 Ind Tech Res Inst A reference mid-point current generator for a magnetic random access memory
US20050083747A1 (en) * 2003-10-20 2005-04-21 Taiwan Semicondutor Manufacturing Co. Reference generator for multilevel nonlinear resistivity memory storage elements
JP2009015949A (ja) * 2007-07-03 2009-01-22 Toshiba Corp 磁気ランダムアクセスメモリ
TW200926167A (en) * 2007-12-04 2009-06-16 Ind Tech Res Inst Memory accessing circuit and method
US20090201717A1 (en) * 2008-02-07 2009-08-13 Kabushiki Kaisha Toshiba Resistance-change memory

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392923B1 (en) 2001-02-27 2002-05-21 Motorola, Inc. Magnetoresistive midpoint generator and method
US7286395B2 (en) 2005-10-27 2007-10-23 Grandis, Inc. Current driven switched magnetic storage cells having improved read and write margins and magnetic memories using such cells

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445612B1 (en) * 2001-08-27 2002-09-03 Motorola, Inc. MRAM with midpoint generator reference and method for readout
TW200412595A (en) * 2003-01-07 2004-07-16 Ind Tech Res Inst A reference mid-point current generator for a magnetic random access memory
US20050083747A1 (en) * 2003-10-20 2005-04-21 Taiwan Semicondutor Manufacturing Co. Reference generator for multilevel nonlinear resistivity memory storage elements
JP2009015949A (ja) * 2007-07-03 2009-01-22 Toshiba Corp 磁気ランダムアクセスメモリ
TW200926167A (en) * 2007-12-04 2009-06-16 Ind Tech Res Inst Memory accessing circuit and method
US20090201717A1 (en) * 2008-02-07 2009-08-13 Kabushiki Kaisha Toshiba Resistance-change memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508435B1 (en) 2015-06-17 2016-11-29 Winbond Electronics Corp. Writing method for resistive memory apparatus

Also Published As

Publication number Publication date
US8213213B2 (en) 2012-07-03
US20110110140A1 (en) 2011-05-12
TW201117221A (en) 2011-05-16

Similar Documents

Publication Publication Date Title
TWI419172B (zh) Reference current generator for resistive memory and its
TWI655578B (zh) 具反熔絲型差動記憶胞之隨機碼產生器及相關感測方法
US7818638B2 (en) Systems and devices including memory with built-in self test and methods of making and using the same
JP3894030B2 (ja) 抵抗変化記憶素子を用いた記憶装置及び同装置の参照抵抗値決定方法
CN111435295B (zh) 具非易失性存储器的随机码产生器
US10304529B2 (en) Reading circuit for resistive memory
US9105357B2 (en) Semiconductor memory device and defective judging method thereof
Yilmaz et al. A drift-tolerant read/write scheme for multilevel memristor memory
US10008246B2 (en) Memory and reference circuit calibration method thereof
JP2007299926A (ja) 抵抗変化型ヒューズ回路
US20220130435A1 (en) Series of parallel sensing operations for multi-level cells
US9805791B2 (en) Resistive memory structure for single or multi-bit data storage
JP4209322B2 (ja) 磁気抵抗効果レベル発生器
TWI571876B (zh) 電阻式記憶體及其記憶胞
JP6239056B2 (ja) 抵抗性メモリおよびそのメモリセル
TWI698876B (zh) 資料寫入方法及非揮發性記憶體
US10579759B2 (en) Apparatus for modeling resistive memory devices
TWI517161B (zh) 電源電壓產生電路與用於記憶陣列之電源電壓產生電路的操作方法
CN105448345B (zh) 存储器的操作方法
TWI597736B (zh) Memory cell reference value
US8406067B2 (en) Semiconductor memory device
CN118824315A (zh) 一种概率器件的读写电路、方法以及阵列
JP2011139608A (ja) 半導体記憶装置及びその装置に用いる電圧発生回路の設定方法
JP2012256393A (ja) 半導体記憶装置
JP2013033568A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees