CN105336373A - Efuse模块及其熔断电流的校准系统和校准方法 - Google Patents
Efuse模块及其熔断电流的校准系统和校准方法 Download PDFInfo
- Publication number
- CN105336373A CN105336373A CN201410352688.XA CN201410352688A CN105336373A CN 105336373 A CN105336373 A CN 105336373A CN 201410352688 A CN201410352688 A CN 201410352688A CN 105336373 A CN105336373 A CN 105336373A
- Authority
- CN
- China
- Prior art keywords
- efuse
- fusing current
- module
- breakdown voltage
- fusing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种Efuse模块,所述Efuse模块至少包括:Efuse,用于所述熔断电流的大小在预设熔断电流范围内时熔断,以记录数据;可编程NMOS阵列,连接于所述Efuse,用于通过编程调整所述熔断电流的大小;其中,所述可编程NMOS阵列包括多个并联连接的NMOS器件,每个NMOS器件的漏极相连后与所述Efuse连接,每个NMOS器件的源极和衬底共同接地,每个NMOS器件的栅极共同组成控制信号端。本发明还提供一种Efuse模块熔断电流的校准系统和校准方法。本发明有效提高了熔断电流的精确度和稳定性,在工艺和环境变化时,熔断电流的精确和稳定保证了Efuse模块的稳定性和可靠性。
Description
技术领域
本发明涉及一种Efuse(电可编程熔丝),特别是涉及一种Efuse模块及其熔断电流的校准系统和校准方法。
背景技术
Efuse技术是一种利用聚酯保险丝特性编程和永久保存数据的技术。随着Efuse的理论与技术逐渐成熟,Efuse的应用范围迅速扩大。目前最常见的两种熔断模式包括断裂模式和电子迁移(EM)模式,而Efuse模块是EM模式下最受欢迎的设计,其稳定性和可靠性的关键因素是精确和稳定的熔断电流,但是工艺和环境的变化往往会影响熔断电流的精确度和稳定性,从而造成Efuse模块的稳定性和可靠性较差。半导体器件的通道长度较大时虽然可以缩小工艺窗口,但是在相同的驱动强度时,半导体器件的通道宽度也将相应的增加(熔断电流属于典型案例),这些将导致半导体器件的总面积扩大,尤其是大容量Efuse模块。
目前传统的Efuse模块的设计方面,由于Efuse模块熔断电流的大小控制主要是通过和电可编程熔丝EfuseR0串联的作为控制开关的NMOS器件MN0来实现的,如图1所示,因此设计时主要通过选取相对较大的沟道长度来克服工艺及应用环境偏差所带来的熔断电流的偏差,这种方案的主要缺点是极大的增加了Efuse模块的版图面积,造成大容量Efuse模块设计中的面积利用率低下,限制了Efuse模块的推广;其次,即使使用了较大的沟道长度,仍然只能在一定程度上减弱工艺及应用环境偏差带来的熔断电流的偏离,其改善较为有限。
根据前面提到的传统设计方法,通过增大沟道长度来少量减少工艺偏差以及应用环境对Efuse模块熔断电流的影响。这样的设计理念以极大的增大Efuse模块的面积为代价,换取少量的减少熔断电流偏差的结果,一方面使Efuse模块的面积利用率降低,另一方面使得Efuse模块难以随着工艺的进步作进一步的版图面积的缩小。
美国专利(US7911820B2)公开了一种可调节电流的Efuse设计,该专利提出的设计通过引入一个对基准电流作控制的电路得到一个可编程的电流源以供给Efuse作为熔断电流,如图2所示。这种方法需要有一个外部的模拟基准电流源,并且以PMOS作为电流控制的主要部分。该专利所提出的设计理念主要针对PMOS部分引入控制的概念,利用模拟基准电流源的设计达到校准熔断电流的思路,但是当熔断电流校准后模拟基准电流源依旧处于工作状态,致使Efuse模块存在静态功耗,抗干扰能力也较差。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种Efuse模块及其熔断电流的校准系统和校准方法,用于解决现有技术中由于工艺和环境的变化,导致熔断电流的精确度和稳定性受到影响,从而造成Efuse模块的稳定性和可靠性较差的问题。
为实现上述目的及其他相关目的,本发明提供一种Efuse模块,用于在熔断电流通过时记录数据,其中,所述Efuse模块至少包括:
Efuse,用于所述熔断电流的大小在预设熔断电流范围内时熔断,以记录数据;
可编程NMOS阵列,连接于所述Efuse,用于通过编程调整所述熔断电流的大小;
其中,所述可编程NMOS阵列包括多个并联连接的NMOS器件,每个NMOS器件的漏极相连后与所述Efuse连接,每个NMOS器件的源极和衬底共同接地,每个NMOS器件的栅极共同组成控制信号端,所述控制信号端适于通过编程控制每个NMOS器件的开关,以调整所述熔断电流的大小。
本发明还提供一种Efuse模块熔断电流的校准系统,其中,所述Efuse模块熔断电流的校准系统至少包括:
Efuse模块,用于在熔断电流通过时记录数据,并能通过编程调整所述熔断电流;
Efuse复制模块,其结构与所述Efuse模块相同,其输入端接入参考熔断电流,用于通过编程校准所述参考熔断电流;其中,所述Efuse复制模块根据预设编码预编程;
工艺/环境侦测模块,连接于所述Efuse复制模块,用于在当前工艺/环境下,侦测并判断所述参考熔断电流的大小是否在预设熔断电流范围内,并输出判断结果;
控制逻辑模块,连接于所述Efuse模块、所述Efuse复制模块和所述工艺/环境侦测模块,用于在所述判断结果为所述参考熔断电流的大小不在所述预设熔断电流范围内时,对所述Efuse复制模块进行重新编程;或者在所述判断结果为所述参考熔断电流的大小在所述预设熔断电流范围内时,根据所述Efuse复制模块最后一次编程的编码对所述Efuse模块编程,以调整所述熔断电流。
优选地,所述Efuse模块至少包括:
Efuse,用于所述熔断电流的大小在预设熔断电流范围内时熔断,以记录数据;
可编程NMOS阵列,连接于所述Efuse,用于通过编程调整所述熔断电流的大小;
其中,所述可编程NMOS阵列包括多个并联连接的NMOS器件,每个NMOS器件的漏极相连后与所述Efuse连接,每个NMOS器件的源极和衬底共同接地,每个NMOS器件的栅极共同组成控制信号端,所述控制信号端适于通过编程控制每个NMOS器件的开关,以调整所述熔断电流的大小。
优选地,所述工艺/环境侦测模块至少包括:
第一比较器,具有耦合到第一参考熔断电压的负输入端和耦合到所述Efuse复制模块的熔断电压的正输入端;
第二比较器,具有耦合到第二参考熔断电压的负输入端和耦合到所述Efuse复制模块的熔断电压的正输入端;
其中,所述第一比较器和所述第二比较器配置为:在所述Efuse复制模块的熔断电压分别大于所述第一参考熔断电压和所述第二参考熔断电压时,输出第一组逻辑电平,在所述Efuse复制模块的熔断电压在所述第一参考熔断电压和所述第二参考熔断电压之间时,输出第二组逻辑电平,在所述Efuse复制模块的熔断电压分别小于所述第一参考熔断电压和所述第二参考熔断电压时,输出第三组逻辑电平。
优选地,所述控制逻辑模块至少包括:
计数器,用于记录编码数据;
环形振荡器,连接于所述计数器,用于所述Efuse复制模块进行重新编程时,振荡控制所述计数器进行加减,以修改所述编码数据。
优选地,所述计数器为可逆计数器。
本发明还提供一种Efuse模块熔断电流的校准方法,其中,所述Efuse熔断电流的校准方法至少包括:
步骤S1,预设一Efuse模块和一与所述Efuse模块相同的Efuse复制模块,所述Efuse复制模块接入一参考熔断电流,其中,所述Efuse复制模块根据预设编码预编程;
步骤S2,在当前工艺/环境下,侦测并判断所述参考熔断电流的大小是否在预设熔断电流范围内,并输出判断结果;
步骤S3,在所述判断结果为所述参考熔断电流的大小不在所述预设熔断电流范围内时,对所述Efuse复制模块进行重新编程,重复步骤S2;或者在所述判断结果为所述参考熔断电流的大小在所述预设熔断电流范围内时,根据所述Efuse复制模块最后一次编程的编码对所述Efuse模块编程,以调整所述熔断电流。
优选地,在步骤S2中,具体步骤为:
步骤S201,预设一第一参考熔断电压和一第二参考熔断电压;
步骤S202,侦测所述Efuse复制模块的熔断电压,并将其与所述第一参考熔断电压和所述第二参考熔断电压分别进行比较;
步骤S203,在所述Efuse复制模块的熔断电压分别大于所述第一参考熔断电压和所述第二参考熔断电压时,输出判断结果,所述判断结果为所述参考熔断电流的大小小于所述预设熔断电流范围;在所述Efuse复制模块的熔断电压分别小于所述第一参考熔断电压和所述第二参考熔断电压时,输出判断结果,所述判断结果为所述参考熔断电流的大小大于所述预设熔断电流范围;在所述Efuse复制模块的熔断电压在所述第一参考熔断电压和所述第二参考熔断电压之间时,输出判断结果,所述判断结果为所述参考熔断电流的大小在所述预设熔断电流范围内。
优选地,在步骤S3中,在所述判断结果为所述参考熔断电流的大小不在所述预设熔断电流范围内时,对所述Efuse复制模块进行重新编程,具体步骤为:
所述判断结果为所述参考熔断电流的大小小于所述预设熔断电流范围,减小所述Efuse复制模块上一次编程的编码,对所述Efuse复制模块进行重新编程,以减小所述参考熔断电流;
所述判断结果为所述参考熔断电流的大小大于所述预设熔断电流范围,增大所述Efuse复制模块上一次编程的编码,对所述Efuse复制模块进行重新编程,以增大所述参考熔断电流。
如上所述,本发明的Efuse模块及其熔断电流的校准系统和校准方法,具有以下有益效果:
1、本发明的Efuse模块采用一组能够在晶圆或者芯片阶段调整熔断电流的可编程NMOS阵列,有效提高了熔断电流的精确度和稳定性,在工艺和环境变化时,熔断电流的精确和稳定保证了Efuse模块的稳定性和可靠性;另外,可以直接使用当前工艺中的最小沟道长度进行设计,而不用担心工艺及应用环境的偏差,随着工艺的进步显著缩小了Efuse模块的版图面积,充分利用了工艺的进化带来的优势。
2、本发明的校准系统和校准方法通过对Efuse复制模块的参考熔断电流进行校准,从而获得应用于Efuse模块的编程编码,最终得到满足当前批次晶圆或者芯片的整体工艺/环境的稳定和精确的熔断电流,有效提高了Efuse模块的稳定性和可靠性以及用户的可操作性;另外,对于参考熔断电流的校准一次性完成,之后可以完全关闭掉Efuse复制模块部分的电路,仅由计数器记录下校准的结果,可以实现“0”静态功耗。
附图说明
图1显示为本发明现有技术中的Efuse模块示意图。
图2显示为本发明现有技术中引用的美国专利的电路图。
图3显示为本发明第一实施方式的Efuse模块示意图。
图4显示本发明第一实施方式的Efuse模块的示例性示意图。
图5显示为本发明第一实施方式的Efuse模块熔断电流的示例性电流曲线对比示意图。
图6显示为本发明第二实施方式的Efuse模块熔断电流的校准系统示意图。
图7显示为本发明第二实施方式的Efuse模块熔断电流的校准系统的示例性示意图。
图8显示为本发明第三实施方式的Efuse模块熔断电流的校准方法流程图。
元件标号说明
1Efuse
2可编程NMOS阵列
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
本发明的第一实施方式涉及一种Efuse模块,请参阅图3。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
本实施方式的Efuse模块,用于在熔断电流通过时记录数据,其中,Efuse模块至少包括:Efuse1,用于熔断电流的大小在预设熔断电流范围内时熔断,以记录数据;以及可编程NMOS阵列2,连接于Efuse1,用于通过编程调整熔断电流的大小。
具体地说,可编程NMOS阵列2包括多个并联连接的NMOS器件,每个NMOS器件的漏极相连后与Efuse1连接,每个NMOS器件的源极和衬底共同接地,每个NMOS器件的栅极共同组成控制信号端,控制信号端适于通过编程控制每个NMOS器件的导通与否,以调整熔断电流的大小。除此之外,Efuse1的输入端还连接一个模拟电压源,模拟电压源用于向Efuse模块提供熔断电压,一个足够大范围的熔断电压对于Efuse模块的稳定性和可靠性是十分必要的。
Efuse模块的阻值是由Efuse1的阻值和可编程NMOS阵列2的等效阻值组成的,当Efuse模块的熔断电压满足整个工艺及应用环境范围时,用户可以通过调整Efuse模块的阻值的大小来调整Efuse模块的熔断电流的大小,由于Efuse1的阻值是固定的(Efuse1初始状态默认存储逻辑“0”数据),只需要调整可编程NMOS阵列2的等效阻值,就可以使Efuse模块的熔断电流的大小达到预设熔断电流范围的区间,此时Efuse1内部发生变化并产生逻辑“1”数据,Efuse1熔断以记录该逻辑“1”数据。其中,可编程NMOS阵列2的等效阻值的获得是由多个并联连接的NMOS器件的开关得到的,当NMOS器件开启的数量较多时,多个NMOS器件的并联阻值较小,熔断电流较大;相反,当NMOS器件关闭的数量较多时,多个NMOS器件的并联阻值较大,熔断电流较小。由并联电阻的阻值计算方式可知,当并联的电阻越多时,得到的阻值越小,可能精确到小数点后几位数字,而熔断电压不变,因而熔断电流的精确度将更高。用户可以根据需要的熔断电流的精确度来设计NMOS器件的数量和实际开启数量。
因此,NMOS器件的数量以及开启的数量决定了调整熔断电流的精确度,设定NMOS器件的数量为n个,其中,n为大于等于2的自然数;可编程NMOS阵列2的信号控制端由这n个NMOS器件的栅极b1、b2……bn共同组成。将NMOS器件的数量作为可调节熔断电流的精确度的档位,本实施方式仅以3档可调节作为范例,实际设计中可根据要求设计出更多的档位,以更加精确的调整出合适的熔断电流;参见图4,可编程NMOS阵列2包括第一NMOS器件MN1、第二NMOS器件MN2和第三NMOS器件MN3,b1、b2、b3组成可编程NMOS阵列2的控制信号端,逻辑“1”表示NMOS器件的开启,开启的NMOS器件能用于Efuse的熔断,Efuse1采用多晶硅熔丝R,多晶硅熔丝R的输入端连接模拟电压源AVDD。
请继续参阅图4,对可编程NMOS阵列2中的NMOS器件开启的数量进行编程,即通过对控制信号端编程以控制各个NMOS器件的开或关,具体为通过二进制编码的方式对控制信号端编程:预先设定b1、b2、b3的默认初始状态为1、1、0,即开启第一NMOS器件MN1和第二NMOS器件MN2,关闭第三NMOS器件MN3。如果在当前工艺及环境下,熔断电流过大,重新对信号控制端编程,通过二进制编码做减法(110->100或者010或者001),只开启一个NMOS器件,即实际参与熔断的NMOS器件的数量减少,从而减小熔断电流,以获得更大的设计裕度;反之亦然。当工艺(如制程、掺杂等)和环境(如温度、电压等)发生变化时,Efuse1内部的结构状态可能会变得不稳定(如发生气化或结晶),致使Efuse1的性能(如阻值等)也会发生变化,从而造成熔断电流的偏差,因此,通过对可编程NMOS阵列2编程,能够快速有效地调整熔断电流的大小,从而提高熔断电流的稳定性。
请参阅图5,图5为本实施方式的Efuse模块熔断电流的示例性电流曲线对比示意图,图中的四条曲线从上到下依次为:曲线a,默认设置的最大熔断电流曲线;曲线b,在当前工艺/环境下,通过Efuse模块减小后的最大熔断电流曲线;曲线c,在当前工艺/环境下,通过Efuse模块增大后的最小熔断电流曲线;曲线d,默认设置的最小熔断电流曲线。如果按照传统设计,例如Efuse模块的熔断电流的范围为10mA+/-1mA(即9-11mA),那么由上图可知,在整个工艺及应用环境范围内,要满足Efuse模块的熔断电流的范围在9-11mA,模拟电压源AVDD提供的熔断电压的范围约为2.3V~2.4V(参见曲线a和曲线d对应位置的坐标),只有0.1V的高精度熔断电压的变化范围,对于用户的使用无疑是有极大难度的,也存在着一定的隐患,因为一旦熔断电压超过2.3V~2.4V的范围,其对应的熔断电流将会过大或者过小,即熔断电流的精确度和稳定性受到影响,从而造成Efuse模块的稳定性和可靠性变差。而使用本实施方式的Efuse模块,加入可编程NMOS阵列之后,如果工艺及环境的变化致使Efuse1的内部的结构状态不稳定,其阻值变小,导致熔断电流过大(曲线a),则可通过NMOS阵列编程将实际熔断电流曲线调整为曲线b;反之,可由曲线d调整为曲线c。因此,对于在整个工艺及应用环境范围内,同样要满足Efuse模块的熔断电流的范围在9-11mA,模拟电压源AVDD提供的熔断电压的范围可扩展到1.9V~2.75V,如此大范围的一个熔断电压能够大大提高用户的使用便捷性,用户操作时也不易超过该熔断电压范围,就能避免熔断电流的精确度和稳定性受到影响,从而大大提高Efuse模块的稳定性和可靠性。
另外,本实施方式的Efuse模块可以直接使用当前工艺中的最小沟道长度进行设计,而不用担心工艺及应用环境的偏差,随着工艺的进步显著缩小了Efuse模块的版图面积,充分利用了工艺的进化带来的优势。
本发明的第二实施方式涉及一种Efuse模块熔断电流的校准系统,请参阅图6,Efuse模块熔断电流的校准系统至少包括:
Efuse模块,用于在熔断电流通过时记录数据,并能通过编程调整熔断电流;
Efuse复制模块,其结构与Efuse模块相同,其输入端接入参考熔断电流,用于通过编程校准参考熔断电流;其中,Efuse复制模块根据预设编码预编程;
工艺/环境侦测模块,连接于Efuse复制模块,用于在当前工艺/环境下,侦测并判断参考熔断电流的大小是否在预设熔断电流范围内,并输出判断结果;
控制逻辑模块,连接于Efuse模块、Efuse复制模块和工艺/环境侦测模块,用于在判断结果为参考熔断电流的大小不在预设熔断电流范围内时,对Efuse复制模块进行重新编程;或者在判断结果为参考熔断电流的大小在预设熔断电流范围内时,根据Efuse复制模块最后一次编程的编码对Efuse模块编程,以调整熔断电流。
本实施方式校准系统的原理是通过一个与Efuse模块结构完全相同的Efuse复制模块,与工艺/环境侦测模块作交互,用于侦测并判断Efuse复制模块中通过的参考熔断电流的大小是否在预设熔断电流范围内,从而判断当前批次的wafer(晶圆)或者芯片的整体工艺/环境是偏向于电流过大、过小还是合适,工艺/环境侦测模块得出判断结果为参考熔断电流的大小不在预设熔断电流范围内后,向控制逻辑模块发出信号,由控制逻辑模块根据该判断结果对Efuse复制模块作出相应的调整,对Efuse复制模块进行重新编程,以调整参考熔断电流的大小,工艺/环境侦测模块重复侦测判断过程,直到工艺/环境侦测模块得出判断结果为参考熔断电流的大小在预设熔断电流范围内后,向控制逻辑模块发出信号,由控制逻辑模块根据Efuse复制模块最后一次编程的编码对Efuse模块编程,以调整熔断电流,得到满足当前批次晶圆或者芯片的整体工艺/环境的稳定和精确的熔断电流,从而使得Efuse模块的稳定性和可靠性得到了提高。
本实施方式中的Efuse模块与第一实施方式中描述的Efuse模块的结构和功能均相同,请参阅图3,其至少包括:Efuse,用于熔断电流的大小在预设熔断电流范围内时熔断,以记录数据;可编程NMOS阵列,连接于Efuse,用于通过编程调整熔断电流的大小;其中,可编程NMOS阵列包括多个并联连接的NMOS器件,每个NMOS器件的漏极相连后与Efuse连接,每个NMOS器件的源极和衬底共同接地,每个NMOS器件的栅极共同组成控制信号端,控制信号端适于通过编程控制每个NMOS器件的开关,以调整熔断电流的大小。该Efuse模块的功能和达到的技术效果在第一实施方式中均已介绍,在此不作赘述。
请参阅图7,在本实施方式中,工艺/环境侦测模块至少包括:第一比较器C1,具有耦合到第一参考熔断电压Vref1的负输入端和耦合到Efuse复制模块的熔断电压的正输入端;第二比较器C2,具有耦合到第二参考熔断电压Vref2的负输入端和耦合到Efuse复制模块的熔断电压的正输入端;其中,第一比较器C1和第二比较器C2配置为:在Efuse复制模块的熔断电压分别大于第一参考熔断电压Vref1和第二参考熔断电压Vref2时,输出第一组逻辑电平,在Efuse复制模块的熔断电压在第一参考熔断电压Vref1和第二参考熔断电压Vref2之间时,输出第二组逻辑电平,在Efuse复制模块的熔断电压分别小于第一参考熔断电压Vref1和第二参考熔断电压Vref2时,输出第三组逻辑电平。
另外,控制逻辑模块至少包括:计数器,用于记录编码数据;环形振荡器,连接于计数器,用于Efuse复制模块进行重新编程时,振荡控制计数器进行加减,以修改编码数据。当然,也可以采用具有计数功能的数字寄存器或者其他器件。优选地,计数器为可逆计数器。
其中,计数器的一端连接环形振荡器,另一端连接Efuse复制模块中可编程NMOS阵列的信号控制端,计数器除了用于记录编码数据,还用于根据记录的编码数据自动对可编程NMOS阵列的信号控制端进行编程,从而调整参考熔断电流Iref的大小。此时计数器根据Efuse复制模块最后一次编程的编码,即计数器最后一次记录的编码数据,对Efuse模块编程,以调整熔断电流。
请继续参阅图7,Efuse复制模块的输入端连接一个电流源,电流源输出的参考熔断电流Iref输入到Efuse复制模块中的Efuse中,再经过Efuse复制模块中的可编程NMOS阵列,Efuse复制模块中的可编程NMOS阵列的信号控制端连接由标记信号控制的计数器,标记信号是两个比较器的输出信号,两个比较器共能输出三组信号(即第一组逻辑电平11,第二组逻辑电平10,第三组逻辑电平00),一个低速(几百kHZ)的环形振荡器控制计数器根据两个比较器的输出信号增加、减小或不变。其中,参考熔断电流是用户预设的可以用于Efuse模块的熔断电流。
具体地说,第一比较器C1的负输入端接入第一参考熔断电压Vref1,第二比较器C2的负输入端接入第二参考熔断电压Vref2,其中,第二参考熔断电压Vref2大于第一参考熔断电压Vref1,这两个参考熔断电压组成了Efuse复制模块的预设熔断电压范围的最大值和最小值,能够用于校准参考熔断电流。对Efuse复制模块的压降作检测,将Efuse复制模块的熔断电压与第一参考熔断电压Vref1、第二参考熔断电压Vref2分别做比较,当Efuse复制模块的熔断电压在第一参考熔断电压Vref1和第二参考熔断电压Vref2之间时,两个比较器输出第二组逻辑电平,那么说明Efuse复制模块的等效阻抗正常,工艺正常,参考熔断电流Iref正常,其大小在预设熔断电流范围内,计数器记录的编码数据不变,Efuse复制数据无需重新编码,计数器记录的编码数据可直接提供给Efuse模块编程。
如果Efuse复制模块的熔断电压均大于第一参考熔断电压Vref1、第二参考熔断电压Vref2,两个比较器输出第一组逻辑电平,那么说明Efuse复制模块的等效阻抗过大,工艺偏慢,参考熔断电流Iref偏小,需要开启更多的NMOS器件以抵消工艺的偏差,环形振荡器控制计数器增加1个计数,计数器记录的编码数据增大,Efuse复制数据重新编码,从而增大参考熔断电流Iref;反过来,如果Efuse复制模块的熔断电压均小于第一参考熔断电压Vref1、第二参考熔断电压Vref2,两个比较器输出第三组逻辑电平,那么说明Efuse复制模块的等效阻抗过小,工艺偏快,参考熔断电流Iref偏大,需要关闭更多的NMOS器件以抵消工艺的偏差,环形振荡器控制计数器减小1个计数,计数器记录的编码数据减小,Efuse复制数据重新编码,从而减小参考熔断电流Iref。由此得到最终需要提供给真正的Efuse模块的编程编码,用于后续实际的Efuse模块编程。
由于NMOS器件是Efuse模块中主要的面积消耗部分,本实施方式可以使得NMOS器件随着工艺最小线宽的提升同步的提升,使Efuse模块整体的面积随着工艺的进步有较为显著的面积缩小,充分利用了工艺的进化带来的优势,更重要的是,后期的熔断电流的校准可以极大的提高Efuse模块的稳定性和可靠性以及用户的可操作性。
另外,值得注意的是,逻辑控制模块还可以分别通过一个开关控制连通或断开Efuse模块、Efuse复制模块。校准开始前,断开Efuse模块的开关,连通Efuse复制模块的开关,开始校准参考熔断电流;在工艺/环境侦测模块得出判断结果为参考熔断电流的大小在预设熔断电流范围内后,计数器记录的编码数据不再变化,校准结束,连通Efuse模块的开关,断开Efuse复制模块的开关,计数器根据最后一次记录的编码数据完成对Efuse模块的编程。这种方式的优势在于:对于参考熔断电流的校准一次性完成,之后可以完全关闭掉Efuse复制模块部分的电路,仅由计数器(或数字寄存器)记录下校准的结果,这样的方式可以实现Efuse模块的“0”静态功耗(仅有接面漏电流存在),增强抗干扰能力,弥补了背景技术中提到的美国专利的不足。
值得一提的是,本实施方式中所涉及到的各模块均为逻辑模块,在实际应用中,一个逻辑单元可以是一个物理单元,也可以是一个物理单元的一部分,还可以以多个物理单元的组合实现。此外,为了突出本发明的创新部分,本实施方式中并没有将与解决本发明所提出的技术问题关系不太密切的单元引入,但这并不表明本实施方式中不存在其它的单元。
本发明的第三实施方式涉及一种Efuse模块熔断电流的校准方法,请参阅图8,Efuse熔断电流的校准方法至少包括:
步骤S1,预设一Efuse模块和一与Efuse模块相同的Efuse复制模块,Efuse复制模块接入一参考熔断电流,其中,Efuse复制模块根据预设编码预编程;
步骤S2,在当前工艺/环境下,侦测并判断参考熔断电流的大小是否在预设熔断电流范围内,并输出判断结果;
步骤S3,在判断结果为参考熔断电流的大小不在预设熔断电流范围内时,对Efuse复制模块进行重新编程,重复步骤S2;或者在判断结果为参考熔断电流的大小在预设熔断电流范围内时,根据Efuse复制模块最后一次编程的编码对Efuse模块编程,以调整熔断电流。
在步骤S2中,具体步骤为:
步骤S201,预设一第一参考熔断电压和一第二参考熔断电压;
步骤S202,侦测Efuse复制模块的熔断电压,并将其与第一参考熔断电压和第二参考熔断电压分别进行比较;
步骤S203,在Efuse复制模块的熔断电压分别大于第一参考熔断电压和第二参考熔断电压时,输出判断结果,判断结果为参考熔断电流的大小小于预设熔断电流范围;在Efuse复制模块的熔断电压分别小于第一参考熔断电压和第二参考熔断电压时,输出判断结果,判断结果为参考熔断电流的大小大于预设熔断电流范围;在Efuse复制模块的熔断电压在第一参考熔断电压和第二参考熔断电压之间时,输出判断结果,判断结果为参考熔断电流的大小在预设熔断电流范围内。
在步骤S3中,在判断结果为参考熔断电流的大小不在预设熔断电流范围内时,对Efuse复制模块进行重新编程,具体步骤为:
判断结果为参考熔断电流的大小小于预设熔断电流范围,减小Efuse复制模块上一次编程的编码,对Efuse复制模块进行重新编程,以减小参考熔断电流;
判断结果为参考熔断电流的大小大于预设熔断电流范围,增大Efuse复制模块上一次编程的编码,对Efuse复制模块进行重新编程,以增大参考熔断电流。
本实施方式校准方法,通过对Efuse复制模块的参考熔断电流进行校准,从而获得应用于Efuse模块的编程编码,最终得到满足当前批次晶圆或者芯片的整体工艺/环境的稳定和精确的熔断电流,有效提高了Efuse模块的稳定性和可靠性。
上面各种方法的步骤划分,只是为了描述清楚,实现时可以合并为一个步骤或者对某些步骤进行拆分,分解为多个步骤,只要包含相同的逻辑关系,都在本专利的保护范围内;对算法中或者流程中添加无关紧要的修改或者引入无关紧要的设计,但不改变其算法和流程的核心设计都在该专利的保护范围内。
不难发现,第二实施方式是系统实施例,本实施方式是与其相对应的方法实施例,本实施方式可与第二实施方式互相配合实施。第二实施方式中提到的相关技术细节在本实施方式中依然有效,为了减少重复,这里不再赘述。相应地,本实施方式中提到的相关技术细节也可应用在第二实施方式中。
综上所述,本发明的Efuse模块采用一组能够在晶圆或者芯片阶段调整熔断电流的可编程NMOS阵列,有效提高了熔断电流的精确度和稳定性,在工艺和环境变化时,熔断电流的精确和稳定保证了Efuse模块的稳定性和可靠性;另外,可以直接使用当前工艺中的最小沟道长度进行设计,而不用担心工艺及应用环境的偏差,随着工艺的进步显著缩小了Efuse模块的版图面积,充分利用了工艺的进化带来的优势。本发明的校准系统和校准方法通过对Efuse复制模块的参考熔断电流进行校准,从而获得应用于Efuse模块的编程编码,最终得到满足当前批次晶圆或者芯片的整体工艺/环境的稳定和精确的熔断电流,有效提高了Efuse模块的稳定性和可靠性以及用户的可操作性;另外,对于参考熔断电流的校准一次性完成,之后可以完全关闭掉Efuse复制模块部分的电路,仅由计数器记录下校准的结果,可以实现“0”静态功耗。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种Efuse模块,用于在熔断电流通过时记录数据,其特征在于,所述Efuse模块至少包括:
Efuse,用于所述熔断电流的大小在预设熔断电流范围内时熔断,以记录数据;
可编程NMOS阵列,连接于所述Efuse,用于通过编程调整所述熔断电流的大小;
其中,所述可编程NMOS阵列包括多个并联连接的NMOS器件,每个NMOS器件的漏极相连后与所述Efuse连接,每个NMOS器件的源极和衬底共同接地,每个NMOS器件的栅极共同组成控制信号端,所述控制信号端适于通过编程控制每个NMOS器件的开关,以调整所述熔断电流的大小。
2.一种Efuse模块熔断电流的校准系统,其特征在于,所述Efuse模块熔断电流的校准系统至少包括:
Efuse模块,用于在熔断电流通过时记录数据,并能通过编程调整所述熔断电流;
Efuse复制模块,其结构与所述Efuse模块相同,其输入端接入参考熔断电流,用于通过编程校准所述参考熔断电流;其中,所述Efuse复制模块根据预设编码预编程;
工艺/环境侦测模块,连接于所述Efuse复制模块,用于在当前工艺/环境下,侦测并判断所述参考熔断电流的大小是否在预设熔断电流范围内,并输出判断结果;
控制逻辑模块,连接于所述Efuse模块、所述Efuse复制模块和所述工艺/环境侦测模块,用于在所述判断结果为所述参考熔断电流的大小不在所述预设熔断电流范围内时,对所述Efuse复制模块进行重新编程;或者在所述判断结果为所述参考熔断电流的大小在所述预设熔断电流范围内时,根据所述Efuse复制模块最后一次编程的编码对所述Efuse模块编程,以调整所述熔断电流。
3.根据权利要求2所述的Efuse模块熔断电流的校准系统,其特征在于,所述Efuse模块至少包括:
Efuse,用于所述熔断电流的大小在预设熔断电流范围内时熔断,以记录数据;
可编程NMOS阵列,连接于所述Efuse,用于通过编程调整所述熔断电流的大小;
其中,所述可编程NMOS阵列包括多个并联连接的NMOS器件,每个NMOS器件的漏极相连后与所述Efuse连接,每个NMOS器件的源极和衬底共同接地,每个NMOS器件的栅极共同组成控制信号端,所述控制信号端适于通过编程控制每个NMOS器件的开关,以调整所述熔断电流的大小。
4.根据权利要求2所述的Efuse模块熔断电流的校准系统,其特征在于,所述工艺/环境侦测模块至少包括:
第一比较器,具有耦合到第一参考熔断电压的负输入端和耦合到所述Efuse复制模块的熔断电压的正输入端;
第二比较器,具有耦合到第二参考熔断电压的负输入端和耦合到所述Efuse复制模块的熔断电压的正输入端;
其中,所述第一比较器和所述第二比较器配置为:在所述Efuse复制模块的熔断电压分别大于所述第一参考熔断电压和所述第二参考熔断电压时,输出第一组逻辑电平,在所述Efuse复制模块的熔断电压在所述第一参考熔断电压和所述第二参考熔断电压之间时,输出第二组逻辑电平,在所述Efuse复制模块的熔断电压分别小于所述第一参考熔断电压和所述第二参考熔断电压时,输出第三组逻辑电平。
5.根据权利要求2所述的Efuse模块熔断电流的校准系统,其特征在于,所述控制逻辑模块至少包括:
计数器,用于记录编码数据;
环形振荡器,连接于所述计数器,用于所述Efuse复制模块进行重新编程时,振荡控制所述计数器进行加减,以修改所述编码数据。
6.根据权利要求5所述的Efuse模块熔断电流的校准系统,其特征在于,所述计数器为可逆计数器。
7.一种Efuse模块熔断电流的校准方法,其特征在于,所述Efuse熔断电流的校准方法至少包括:
步骤S1,预设一Efuse模块和一与所述Efuse模块相同的Efuse复制模块,所述Efuse复制模块接入一参考熔断电流,其中,所述Efuse复制模块根据预设编码预编程;
步骤S2,在当前工艺/环境下,侦测并判断所述参考熔断电流的大小是否在预设熔断电流范围内,并输出判断结果;
步骤S3,在所述判断结果为所述参考熔断电流的大小不在所述预设熔断电流范围内时,对所述Efuse复制模块进行重新编程,重复步骤S2;或者在所述判断结果为所述参考熔断电流的大小在所述预设熔断电流范围内时,根据所述Efuse复制模块最后一次编程的编码对所述Efuse模块编程,以调整所述熔断电流。
8.根据权利要求7所述的Efuse模块熔断电流的校准方法,其特征在于,在步骤S2中,具体步骤为:
步骤S201,预设一第一参考熔断电压和一第二参考熔断电压;
步骤S202,侦测所述Efuse复制模块的熔断电压,并将其与所述第一参考熔断电压和所述第二参考熔断电压分别进行比较;
步骤S203,在所述Efuse复制模块的熔断电压分别大于所述第一参考熔断电压和所述第二参考熔断电压时,输出判断结果,所述判断结果为所述参考熔断电流的大小小于所述预设熔断电流范围;在所述Efuse复制模块的熔断电压分别小于所述第一参考熔断电压和所述第二参考熔断电压时,输出判断结果,所述判断结果为所述参考熔断电流的大小大于所述预设熔断电流范围;在所述Efuse复制模块的熔断电压在所述第一参考熔断电压和所述第二参考熔断电压之间时,输出判断结果,所述判断结果为所述参考熔断电流的大小在所述预设熔断电流范围内。
9.根据权利要求7所述的Efuse模块熔断电流的校准方法,其特征在于,在步骤S3中,在所述判断结果为所述参考熔断电流的大小不在所述预设熔断电流范围内时,对所述Efuse复制模块进行重新编程,具体步骤为:
所述判断结果为所述参考熔断电流的大小小于所述预设熔断电流范围,减小所述Efuse复制模块上一次编程的编码,对所述Efuse复制模块进行重新编程,以减小所述参考熔断电流;
所述判断结果为所述参考熔断电流的大小大于所述预设熔断电流范围,增大所述Efuse复制模块上一次编程的编码,对所述Efuse复制模块进行重新编程,以增大所述参考熔断电流。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410352688.XA CN105336373B (zh) | 2014-07-23 | 2014-07-23 | Efuse模块及其熔断电流的校准系统和校准方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410352688.XA CN105336373B (zh) | 2014-07-23 | 2014-07-23 | Efuse模块及其熔断电流的校准系统和校准方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105336373A true CN105336373A (zh) | 2016-02-17 |
CN105336373B CN105336373B (zh) | 2019-08-27 |
Family
ID=55286842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410352688.XA Active CN105336373B (zh) | 2014-07-23 | 2014-07-23 | Efuse模块及其熔断电流的校准系统和校准方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105336373B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106158042A (zh) * | 2015-04-16 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 熔丝单元电路 |
CN106771612A (zh) * | 2016-11-23 | 2017-05-31 | 上海华力微电子有限公司 | 一种基于理想电阻的可熔断电阻验证系统及方法 |
CN108665934A (zh) * | 2017-04-01 | 2018-10-16 | 中芯国际集成电路制造(上海)有限公司 | 对efuse进行编程的装置及方法 |
CN108962329A (zh) * | 2018-07-23 | 2018-12-07 | 上海艾为电子技术股份有限公司 | Efuse控制器、Efuse系统及Efuse烧写方法 |
CN109273040A (zh) * | 2017-07-18 | 2019-01-25 | 南亚科技股份有限公司 | 熔丝烧断方法及熔丝烧断系统 |
WO2022040860A1 (zh) * | 2020-08-24 | 2022-03-03 | 中国科学院微电子研究所 | 用于选通管疲劳特性测试的装置及方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1694183A (zh) * | 2004-05-05 | 2005-11-09 | 台湾积体电路制造股份有限公司 | 装置调整及熔丝参考电阻调整的电路和电性装置调整方法 |
US20070268742A1 (en) * | 2006-05-18 | 2007-11-22 | Micron Technology, Inc. | Memory Architecture and Cell Design Employing Two Access Transistors |
-
2014
- 2014-07-23 CN CN201410352688.XA patent/CN105336373B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1694183A (zh) * | 2004-05-05 | 2005-11-09 | 台湾积体电路制造股份有限公司 | 装置调整及熔丝参考电阻调整的电路和电性装置调整方法 |
US20070268742A1 (en) * | 2006-05-18 | 2007-11-22 | Micron Technology, Inc. | Memory Architecture and Cell Design Employing Two Access Transistors |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106158042A (zh) * | 2015-04-16 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 熔丝单元电路 |
CN106158042B (zh) * | 2015-04-16 | 2020-02-11 | 中芯国际集成电路制造(上海)有限公司 | 熔丝单元电路 |
CN106771612A (zh) * | 2016-11-23 | 2017-05-31 | 上海华力微电子有限公司 | 一种基于理想电阻的可熔断电阻验证系统及方法 |
CN108665934A (zh) * | 2017-04-01 | 2018-10-16 | 中芯国际集成电路制造(上海)有限公司 | 对efuse进行编程的装置及方法 |
CN109273040A (zh) * | 2017-07-18 | 2019-01-25 | 南亚科技股份有限公司 | 熔丝烧断方法及熔丝烧断系统 |
CN108962329A (zh) * | 2018-07-23 | 2018-12-07 | 上海艾为电子技术股份有限公司 | Efuse控制器、Efuse系统及Efuse烧写方法 |
CN108962329B (zh) * | 2018-07-23 | 2023-09-29 | 上海艾为电子技术股份有限公司 | Efuse控制器、Efuse系统及Efuse烧写方法 |
WO2022040860A1 (zh) * | 2020-08-24 | 2022-03-03 | 中国科学院微电子研究所 | 用于选通管疲劳特性测试的装置及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105336373B (zh) | 2019-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105336373A (zh) | Efuse模块及其熔断电流的校准系统和校准方法 | |
CN103698054B (zh) | 温度检测校准电路及方法 | |
CN105760785B (zh) | 一种基于时域差分电流测量的物理不可克隆芯片电路 | |
CN104807561B (zh) | 电阻型温度传感芯片的校准电路和校准方法 | |
CN107238743B (zh) | 负电压检测电路 | |
CN1349251A (zh) | 用于微调集成电路的电路和方法 | |
CN105676942A (zh) | 一种偏差信号产生电路及多端口可配置puf电路 | |
CN101174201A (zh) | 随机数发生器 | |
CN105467193A (zh) | 电压检测电路 | |
CN102376341B (zh) | 感测放大器校准电路及方法 | |
CN105353245A (zh) | 一种基于zq管脚的dram ddr校准电路及方法 | |
CN107764431B (zh) | 芯片内核温度检测电路 | |
US8754677B2 (en) | System and method of implementing input/output drivers with low voltage devices | |
CN104090999A (zh) | 一种sram中mos角模型的制作方法 | |
CN103455078A (zh) | 一种限流电路、装置 | |
CN104935321B (zh) | 输入输出阻抗校正电路与方法 | |
CN108932408A (zh) | 一种使能信号控制电路及一种芯片 | |
TW201807713A (zh) | 在記憶體裝置之zq校準中決定電阻校準方向之方法 | |
CN103633939B (zh) | 一种振荡器 | |
CN109962782A (zh) | 基于otp电路的puf密钥稳定性增强方法 | |
CN202268855U (zh) | 一种可编程滤波电路 | |
TW201831903A (zh) | 記憶體元件 | |
CN107329102A (zh) | 一种传感器校准方法和用户可校准传感器结构 | |
CN110514314B (zh) | 一种cmos工艺低功耗高精度温度传感器 | |
CN105807833A (zh) | 芯片参数设定模块及方法、锂电池充电芯片的充电电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |