CN109962782A - 基于otp电路的puf密钥稳定性增强方法 - Google Patents

基于otp电路的puf密钥稳定性增强方法 Download PDF

Info

Publication number
CN109962782A
CN109962782A CN201910077940.3A CN201910077940A CN109962782A CN 109962782 A CN109962782 A CN 109962782A CN 201910077940 A CN201910077940 A CN 201910077940A CN 109962782 A CN109962782 A CN 109962782A
Authority
CN
China
Prior art keywords
output
puf
otp
unit
key
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910077940.3A
Other languages
English (en)
Inventor
张寅�
万美琳
章珍珍
贺章擎
张志文
戴葵
顾豪爽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hubei University
Original Assignee
Hubei University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hubei University filed Critical Hubei University
Priority to CN201910077940.3A priority Critical patent/CN109962782A/zh
Publication of CN109962782A publication Critical patent/CN109962782A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种基于OTP电路的PUF密钥稳定性增强方法，采用基于片上熔丝的一次可编程电路(One Time Programming，OTP)对PUF不稳定单元的输出密钥进行永久性校正，在芯片出厂测试时对不稳定PUF单元的输出密钥进行多种电压、温度等环境测试，根据该单元输出密钥出现“1”或者“0”出现的次数来决定不稳定单元的最终输出密钥，或者直接将不稳定单元的输出密钥固定为特定的值(“1”或者“0”)，并采用OTP电路永久固定该输出密钥值，确保该PUF单元的稳定性。该种基于OTP电路的PUF稳定性增强方法适合多种PUF电路，具有广泛的通用性。

Description

基于OTP电路的PUF密钥稳定性增强方法
技术领域
本发明涉及安全芯片密钥生成电路，具体为基于一次可编程(One TimeProgramming，OTP)电路的PUF密钥稳定性增强方法，属于硬件信息安全技术领域。
背景技术
现今，为了避免反向工程对安全芯片的威胁，在安全芯片设计中最有效的方法是使用物理不可克隆函数(Physically Unclonable Function,PUF)提供安全芯片加解密所需的密钥，PUF检测的是集成电路生产过程中构成电路器件的材料物理特性的随机变化，即使是芯片制造厂商也不可能采用相同的电路复制出完全相同的密钥，攻击者更无法通过版图分析反推出密钥。可以看出，采用PUF提供密钥能够天然地防止外部反向工程攻击，但是由于PUF提供的是安全芯片加解密所需的密钥，其输出密钥值必须具有绝对的工艺随机性和环境稳定性，即不同的工艺下输出密钥不同，但是在不同的电压、温度环境下，输出密钥必须绝对稳定。
为了提升PUF的环境稳定性，现有研究提出了多种措施，但都无法完全消除PUF不稳定单元，或者消除成本太高。在具体电路优化方面，对延迟单元和延迟级数的优化仅能够将瞬态效应环形振荡器(Transient Effect Ring Oscillator, TERO)型和Arbiter型PUF的误比特率分别降至6％和3.2％，而采用温度补偿的方式对RO型PUF及比较器型PUF的优化也仅能将误比特率分别降至3.5％和 4.6％，这些优化方式的效果并不明显，其误比特率仍然较高，且易受工艺影响，无法在任何工艺角下都实现补偿。
在新的不可克隆随机源或者扩大随机源的随机性方面，基于最小数据保持电压(Data Retention Voltage,DRV)检测的SRAM PUF缺乏有效的DRV检测机制，实用性不高；而加速老化增加延迟失配的方式需要较长的测试时间，同时减少了芯片的使用寿命；采样外部高压人为增加SRAM输入管Vth失配的方式会衰减 PUF的统计性，同时也增加了测试时间。此外，基于金属线和接触孔随机通断的数字PUF虽然具有完美的电压、温度稳定性，但丧失了PUF本身所具有的防侵入式直接反向工程攻击的能力。
在提出基于新型器件的PUF结构方面，基于阻变式随机存储器(Resitive RandomAccess Memory,RRAM)和磁随机存储器(Resitive Random Access Memory,RRAM)的PUF虽然具有较高的电压、温度稳定性，但它们并不完全兼容标准CMOS工艺，仍需要采用特殊工艺对芯片进行后处理，成本较高。对于生产后修调稳定性提升方式，举手表决和纠错码(ErrorCorrection Code,ECC)结合的方式虽然可以获得接近于0的误比特率，但需要较为复杂的数字处理电路，硬件开销较大，且PUF每次启动的时候都需要较长时间进行校准。此外，ECC需要片上非易失存储器存储helper数据，进一步增加了硬件开销。而对于根据实际测试值动态调整筛选阈值的方式，也需要较为复杂的数字处理电路，测试时间较长，同时舍弃了较多不满足阈值要求的单元，增加了成本。
综上，如果纯粹对PUF具体电路进行补偿或者优化，其稳定性无法得到本质提升。究其原因，是因为其所采样的噪声、振荡频率、延时、阈值电压之间的失配等易受电压、温度影响，从而使其最低误比特率只有2.5％，同时还会带来实用性不高、测试成本增加、易受工艺影响、统计特性变差等问题。而数字类 PUF和RRAM、MRAM类PUF又分别存在无法防直接反向工程攻击和工艺兼容性的问题。此外，现有后修调方式的数字电路开销较大，且测试时间或PUF准备时间过长，成本较高，应用受到限制。
综上可以看出，现有PUF密钥稳定性校正增强电路存在稳定性提升程度不高、相应硬件成本太高的问题，急需寻找一种简单高效、能够完全消除不稳定单元的稳定性增强电路。
发明内容
本发明针对背景技术所述问题，提出了一种基于一次可编程电路的PUF密钥稳定性增强方法，即采用基于片上熔丝的OTP电路对PUF不稳定单元的输出密钥进行永久性校正：在芯片出厂测试时对不稳定PUF单元的输出密钥进行多种电压、温度等环境测试，根据该单元输出密钥出现“1”或者“0”出现的次数来决定不稳定单元的最终输出，或者直接将不稳定单元的输出固定为特定的值(“1”或者“0”)，并采用OTP电路永久固定该输出密钥值，确保该PUF单元的稳定性。
为了达到上述目的，本发明采用以下方案：
基于OTP电路的PUF密钥稳定性增强方法，采用基于片上熔丝的OTP电路对PUF不稳定单元的输出密钥进行永久性校正，在芯片出厂测试时对不稳定 PUF单元的输出密钥进行多种电压、温度的不同环境下的测试，根据该单元输出密钥出现“1”或者“0”出现的次数来决定不稳定单元的最终输出密钥，或者直接将不稳定单元的输出密钥固定为特定的值：“1”或者“0”，并采用OTP电路永久固定该输出密钥值，确保该PUF单元的稳定性，特征在于：
不稳定PUF单元的最终输出密钥根据该单元在不同环境下输出密钥出现“1”或者“0”出现的次数，采用双值OTP固定为出现次数较多的值，若“1”出现的次数较多，则该不稳定PUF单元输出密钥最终固定为“1”，否则，若“0”出现的次数较多，则该不稳定PUF单元输出密钥最终固定为“0”；或者
不稳定PUF单元的最终输出密钥不管该单元在不同环境下输出密钥出现“1”或者“0”出现的次数，而直接采用单值OTP电路固定为“0”或者“1”，降低OTP电路的成本。
进一步的，用于将PUF不稳定单元输出密钥最终固定为可选的“0”或者“1”的双值OTP电路包括输出信号选择“0/1”编辑OTP电路和输出密钥“0/1”编辑 OTP电路，其中输出信号选择“0/1”编辑OTP电路用于根据该PUF是否稳定选择该PUF单元最终的输出是原始的PUF单元输出密钥还是经过OTP编程固定后的值，而输出密钥“0/1”编辑OTP电路用于将该PUF单元的最终输出值编辑为固定的“0”或者“1”。
进一步的，用于将PUF不稳定单元输出密钥固定为“0”或者“1”中的某一种输出值的单值OTP电路仅包括一个输出密钥“0/1”编辑OTP电路以及一个逻辑门，若要将不稳定PUF单元的输出密钥固定为“1”，则为一个输出密钥“0/1”编辑 OTP电路的输出与原始PUF单元的输出进行“或”逻辑，当该PUF单元为不稳定单元时，OTP电路编辑为“1”，再与原始PUF单元输出相“或”后，输出固定为“1”；当该PUF单元为稳定单元，OTP电路编辑为“0”，原始PUF单元输出直接输出至最终密钥；若要将不稳定PUF单元的输出密钥固定为“0”，则为一个输出“0/1”编辑OTP电路的输出与原始PUF单元的输出进行“与”逻辑，当该PUF单元为不稳定单元时，OTP电路编辑为“0”，再与原始PUF单元输出相“与”后，输出固定为“0”；若该PUF单元为稳定单元，OTP电路编辑为“1”，原始PUF单元输出直接输出至最终密钥。
进一步的，用于输出信号选择或者输出密钥固定的“0/1”编辑OTP电路由一个OTP使能P管开关、一个P管开关、一个N管开关以及两个片上熔丝构成，其中OTP使能P管开关与两个片上熔丝串联，P管开关与其中更靠近电源的一个片上熔丝并联，N管开关与另外一个更靠近地的片上熔丝并联，OTP使能P 管开关的栅极接OTP使能信号OTPEN的反向信号，P管和N管开关的栅极连接至OTP编辑信号CTRL的反向信号；当OTPEN为0时，进入OTP编辑模式，若OTP编辑信号CTRL为0，对应N管开关打开，屏蔽更靠近地的片上熔丝，而更靠近电源的熔丝则导通，所经过的大电流将该更靠近电源的熔丝熔断，输出则被更靠近地的片上熔丝下拉为“0”，输出编辑为“0”；反之，若OTP编辑信号 CTRL为1，更靠近地的片上熔丝熔断，输出由更靠近电源的熔丝上拉为“1”。
进一步的，用于OTP电路的片上熔丝采用两头较宽，中间极细的电阻结构，其构成是CMOS工艺中的多晶硅，或者是一层金属。
本发明的有益效果是：
本发明采用简单的与标准CMOS工艺兼容的OTP电路对PUF不稳定单元的输出进行永久性编程固定，能够完全杜绝PUF不稳定的密钥，充分保证其稳定性。同时提供两种不同编辑方案，一种方案基于输出密钥的实际测试结果决定输出密钥是“0”还是“1”，在保证稳定性的前提下，还能够保证输出密钥的统计特性；另外一种方案则将不稳定单元的输出密钥全部固定为“1”或者“0”，能够大大降低 OTP编辑电路的成本，同时对统计特性的影响也不大。该种基于OTP电路的PUF 稳定性增强方法适合多种PUF电路，具有广泛的通用性。
附图说明
图1是基于OTP的PUF密钥稳定性增强方法结构示意图；其中(a)为不稳定单元输出固定为测试中出现次数较多的值；(b)为不稳定单元输出固定为“0”或者“1”；
图2是双值OTP结构示意图；
图3是单值OTP结构示意图；其中(a)为不稳定单元输出密钥固定为“0”； (b)为不稳定单元输出密钥固定为“1”；
图4是“0/1”编辑OTP电路结构示意图；
图5是“0/1”编辑OTP电路中所用的熔丝结构示意图。
具体实施方式
以下结合附图和具体实施实例对本发明进行进一步说明，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制，凡在本发明的精神和原则之内所做的任何修改、等同替换或改进等，均应包含在本发明的权利要求范围之内，本技术方案中未详细述及的，均为公知技术。
实施实例：附图1所示的基于OTP的PUF密钥稳定性增强方法，原始PUF 单元的输出值PUF[i]先经过OTP编辑电路进行选择或者编辑，得到最终稳定的输出密钥PUFO[i]：若原始PUF单元在不同环境下的测试结果都一致，则说明该单元稳定，输出PUFO[i]由OTP固定为PUF[i]，若原始单元在不同环境下的测试结果不一致，则说明该单元不稳定，输出PUFO[i]由OTP固定为特定的值，具体方式包括两种：(1)如附图1(a)所示，根据不稳定PUF单元实际在不同环境下的测试结果，选择出现次数较多的数值为实际输出PUFO[i]，若PUF原始输出出现“1”的次数多于“0”的次数，则实际输出PUFO[i]由OTP固定为“1”。否则，若PUF原始输出出现“0”的次数多于“1”的次数，则实际输出PUFO[i]由OTP 固定为“0”。(2)如附图1(b)所示，若该PUF单元实测不稳定，则无论原始输出“1”和“0”出现的次数，实际输出PUFO[i]由OTP全部固定为“0”(或者全部固定为“1”)。
对于第一种编辑方式，所采用的双值OTP的一种实现方式如附图2所示，它包括输出信号选择“0/1”编辑OTP电路和输出密钥“0/1”编辑OTP电路，其中输出信号选择“0/1”编辑OTP电路用于根据该PUF是否稳定选择该PUF单元最终的输出是原始的PUF单元输出密钥还是经过OTP编程后的固定的值。而输出密钥“0/1”编辑OTP电路用于编辑该PUF单元的最终输出值为固定的“0”或者“1”。其具体工作原理如下：当OTPEN为1，也即处于OTP编辑模式下，若实测PUF单元为稳定单元，则SEL[i]为0，选择原始PUF[i]输出为最终的PUFO[i]，输出信号选择“0/1”编辑OTP电路输出为固定的“1”，输出只与原始PUF[i]输出有关。若实测PUF单元为不稳定单元，则SEL[i]为1，选择输出密钥“0/1”编辑OTP 电路的输出为最终的PUFO[i]，输出信号选择“0/1”编辑OTP电路输出为固定的“0”，输出只与输出密钥“0/1”编辑OTP电路的输出有关。然后根据实测不同环境下PUF单元原始输出“0”或者“1”次数多少，对输出密钥“0/1”编辑OTP电路进行编程：若“1”次数较多，则DI[i]为“1”，输出密钥“0/1”编辑OTP电路的输出编程为“1”，否则，则DI[i]为“1”，输出密钥“0/1”编辑OTP电路的输出编程为“0”。
对于第二种编辑方式，所采用的单值OTP的一种实现方式如附图3所示，它包括输出密钥“0/1”编辑OTP电路和一个简单的逻辑门。若不稳定单元输出固定编程为“0”，如附图3(a)所示：在OTPEN为1，也即处于OTP编辑模式下，若实测PUF单元为稳定单元，则DI[i]为1，输出密钥“0/1”编辑OTP电路的输出为“1”，与选择原始PUF[i]相“与”后，最终的PUFO[i]即为PUF原始输出PUF[i]。若实测PUF单元为不稳定单元，则DI[i]为“0”，输出密钥“0/1”编辑OTP电路的输出为“0”，最终的PUFO[i]恒为“0”。若不稳定单元输出固定编程为“1”，如附图3(b)所示：当OTPEN为1，也即处于OTP编辑模式下，若实测PUF单元为稳定单元，则DI[i]为“0”，输出密钥“0/1”编辑OTP电路的输出为“0”，与选择原始PUF[i]相“或”后，最终的PUFO[i]即为PUF原始输出PUF[i]。若实测PUF单元为不稳定单元，则DI[i]为“1”，输出密钥“0/1”编辑OTP电路的输出为“1”，最终的PUFO[i]恒为“1”。
每个“0/1”编辑OTP电路由一个OTP使能P管开关、一个P管开关、一个N 管开关以及两个片上熔丝构成，如附图4所示。其中OTP使能P管开关与两个片上熔丝串联，P管开关与其中更靠近电源的一个片上熔丝并联，N管开关与另外一个更靠近地的片上熔丝并联，OTP使能P管开关的栅极接OTP使能信号 OTPEN的反向信号，P管和N管开关的栅极连接至OTP编辑信号CTRL的反向信号。当OTPEN为0时，进入OTP编辑模式，若OTP编辑信号CTRL为0，对应N管开关打开，屏蔽更靠近地的片上熔丝，而更靠近电源的熔丝则导通，所经过的大电流将使该更靠近电源的熔丝熔断，输出OUT则被更靠近地的片上熔丝下拉为“0”，输出编辑为“0”。反之，若OTP编辑信号CTRL为1，更靠近地的片上熔丝熔断，输出OUT上拉为“1”。
在上述OTP编程电路中，所用的熔丝结构如附图5所示，其两头较大，中间则为宽度较小的细长线，构成材料可以是CMOS工艺下的poly多晶硅，也可以是任意一层金属线。当熔丝两端施加电压后，所通过的大电流将使中间的细长线熔断，其两边的连接关系则断了。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (5)

1.基于OTP电路的PUF密钥稳定性增强方法，采用基于片上熔丝的OTP电路对PUF不稳定单元的输出密钥进行永久性校正，在芯片出厂测试时对不稳定PUF单元的输出密钥进行多种电压、温度的不同环境下的测试，根据该单元输出密钥出现“1”或者“0”出现的次数来决定不稳定单元的最终输出密钥，或者直接将不稳定单元的输出密钥固定为特定的值：“1”或者“0”，并采用OTP电路永久固定该输出密钥值，确保该PUF单元的稳定性，特征在于：
不稳定PUF单元的最终输出密钥根据该单元在不同环境下输出密钥出现“1”或者“0”出现的次数，采用双值OTP固定为出现次数较多的值，若“1”出现的次数较多，则该不稳定PUF单元输出密钥最终固定为“1”，否则，若“0”出现的次数较多，则该不稳定PUF单元输出密钥最终固定为“0”；或者
不稳定PUF单元的最终输出密钥不管该单元在不同环境下输出密钥出现“1”或者“0”出现的次数，而直接采用单值OTP电路固定为“0”或者“1”，降低OTP电路的成本。
2.根据权利要求1所述的基于OTP电路的PUF密钥稳定性增强方法，其特征在于，用于将PUF不稳定单元输出密钥最终固定为可选的“0”或者“1”的双值OTP电路包括输出信号选择“0/1”编辑OTP电路和输出密钥“0/1”编辑OTP电路，其中输出信号选择“0/1”编辑OTP电路用于根据该PUF是否稳定选择该PUF单元最终的输出是原始的PUF单元输出密钥还是经过OTP编程固定后的值，而输出密钥“0/1”编辑OTP电路用于将该PUF单元的最终输出值编辑为固定的“0”或者“1”。
3.根据权利要求1所述的基于OTP电路的PUF密钥稳定性增强方法，其特征在于，用于将PUF不稳定单元输出密钥固定为“0”或者“1”中的某一种输出值的单值OTP电路仅包括一个输出密钥“0/1”编辑OTP电路以及一个逻辑门，若要将不稳定PUF单元的输出密钥固定为“1”，则为一个输出密钥“0/1”编辑OTP电路的输出与原始PUF单元的输出进行“或”逻辑，当该PUF单元为不稳定单元时，OTP电路编辑为“1”，再与原始PUF单元输出相“或”后，输出固定为“1”；当该PUF单元为稳定单元，OTP电路编辑为“0”，原始PUF单元输出直接输出至最终密钥；若要将不稳定PUF单元的输出密钥固定为“0”，则为一个输出“0/1”编辑OTP电路的输出与原始PUF单元的输出进行“与”逻辑，当该PUF单元为不稳定单元时，OTP电路编辑为“0”，再与原始PUF单元输出相“与”后，输出固定为“0”；若该PUF单元为稳定单元，OTP电路编辑为“1”，原始PUF单元输出直接输出至最终密钥。
4.根据权利要求2或3所述的基于OTP电路的PUF密钥稳定性增强方法，其特征在于，用于输出信号选择或者输出密钥固定的“0/1”编辑OTP电路由一个OTP使能P管开关、一个P管开关、一个N管开关以及两个片上熔丝构成，其中OTP使能P管开关与两个片上熔丝串联，P管开关与其中更靠近电源的一个片上熔丝并联，N管开关与另外一个更靠近地的片上熔丝并联，OTP使能P管开关的栅极接OTP使能信号OTPEN的反向信号，P管和N管开关的栅极连接至OTP编辑信号CTRL的反向信号；当OTPEN为0时，进入OTP编辑模式，若OTP编辑信号CTRL为0，对应N管开关打开，屏蔽更靠近地的片上熔丝，而更靠近电源的熔丝则导通，所经过的大电流将该更靠近电源的熔丝熔断，输出则被更靠近地的片上熔丝下拉为“0”，输出编辑为“0”；反之，若OTP编辑信号CTRL为1，更靠近地的片上熔丝熔断，输出由更靠近电源的熔丝上拉为“1”。
5.根据权利要求4所述的基于OTP电路的PUF密钥稳定性增强方法，其特征在于，用于OTP电路的片上熔丝采用两头较宽，中间极细的电阻结构，其构成是CMOS工艺中的多晶硅，或者是一层金属。
CN201910077940.3A 2019-01-28 2019-01-28 基于otp电路的puf密钥稳定性增强方法 Pending CN109962782A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910077940.3A CN109962782A (zh) 2019-01-28 2019-01-28 基于otp电路的puf密钥稳定性增强方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910077940.3A CN109962782A (zh) 2019-01-28 2019-01-28 基于otp电路的puf密钥稳定性增强方法

Publications (1)

Publication Number Publication Date
CN109962782A true CN109962782A (zh) 2019-07-02

Family

ID=67023490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910077940.3A Pending CN109962782A (zh) 2019-01-28 2019-01-28 基于otp电路的puf密钥稳定性增强方法

Country Status (1)

Country Link
CN (1) CN109962782A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111404686A (zh) * 2020-04-21 2020-07-10 珠海创飞芯科技有限公司 一种基于otp存储阵列的puf密钥生成系统和方法
CN113051629A (zh) * 2021-03-10 2021-06-29 湖北大学 一种基于片上熔丝的通断型puf

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108701486A (zh) * 2016-01-08 2018-10-23 美商新思科技有限公司 使用反熔丝存储器阵列的puf值生成

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108701486A (zh) * 2016-01-08 2018-10-23 美商新思科技有限公司 使用反熔丝存储器阵列的puf值生成

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MEILIN WAN 等: "An Invasive-Attack-Resistant PUF Based On Switched-Capacitor Circuit", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS-I:REGULAR PAPERS》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111404686A (zh) * 2020-04-21 2020-07-10 珠海创飞芯科技有限公司 一种基于otp存储阵列的puf密钥生成系统和方法
CN111404686B (zh) * 2020-04-21 2023-10-10 珠海创飞芯科技有限公司 一种基于otp存储阵列的puf密钥生成系统和方法
CN113051629A (zh) * 2021-03-10 2021-06-29 湖北大学 一种基于片上熔丝的通断型puf
CN113051629B (zh) * 2021-03-10 2022-06-17 湖北大学 一种基于片上熔丝实现通断型puf的集成电路

Similar Documents

Publication Publication Date Title
US9892783B2 (en) Non-volatile memory device including memory cells having variable resistance values
US10880103B2 (en) SRAM-based authentication circuit
US9082514B1 (en) Method and apparatus for physically unclonable function burn-in
JP4833214B2 (ja) 差異感知技術による低電圧プログラマブルｅＦＵＳＥ
CN104751079B (zh) 在物理上不可克隆的函数冗余位
US8380768B2 (en) Random number generator
JP2016105344A (ja) 耐タンパ性を有する不揮発性メモリ装置、および集積回路カード
US20130170276A1 (en) One-time programmable fuse read
CN110579700A (zh) 用于物理不可克隆功能产生器的测试方法
CN109962782A (zh) 基于otp电路的puf密钥稳定性增强方法
JPWO2014132662A1 (ja) 暗号処理装置
CN107483180A (zh) 一种高稳定性物理不可克隆函数电路及其响应产生方法
CN105676942B (zh) 一种偏差信号产生电路及多端口可配置puf电路
Pandey et al. Noise-resilient SRAM physically unclonable function design for security
Wang et al. Exploiting power supply ramp rate for calibrating cell strength in SRAM PUFs
Zheng et al. Memristor-based ternary content addressable memory (mTCAM) for data-intensive computing
CN105304116A (zh) 记忆体驱动电路
CN107368755A (zh) 电路及其安全架构设计方法、装置、设备及存储介质
KR20080081656A (ko) 상 변화 메모리에서의 쓰기 전력 감소를 위한 선택적데이터 쓰기 장치 및 방법
CN106200846B (zh) 上电掉电复位电路及芯片
Alheyasat et al. Weak and Strong SRAM cells analysis in embedded memories for PUF applications
WO2018109503A1 (en) Logic encryption using on-chip memory cells
CN105243342B (zh) 一种基于一次可编程查找表的标准单元逻辑电路
CN104575620B (zh) 非挥发性存储器读数据速度的校准电路和校准方法
JP6894012B2 (ja) 不揮発性メモリ装置およびその書込み方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190702

RJ01 Rejection of invention patent application after publication