CN105427784B - 驱动芯片封装件及包括该驱动芯片封装件的显示装置 - Google Patents
驱动芯片封装件及包括该驱动芯片封装件的显示装置 Download PDFInfo
- Publication number
- CN105427784B CN105427784B CN201510590114.0A CN201510590114A CN105427784B CN 105427784 B CN105427784 B CN 105427784B CN 201510590114 A CN201510590114 A CN 201510590114A CN 105427784 B CN105427784 B CN 105427784B
- Authority
- CN
- China
- Prior art keywords
- film
- dummy pattern
- line
- film line
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/50—Protective arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本公开提供了一种显示装置,该显示装置包括显示面板以及接合至显示面板的膜上芯片(COF)。膜上芯片包括:其上安装有驱动芯片的膜、在膜上的多条膜线、以及在膜上的在多条膜线中的相邻膜线对之间的至少一个虚拟图案。
Description
相关申请的交叉引用
本申请要求于2014年9月16日提交的韩国专利申请第10-2014-0122911号的优先权和权益,其通过引用合并到本文中如同在本文中完全阐述一样以用于所有目的。
技术领域
本发明涉及驱动芯片封装件以及包括该驱动芯片封装件的显示装置。
背景技术
近来,已经开发了实现减小产品的重量和体积(其在使用阴极射线管(CRT)的情况下可能过大)的平板显示装置。平板显示装置包括等离子体显示面板(PDP)、有机发光二极管(OLED)显示装置、电泳显示装置(EPD)等。
通常,平板显示装置包括:显示面板,在显示面板上通过多条栅极线和与多条栅极线交叉的多条数据线来限定像素;驱动多条栅极线的栅极驱动器;包括有驱动多条数据线的多个数据驱动器集成电路(IC)的数据驱动器;向栅极驱动器和数据驱动器提供各种控制信号的定时控制器;以及生成参考电压并且将参考电压提供给数据驱动器的电压生成器。
根据当前趋势,这样的栅极驱动器设置在显示面板的非有源区中以减小平板显示装置的体积和制造成本,并且使用膜上芯片(chip-on-film,COF)方法将这样的多个数据驱动器IC设置在膜上。
其上安装有数据驱动器IC的膜接合至显示面板的周边中的非有源区。在未精确对准的情况下,必须进行修复过程。此时,由于显示面板中所使用的粘合剂,显示面板的电线可能被撕裂,使得显示面板可能不能被重新使用,而这是有问题的。
发明内容
本发明的各个方面提供了一种能够在修复过程期间防止电线被撕裂的膜上芯片(COF)以及包括该膜上芯片的显示装置。
实施方案涉及一种显示装置,该显示装置包括:具有接合区的显示面板,在接合区中设置有信号线;接合至显示面板的膜上芯片。该膜上芯片包括膜、在膜上的多条膜线、以及至少一个虚拟图案。膜包括已安装的驱动芯片,并且包括使用粘合剂材料粘附至显示面板的接合区的接合部。在膜上的多条膜线向显示面板上的信号线传送信号。膜线延伸至膜的接合部。至少一个虚拟图案在膜的至少接合部上并且在多条膜线中的第一膜线对之间延伸。至少一个虚拟图案电隔离于多条膜线。
在一个实施方案中,粘合剂材料为各向异性导电膜(ACF)。
在一个实施方案中,至少一个虚拟图案中的一个或更多个设置在多条膜线中的每个相邻膜线对之间。
在一个实施方案中,膜线中的每一条的宽度大于至少一个虚拟图案的宽度。
在一个实施方案中,所述至少一个虚拟图案至少包括两个虚拟图案,并且第一膜线对中的膜线与至少一个虚拟图案中的相邻于所述膜线的虚拟图案之间的距离等于至少一个虚拟图案中的每对相邻的虚拟图案之间的距离。
在一个实施方案中,多条膜线电连接至印刷电路板。
在一个实施方案中,多条膜线电连接至显示面板上的信号线。
在一个实施方案中,至少一个虚拟图案电隔离于显示面板上的信号线。
在一个实施方案中,至少一个虚拟图案为沿多条膜线中的每一条延伸的方向延伸的线。
在一个实施方案中,至少一个虚拟图案包括沿多条膜线中的每一条延伸的方向彼此间隔开的多个虚拟图案段。
在一个实施方案中,至少一个虚拟图案成形为沿与多条膜线中的每一条延伸的方向垂直的方向延伸的线。
实施方案还涉及一种膜上芯片,该膜上芯片包括:膜、在膜上的多条膜线、以及至少一个虚拟图案。膜包括已安装的驱动芯片,并且包括使用粘合剂材料粘附至显示面板的接合区的接合部。在膜上的多条膜线向显示面板上的信号线传送信号。膜线延伸至膜的接合部。至少一个虚拟图案在膜的至少接合部上并且在多条膜线中的第一膜线对之间延伸。至少一个虚拟图案电隔离于多条膜线。
在一个实施方案中,至少一个虚拟图案中的一个或更多个设置在多条膜线中的每个相邻膜线对之间。
在一个实施方案中,多条膜线的一端连接至印刷电路板,并且多条膜线的另一端连接至设置在显示面板上的信号线。
在一个实施方案中,膜线中的每一条的宽度大于至少一个虚拟图案的宽度。
在一个实施方案中,所述至少一个虚拟图案至少包括两个虚拟图案,并且第一膜线对中的膜线与至少一个虚拟图案中的相邻于所述膜线的虚拟图案之间的距离等于或者不同于至少一个虚拟图案中的每对相邻的虚拟图案之间的距离。
在一个实施方案中,至少一个虚拟图案成形为沿多条膜线中的每一条延伸的方向延伸的线。
在一个实施方案中,至少一个虚拟图案包括沿多条膜线中的每一条延伸的方向彼此间隔开的多个虚拟图案段。
在一个实施方案中,至少一个虚拟图案成形为沿与多条膜线中的每一条延伸的方向垂直的方向延伸的线。
在一个实施方案中,多条膜线中的第二膜线对彼此相邻,在第二对之间没有虚拟图案。
根据本发明,当修复膜上芯片或包括该膜上芯片的显示装置时,防止了电线被撕裂。
附图说明
结合附图根据下面的详细描述将更清楚地理解本发明的上述及其他目的、特征和优点,在附图中:
图1是示出应用本发明实施方案的显示装置的系统配置的示意图;
图2是示出应用本发明实施方案的显示装置的示意性俯视图;
图3是图2中的区域C沿着线D-D′所取的示意性截面图;
图4是示出根据本发明的示例性实施方案的显示装置的显示面板和驱动芯片封装件的修复过程的一部分的示意性截面图;
图5是图3中的部分E的放大截面图;
图6至图11是示出各种形式的膜线和虚拟图案的示意性俯视图;
图12a和图12b是示出修复相关技术的显示装置的显示面板和驱动芯片封装件的过程的部分的示意性截面图;以及
图13a和图13b是示出修复根据本发明的示例性实施方案的显示面板和驱动芯片封装件的过程的部分的示意性截面图。
具体实施方式
现在将详细参考本发明的实施方案,其实例在附图中示出。在本文件中,应参考附图,附图中相同的附图标记和标号将用来表示相同或相似的部件。在本发明的以下描述中,将省略在描述本发明时可能因此致使本发明的主题不清楚的并入本文中的已知功能和部件的详细描述。
还应当理解,虽然本文中可以使用诸如“第一”、“第二”、“A”、“B”、“(a)”和“(b)”的术语来描述各种元件,但是这样的术语仅用于区分一个元件与另一元件。这些元件的本质、序列、顺序或数目并不受这些术语的限制。应当理解,当元件被称为“连接至”或“耦接至”另一元件时,其不仅可以“直接连接”或“耦接至”另一元件,还可以经由“中间”元件“间接连接或耦接至”另一元件。在同样的情况下,应当理解,当元件被称为形成在另一元件“上”或“下”时,其不仅可以直接形成在另一元件上或下,还可以经由中间元件间接形成在另一元件上或下。
图1是示出应用本发明实施方案的显示装置的系统配置的示意图。
参照图1,显示装置100包括:显示面板140,在显示面板140上设置有m条数据线D1至Dm(其中m是自然数)和n条栅极线G1至Gn(其中n是自然数);驱动m条数据线D1至Dm的数据驱动器120;顺序驱动n条栅极线G1至Gn的栅极驱动器130;以及控制数据驱动器120和栅极驱动器130的定时控制器110。
定时控制器110基于外部定时信号(例如,基于来自主机系统的输入的垂直/水平同步信号Vsync和Hsync、图像数据Data、时钟信号CLK等)输出数据控制信号DCS以控制数据驱动器120并且输出栅极控制信号GCS以控制栅极驱动器130。另外,定时控制器110可以将从主机系统输入的图像数据Data转换成在数据驱动器120中使用的数据信号形式,并且定时控制器110可以将已转换的图像数据Data′提供给数据驱动器120。
响应从定时控制器110输入的数据控制信号DCS和已转换的图像数据Data′,数据驱动器120将图像数据Data′转换为数据信号(模拟像素信号或数据电压),即对应于灰度级的电压值,并且数据驱动器120将已转换的数据信号提供给m条数据线D1至Dm。
具体地,在定时控制器110的控制下,数据驱动器120通过预先将输入的图像数据Data保存在存储器(未示出)中、将对应的图像数据Data转换成模拟数据电压Vdata、以及随后将模拟数据电压Vdata提供给m条数据线D1至Dm来驱动m条数据线D1至Dm。
数据驱动器120包括多个数据驱动器集成电路(IC)。(数据驱动器IC还被称为“源驱动器IC”。)所述多个数据驱动器IC可以通过载带自动接合(TAB)方法或玻璃上芯片(chip-on-glass,COG)方法连接至显示面板140的接合焊盘,所述多个数据驱动器IC可以通过玻璃上膜(film-on-glass,FOG)方法实现为连接至显示面板140的膜上芯片(chip-on-film,COF)型驱动芯片封装件(未示出),或者所述多个数据驱动器IC可以被直接设置在显示面板140上。在一些情况下,所述多个数据驱动器IC中的每个数据驱动器IC可以与显示面板140集成在一起。
在使用FOG方法形成COF型驱动芯片封装件(未示出)的情况下,驱动芯片封装件包括:其上安装有驱动芯片(未示出)的膜(未示出)、设置在膜(未示出)上的多条膜线(未示出)、以及设置在膜(未示出)上的在多条膜线(未示出)的相邻膜线之间的至少一条虚拟线(在下文中称为“虚拟图案”,未示出)。
膜(未示出)的膜线(未示出)的一端电连接至印刷电路板(PCB),并且膜(未示出)的膜线(未示出)的另一端电连接至显示面板140的非有源区(未示出)或周边区。膜线(未示出)连接至设置在显示面板140上的数据线D1至Dm。
另外,驱动芯片封装件(未示出)可以接合至显示面板140上的设置有数据线D1至Dm的显示装置100的接合区(未示出)。可以在每对相邻的膜线(未示出)之间设置有至少一个虚拟图案(未示出)。
栅极驱动器130响应从定时控制器110输入的栅极控制信号将扫描信号(栅极脉冲或扫描脉冲以及栅极接通信号)顺序提供给栅极线G1至Gn。
如图1所示,驱动器130位于显示面板140的一侧。在一些情况下,栅极驱动器130可以划分为位于显示面板140的相对侧的两个部分。
栅极驱动器130包括多个栅极驱动器IC。所述多个栅极驱动器IC可以通过载带自动接合(TAB)方法或玻璃上芯片(COG)方法连接至显示面板140的接合焊盘,或者所述多个栅极驱动器IC可以实现为直接设置在显示面板140上的板内栅极(GIP)型IC。在一些情况下,所述多个栅极驱动器IC中的每个栅极驱动器IC可以与显示面板140集成在一起。
虽然在本公开中栅极驱动器130已经被示出为位于显示面板的一侧的GIP型驱动器,但是应当理解,根据本发明的显示装置100不限于此。
在显示面板140上的像素P设置在由数据线D1至Dm和栅极线G1至Gn限定的区域中,使得像素P布置为矩阵。例如,在显示面板140是有机发光二极管(OLED)显示面板的情况下,在显示面板140上设置有:电路装置例如包括用作第一电极的像素电极(或阳极)、用作第二电极的阴极、有机层等的有机发光二极管(OLED)、两个或更多个晶体管、以及一个或更多个电容器。
图2是示出应用本发明实施方案的显示装置的示意性俯视图。
图2是示出根据本发明的示例性实施方案的显示装置100和应用于显示装置100的驱动芯片封装件DCP的示例图。然而,本发明不限于此。
参照图2,显示装置100包括显示面板140和接合至显示面板140的膜上芯片(COF)型驱动芯片封装件DCP。
驱动芯片封装件DCP中的每一个包括:其上安装有驱动芯片266的膜262、设置在膜262上的多条膜线(未示出)、以及设置在膜262上的在多条膜线(未示出)之间的至少一个虚拟图案(未示出)。
另外,驱动芯片封装件DCP可以通过玻璃上膜(FOG)方法借助于导电粘合剂(未示出)附接至显示面板140。
显示装置100的显示面板140划分为有源区AA和非有源区NA。非有源区NA设置在有源区AA的周围,即在显示面板140的周边上。在有源区AA中,多条栅极线G1至Gn与多条数据线D1至Dn交叉,使得在交叉点处限定像素P。
另外,通过板内栅极(GIP)方法在非有源区NA的一侧(图2中显示面板140的左部分)设置有栅极驱动芯片(即,栅极驱动器IC)236和其上安装有栅极驱动芯片236的栅极驱动芯片膜232。
栅极驱动芯片膜232通过玻璃上线(LOG)方法接合至显示面板140的基板(未示出),使得栅极驱动芯片膜232连接至设置在非有源区NA上的电线和栅极线G1至Gn。虽然图2中示出两个栅极驱动芯片膜232,但是栅极驱动芯片膜232的数目可以随着显示面板140的尺寸的增加而增加。当显示面板140的尺寸增加时,栅极驱动芯片236可以接合至显示面板140的右部分和左部分。栅极驱动芯片236将栅极脉冲顺序提供给栅极线G1至Gn。
在非有源区NA的下部上设置有多个驱动芯片封装件DPC。驱动芯片封装件DPC的每个下端连接至源印刷电路板(SPCB)220。
驱动芯片266可以是源驱动器IC。驱动芯片266设置在膜262内。膜262可以是源柔性电路膜。膜262的输入端借助于各向异性导电膜(ACF,未示出)接合至SPCB 220和显示面板140的基板(未示出)。图像数据和定时控制信号通过设置在SPCB 220和膜262上的膜上线(LOF)型电线传输至驱动芯片266。
驱动芯片266接收来自定时控制器110的图像数据Data,驱动芯片266通过使用模数转换器(ADC)转换图像数据来生成数据电压,并且驱动芯片266将已转换的图像数据提供给数据线D1至Dm。
设置在对应的膜262上的驱动芯片封装件DCP中的每一个可以包括设置在多条膜线(未示出)之间的至少一个虚拟图案(未示出)。虚拟图案(未示出)用于在修复过程期间防止LOG型信号线被撕裂。
具体地,在制造显示面板140之后,执行将驱动芯片封装件DCP接合至显示面板140的过程。在驱动芯片封装件DCP的膜线(264,参见图3和图5)与显示面板140的信号线未精确对准的情况下,进行将驱动芯片封装件DCP从显示面板140分离并且将驱动芯片封装件DCP重新附接至显示面板140的修复过程。此时,显示面板140的基板242上的信号线可能连同驱动芯片封装件DCP一起分离。这是由各向异性导电膜(未示出)的接合力引起的。根据本实施方案,虚拟图案(未示出)可以减小接合力,从而防止信号线被撕裂。
SPCB 220经由柔性电路线缆280连接至控制印刷电路板(CPCB)282。CPCB 282可以包括定时控制器110和电源驱动芯片150。
SPCB 220上具有电线,通过该电线传输对驱动芯片266和栅极驱动芯片236进行驱动所需的电力和信号。SPCB 220可以根据显示面板140的尺寸划分为接合至显示面板140的多个部分。
在CPCB 282上安装有诸如定时控制器110和电源驱动芯片150的电路。
如上所述,定时控制器110基于外部定时信号(例如,基于来自主机系统的输入的垂直/水平同步信号Vsync和Hsync、图像数据Data、时钟信号CLK等)将用于控制数据驱动器120的数据控制信号DCS输出至驱动芯片266,并且将用于控制栅极驱动器130的栅极控制信号GCS输出至栅极驱动芯片236。另外,定时控制器110将从主机系统输入的图像数据Data转换成在数据驱动器120中使用的数据信号形式,并且定时控制器110将已转换的图像数据Data′提供给驱动芯片266。
主机系统可以是选自TV系统、机顶盒、导航系统、数字通用光盘(DVD)、蓝光播放器、个人计算机(PC)、家庭影院以及电话系统中的一种。
电源驱动芯片150生成将施加至像素P的电力、用于驱动芯片266和栅极驱动芯片236的电力、伽马补偿电压(VGMA)、栅极驱动电压VGH和VGL等。
驱动芯片封装件DCP可以借助于导电粘合剂接合至其上设置有数据线D1至Dm的显示面板140的接合区BA。
接合区BA可以被限定在位于有源区AA的周围的非有源区NA上,即在显示面板140的周边上。接合区BA指的是其中驱动芯片封装件DCP接合至显示面板140的基板(未示出)的区域。
图3是图2中的区域C沿着线D-D′所取的示意性截面图。
图3更具体地示出其中设置有驱动芯片封装件DCP中的一个的显示装置100的区域的横截面。
参照图3,显示装置100包括设置在基板242上的信号线244和通过FOG方法附接在信号线244上的驱动芯片封装件DCP。另外,显示装置100包括布置为与显示面板140的基板242相对的SPCB 220,其中驱动芯片封装件DCP位于SPCB 220与基板242之间。SPCB 220的部分附接至驱动芯片封装件DCP。
驱动芯片封装件DCP中的每一个包括膜262、安装在膜262的中心部分上的驱动芯片266、以及设置在膜262的下表面上的膜线264。膜线264的一端连接至设置在显示面板140的基板242上的信号线244,膜线264的另一端连接至设置在SPCB 220的基座基板222上的源印刷电路线224。
驱动芯片266可以是源驱动器IC,并且在基板242上的信号线244可以是连接至数据线D1至Dm的连接线。
另外,其中膜线264连接至信号线244的区域可以是位于显示面板140的非有源区NA中的接合区BA。
接合至驱动芯片封装件DCP的SPCB 220被弯曲,使得SPCB 220可以附接至显示面板140的背表面(后表面)。在这种情况下,驱动芯片封装件DCP的膜262可以是柔性膜。
图4是示出根据本发明的示例性实施方案的显示装置的显示面板140和驱动芯片封装件DCP的修复过程的一部分的示意性截面图。
在制造显示装置100的过程中,在制造显示面板140之后,驱动芯片封装件DCP接合至显示面板140。在膜线264与显示面板140的信号线244未精确对准的情况下,可能进行从显示面板140分离驱动芯片封装件DCP和将驱动芯片封装件DCP重新附接至显示面板140的修复过程。在修复过程中,由于各向异性导电膜(未示出)的接合力,信号线244的至少一部分可能与驱动芯片封装件DCP一起分离。这是因为,由于相邻膜线264之间的空间相当宽而使信号线244被牢固地接合至各向异性导电膜(未示出)。因此,当驱动芯片封装件DCP被重新附接至显示面板140时,显示面板140可能发生故障或可能遭受短路,而这是有问题的。
为了克服这个问题,在相邻膜线264之间设置了虚拟图案(未示出)。虚拟图案(未示出)可以通过减小接合力来防止信号线被撕裂,从而提高了修复过程的产率。
现在将更详细地描述虚拟图案(未示出)的结构和效果。
图5是图3中的部分E的放大截面图。
参照图5,显示装置100包括:显示面板140的基板242、设置在基板242上的LOG型信号线244、以及接合至信号线244的驱动芯片封装件DCP。驱动芯片封装件DCP中的每一个包括:其上安装有驱动芯片266的膜262、设置在膜262上的多条膜线264、以及设置在多条膜线264之间的至少一个虚拟图案DP。驱动芯片封装件DCP通过玻璃上膜(FOG)方法借助于导电粘合剂270接合至信号线244。
其上设置有晶体管或存储电容器的显示面板140的基板242不仅可以是玻璃基板,而且可以是由诸如聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)或聚酰亚胺形成的塑料基板。
信号线244由诸如铜(Cu)的金属材料形成。信号线244可以是连接至数据线D1至Dm的连接线。
导电粘合剂270用于将驱动芯片封装件DCP与基板242彼此接合。导电粘合剂270可以是例如各向异性导电膜(ACF)。
设置在膜262上的膜线264可以由金属或合金形成。在膜线264之间设置有多个虚拟图案DP。虚拟图案DP旨在减小驱动芯片封装件DCP的接合强度,并且虚拟图案DP不与设置在显示面板140的基板242上的信号线244连接。
膜线264可以电连接至显示面板140的信号线244和SPCB 220。
可以在多条膜线264的每个相邻膜线对264之间设置至少一个虚拟图案DP。例如,可以在每个相邻膜线对264之间设置n个虚拟图案DP(其中n是自然数)。
每条膜线264的宽度W1大于每个虚拟图案DP的宽度W2,但是这并不旨在是限制性的。每条膜线264和相邻的虚拟图案DP之间的距离可以等于或者不同于相邻虚拟图案DP之间的距离。根据本发明的显示装置的膜线264和虚拟图案DP不限于此,并且可以具有各种其他宽度和距离。
另外,应当理解,虚拟图案的形状或布置不限于附图中所示出的那些,各种其他设计是可能的。
将参照附图在下面给出虚拟图案的各种实例的描述。
图6至图11是示出各种形式的膜线和虚拟图案的示意性俯视图。
参照图6,在显示装置100的驱动芯片封装件DCP中,每条膜线264的宽度W1大于每个虚拟图案DP的宽度W2(W1>W2)。然而,这并不旨在是限制性的。每条膜线264和相邻的虚拟图案DP之间的距离d1可以等于或不同于相邻虚拟图案DP之间的距离d2。图6示出在每个相邻膜线对264之间设置有四个虚拟图案DP的实例。
因此,在设置有虚拟图案DP的区域中的导电粘合剂270的量减少,从而导电粘合剂270与信号线244之间的接合力可以得到减小。因此在修复过程期间能够防止信号线244与驱动芯片封装件一起被撕裂。
图7示出其中在每个相邻膜线对264之间设置有两个虚拟图案DP的驱动芯片封装件DCP。
参照图7,每个虚拟图案DP的宽度W2形成为小于每条膜线264的宽度W1,并且大于图6中所示的虚拟图案的宽度W2。每条膜线264和相邻的虚拟图案DP之间的距离d1可以等于或不同于相邻虚拟图案DP之间的距离d2。
参照图8,在每个相邻膜线对264之间存在有三个虚拟图案DP。虚拟图案DP中的每一个包括以预定距离彼此间隔开的多个虚拟图案段。然而,根据本公开的虚拟图案DP不限于此,并且各种其他形状和布置是可能的。
参照图9,可以在每个相邻膜线对264之间不设置虚拟图案DP。在一些对的相邻膜线264之间不存在虚拟图案。
参照图10a和图10b,在数对相邻膜线264之间设置有不同数目和形状的虚拟图案DP。
参照图10a,多个第一虚拟图案DP1为两条图案线,并且多个第二虚拟图案DP2为两条图案线,其中每个第二虚拟图案DP2划分为两段。这些图案DP1和图案DP2可以重复地设置。另一方面,如图10b所示,第一虚拟图案DP1形成为单一图案线,多个第二虚拟图案DP2形成为两条图案线。这些图案DP1和图案DP2可以重复地设置。
参照图11,多个虚拟图案DP布置为与膜线264垂直而不与膜线264平行。虚拟图案DP的宽度或每条膜线264与相邻的虚拟图案DP之间的距离可以被以各种方式设计。
应当理解,如上所述的虚拟图案DP的形状(结构)和布置的给出仅为了说明的目的,并且本发明不限于此。
现在将参照附图更详细地描述驱动芯片封装件DCP和显示装置100的效果。
图12a和图12b是示出修复相关技术的显示装置的显示面板和驱动芯片封装的过程的部分的示意性截面图。图13a和图13b是示出修复根据本发明的示例性实施方案的显示装置的显示面板和驱动芯片封装件的过程的部分的示意性截面图。
参照图12a和图12b,相关技术的显示装置包括:设置在基板242上的信号线244、设置在信号线244上的膜线264和膜262、以及设置在膜线264和信号线244之间的导电粘合剂270。
在修复驱动芯片封装件的过程中,设置在膜线264之间的空间中的导电粘合剂270的量大于设置在膜线264与信号线244之间的空间中的导电粘合剂270的量。当在修复过程期间驱动芯片封装件与信号线244分离时,信号线244与驱动芯片封装件一起从基板242分离。因此,显示面板140可能发生故障或者可能遭受短路。
相比之下,参照示出根据本发明的示例性实施方案的包括驱动芯片封装件的显示装置的图13a和图13b,在膜线264之间的空间中设置有虚拟图案DP。
与相关技术的显示装置相比,设置在膜线264之间的虚拟图案DP可以减少在膜线264之间的空间中的导电粘合剂270的量。因此,这可以在修复过程期间防止或减少信号线244从基板分离。
当驱动芯片封装件从基板分离时,信号线244可能在其中含有相对大量的导电粘合剂270的区域中分离。在这种情况下,由于接合力在其中设置有虚拟图案的区域中得到减小,因此仅少量的信号线244′被分离。因此,这可以减小对信号线的损伤。
虽然已经参照附图描述了示例性实施方案,但是本发明不限于此。
应当理解,本文中所使用的术语“包含”、“包括”、“具有”以及其任意变形旨在涵盖非排他性包括,除非明确描述与此相反。除非另外限定,本文中所使用的包括技术和科学术语的所有术语具有与本发明所属领域技术人员通常理解的含义相同的含义。还应当理解,诸如这些在通常所使用的词典中定义的术语应当被解释为具有与它们在相关技术和本公开的背景中的含义一致的含义,并且不被解释为理想化或过度的形式意义,除非本文中明确地定义。
已经呈现前述描述和附图以解释本发明的某些原则。本发明涉及本领域技术人员可以在不脱离本发明的原则的前提下进行许多修改和变化。本文中所公开的前述实施方案应被解释为对于本发明的原则和范围仅是说明性的而不是限制性的。应当理解,本发明的范围应当由所附权利要求和落入本发明的范围内的其所有等同物来限定。
Claims (18)
1.一种显示装置,包括:
包括有接合区的显示面板,在所述接合区中设置有信号线;以及
接合至所述显示面板的膜上芯片,所述膜上芯片包括:
安装有驱动芯片的膜,所述膜包括使用粘合剂材料粘附至所述显示面板的所述接合区的接合部;
在所述膜上的多条膜线,所述多条膜线向所述显示面板上的所述信号线传送信号,所述膜线延伸至所述膜的所述接合部;以及
至少一个虚拟图案,所述至少一个虚拟图案至少在所述膜的所述接合部上并且在所述多条膜线中的第一膜线对之间延伸,所述至少一个虚拟图案电隔离于所述多条膜线,
其中所述膜线中的每一条的宽度大于所述至少一个虚拟图案的宽度。
2.根据权利要求1所述的显示装置,其中所述粘合剂材料为各向异性导电膜(ACF)。
3.根据权利要求1所述的显示装置,其中所述至少一个虚拟图案中的一个或更多个设置在所述多条膜线中的每个相邻膜线对之间。
4.根据权利要求1所述的显示装置,其中所述至少一个虚拟图案至少包括两个虚拟图案,所述第一膜线对中的膜线与所述至少一个虚拟图案中的相邻于所述膜线的虚拟图案之间的距离等于所述至少一个虚拟图案中的相邻对的虚拟图案之间的距离。
5.根据权利要求1所述的显示装置,其中所述多条膜线电连接至印刷电路板。
6.根据权利要求1所述的显示装置,其中所述多条膜线电连接至所述显示面板上的信号线。
7.根据权利要求6所述的显示装置,其中所述至少一个虚拟图案电隔离于所述显示面板上的所述信号线。
8.根据权利要求1所述的显示装置,其中所述至少一个虚拟图案为沿所述多条膜线中的每一条延伸的方向延伸的线。
9.根据权利要求1所述的显示装置,其中所述至少一个虚拟图案包括沿所述多条膜线中的每一条延伸的方向彼此间隔开的多个虚拟图案段。
10.根据权利要求1所述的显示装置,其中所述至少一个虚拟图案为沿与所述多条膜线中的每一条延伸的方向垂直的方向延伸的线。
11.一种膜上芯片,包括:
安装有驱动芯片的膜,所述膜包括配置为使用粘合剂材料粘附至显示面板的接合区的接合部;
设置在所述膜上的多条膜线,所述多条膜线向所述显示面板上的信号线传送信号,所述膜线延伸至所述膜的所述接合部;以及
在所述膜的至少所述接合部上并且在所述多条膜线中的第一膜线对之间延伸的至少一个虚拟图案,所述至少一个虚拟图案电隔离于所述多条膜线,
其中所述膜线中的每一条的宽度大于所述至少一个虚拟图案的宽度。
12.根据权利要求11所述的膜上芯片,其中所述至少一个虚拟图案中的一个或更多个设置在所述多条膜线中的每个相邻膜线对之间。
13.根据权利要求11所述的膜上芯片,其中所述多条膜线的一端连接至印刷电路板,并且所述多条膜线的另一端连接至设置在所述显示面板上的信号线。
14.根据权利要求11所述的膜上芯片,其中所述至少一个虚拟图案至少包括两个虚拟图案,并且所述第一膜线对中的膜线与所述至少一个虚拟图案中的相邻于所述膜线的虚拟图案之间的距离等于所述至少一个虚拟图案中的每个相邻对的虚拟图案之间的距离。
15.根据权利要求11所述的膜上芯片,其中所述至少一个虚拟图案为沿所述多条膜线中的每一条延伸的方向延伸的线。
16.根据权利要求11所述的膜上芯片,其中所述至少一个虚拟图案包括沿所述多条膜线延伸的方向彼此间隔开的多个虚拟图案段。
17.根据权利要求11所述的膜上芯片,其中所述至少一个虚拟图案为沿与所述多条膜线延伸的方向垂直的方向延伸的线。
18.根据权利要求11所述的膜上芯片,其中所述多条膜线中的第二膜线对彼此相邻,在所述第二膜线对之间没有虚拟图案。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2014-0122911 | 2014-09-16 | ||
KR1020140122911A KR102251231B1 (ko) | 2014-09-16 | 2014-09-16 | 구동 칩 패키지 및 이를 포함하는 표시장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105427784A CN105427784A (zh) | 2016-03-23 |
CN105427784B true CN105427784B (zh) | 2018-06-19 |
Family
ID=54198951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510590114.0A Active CN105427784B (zh) | 2014-09-16 | 2015-09-16 | 驱动芯片封装件及包括该驱动芯片封装件的显示装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US9589881B2 (zh) |
EP (1) | EP2999317B1 (zh) |
KR (1) | KR102251231B1 (zh) |
CN (1) | CN105427784B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180027693A (ko) * | 2016-09-06 | 2018-03-15 | 삼성디스플레이 주식회사 | 표시 장치 |
KR102435975B1 (ko) * | 2017-08-18 | 2022-08-24 | 삼성디스플레이 주식회사 | 표시 장치 |
KR102517911B1 (ko) * | 2018-01-02 | 2023-04-05 | 삼성디스플레이 주식회사 | 표시장치 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5838412A (en) * | 1995-11-16 | 1998-11-17 | Hitachi, Ltd. | Liquid crystal display device assembled by flip chip technology comprising a folded multi-layered flexible driving circuit substrate |
CN1343320A (zh) * | 1999-03-08 | 2002-04-03 | 松下电器产业株式会社 | 液晶显示装置及其检查方法 |
CN1585591A (zh) * | 2003-07-30 | 2005-02-23 | 日本东北先锋公司 | 半导体芯片安装用挠性布线基板及半导体芯片的安装方法 |
US20080002131A1 (en) * | 2006-06-30 | 2008-01-03 | Geun Woo Koh | Driving circuit and liquid crystal display module having the same |
CN101174606A (zh) * | 2006-08-18 | 2008-05-07 | Nec液晶技术株式会社 | 带载体、用于液晶显示装置的带载体以及液晶显示装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3293135B2 (ja) * | 1990-04-24 | 2002-06-17 | セイコーエプソン株式会社 | 回路セル・アレイを備えた半導体装置 |
JP2538112Y2 (ja) * | 1991-05-21 | 1997-06-11 | シャープ株式会社 | 実装基板 |
TW232065B (zh) * | 1992-04-16 | 1994-10-11 | Sharp Kk | |
US5208559A (en) * | 1992-05-29 | 1993-05-04 | Analog Devices, Inc. | Pulse shaping system for a pulse width modulation system |
US6266119B1 (en) * | 1998-01-13 | 2001-07-24 | Canon Kabushiki Kaisha | Liquid crystal apparatus and production process thereof |
JP3613098B2 (ja) * | 1998-12-21 | 2005-01-26 | セイコーエプソン株式会社 | 回路基板ならびにそれを用いた表示装置および電子機器 |
JP2000294894A (ja) * | 1998-12-21 | 2000-10-20 | Seiko Epson Corp | 回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器 |
KR100381052B1 (ko) * | 2000-02-23 | 2003-04-18 | 엘지.필립스 엘시디 주식회사 | 윈도우를 가지는 테이프 케리어 패키지 및 이를 접속한액정표시장치 |
JP2001274323A (ja) * | 2000-03-24 | 2001-10-05 | Hitachi Ltd | 半導体装置とそれを搭載した半導体モジュール、および半導体装置の製造方法 |
JP4931908B2 (ja) * | 2006-03-14 | 2012-05-16 | シャープ株式会社 | 回路基板、電子回路装置及び表示装置 |
KR20080039699A (ko) * | 2006-11-01 | 2008-05-07 | 삼성전자주식회사 | 회로 기판 및 이를 포함 하는 표시 장치 |
US7495927B2 (en) * | 2007-01-24 | 2009-02-24 | Epson Imaging Devices Corporation | Mount structure, electro-optical device, and electronic apparatus |
KR101812051B1 (ko) * | 2011-04-07 | 2017-12-28 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
WO2014057908A1 (ja) * | 2012-10-11 | 2014-04-17 | シャープ株式会社 | 駆動チップ及び表示装置 |
-
2014
- 2014-09-16 KR KR1020140122911A patent/KR102251231B1/ko active IP Right Grant
-
2015
- 2015-09-10 US US14/850,806 patent/US9589881B2/en active Active
- 2015-09-16 CN CN201510590114.0A patent/CN105427784B/zh active Active
- 2015-09-16 EP EP15185518.6A patent/EP2999317B1/en active Active
-
2017
- 2017-01-27 US US15/418,397 patent/US10008444B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5838412A (en) * | 1995-11-16 | 1998-11-17 | Hitachi, Ltd. | Liquid crystal display device assembled by flip chip technology comprising a folded multi-layered flexible driving circuit substrate |
CN1343320A (zh) * | 1999-03-08 | 2002-04-03 | 松下电器产业株式会社 | 液晶显示装置及其检查方法 |
CN1585591A (zh) * | 2003-07-30 | 2005-02-23 | 日本东北先锋公司 | 半导体芯片安装用挠性布线基板及半导体芯片的安装方法 |
US20080002131A1 (en) * | 2006-06-30 | 2008-01-03 | Geun Woo Koh | Driving circuit and liquid crystal display module having the same |
CN101174606A (zh) * | 2006-08-18 | 2008-05-07 | Nec液晶技术株式会社 | 带载体、用于液晶显示装置的带载体以及液晶显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN105427784A (zh) | 2016-03-23 |
EP2999317A1 (en) | 2016-03-23 |
US9589881B2 (en) | 2017-03-07 |
US10008444B2 (en) | 2018-06-26 |
KR20160032784A (ko) | 2016-03-25 |
US20170141015A1 (en) | 2017-05-18 |
US20160079153A1 (en) | 2016-03-17 |
EP2999317B1 (en) | 2019-09-25 |
KR102251231B1 (ko) | 2021-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3340220B1 (en) | Organic light-emitting display panel and organic light-emitting display device | |
KR102192227B1 (ko) | 패드 구조 및 이를 포함하는 표시장치 | |
CN105469735B (zh) | 源极驱动集成电路及包括该源极驱动集成电路的显示装置 | |
US9373299B2 (en) | Display device and method of forming a display device | |
US9559128B2 (en) | Pad structure and display device having the same | |
US10134340B2 (en) | Timing controller, display device including the same, and method of driving the same | |
KR102539495B1 (ko) | 플렉서블 표시패널 및 플렉서블 표시장치 | |
US10157562B2 (en) | Driver integrated circuit (IC) chip and display device having the same | |
JP2006309246A (ja) | 集積回路と、それを用いた平板表示装置 | |
CN105427784B (zh) | 驱动芯片封装件及包括该驱动芯片封装件的显示装置 | |
KR101696475B1 (ko) | 표시장치와 이의 제조방법 | |
US11749205B2 (en) | Gate driving circuit having a dummy pull-down transistor to sense current and driving method thereof | |
KR20150039254A (ko) | Oled 표시 장치 | |
KR101181964B1 (ko) | 액정 표시 장치 및 그의 구동 방법 | |
KR102342586B1 (ko) | 표시장치 및 데이터드라이버 | |
KR102503746B1 (ko) | 표시장치 | |
KR20170081075A (ko) | 칩 온 필름 및 이를 포함하는 유기발광 다이오드 표시장치 | |
KR102323773B1 (ko) | 표시장치 | |
KR102237384B1 (ko) | 유기발광표시패널, 유기발광표시장치 및 그 구동방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |