KR20080039699A - 회로 기판 및 이를 포함 하는 표시 장치 - Google Patents

회로 기판 및 이를 포함 하는 표시 장치 Download PDF

Info

Publication number
KR20080039699A
KR20080039699A KR1020060107330A KR20060107330A KR20080039699A KR 20080039699 A KR20080039699 A KR 20080039699A KR 1020060107330 A KR1020060107330 A KR 1020060107330A KR 20060107330 A KR20060107330 A KR 20060107330A KR 20080039699 A KR20080039699 A KR 20080039699A
Authority
KR
South Korea
Prior art keywords
data
signal output
semiconductor chip
pad
driving semiconductor
Prior art date
Application number
KR1020060107330A
Other languages
English (en)
Inventor
박종국
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060107330A priority Critical patent/KR20080039699A/ko
Priority to US11/923,182 priority patent/US20080100763A1/en
Priority to CNA2007101999018A priority patent/CN101175368A/zh
Publication of KR20080039699A publication Critical patent/KR20080039699A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits

Abstract

회로 기판 및 이를 포함하는 표시 장치가 제공된다. 회로 기판은 제1 내지 제n 연결부를 통해 다수의 신호들을 출력하는 회로 기판으로서, 각 연결부는, 그라운드 패드와, 상기 신호들을 출력하는 신호 출력 패드 및 그라운드 패드 및 신호 출력 패드와 절연된 도전성의 더미 패드를 포함한다.
Figure P1020060107330
표시 장치, 회로 기판, ESD, 더미 패드

Description

회로 기판 및 이를 포함 하는 표시 장치{Circuit board and display apparatus comprising the same}
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치를 설명하기 위한 분해 사시도이다.
도 2a는 본 발명의 일 실시예에 따른 회로 기판을 설명하기 위한 사시도이다.
도 2b는 도 2a의 제1 데이터 구동용 반도체 칩 패키지를 설명하기 위한 사시도이다.
도 2c는 도 2a의 제2 내지 제n 데이터 구동용 반도체 칩 패키지를 설명하기 위한 사시도이다.
도 2d는 도 1의 액정 패널을 설명하기 위한 사시도이다.
도 3은 본 발명의 다른 실시예에 따른 액정 표시 장치를 설명하기 위한 분해 사시도이다.
도 4는 도 3의 액정 패널 어셈블리를 설명하기 위한 사시도이다.
도 5는 본 발명의 또 다른 실시예에 따른 표시 장치를 설명하기 위한 분해 사시도이다.
도 6a는 본 발명의 또 다른 실시예에 따른 회로 기판을 설명하기 위한 사시 도이다.
도 6b는 도 5의 액정 패널을 설명하기 위한 사시도이다.
도 7a는 본 발명의 또 다른 실시예에 따른 회로 기판을 설명하기 위한 사시도이다.
도 7b는 도 7a의 제1 및 제n 데이터 구동용 반도체 칩 패키지를 설명하기 위한 사시도이다.
도 7c는 도 7a의 제2 내지 제n-1 데이터 구동용 반도체 칩 패키지를 설명하기 위한 사시도이다.
도 7d는 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 액정 패널을 설명하기 위한 사시도이다.
(도면의 주요부분에 대한 부호의 설명)
100: 액정 표시 장치 200: 액정패널 어셈블리
230: 게이트 구동용 반도체 칩 패키지
240: 데이터 구동용 반도체 칩 패키지
260: 이방성 도전 필름 250: 회로 기판
290: 구동 장치 300: 백라이트 어셈블리
400: 상부 수납용기 500: 하부 수납용기
DP_1: 제1 더미 패드 DP_2: 제2 더미 패드
SP_D: 데이터 신호 출력 패드 SP_G: 게이트 신호 출력 패드
GP: 그라운드 패드 DIC: 데이터 드라이브 IC
CP_1~CP_n: 제1 내지 제n 연결부
DL_1: 게이트 신호 출력 라인
DL_2, DL_3: 더미 라인 IL: 데이터 신호 입력 라인
OL: 데이터 신호 출력 라인 GSP: 게이트 신호 입력 패드
DSP: 데이터 신호 입력 패드 GSL: 게이트 신호 전송 라인
본 발명은 회로 기판 및 이를 포함하는 표시 장치에 관한 것으로, 보다 구체적으로는 정전기(Electro Static Discharge, 이하 'ESD' 라 함)로부터 개선된 특성을 갖는 회로 기판 및 표시 장치에 관한 것이다.
표시 장치의 일 예로서 액정 표시 장치는 영상 정보를 표시하는 액정 패널 어셈블리, 액정 패널 어셈블리에 광을 제공하는 백라이트 어셈블리를 포함한다. 이러한 액정 표시 장치는 기술이 발전해 감에 따라 전원 전압이 인가되는 전원 라인 및 각종 신호 라인들이 복잡하게 연결되고, 따라서 외부에서 발생하는 ESD에 의한 과전압 또는 과전류가 상기 전원 라인 또는 신호 라인을 통해 액정 표시 장치의 내부로 유입되는 경우가 많다.
특히, 액정 패널 어셈블리는 액정 패널, 액정 패널에 데이터 신호를 제공하는 데이터 구동용 반도체 칩 패키지를 포함하는데, 외부에서 발생된 ESD가 액정 패널을 타고 액정 표시 장치 내부로 유입될 수 있다. 다시 말해서, ESD가 액정 패널 을 통해, 데이터 구동용 반도체 칩 패키지에 전달된다. 데이터 구동용 반도체 칩 패키지는 타이밍 컨트롤러 및 다수의 회로가 실장된 회로 기판과 전기적으로 연결되어 있으므로, 데이터 구동용 반도체 칩 패키지에 전달된 ESD가 회로 기판까지 전달되어 타이밍 컨트롤러 및 다수의 회로에 손상을 입히게 된다.
이러한 경우, 타이밍 컨트롤러 또는 다수의 회로가 오동작을 하게 되고, 결과적으로 표시 품질이 저하된다.
본 발명이 이루고자 하는 기술적 과제는, ESD로부터 개선된 특성을 갖는 회로 기판을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, ESD로부터 개선된 특성을 갖는 표시 장치를 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 태양에 따른 회로 기판은, 제1 내지 제n 연결부를 통해 다수의 신호들을 출력하는 회로 기판으로서, 상기 각 연결부는, 그라운드 패드와, 상기 신호들을 출력하는 신호 출력 패드 및 상기 그라운드 패드 및 상기 신호 출력 패드와 절연된 도전성의 더미 패드를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 태양에 따른 표시 장 치는, 제1 내지 제n 연결부를 통해 다수의 신호들을 출력하는 회로 기판으로서, 상기 각 연결부는, 그라운드 패드와, 상기 신호들을 출력하는 신호 출력 패드와, 상기 그라운드 패드 및 상기 신호 출력 패드와 절연된 도전성의 제1 더미 패드를 포함하는 회로 기판과, 상기 제1 내지 제n 연결부와 일대일로 대응하여 전기적으로 연결되는 제1 내지 제n 데이터 구동용 반도체 칩 패키지와, 상기 회로 기판과 전기적으로 연결되는 다수의 게이트 구동용 반도체 칩 패키지 및 상기 제1 내지 제n 데이터 구동용 반도체 칩 패키지와 전기적으로 연결되는 다수의 데이터 라인과, 상기 다수의 게이트 구동용 반도체 칩 패키지와 전기적으로 연결되는 다수의 게이트 라인과, 상기 제1 내지 제n 데이터 구동용 반도체 칩 패키지와 물리적으로 연결되는 제2 더미 패드를 구비하는 액정 패널을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
반도체 칩 패키지로는 테이프 캐리어 패키지(Tape Carrier Package, 이하 'TCP'라 함) 또는 칩 온 필름(Chip On Film, 이하 'COF'라 함) 또는 칩 온 글래스(Chip On Glass, 이하 'COG'라 함) 등을 포함하는데, 이하에서 데이터 구동용 반도체 칩 패키지 및 게이트 구동용 반도체 칩 패키지는 이들 중 어느 하나를 의미한다. 또한 이하에서 액정 표시 장치를 표시 장치의 일 예로 들어 본 발명에 대하여 설명하고, 다만 본 발명이 액정 표시 장치에 한정되는 것은 아니며. 신호 출력 패드, 그라운드 패드, 제1 더미 패드, 제2 더미 패드의 수, 배열 순서는 도면에 도시된 바에 한정되지 않는다.
이하, 도 1 내지 도 2d를 참조하여 본 발명의 일 실시예에 따른 회로 기판 및 이를 포함하는 액정 표시 장치를 설명한다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치를 설명하기 위한 분해 사시도이고, 도 2a는 본 발명의 일 실시예에 따른 회로 기판을 설명하기 위한 사시도이고, 도 2b는 도 2a의 제1 데이터 구동용 반도체 칩 패키지를 설명하기 위한 사시도이고, 도 2c는 도 2a의 제2 내지 제n 데이터 구동용 반도체 칩 패키지를 설명하기 위한 사시도이고, 도 2d는 도 1의 액정 패널을 설명하기 위한 사시도이다.
먼저, 도 1을 참조하면, 액정 표시 장치(100)는 전체적으로 보아 액정 패널 어셈블리(200), 백라이트 어셈블리(300), 상부 수납 용기(400) 및 하부 수납 용기(500)를 포함한다.
여기서, 액정 패널 어셈블리(200)는 액정 패널(210), 다수의 게이트 구동용 반도체 칩 패키지들(230), 다수의 데이터 구동용 반도체 칩 패키지들(240), 회로 기판(250)를 포함한다.
액정 패널(210)은 박막 트랜지스터와 화소 전극이 형성된 제1 기판(216), 컬러 필터와 공통 전극이 형성된 제2 기판(214)과 및 제1 기판(216)과 제2 기판(214) 사이의 액정층(미도시)를 포함한다.
회로 기판(250)에는 다수의 게이트 구동용 반도체 칩 패키지들(230)에 제공되는 게이트 구동 신호와 다수의 데이터 구동용 반도체 칩 패키지들(240)에 제공되는 데이터 구동 신호를 제공하는 타이밍 컨트롤러 및 다수의 회로 소자들(270)이 집적된다. 여기서 회로 기판(250)은 인쇄 회로 기판(printed circuit board)일 수 있다.
백라이트 어셈블리(300)는 광학시트들(310), 몰드 프레임(320), 램프 유닛(330) 및 반사판(340)을 포함한다.
여기서, 광학시트들(310)은 램프 유닛(330)의 상부에 설치되어 램프 유닛(330)으로부터 전달되는 빛을 확산하고 집광하는 역할을 한다. 광학시트들(310)은 확산 시트, 프리즘 시트, 보호 시트 등을 포함한다.
몰드 프레임(320)은 광학시트들(310), 램프 유닛(330) 및 반사판(340)을 지지하고 고정하는 역할을 한다.
램프 유닛(330)은 다수의 램프가 병렬로 설치된 직하형(dirct-type)이다. 다만, 이에 한정되지 않고, 에지형(edge-type)일 수 있으며, 에지형인 경우 광을 분산시키는 도광판(미도시)을 포함할 수 있다.
반사판(340)은 램프 유닛(330)의 하부에 위치하며, 램프 유닛(330)으로부터 제공된 광을 반사하여 액정 패널 어셈블리(200)로 향하게 한다. 이러한 반사 판(330)은 하부 수납용기(500)의 바닥면에 일체로 형성될 수도 있다.
도 2a 내지 도 2d를 참조하여 도 1의 액정 패널 어셈블리(200)에 대해 상세히 설명한다.
도 2a를 참조하면, 회로 기판(250)은 제1 내지 제n 연결부(CP_1~CP_n)를 포함하고, 각 연결부(CP_1~CP_n)를 통해 n개의 데이터 구동용 반도체 칩 패키지(240_1~240_n)와 전기적으로 연결된다.
각 연결부(CP_1~CP_n)는 그라운드 패드(GP), 신호 출력 패드(SP_D, SP_G) 및 제1 더미 패드(DP_1)를 포함한다.
그라운드 패드(GP)는 회로 기판(250)의 그라운드 전압이 인가되는 패드이다. 즉, 회로 기판(250)에 실장되는 타이밍 컨트롤러 및 다수의 회로 소자(270)에 공통적으로 제공되는 그라운드 전압이 인가되는 패드이다.
신호 출력 패드(SP_D, SP_G)는 회로 기판(250)에 실장된 타이밍 컨트롤러 및 다수의 회로 소자(270)로부터 제공된 데이터 구동 신호 또는 게이트 구동 신호들을 출력하는 패드이다.
제1 더미 패드(DP_1)는 그라운드 패드(GP) 및 신호 출력 패드(SP_D, SP_G)와 전기적으로 절연된 패드로서, 그라운드 패드(GP) 및 신호 출력 패드(SP_D, SP_G)와 인접하여 나란하게 형성된다.
여기서 도 2a 및 도 2c를 참조하여, 회로 기판(250) 및 데이터 구동용 반도체 칩 패키지(240_1~240_n) 각각의 구조와 이들의 연결 관계를 좀더 상세히 설명한다.
제1 연결부(CP_1)는 그라운드 패드(GP), 신호 출력 패드(SP_D, SP_G) 및 제1 더미 패드(DP_1)를 포함하는데, 신호 출력 패드(SP_D, SP_G)는 영상 신호 및 데이터 구동 신호를 출력하는 데이터 신호 출력 패드(SP_D)와, 게이트 구동 신호를 출력하는 게이트 신호 출력 패드(SP_G)를 포함한다. 여기서 게이트 신호 출력 패드(SP_G)는 도 2a에 도시된 바와 같이 회로 기판(250)상의 측부에 형성될 수 있다.
제1 연결부(CP_1)와 연결되는 제1 데이터 구동용 반도체 칩 패키지(240_1)는, 도 2b에 도시되 바와 같이, 절연성의 베이스 필름(BF), 데이터 드라이브 IC(DIC), 데이터 신호 입력 라인(IL), 게이트 신호 출력 라인(DL_1), 더미 라인(DL_2), 데이터 신호 출력 라인(OL), 절연 보호막(IF)을 포함한다.
좀 더 구체적으로 설명하면, 먼저 데이터 신호 입력 라인(IL)은 그라운드 패드(GP) 및 데이터 신호 출력 패드(SP_D)와 데이터 드라이브 IC(DIC)를 전기적으로 연결한다. 즉, 데이터 신호 입력 라인(IL)은 그라운드 패드(GP) 및 데이터 신호 출력 패드(SP_D)를 통해 출력된 그라운드 전압, 영상 신호 및 데이터 구동 신호를 데이터 드라이브 IC(DIC)에 제공한다.
게이트 신호 출력 라인(DL_1)은 게이트 신호 출력 패드(SP_G)와 게이트 구동용 반도체 칩 패키지들(도 2d의 230 참조)을 전기적으로 연결한다. 즉, 게이트 신호 출력 라인(DL_1)은 게이트 구동 신호를 게이트 구동용 반도체 칩 패키지들(도 2d의 230 참조)에 제공한다.
더미 라인(DL_2)은 제1 더미 패드(DP_1)와 액정 패널 상의 제2 더미 패드(도 2d의 DP_2 참조)를 연결하고, 데이터 신호 출력 라인(OL)은 데이터 드라이브 IC(DIC)와 액정 패널(210) 상의 다수의 데이터 라인(도 2d의 D 참조)을 전기적으로 연결한다. 데이터 구동용 반도체 칩(240_1~240_n)과 액정 패널(210)과의 연결 관계는 도 2d를 참조하여 후술한다.
이러한 데이터 신호 입력 라인(IL), 게이트 신호 출력 라인(DL_1), 더미 라인(DL_2), 데이터 신호 출력 라인(OL)은 베이스 필름(BF) 상에 5㎛ ∼ 20㎛ 정도의 두께로 형성되어 있고, 일반적으로 동박(Cu) 등의 금속 재료가 이용되고 있다. 바람직하게는, 상기 동박의 표면에 주석, 금, 니켈 또는 땜납의 도금을 실시할 수 있다. 여기서 베이스 필름(BF)은 예를 들어, 두께 20∼100㎛의 절연성 재질로 이루어질 수 있다. 이러한 절연성 베이스 필름(BF)은 폴리이미드 수지, 폴리에스테르 수지 등의 절연 재료가 주 재료로서 이용될 수 있다.
절연 보호막(IF)은 데이터 드라이브 IC(DIC)가 실장되는 소정 부분을 제외하고, 데이터 신호 입력 라인(IL), 게이트 신호 출력 라인(DL_1), 더미 라인(DL_2), 데이터 신호 출력 라인(OL)을 보호하기 위해, 각 라인 상에 덮혀질 수 있다.
이러한 제1 데이터 구동용 반도체 칩 패키지(240_1)는 이방성 도전 필름(260)(Anisotropic Conductive Film)을 통해 제1 연결부(CP_1)와 접착된다.
여기서 제1 더미 패드(DP_1)는 그라운드 패드(GP) 및 신호 출력 패드(SP_D, SP_G)와 전기적으로 절연되어 있다. 다시 말해서, 제1 더미 패드(DP_1)는 회로 기판(250)상에 실장된 타이밍 컨트롤러 및 회로 소자들(270)과 전기적으로 절연되어 있다. 따라서, 액정 패널(210)을 따라 유입된 ESD가 더미 라인(DL_2)을 따라 회로 기판(250)에 유입되더라도, ESD가 타이밍 컨트롤러 및 회로 소자들(270)에게 전달 되지 않는다.
제2 내지 제n 연결부(CP_2~CP_n)는, 도 2a에 도시된 바와 같이, 각각 이방성 도전 필름(260)을 통해 제2 내지 제n 데이터 구동용 반도체 칩 패키지(240_2~240_n)와 접착된다.
제2 내지 제n 연결부(CP_2~CP_n)는 각각, 신호 출력 패드(SP_D), 그라운드 패드(GP) 및 제1 더미 패드(DP_1)를 포함한다. 여기서, 제1 더미 패드(DP_1)는 신호 출력 패드(SP_D) 및 그라운드 패드(GP)와 전기적으로 절연되어 있으며, 신호 출력 패드(SP_D)는 데이터 구동 신호만을 출력한다.
제2 내지 제n 데이터 구동용 반도체 칩 패키지(240_2~240_n)는, 도 2c에 도시된 바와 같이, 데이터 신호 입력 라인(IL), 더미 라인(DL_3), 데이터 신호 출력 라인(OL)을 포함한다.
좀 더 구체적으로 설명하면, 데이터 신호 입력 라인(IL)은 신호 출력 패드(SP_D)와 데이터 드라이브 IC(DIC)를 전기적으로 연결하고, 더미 라인(DL_3)은 제1 더미 패드(DP_1)와 액정 패널 상의 제2 더미 패드(도 2d의 DP_2 참조)를 전기적으로 연결하고, 데이터 신호 출력 라인(OL)은 데이터 드라이브 IC(DIC)와 다수의 데이터 라인(도 2d의 D 참조)을 전기적으로 연결한다.
여기서 제1 더미 패드(DP_1)는 그라운드 패드(GP) 및 신호 출력 패드(SP_D)와 전기적으로 절연되어 있으므로, 액정 패널(210)을 따라 유입된 ESD가 더미 라인(DL_2)을 따라 회로 기판(250)에 유입되더라도, ESD가 타이밍 컨트롤러 및 회로 소자들(270)에게 전달되지 않는다.
이하에서 도 2a 내지 도 2d를 참조하여, 데이터 구동용 반도체 칩 패키지(240_2~240_n) 및 게이트 구동용 반도체 칩 패키지들(230)과 액정 패널(210)과의 연결 관계를 설명한다.
도 2d에 도시된 바와 같이, 데이터 구동용 반도체 칩 패키지(240_2~240_n)와 게이트 구동용 반도체 칩 패키지들(230)은 이방성 도전 필름(260)을 통해 액정 패널(210)과 접착된다.
액정 패널(210)은 데이터 구동용 반도체 칩 패키지(240_2~240_n)와 연결되기 위한 게이트 신호 입력 패드(GSP), 데이터 신호 입력 패드(DSP) 및 제2 더미 패드(DP_2)를 포함하고, 게이트 신호를 전송하는 게이트 신호 전송 라인(GSL)을 더 포함할 수 있다.
좀 더 구체적으로 설명하면, 제1 데이터 구동용 반도체 칩 패키지(240_1)와 연결되기 위해, 액정 패널(210) 상의 제1 데이터 구동용 반도체 칩 패키지(240_1)와 대향하는 영역에는, 게이트 신호 입력 패드(GSP)와 데이터 신호 입력 패드(DSP) 및 제2 더미 패드(DP_2)가 형성되어 있다.
게이트 신호 입력 패드(GSP)는 제1 데이터 구동용 반도체 칩 패키지(240_1)의 게이트 신호 출력 라인(DL_1)과 연결된다. 다시 말해서, 게이트 신호 출력 라인(DL_1)을 통해 회로 기판(250) 상의 게이트 신호 출력 패드(SP_G)로부터 출력된 게이트 신호를 입력받는다. 입력된 게이트 신호는 게이트 신호 전송 라인(GSL)을 통해 게이트 구동용 반도체 칩 패키지들(230)에 전송된다. 게이트 구동용 반도체 칩 패키지들(230)은 다수의 게이트 라인(G)과 전기적으로 연결되어 있다.
데이터 신호 입력 패드(DSP)는 데이터 신호 출력 라인(OL)과 연결되며, 데이터 신호 입력 패드(DSP)는 데이터 라인(D)과 전기적으로 연결된다.
제2 더미 패드(DP_2)는 제1 데이터 구동용 반도체 칩 패키지(240_1)와 액정 패널(210)을 물리적으로 연결하기 위한 패드이다. 즉, 제2 더미 패드(DP_2)는 제1 데이터 구동용 반도체 칩 패키지(240_1)의 더미 라인(DL_2)과 이방성 도전 필름(260)을 통해 접착된다. 이러한 제2 더미 패드(DP_2)는 데이터 라인(D)과 절연되어 있다.
다음으로, 제2 데이터 구동용 반도체 칩 패키지(240_2)와 연결되기 위해, 액정 패널(210) 상의 제2 데이터 구동용 반도체 칩 패키지(240_2)와 대향하는 영역에는, 제2 더미 패드(DP_2)와 데이터 신호 입력 패드(DSP)가 형성되어 있다.
데이터 신호 입력 패드(DSP)는 데이터 신호 출력 라인(OL)과 연결되며, 데이터 신호 입력 패드(DSP)는 데이터 라인(D)과 전기적으로 연결된다.
제2 더미 패드(DP_2)는 제2 데이터 구동용 반도체 칩 패키지(240_2)의 더미 라인(DL_3)과 이방성 도전 필름(260)을 통해 접착되어, 제2 데이터 구동용 반도체 칩 패키지(240_2)와 액정 패널(210)을 물리적으로 연결한다. 이러한 제2 더미 패드(DP_2)는 데이터 라인(D)과 절연되어 있다.
여기서 ESD는, 액정 패널(210)과, 제2 더미 패드(DP_2)와, 더미 라인(DL_2, DL_3)을 통해 회로 기판(250) 상의 제1 더미 패드(DP_1)로 유입될 수 있다. 그러나, 제1 더미 패드(DP_1)는 그라운드 패드(GP) 및 신호 출력 패드(GP_D, GP_G)와 전기적으로 절연되어 있다. 다시 말해서, 제1 더미 패드(DP_1)는 회로 기판(250)상 에 실장된 타이밍 컨트롤러 및 다수의 회로 소자들(270)과 전기적으로 절연되어 있다.
따라서, ESD가 액정 패널(210)과 제2 더미 패드(DP_2)와, 더미 라인(DL_2, DL_3)을 따라 제1 더미 패드(DP_1)에 유입되더라도, ESD가 타이밍 컨트롤러 및 다수의 회로 소자들(270)에게 전달되지 않는다. 그러므로, ESD로부터 타이밍 컨트롤러 및 다수의 회로 소자들(270)과 액정 표시 장치(100)를 보호할 수 있다.
이하에서 도 3 및 도 4를 참조하여 본 발명의 다른 실시예에 따른 액정 표시 장치를 설명한다.
도 3은 본 발명의 다른 실시예에 따른 액정 표시 장치(101)를 설명하기 위한 분해 사시도이고, 도 4는 도 3의 액정 패널 어셈블리를 설명하기 위한 사시도이다.
도 1 및 도 2d에 도시된 구성 요소와 동일한 기능을 하는 구성 요소에 대해서는 동일한 도면 부호를 사용하고, 설명의 편의상 상세한 설명은 생략한다.
도 3 및 도 4를 참조하면, 이전 실시예와 달리, 게이트 구동용 반도체 칩 패키지(231)는 액정 패널(211)의 제1 기판(217)에 실장된다. 다시 말해서, COG 방식으로 제1 기판(217)에 실장된다.
이러한 게이트 구동용 반도체 칩 패키지(231)는 액정 패널(211)의 제1 기판(217)의 일측부에만 실장되어, 게이트 신호 전송 라인(GSL) 및 게이트 라인(G)과 전기적으로 연결된다.
제1 내지 제n 데이터 구동용 반도체 칩 패키지(240_1~240_n) 및 회로 기판(250)은 도 2a 내지 2d를 참조하여 설명한 실시예의 제1 내지 제n 데이터 구동용 반도체 칩 패키지 및 회로 기판과 동일하다.
이하에서 도 5를 참조하여 본 발명의 또 다른 실시예에 따른 회로 기판 및 이를 포함하는 액정 표시 장치를 설명한다.
도 5는 본 발명의 또 다른 실시예에 따른 액정 표시 장치를 설명하기 위한 분해 사시도이고, 도 6a는 본 발명의 또 다른 실시예에 따른 회로 기판을 설명하기 위한 사시도이고, 도 6b는 도 5의 액정 패널을 설명하기 위한 사시도이다. 도 1 내지 도 2d에 도시된 구성 요소와 동일한 기능을 하는 구성 요소에 대해서는 동일한 도면 부호를 사용하고, 설명의 편의상 상세한 설명은 생략한다.
도 5를 참조하면, 이전 실시예들의 경우와 달리, 게이트 구동용 반도체 칩 패키지들은 제1 게이트 구동용 반도체 칩 패키지 그룹(231_1)과 제2 게이트 구동용 반도체 칩 패키지 그룹(231_2)으로 구분되어, 액정 패널(212)의 제1 기판(218)에 COG 방식으로 실장된다.
도 6a를 참조하면, 회로 기판(251)은 제1 내지 제n 연결부(CP_1~CP_n)를 포함하는데, 이전 실시예들과 달리, 제n 연결부(CP_n)는 제1 연결부(CP_1)와 마찬가지로, 게이트 신호 출력 패드(SP_G)와 데이터 신호 출력 패드(SP_D) 및 제1 더미 패드(DP_1)를 포함한다.
제n 데이터 구동용 반도체 칩 패키지(240_n)도 제1 데이터 구동용 반도체 칩 패키지(240_1)와 마찬가지로, 데이터 신호 입력 라인(IL)과, 데이터 신호 출력 라인(OL), 게이트 신호 출력 라인(DL_1) 및 더미 라인(DL_2)을 포함하고, 게이트 신호 출력 라인(DL_1)은 게이트 신호 출력 패드(SP_G)와 연결되며, 더미 라인(DL_2) 은 제1 더미 패드(DP_1)와 연결된다.
도 6b를 참조하면, 이전 실시예들과 달리, 액정 패널(212) 상의 제n 데이터 구동용 반도체 칩 패키지(240_n)와 대향하는 영역에, 게이트 신호 입력 패드(GSP), 데이터 신호 입력 패드(DSP), 제2 더미 패드(DP_2)가 형성된다.
제1 게이트 구동용 반도체 칩 패키지 그룹(231_1)과 제2 게이트 구동용 반도체 칩 패키지 그룹(231_2)은 각각 게이트 신호 전송 패드(GSP)로부터 전송된 게이트 신호를 게이트 신호 전송 라인(GSL)을 통해 인가받는다.
제2 내지 제n-1 데이터 구동용 반도체 칩 패키지(240_2~240_n)는 각각, 데이터 신호 입력 패드(DSP), 제2 더미 패드(DP_2)와 전기적으로 연결된다.
여기서 회로 기판(251)의 제1 더미 패드(DP_1)는 그라운드 패드(GP) 및 신호 출력 패드(SP_D, SP_G)와 전기적으로 절연되어 있다. 다시 말해서, 제1 더미 패드(DP_1)는 회로 기판(250)상에 실장된 타이밍 컨트롤러 및 다수의 회로 소자(270)와 전기적으로 절연되어 있다.
따라서, ESD가 액정 패널(210)과 제2 더미 패드(DP_2)와, 더미 라인(DL_2, DL_3)을 따라 제1 더미 패드(DP_1)에 유입되더라도, ESD가 타이밍 컨트롤러 및 다수의 회로 소자들(270)에게 전달되지 않는다. 그러므로, ESD로부터 타이밍 컨트롤러 및 다수의 회로 소자들(270)과 액정 표시 장치를 보호할 수 있다.
도 7a 내지 도 7c를 참조하여 본 발명의 또 다른 실시예에 따른 회로 기판 및 이를 포함하는 액정 표시 장치를 설명한다.
도 7a는 본 발명의 또 다른 실시예에 따른 회로 기판을 설명하기 위한 사시 도이고, 도 7b는 도 7a의 제1 및 제n 데이터 구동용 반도체 칩 패키지를 설명하기 위한 사시도이고, 도 7c는 도 7a의 제2 내지 제n-1 데이터 구동용 반도체 칩 패키지를 설명하기 위한 사시도이고, 도 7d는 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 액정 패널을 설명하기 위한 사시도이다. 도 2b, 도 2c, 도 6a, 도 6b에 도시된 구성 요소와 동일한 기능을 하는 구성 요소에 대해서는 동일한 도면 부호를 사용하고, 설명의 편의상 상세한 설명은 생략한다.
먼저 도 7a를 참조하여 본 발명의 또 다른 실시예에 따른 회로 기판을 설명한다.
도 7a를 참조하면, 회로 기판(252)은 제1 내지 제n 연결부(CP_1~CP_n)를 포함하는데, 각 연결부(CP_1~CP_n)의 제1 더미 패드(DP'_1)는, 이전 실시예들과 달리 더 넓게 형성된다.
이에 대응하여, 데이터 테이프 캐리어 패키지(240_1~240_n)의 더미 라인(DL'_2, DL'_3)도, 도 7b 및 7c에 도시된 바와 같이, 이전 실시예들과 달리 더 넓게 형성된다.
액정 패널(213) 상의 제2 더미 패드(DP'_2)도, 도 7d에 도시된 바와 같이, 이전 실시예와 달리 더 넓게 형성된다.
이러한 액정 표시 장치의 경우, 회로 기판(252)의 제1 더미 패드(DP_1)가 그라운드 패드(GP) 및 신호 출력 패드(SP_D, SP_D)와 전기적으로 절연되어 있으므로, ESD가 액정 패널(213)과 제2 더미 패드(DP'_2)와, 더미 라인(DL'_2, DL'_3)을 따라 제1 더미 패드(DP'_1)에 유입되더라도, ESD가 타이밍 컨트롤러 및 다수의 회로 소 자들(270)에게 전달되지 않는다. 따라서, ESD로부터 타이밍 컨트롤러 및 다수의 회로 소자들(270)과 액정 표시 장치를 보호할 수 있다.
또한, 제1 더미 패드(DP'_1), 더미 라인(DL'_2, DL'_3), 제2 더미 패드(DP'_2, DP'_3)가 넓게 형성되어 접착되는 면이 넓어지므로, 액정 패널(213)과 데이터 구동용 반도체 칩 패키지(240_1~240_n)의 접착력 및 데이터 구동용 반도체 칩 패키지(240_1~240_n)와 회로 기판(252)의 접착력이 증가된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이 본 발명에 따른 회로 기판 및 이를 포함하는 표시 장치에 의하면, ESD로부터 회로 기판 상의 회로 소자들을 보호하고, 따라서 표시 장치가 보호될 수 있다.

Claims (18)

  1. 제1 내지 제n 연결부를 통해 다수의 신호들을 출력하는 회로 기판으로서,
    상기 각 연결부는,
    그라운드 패드;
    상기 신호들을 출력하는 신호 출력 패드; 및
    상기 그라운드 패드 및 상기 신호 출력 패드와 절연된 도전성의 더미 패드를 포함하는 회로 기판.
  2. 제 1항에 있어서,
    상기 다수의 신호들은 게이트 구동 신호 및 데이터 구동 신호를 포함하는 회로 기판.
  3. 제 2항에 있어서,
    상기 제1 연결부의 상기 신호 출력 패드는,
    상기 게이트 구동 신호를 출력하는 게이트 신호 출력 패드와, 상기 데이터 구동 신호를 출력하는 데이터 신호 출력 패드를 포함하는 회로 기판.
  4. 제 2항에 있어서,
    상기 제2 내지 제n 연결부의 신호 출력 패드는 상기 데이터 구동 신호를 출 력하는 회로 기판.
  5. 제 2항에 있어서,
    상기 제1 및 제n 연결부의 상기 신호 출력 패드는 각각,
    상기 게이트 구동 신호를 출력하는 게이트 신호 출력 패드와, 상기 데이터 구동 신호를 출력하는 데이터 신호 출력 패드를 포함하는 회로 기판.
  6. 제 5항에 있어서,
    상기 제2 내지 제n-1 연결부의 상기 신호 출력 패드는 상기 데이터 구동 신호를 출력하는 회로 기판.
  7. 제1 내지 제n 연결부를 통해 다수의 신호들을 출력하는 회로 기판으로서,
    상기 각 연결부는, 그라운드 패드와, 상기 신호들을 출력하는 신호 출력 패드와, 상기 그라운드 패드 및 상기 신호 출력 패드와 절연된 도전성의 제1 더미 패드를 포함하는 회로 기판;
    상기 제1 내지 제n 연결부와 일대일로 대응하여 전기적으로 연결되는 제1 내지 제n 데이터 구동용 반도체 칩 패키지;
    상기 회로 기판과 전기적으로 연결되는 다수의 게이트 구동용 반도체 칩 패키지; 및
    상기 제1 내지 제n 데이터 구동용 반도체 칩 패키지와 전기적으로 연결되는 다수의 데이터 라인과, 상기 다수의 게이트 구동용 반도체 칩 패키지와 전기적으로 연결되는 다수의 게이트 라인과, 상기 제1 내지 제n 데이터 구동용 반도체 칩 패키지와 물리적으로 연결되는 제2 더미 패드를 구비하는 액정 패널을 포함하는 표시 장치.
  8. 제 7항에 있어서,
    상기 제1 데이터 구동용 반도체 칩 패키지는,
    절연성의 베이스 필름과,
    데이터 드라이브 IC와,
    상기 제1 연결부의 상기 그라운드 패드 및 상기 신호 출력 패드중 일부와 상기 데이터 드라이브 IC를 전기적으로 연결하는 데이터 신호 입력 라인과,
    상기 신호 출력 패드중 나머지와 상기 다수의 게이트 구동용 반도체 칩 패키지를 전기적으로 연결하는 게이트 신호 출력 라인과,
    상기 데이터 드라이브 IC 와 상기 다수의 데이터 라인을 전기적으로 연결하는 데이터 신호 출력 라인과,
    상기 제1 연결부의 상기 제1 더미 패드와 상기 액정 패널의 상기 제2 더미 패드를 연결하는 더미 라인을 포함하는 표시 장치.
  9. 제 7항에 있어서,
    상기 제2 내지 제n 데이터 구동용 반도체 칩 패키지는 각각,
    절연성의 베이스 필름과,
    데이터 드라이브 IC와,
    상기 제2 내지 제n 연결부의 상기 각 그라운드 패드 및 상기 각 신호 출력 패드와 상기 각 데이터 드라이브 IC를 전기적으로 연결하는 데이터 신호 입력 라인과,
    상기 데이터 드라이브 IC와 상기 다수의 데이터 라인을 전기적으로 연결하는 데이터 신호 출력 라인과,
    상기 제2 내지 제n 연결부의 상기 각 제1 더미 패드와 상기 액정 패널의 상기 제2 더미 패드를 연결하는 더미 라인을 포함하는 표시 장치.
  10. 제 9항에 있어서,
    상기 액정 패널은 상기 게이트 신호 출력 라인과 상기 다수의 게이트 구동용 반도체 칩 패키지를 전기적으로 연결하는 게이트 신호 전송 라인을 더 포함하는 표시 장치.
  11. 제 7항에 있어서,
    상기 제1 데이터 구동용 반도체 칩 패키지와 상기 제n 데이터 구동용 반도체 칩 패키지는 각각,
    절연성의 베이스 필름과,
    데이터 드라이브 IC와,
    상기 제1 연결부 및 상기 제n 연결부의 상기 각 그라운드 패드 및 상기 각 신호 출력 패드중 일부와 상기 데이터 드라이브 IC를 전기적으로 연결하는 데이터 신호 입력 라인과,
    상기 데이터 드라이브 IC 와 상기 다수의 데이터 라인을 전기적으로 연결하는 데이터 신호 출력 라인과,
    상기 제1 연결부 및 상기 제n 연결부의 상기 각 신호 출력 패드중 나머지와 상기 다수의 게이트 구동용 반도체 칩 패키지를 전기적으로 연결하는 게이트 신호 출력 라인과,
    상기 제1 연결부 및 상기 제n 연결부의 상기 각 제1 더미 패드와 상기 액정 패널의 상기 제2 더미 패드를 연결하는 더미 라인을 포함하는 표시 장치.
  12. 제 11항에 있어서,
    상기 제2 내지 제n-1 데이터 구동용 반도체 칩 패키지는 각각,
    절연성의 베이스 필름과,
    데이터 드라이브 IC와,
    상기 제2 내지 제n-1 연결부의 상기 각 그라운드 패드 및 상기 각 신호 출력 패드와 상기 각 데이터 드라이브 IC를 전기적으로 연결하는 데이터 신호 입력 라인과,
    상기 데이터 드라이브 IC 와 상기 다수의 데이터 라인을 전기적으로 연결하는 데이터 신호 출력 라인과,
    상기 제2 내지 제n-1 연결부의 상기 각 제1 더미 패드와 상기 액정 패널의 상기 제2 더미 패드를 연결하는 더미 라인을 포함하는 표시 장치.
  13. 제 12항에 있어서,
    상기 다수의 게이트 구동용 반도체 칩 패키지는 제1 게이트 구동용 반도체 칩 패키지 그룹과 제2 게이트 구동용 반도체 칩 패키지 그룹으로 구분되고,
    상기 제1 게이트 구동용 반도체 칩 패키지 그룹은 상기 액정 패널의 일측에 전기적으로 연결되고, 상기 제2 게이트 구동용 반도체 칩 패키지 그룹은 상기 액정 패널의 타측에 전기적으로 연결된 표시 장치.
  14. 제 13항에 있어서,
    상기 제1 게이트 구동용 반도체 칩 패키지 그룹은 상기 제1 데이터 구동용 반도체 칩 패키지의 상기 게이트 신호 출력 라인과 전기적으로 연결되고,
    상기 제2 게이트 구동용 반도체 칩 패키지 그룹은 제n 데이터 구동용 반도체 칩 패키지의 상기 게이트 신호 출력 라인과 전기적으로 연결되는 표시 장치.
  15. 제 14항에 있어서,
    상기 액정 패널은 상기 제1 데이터 구동용 반도체 칩 패키지의 상기 게이트 신호 출력 라인과 상기 제1 게이트 구동용 반도체 칩 패키지 그룹을 전기적으로 연결하는 제1 게이트 신호 전송 라인과,
    상기 제n 데이터 구동용 반도체 칩 패키지의 상기 게이트 신호 출력 라인과 상기 제2 게이트 구동용 반도체 칩 패키지 그룹을 전기적으로 연결하는 제2 게이트 신호 전송 라인을 더 포함하는 표시 장치.
  16. 제 7항에 있어서,
    상기 제2 더미 패드는 상기 다수의 데이터 라인과 절연된 표시 장치.
  17. 제 7항에 있어서,
    상기 제1 내지 제n 데이터 구동용 반도체 칩 패키지는 이방성 도전 필름(ACF)을 통해 상기 제1 내지 제n 연결부와 접착되는 표시 장치.
  18. 제 7항에 있어서,
    상기 제1 더미 패드의 폭은 상기 그라운드 패드의 폭 및 상기 신호 출력 패드의 폭보다 넓은 표시 장치.
KR1020060107330A 2006-11-01 2006-11-01 회로 기판 및 이를 포함 하는 표시 장치 KR20080039699A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060107330A KR20080039699A (ko) 2006-11-01 2006-11-01 회로 기판 및 이를 포함 하는 표시 장치
US11/923,182 US20080100763A1 (en) 2006-11-01 2007-10-24 Circuit board and display device having the same
CNA2007101999018A CN101175368A (zh) 2006-11-01 2007-11-01 电路板和具有其的显示器装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060107330A KR20080039699A (ko) 2006-11-01 2006-11-01 회로 기판 및 이를 포함 하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20080039699A true KR20080039699A (ko) 2008-05-07

Family

ID=39329650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060107330A KR20080039699A (ko) 2006-11-01 2006-11-01 회로 기판 및 이를 포함 하는 표시 장치

Country Status (3)

Country Link
US (1) US20080100763A1 (ko)
KR (1) KR20080039699A (ko)
CN (1) CN101175368A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110005573A (ko) * 2009-07-10 2011-01-18 엘지디스플레이 주식회사 액정 표시장치
KR20190141481A (ko) * 2018-06-14 2019-12-24 엘지디스플레이 주식회사 신호 패드와 나란히 위치하는 더미 패드를 포함하는 디스플레이 장치

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5142749B2 (ja) * 2008-02-14 2013-02-13 キヤノン株式会社 撮像装置、撮像装置の制御方法及び撮像システム
CN101576665A (zh) * 2008-05-09 2009-11-11 群康科技(深圳)有限公司 液晶显示面板
KR20110014033A (ko) * 2009-08-04 2011-02-10 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
TW201124007A (en) * 2009-12-30 2011-07-01 Au Optronics Corp Substrate and substrate bonding device using the same
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
KR101931248B1 (ko) * 2012-12-27 2019-03-13 엘지디스플레이 주식회사 표시장치 및 그 제조방법
JP6130721B2 (ja) * 2013-04-26 2017-05-17 株式会社ジャパンディスプレイ 平面表示装置
KR102212323B1 (ko) * 2014-02-10 2021-02-04 삼성디스플레이 주식회사 표시 장치
KR102194484B1 (ko) 2014-09-05 2020-12-24 엘지디스플레이 주식회사 표시장치용 구동 인쇄 회로 기판 및 그를 포함하는 표시장치
KR102251231B1 (ko) * 2014-09-16 2021-05-12 엘지디스플레이 주식회사 구동 칩 패키지 및 이를 포함하는 표시장치
CN105636343B (zh) * 2016-01-15 2018-09-11 广东欧珀移动通信有限公司 硬板及具有其的移动终端
CN105607320A (zh) * 2016-03-10 2016-05-25 深圳市华星光电技术有限公司 液晶显示装置
KR20180002108A (ko) * 2016-06-28 2018-01-08 삼성디스플레이 주식회사 표시 장치
CN107300795B (zh) * 2017-08-09 2020-06-26 深圳市华星光电技术有限公司 液晶显示器控制电路板
KR102435975B1 (ko) * 2017-08-18 2022-08-24 삼성디스플레이 주식회사 표시 장치
CN107748457A (zh) * 2017-11-03 2018-03-02 惠科股份有限公司 显示装置
CN111009223A (zh) * 2019-12-17 2020-04-14 Tcl华星光电技术有限公司 源极驱动器及显示装置
CN114241914B (zh) * 2021-12-21 2024-02-20 上海中航光电子有限公司 一种显示面板和显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110005573A (ko) * 2009-07-10 2011-01-18 엘지디스플레이 주식회사 액정 표시장치
KR20190141481A (ko) * 2018-06-14 2019-12-24 엘지디스플레이 주식회사 신호 패드와 나란히 위치하는 더미 패드를 포함하는 디스플레이 장치

Also Published As

Publication number Publication date
CN101175368A (zh) 2008-05-07
US20080100763A1 (en) 2008-05-01

Similar Documents

Publication Publication Date Title
KR20080039699A (ko) 회로 기판 및 이를 포함 하는 표시 장치
US7245015B2 (en) Display apparatus
KR100453306B1 (ko) 표시 소자 구동 장치 및 이를 이용한 표시 장치
US6411353B1 (en) Liquid crystal display device with its upper and lower cases clamped by crimping portions thereof
US20110037935A1 (en) Display Circuits
WO2018135362A1 (ja) 表示装置
KR101171178B1 (ko) 커팅 패턴이 형성된 가요성 인쇄회로기판용 원판 및 이를커팅한 가요성 인쇄회로기판을 구비한 평판표시장치
WO2010013530A1 (ja) 表示パネル及びそれを備えた表示装置
CN111208684A (zh) 芯片模组及显示装置
US20200133047A1 (en) Display module
KR20130105163A (ko) 반도체 패키지 및 이를 포함하는 표시 장치
US20070081117A1 (en) Display device and a circuit thereon
KR101292569B1 (ko) 액정표시소자
KR20010083972A (ko) 액정표시장치 및 그 제조방법
KR20070033507A (ko) 가요성 인쇄 회로 필름 및 이를 포함하는 액정 표시 장치
KR101313649B1 (ko) 액정표시소자
KR101177574B1 (ko) 인쇄회로기판 및 이를 구비한 액정표시장치
KR100544817B1 (ko) 엘씨디 모듈
JP2005242392A (ja) 液晶表示装置
KR20070062748A (ko) 액정표시장치
KR20110018572A (ko) 액정표시장치
KR20070063242A (ko) 표시 장치
KR20080001503A (ko) 액정표시소자
KR200160829Y1 (ko) 액정표시소자 모듈 구조
KR20090046030A (ko) 액정표시장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid