KR102342586B1 - 표시장치 및 데이터드라이버 - Google Patents

표시장치 및 데이터드라이버 Download PDF

Info

Publication number
KR102342586B1
KR102342586B1 KR1020150091968A KR20150091968A KR102342586B1 KR 102342586 B1 KR102342586 B1 KR 102342586B1 KR 1020150091968 A KR1020150091968 A KR 1020150091968A KR 20150091968 A KR20150091968 A KR 20150091968A KR 102342586 B1 KR102342586 B1 KR 102342586B1
Authority
KR
South Korea
Prior art keywords
data
link line
line
data link
output buffer
Prior art date
Application number
KR1020150091968A
Other languages
English (en)
Other versions
KR20170002723A (ko
Inventor
최진호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150091968A priority Critical patent/KR102342586B1/ko
Publication of KR20170002723A publication Critical patent/KR20170002723A/ko
Application granted granted Critical
Publication of KR102342586B1 publication Critical patent/KR102342586B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver

Abstract

본 발명은, 표시영역과 비표시영역이 정의되는 기판, 표시영역에 배치되는 복수의 데이터라인, 비표시영역에 배치되고 데이터라인과 연결되며 서로 다른 특성을 가지는 제1데이터링크라인 및 제2데이터링크라인, 그리고, 이러한 제1데이터링크라인 및 제2데이터링크라인으로 데이터전압을 공급하되, 제1데이터링크라인 및 제2데이터링크라인의 특성 차이를 보상하기 위해 제2데이터링크라인에 대해 보상된 데이터전압을 공급하는 데이터구동부를 포함하는 표시장치를 제공한다.

Description

표시장치 및 데이터드라이버{DISPLAY DEVICE AND DATA DRIVER}
본 발명은 표시장치 및 이러한 표시장치로 데이터전압을 공급하는 데이터구동부에 관한 기술이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광표시장치(OLED: Organic Light Emitting Diode Display Device) 등과 같은 여러 가지 표시장치가 활용되고 있다.
이러한 표시장치에 영상을 표시하기 위해서는 패널에 위치하는 화소로 데이터전압을 공급하는 데이터구동부가 필요하다.
데이터구동부는 패널에 배치되는 데이터라인으로 데이터전압을 공급한다. 하나의 데이터라인에는 복수의 화소가 일렬로 배치될 수 있다. 이때, 인접한 두 데이터라인의 특성 혹은 데이터라인과 연결된 데이터링크라인의 특성이 상이할 수 있다. 그런데, 이러한 경우, 데이터구동부가 동일한 색상을 표현하기 위해 동일한 데이터전압을 두 데이터라인으로 공급하더라도 데이터라인 혹은 데이터링크라인의 특성 차이로 인해 두 데이터라인과 연결된 화소들의 색상이 서로 차이나게 보일 수 있다. 복수의 화소가 하나의 데이터라인에 일렬로 배치되기 때문에 이러한 색상의 차이는 수직 띠 혹은 세로 띠와 같이 표시되어 화질을 저하시키게 된다.
이러한 배경에서, 본 발명의 목적은, 특성이 상이한 데이터라인들 혹은 데이터링크라인들의 특성 차이를 보상하는 기술을 제공하는 것이다.
전술한 목적을 달성하기 위하여, 일 측면에서, 본 발명은, 표시영역과 비표시영역이 정의되는 기판, 표시영역에 배치되는 복수의 데이터라인, 비표시영역에 배치되고 데이터라인과 연결되며 서로 다른 특성을 가지는 제1데이터링크라인 및 제2데이터링크라인, 그리고, 이러한 제1데이터링크라인 및 제2데이터링크라인으로 데이터전압을 공급하되, 제1데이터링크라인 및 제2데이터링크라인의 특성 차이를 보상하기 위해 제2데이터링크라인에 대해 보상된 데이터전압을 공급하는 데이터구동부를 포함하는 표시장치를 제공한다.
다른 측면에서, 본 발명은, 영상데이터에 대응되는 디지털신호를 저장하는 복수의 래치버퍼, 디지털신호를 아날로그신호로 변환하는 복수의 D/A변환기, 아날로그 신호에 따라 제1데이터라인 및 제2데이터라인으로 각각 데이터전압을 출력하는 제1출력버퍼 및 제2출력버퍼를 포함하되, 제2데이터라인으로 공급되는 데이터전압은 시지연이 보상된 데이터전압인 것을 특징으로 하는 데이터구동부를 제공한다.
이상에서 설명한 바와 같이 본 발명에 의하면, 특성이 상이한 데이터라인들 혹은 데이터링크라인들의 특성 차이가 보상되어 화질이 개선되는 효과가 있다.
도 1은 실시예에 따른 표시장치의 개략적인 시스템 구성도이다.
도 2는 도 1에서 A 부분을 확대한 사시도이다.
도 3A 및 도 3B는 데이터링크라인과 데이터라인의 연결 부분을 나타내는 도면이다.
도 4는 제1데이터링크라인과 제2데이터링크라인을 경유하는 경로의 회로모델을 개략적으로 나타내는 도면이다.
도 5는 제1데이터링크라인 및 제2데이터링크라인으로 공급되는 데이터전압의 파형을 나타내는 도면이다.
도 6은 일 실시예에 따른 데이터구동부의 개략적인 구성을 나타내는 도면이다.
도 7은 채널별 구성과 채널별로 다르게 입력되는 SOE신호를 나타내는 도면이다.
도 8은 SOE신호 파형과 데이터전압의 파형을 나타내는 도면이다.
도 9는 SOE신호에 따라 보상된 데이터전압의 파형을 나타내는 도면이다.
도 10은 채널별 구성과 출력버퍼에 연결되는 설정핀을 나타내는 도면이다.
도 11은 구동전류에 따라 보상된 데이터전압의 파형을 나타내는 도면이다.
도 12는 채널별 구성과 영상데이터의 흐름을 나타내는 도면이다.
도 13은 영상데이터에 따라 보상된 데이터전압의 파형을 나타내는 도면이다.
도 14는 영상데이터를 보상하는 타이밍컨트롤러의 구성도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시예들을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 같은 맥락에서, 어떤 구성 요소가 다른 구성 요소의 "상"에 또는 "아래"에 형성된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접 또는 또 다른 구성 요소를 개재하여 간접적으로 형성되는 것을 모두 포함하는 것으로 이해되어야 할 것이다.
도 1은 실시예에 따른 표시장치의 개략적인 시스템 구성도이다.
도 1을 참조하면, 표시장치(100)는 패널(110), 데이터구동부(120), 게이트구동부(130) 및 타이밍컨트롤러(140) 등을 포함할 수 있다.
패널(110)에는, 다수의 데이터라인(116)이 배치되고, 다수의 게이트라인(118)이 배치되며, 데이터라인(116)과 게이트라인(118)의 교차 지점에 대응하는 위치에 복수의 화소(P: Pixel)가 배치될 수 있다.
데이터구동부(120)는 디지털이미지를 패널(110)의 각 화소(P)에 표시하기 위해 데이터라인(116)으로 데이터전압을 공급한다.
이러한 데이터구동부(120)는 데이터드라이버로 구현될 수 있다. 데이터드라이버는 적어도 하나의 데이터드라이버집적회로를 포함할 수 있는데, 이러한 적어도 하나의 데이터드라이버집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG: Chip On Glass) 방식으로 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 패널(110)에 직접 형성될 수도 있으며, 경우에 따라서, 패널(110)에 집적화되어 배치될 수도 있다. 또한, 데이터구동부(120)는 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수도 있다.
게이트구동부(130)는 각 화소(P)에 위치하는 트랜지스터를 턴온 혹은 턴오프시키기 위해 게이트라인(118)으로 스캔신호를 순차적으로 공급한다.
이러한 게이트구동부(130)는, 구동 방식에 따라서, 도 1에서와 같이 패널(110)의 한 측에만 위치할 수도 있고, 2개로 나누어져 패널(110)의 양측에 위치할 수도 있다.
또한, 게이트구동부(130)는, 적어도 하나의 게이트드라이버집적회로를 포함할 수 있는데, 이러한 적어도 하나의 게이트드라이버집적회로는, 테이프 오토메티드 본딩(TAB) 방식 또는 칩 온 글래스(COG) 방식으로 패널(110)의 본딩 패드에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 패널(110)에 직접 형성될 수도 있으며, 경우에 따라서, 패널(110)에 집적화되어 배치될 수도 있다. 또한, 게이트구동부(130)는 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수도 있다.
타이밍컨트롤러(140)는 데이터구동부(120) 및 게이트구동부(130)로 각종 제어신호를 공급하고, 데이터구동부(120)로 디지털 영상 신호에 해당하는 영상데이터(DATA)를 공급한다. 데이터구동부(120)는 이러한 영상데이터(DATA)에 따라 각 데이터라인(116)으로 데이터전압을 공급한다.
패널(110)은 데이터라인(116), 게이트라인(118) 및 화소(P) 등이 배치되는 기판을 포함하는데, 이러한 기판에는 표시영역(112)과 표시영역(112)의 외곽에 해당하는 비표시영역(114)이 정의될 수 있다.
이러한 표시영역(112)에는 데이터라인(116), 게이트라인(118) 및 화소(P)가 배치된다.
비표시영역(114)에는 데이터라인(116)과 연결되면서 데이터구동부(120)로부터 공급되는 데이터전압을 데이터라인(116)으로 전달하는 복수의 데이터링크라인(117)이 배치된다. 그리고, 비표시영역(114)에는 게이트라인(118)과 연결되면서 게이트구동부(130)로부터 공급되는 스캔신호를 게이트라인(118)으로 전달하는 복수의 게이트링크라인(119)이 배치된다.
한편, 데이터링크라인(117)은 비표시영역(114)에서 서로 다른 두 개 이상의 층에 배치될 수 있다. 이렇게 데이터링크라인(117)이 서로 다른 두 개 이상의 층에 배치되면 보다 좁은 영역에 배치될 수 있고, 이에 따라 비표시영역의 넓이를 줄일 수 있게 된다.
도 2는 도 1에서 A 부분을 확대한 사시도이다.
도 2를 참조하면, 복수의 데이터링크라인(117A, 117B)은 서로 다른 층에 배치될 수 있다. 복수의 데이터링크라인(117A, 117B) 중 제1데이터링크라인(117A)은 일정 간격 혹은 일정하지 않은 간격으로 제1층에 배치되고, 제2데이터링크라인(117B)은 제1층과 다른 제2층에서 일정 간격 혹은 일정하지 않은 간격으로 배치될 수 있다.
데이터링크라인(117A, 117B)은 데이터라인(도 1의 116 참조)과 동일층에서 연결될 수 있고, 서로 다른 층에서 연결될 수 있다. 예를 들어, 제1데이터링크라인(117A)은 데이터라인(도 1의 116 참조)과 동일층에서 연결되고 제2데이터링크라인(117B)은 데이터라인(도 1의 116 참조)과 서로 다른 층에서 연결될 수 있다.
도 3A 및 도 3B는 데이터링크라인과 데이터라인의 연결 부분을 나타내는 도면이다.
도 3A를 참조하면, 제1데이터링크라인(117A) 및 데이터라인(116)은 동일층에 배치될 수 있다.
비표시영역(114)에 배치되는 제1데이터링크라인(117A) 및 표시영역(112)에 배치되는 데이터라인(116)은 동일한 절연층(111) 상에 위치할 수 있다. 이때, 제1데이터링크라인(117A)은 데이터라인(116)이 연장되어 형성될 수 있다. 혹은 다른 측면에서 데이터라인(116)은 제1데이터링크라인(117A)이 연장되어 형성될 수 있다.
도 3B를 참조하면, 제2데이터링크라인(117B) 및 데이터라인(116)은 서로 다른 층에 배치될 수 있다.
비표시영역(114)에 배치되는 제2데이터링크라인(117B) 및 표시영역(112)에 배치되는 데이터라인(116)은 절연층(111)을 사이에 두고 서로 다른 층에 배치될 수 있다. 이때, 제2데이터링크라인(117B)는 절연층(111) 아래에 배치되고 데이터라인(116)은 절연층(111) 위에 배치될 수 있다.
절연층(111)에는 홀(302)이 형성되고 제2데이터링크라인(117B)과 데이터라인(116)은 이러한 홀(302)에 형성되는 도전성 물질에 의해 전기적으로 연결될 수 있다.
제2데이터링크라인(117B)은 게이트라인(도 1의 118 참조)과 동일한 층에 배치될 수 있다. 게이트라인(도 1의 118 참조)은 절연층(111)을 사이에 두고 데이터라인(116)과 서로 다른 층에 배치될 수 있는데, 제2데이터링크라인(117B)은 이러한 게이트라인(도 1의 118 참조)과 동일한 층에 배치될 수 있다. 이때, 제2데이터링크라인(117B)과 게이트라인(도 1의 118 참조)은 동일한 물질로 구성됨으로써 한 번의 공정으로 형성될 수 있다.
도 3A 및 도 3B를 참조하면, 제1데이터링크라인(117A)은 데이터라인(116)과 동일한 물질로 구성될 수 있고, 제2데이터링크라인(117B)은 게이트라인(118)과 동일한 물질로 구성될 수 있다. 또한, 제1데이터링크라인(117A)은 데이터라인(116)과 같은 공정으로 형성될 수 있고, 제2데이터링크라인(117B)은 게이트라인(118)과 같은 공정으로 형성될 수 있다. 다른 측면에서, 제1데이터링크라인(117A)과 제2데이터링크라인(117B)은 서로 다른 공정으로 형성될 수 있다. 이에 따라, 제1데이터링크라인(117A)과 제2데이터링크라인(117B)은 서로 다른 물리적 특성을 가질 수 있다. 예를 들어, 제1데이터링크라인(117A)과 제2데이터링크라인(117B)의 비저항이 상이할 수 있다.
도 3A 및 도 3B를 참조하면, 제1데이터링크라인(117A)으로부터 데이터라인(116)까지 연결되는 경로의 총 길이가 제2데이터링크라인(117B)으로부터 데이터라인(116)까지 연결되는 경로의 총 길이와 다를 수 있다. 제2데이터링크라인(117B)은 홀(302)을 통해 데이터라인(116)과 연결되기 때문에 제2데이터링크라인(117B)으로부터 데이터라인(116)까지 연결되는 경로의 총 길이가 제1데이터링크라인(117A)으로부터 데이터라인(116)까지 연결되는 경로의 총 길이보다 길 수 있다.
제1데이터링크라인(117A)으로부터 데이터라인(116)까지 연결되는 경로의 임피던스가 제2데이터링크라인(117B)으로부터 데이터라인(116)까지 연결되는 경로의 임피던스와 다를 수 있다. 전술한 바와 같이 각 경로의 총 길이가 상이하기 때문에 각 경로의 저항이 다를 수 있다. 또한, 제1데이터링크라인(117A)과 제2데이터링크라인(117B)가 배치되는 층이 다르기 때문에, 데이터링크라인(117A, 117B) 및 주변 전극 사이에 형성되는 정전용량이 서로 다를 수 있다.
도 4는 제1데이터링크라인과 제2데이터링크라인을 경유하는 경로의 회로모델을 개략적으로 나타내는 도면이다.
도 3A, 도 3B 및 도 4를 참조할 때, 제1데이터링크라인(117A)와 제2데이터링크라인(117B)은 서로 다른 임피던스를 가지는 것으로 모델될 수 있다. 도 4에서 제1데이터링크라인(117A)은 제1저항(R117A)을 가지고 주변 전극들과의 사이에서 제1정전용량(C117A)을 형성한다. 그리고, 도 4에서 제2데이터링크라인(117B)은 제2저항(R117A)을 가지고 주변 전극들과의 사이에서 제2정전용량(C117B)을 형성한다. 도 4에서 데이터라인(116)의 저항은 참조번호 R116으로 모델되고 화소에 형성되는 정전용량은 참조번호 CP로 모델되고 있다.
제1저항(R117A) 및 제2저항(R117B)의 크기는 서로 다를 수 있다. 전술한 바와 같이 제1데이터링크라인(117A)과 제2데이터링크라인(117B)은 서로 다른 공정으로 형성되기 때문에 서로 다른 물리적 특성을 가지게 되고 이에 따라, 제1저항(R117A) 및 제2저항(R117B)의 크기가 서로 달라질 수 있다. 또한, 제2데이터링크라인(117B)은 홀(302)을 통해 데이터라인(116)과 연결되는데, 이에 따라 총 길이에서의 차이로 인해 제1저항(R117A) 및 제2저항(R117B)의 크기가 서로 달라질 수 있다.
제1정전용량(C117A) 및 제2정전용량(C117B)의 크기는 서로 다를 수 있다. 전술한 바와 같이 제1데이터링크라인(117A)과 제2데이터링크라인(117B)은 서로 다른 층에 형성되기 때문에 주변 전극들과의 위치 관계가 상이하여 제1정전용량(C117A) 및 제2정전용량(C117B)의 크기가 서로 달라질 수 있다.
데이터구동부(120)는 제1데이터링크라인(117A) 및 제2데이터링크라인(117B)을 경유하여 데이터라인(116)으로 데이터전압(VDataA, VDataB)을 공급하는데, 이 때, 각각의 경로에서의 임피던스가 달라 공급되는 데이터전압(VDataA, VDataB)의 파형이 서로 상이할 수 있다.
도 5는 제1데이터링크라인 및 제2데이터링크라인으로 공급되는 데이터전압의 파형을 나타내는 도면이다.
도 5를 참조하면, 제2데이터링크라인(117B)으로 공급되는 제2데이터전압(VDataB)의 라이징타임(rising time)이 제1데이터링크라인(117A)으로 공급되는 제1데이터전압(VDataA)의 라이징타임보다 길다. 다른 측면에서, 임피던스 혹은 RC(저항 x 정전용량) 크기가 큰 제2데이터링크라인(117B)의 시지연이 제1데이터링크라인(117A)의 시지연보다 길다.
이에 따라, 라이징타임에서 동일 전압에 이르는 시간에서 제1데이터전압(VDataA)과 제2데이터전압(VDataB) 사이에 시간차(△T)가 발생한다. 또한, 라이징타임에서 동일한 시간의 전압 크기에서 제1데이터전압(VDataA)과 제2데이터전압(VDataB) 사이에 전압차(△V)가 발생한다.
라이징타임에서 차이가 발생하면 동일한 영상데이터(도 1의 DATA 참조)에 대하여도 각 화소(P)에서의 색상 혹은 그레이스케일에 차이가 발생할 수 있다. 복수의 화소가 하나의 데이터라인에 일렬로 배치되기 때문에 이러한 색상의 차이는 수직 띠 혹은 세로 띠와 같이 표시되어 화질을 저하시키게 된다.
데이터구동부(120)는 제2데이터링크라인(117B)의 시지연을 보상하기 위해 제2데이터링크라인(117B)에 대해 보상된 데이터전압을 공급할 수 있다. 다른 측면에서, 데이터구동부(120)는 제1데이터링크라인(117A) 및 제2데이터링크라인(117B)의 특성 차이를 보상하기 위해 제2데이터링크라인(117B)에 대해 보상된 데이터전압을 공급할 수 있다.
도 6은 일 실시예에 따른 데이터구동부의 개략적인 구성을 나타내는 도면이다.
도 6을 참조하면, 데이터구동부(120)는 영상데이터(DATA)에 대응되는 디지털신호를 저장하는 래치버퍼블록(610), 디지털신호를 아날로그신호로 변환하는 D/A변환기블록(620) 및 아날로그 신호에 따라 데이터라인(도 1의 116 참조)으로 데이터전압(VDataA, VDataB)을 출력하는 출력버퍼블록(630)를 포함할 수 있다.
데이터구동부(120)의 내부 구성들의 전부 혹은 일부는 각 데이터라인(도 1의 116 참조)과 대응되는 각 채널(640A, 640B)별로 존재할 수 있다. 이때, 각 채널(640A, 640B)의 출력은 SOE(Source Output Enable)신호에 의해 제어될 수 있다.
채널(640A, 640B)은 제1데이터링크라인(117A)으로 제1데이터전압(VDataA)을 공급하는 제1채널(640A)과 제2데이터링크라인(117B)으로 제2데이터전압(VDataB)을 공급하는 제2채널(640B)로 구분될 수 있다. 이때, 제2채널(640B)은 제2데이터링크라인(117B)에 대해 보상된 데이터전압을 공급할 수 있다.
데이터구동부(120)는 제2채널(640B)의 데이터전압 출력시점을 제어하여 제2데이터링크라인(117B)으로 공급되는 제2데이터전압(VDataB)을 보상할 수 있다.
각 채널(640A, 640B)의 출력시점은 SOE신호에 의해 제어될 수 있는데, 데이터구동부(120)는 서로 다른 인에이블타임을 가지는 두 개의 SOE신호를 이용하여 제1채널(640A)의 제1데이터전압(VDataA) 출력시점과 제2채널(640B)의 제2데이터전압(VDataB) 출력시점을 다르게 제어할 수 있다.
도 7은 채널별 구성과 채널별로 다르게 입력되는 SOE신호를 나타내는 도면이다.
도 7을 참조하면, 제1채널(640A) 및 제2채널(640B)은 래치버퍼블록(610)에 위치하면서 영상데이터(DATA)에 대응되는 디지털신호를 저장하는 래치버퍼(710)를 포함한다. 또한, 제1채널(640A) 및 제2채널(640B)은 D/A변환기블록(620)에 위치하면서 디지털신호를 아날로그신호로 변환하는 D/A변환기(720)를 포함하고, 출력버퍼블록(630)에 위치하면서 아날로그 신호에 따라 데이터라인(도 1의 116 참조)으로 데이터전압(VDataA, VDataB)을 출력하는 출력버퍼(730)를 포함한다.
제1채널(640A)은 제1SOE신호(SOE1)에 의해 제1데이터전압(VDataA)의 출력시점을 제어하고 제2채널(640B)은 제2SOE신호(SOE2)에 의해 제2데이터전압(VDataB)의 출력시점(공급시점)을 제어한다.
구체적인 예로서, 래치버퍼(710)는 SOE신호(SOE1, SOE2)에 따라 디지털신호를 D/A변환기(720)로 출력하는 시점을 다르게 제어할 수 있다. 다른 측면에서, D/A변환기(720)는 SOE신호(SOE1, SOE2)에 따라 디지털신호를 수신하여 아날로그신호로 변환하는 시점을 다르게 제어할 수 있다.
다른 예로서, D/A변환기(720)는 SOE신호(SOE1, SOE2)에 따라 디지털신호를 아날로그신호로 변환하는 신호변환시점을 다르게 제어할 수 있다.
제2데이터링크라인(117B)에 대한 시지연을 보상하기 위해 제2SOE신호(SOE2)의 인에이블타임은 제1SOE신호(SOE1)의 인에이블타임보다 앞설 수 있다.
도 8은 SOE신호 파형과 데이터전압의 파형을 나타내는 도면이다.
도 8을 참조하면, 제2SOE신호(SOE2)의 인에이블타임(EN2)이 제1SOE신호(SOE1)의 인에이블타임(EN1)보다 앞선다. 데이터전압(VDataA, VDataB)은 인에이블타임(EN1, EN2)에 따라 출력시점이 결정되는데, 이에 따라, 제2데이터전압(VDataB)의 출력시점이 제1데이터전압(VDataA)의 출력시점보다 제1시간(T1)만큼 앞서게 된다.
도 9는 SOE신호에 따라 보상된 데이터전압의 파형을 나타내는 도면이다.
도 9를 참조하면, 제2데이터전압(VDataB)이 제1데이터전압(VDataA)보다 제1시간(T1)만큼 앞서서 출력되고 있는데, 이러한 출력시점의 제어에 따라 제2데이터링크라인(117B)의 시지연이 보상되고 있다.
한편, 데이터구동부(120)는 데이터전압(VDataA, VDataB) 출력을 위한 구동전류의 크기를 다르게 제어하여 데이터전압(VDataA, VDataB)을 보상할 수 있다.
도 10은 채널별 구성과 출력버퍼에 연결되는 설정핀을 나타내는 도면이다.
도 10을 참조하면, 제1채널(640A)에 위치하는 제1출력버퍼(1030A)의 구동전류와 제2채널(640B)에 위치하는 제2출력버퍼(1030B)의 구동전류 크기는 서로 다르게 제어될 수 있다. 제2데이터링크라인(117B)에 대한 시지연을 보상하기 제2출력버퍼(1030B)의 구동전류가 제1출력버퍼(1030A)의 구동전류보다 크게 제어될 수 있다.
제1출력버퍼(1030A)의 구동전류와 제2출력버퍼(1030B)의 구동전류는 외부 신호 혹은 외부 회로에 의해 설정될 수 있다.
예를 들어, 데이터구동부(120)는 타이밍컨트롤러(140)로부터 제1출력버퍼(1030A) 및 제2출력버퍼(1030B)의 구동전류를 다르게 설정하는 제어메시지를 수신하고, 이러한 제어메시지에 따라 제1출력버퍼(1030A)의 구동전류와 제2출력버퍼(1030B)의 구동전류를 다르게 설정할 수 있다.
다른 예로서, 데이터구동부(120)는 제1출력버퍼(1030A)의 구동전류를 설정하는 제1설정핀(PIN1)과 제2출력버퍼(1030B)의 구동전류를 설정하는 제2설정핀(PIN2)을 더 포함할 수 있다. 이러한 제1설정핀(PIN1) 및 제2설정핀(PIN2)은 임피던스가 각각 상이한 회로와 연결될 수 있는데, 제1출력버퍼(1030A) 및 제1출력버퍼(1030B)는 이러한 설정핀(PIN1, PIN2)에 연결된 회로의 임피던스에 따라 구동전류가 다르게 제어될 수 있다.
도 11은 구동전류에 따라 보상된 데이터전압의 파형을 나타내는 도면이다.
도 11을 참조하면, 제2데이터전압(VDataB)의 구동전류가 제1데이터전압(VDataA)의 구동전류보다 크게 제어됨으로써 시지연이 줄어들고 이에 따라 제2데이터링크라인(117B)에 대한 시지연이 보상되고 있다.
한편, 데이터구동부(120)는 보상된 영상데이터를 이용하여 제2데이터링크라인(117B)으로 보상된 데이터전압을 공급할 수 있다.
데이터구동부(120)는 이러한 보상된 영상데이터를 타이밍컨트롤러(140)로부터 수신할 수 있는데, 타이밍컨트롤러(140)는 영상데이터 중 제2데이터링크라인(117B)에 대응되는 화소에 대한 데이터를 분리하여 보상한 후 보상된 영상데이터를 데이터구동부(120)로 공급할 수 있다.
도 12는 채널별 구성과 영상데이터의 흐름을 나타내는 도면이다.
도 12를 참조하면, 제1채널(640A) 및 제2채널(640B)은 동일한 SOE신호에 따라 동시에 데이터전압(VDataA, VDataB)을 출력한다. 그런데, 제1채널(640A)은 보상되지 않은 제1영상데이터(DATA1)를 이용하여 제1데이터전압(VDataA)을 생성하고 제2채널(640B)은 보상된 제2영상데이터(DATA2')를 이용하여 제2데이터전압(VDataB)을 생성한다.
제2채널(640B)은 시지연이 상대적으로 긴 제2데이터전압(VDataB)을 보상하기 위해 제2데이터전압(VDataB)의 레벨을 전체적으로 상향시킬 수 있다.
도 13은 영상데이터에 따라 보상된 데이터전압의 파형을 나타내는 도면이다.
도 13을 참조하면, 제2데이터전압(VDataB)의 레벨이 제1데이터전압(VDataA)보다 높게 형성되고 있다. 제2채널(640B)은 보상된 제2영상데이터(DATA2')에 따라 제2데이터전압(VDataB)의 레벨을 보상전 데이터전압 레벨보다 상향시킴으로써 한 프레임 내에서의 제2데이터전압(VDataB)의 평균 전압을 보상할 수 있다. 예를 들어, 데이터전압의 시지연이 길어질 수록 한 프레임 내에서의 데이터전압의 평균 전압이 낮아지게 되는데, 데이터구동부(120)는 시지연이 긴 데이터전압의 레벨을 상향시킴으로써 시지연의 효과를 보상하게 된다.
데이터전압의 레벨을 상향시키기 위한 영상데이터의 보상은 타이밍컨트롤러(140)에서 수행될 수 있다.
도 14는 영상데이터를 보상하는 타이밍컨트롤러의 구성도이다.
도 14를 참조하면, 타이밍컨트롤러(140)는 데이터분리부(1410), 데이터조합부(1420) 및 데이터보상부(1430)를 포함할 수 있다.
데이터분리부(1410)는 영상데이터(DATA)를 제1데이터링크라인(117A)에 대응되는 화소에 대한 제1영상데이터(DATA1)와 제2데이터링크라인(117B)에 대응되는 화소에 대한 제2영상데이터(DATA2)로 분리한다.
분리된 영상데이터 중 제1영상데이터(DATA1)는 데이터조합부(1420)로 전달되고, 제2영상데이터(DATA2)는 데이터보상부(1430)로 전달된다.
데이터보상부(1430)는 제2데이터링크라인(117B)에 대한 시지연을 보상하기 위해 제2영상데이터(DATA2)를 보상한 후 보상된 제2영상데이터(DATA2')를 데이터조합부(1420)로 전달한다.
데이터조합부(1420)는 제1영상데이터(DATA)와 보상된 제2영상데이터(DATA2')를 수신하고 이러한 제1영상데이터(DATA)와 보상된 제2영상데이터(DATA2')를 조합한 후 데이터구동부(120)로 전송한다.
데이터구동부(120)는 수신된 이러한 영상데이터(DATA1, DATA2')에 대응하여 제2데이터링크라인(117B)으로 보상된 데이터전압을 공급하게 된다.
이상에서 설명한 바와 같이 본 발명에 의하면, 특성이 상이한 데이터라인들 혹은 데이터링크라인들의 특성 차이(예를 들어, 임피던스 차이)에 따른 데이터전압의 시지연이 보상되어 화질이 개선되는 효과가 있다.
이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥 상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (14)

  1. 표시영역과 상기 표시영역의 외곽에 해당하는 비표시영역이 정의되는 기판;
    상기 표시영역에 배치되는 복수의 데이터라인;
    상기 비표시영역에 배치되고 상기 데이터라인과 연결되는 제1데이터링크라인;
    상기 비표시영역에서 상기 제1데이터링크라인과 다른 층에 배치되고 상기 데이터라인과 연결되는 제2데이터링크라인; 및
    상기 제1데이터링크라인 및 상기 제2데이터링크라인으로 데이터전압을 공급하되, 상기 제2데이터링크라인에 대해 시지연이 보상된 데이터전압을 공급하는 데이터구동부
    를 포함하고,
    상기 데이터구동부는,
    상기 제1데이터링크라인과 연결되는 제1출력버퍼와 상기 제2데이터링크라인과 연결되는 제2출력버퍼; 및
    상기 제1출력버퍼의 구동전류를 설정하는 제1설정핀과 상기 제2출력버퍼의 구동전류를 설정하는 제2설정핀을 포함하고,
    상기 제1출력버퍼보다 상기 제2출력버퍼의 구동전류를 더 크게 제어하여 상기 제2데이터링크라인으로 공급되는 데이터전압을 보상하며,
    상기 제1설정핀 및 상기 제2설정핀은 임피던스가 각각 상이한 회로와 연결되는 표시장치.
  2. 제1항에 있어서,
    상기 제1데이터링크라인은 상기 데이터라인과 동일 층에 배치되고 상기 제2데이터링크라인은 상기 데이터라인과 다른 층에 배치되는 표시장치.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    타이밍컨트롤러를 더 포함하고,
    상기 데이터구동부는,
    상기 타이밍컨트롤러로부터 상기 제1출력버퍼 및 상기 제2출력버퍼의 구동전류를 다르게 설정하는 제어메시지를 수신하는 표시장치.
  8. 표시영역과 상기 표시영역의 외곽에 해당하는 비표시영역이 정의되는 기판;
    상기 표시영역에 배치되는 복수의 데이터라인;
    상기 비표시영역에 배치되고 상기 데이터라인과 연결되는 제1데이터링크라인;
    상기 비표시영역에서 상기 제1데이터링크라인과 다른 층에 배치되고 상기 데이터라인과 연결되는 제2데이터링크라인;
    상기 제1데이터링크라인 및 상기 제2데이터링크라인으로 데이터전압을 공급하되, 상기 제2데이터링크라인에 대해 시지연이 보상된 데이터전압을 공급하는 데이터구동부; 및
    영상데이터 중 상기 제2데이터링크라인에 대응되는 화소에 대한 데이터를 분리하여 보상한 후 상기 영상데이터를 상기 데이터구동부로 공급하는 타이밍컨트롤러를 포함하고,
    상기 데이터구동부는,
    상기 영상데이터에 대응하여 상기 제2데이터링크라인으로 보상된 데이터전압을 공급하며,
    상기 타이밍컨트롤러는,
    영상데이터를 상기 제1데이터링크라인에 대응되는 화소에 대한 제1영상데이터와 상기 제2데이터링크라인에 대응되는 화소에 대한 제2영상데이터로 분리하는 데이터분리부;
    분리된 상기 제1영상데이터를 전달받는 데이터조합부; 및
    분리된 상기 제2영상데이터를 전달받아 상기 제2영상데이터를 보상한 후, 보상된 제2영상데이터를 상기 데이터조합부로 전달하는 데이터보상부를 포함하는 표시장치.
  9. 패널에 배치되는 복수의 데이터라인으로 데이터전압을 공급하는 데이터드라이버에 있어서,
    영상데이터에 대응되는 디지털신호를 저장하는 복수의 래치버퍼;
    상기 디지털신호를 아날로그신호로 변환하는 복수의 D/A변환기;
    상기 아날로그 신호에 따라 제1데이터라인 및 제2데이터라인으로 각각 데이터전압을 출력하는 제1출력버퍼 및 제2출력버퍼; 및
    상기 제1출력버퍼의 구동전류를 설정하는 제1설정핀과 상기 제2출력버퍼의 구동전류를 설정하는 제2설정핀을 포함하고,
    상기 제2데이터라인으로 공급되는 데이터전압은 시지연이 보상된 데이터전압이며,
    상기 제2출력버퍼의 구동전류가 상기 제1출력버퍼의 구동전류보다 크게 제어되고,
    상기 제1설정핀 및 상기 제2설정핀은 임피던스가 각각 상이한 회로와 연결되는 데이터드라이버.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 제9항에 있어서,
    타이밍컨트롤러로부터 상기 제1출력버퍼 및 상기 제2출력버퍼의 구동전류를 다르게 설정하는 제어메시지를 수신하는 데이터드라이버.
KR1020150091968A 2015-06-29 2015-06-29 표시장치 및 데이터드라이버 KR102342586B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150091968A KR102342586B1 (ko) 2015-06-29 2015-06-29 표시장치 및 데이터드라이버

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150091968A KR102342586B1 (ko) 2015-06-29 2015-06-29 표시장치 및 데이터드라이버

Publications (2)

Publication Number Publication Date
KR20170002723A KR20170002723A (ko) 2017-01-09
KR102342586B1 true KR102342586B1 (ko) 2021-12-24

Family

ID=57811300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150091968A KR102342586B1 (ko) 2015-06-29 2015-06-29 표시장치 및 데이터드라이버

Country Status (1)

Country Link
KR (1) KR102342586B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102509087B1 (ko) * 2018-06-12 2023-03-10 삼성디스플레이 주식회사 표시 장치, 표시 장치를 위한 구동 장치, 및 표시 장치의 구동 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070003178A (ko) * 2005-06-30 2007-01-05 엘지.필립스 엘시디 주식회사 액정표시소자
KR101204737B1 (ko) * 2006-02-21 2012-11-26 엘지디스플레이 주식회사 액정 표시장치 및 이의 구동방법
KR101429909B1 (ko) * 2007-11-26 2014-08-14 엘지디스플레이 주식회사 액정 표시 장치
KR101341910B1 (ko) * 2009-09-25 2013-12-13 엘지디스플레이 주식회사 표시장치용 구동회로 및 이의 구동방법
KR20130134814A (ko) * 2012-05-31 2013-12-10 삼성디스플레이 주식회사 액정 표시 장치
KR102182092B1 (ko) * 2013-10-04 2020-11-24 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법

Also Published As

Publication number Publication date
KR20170002723A (ko) 2017-01-09

Similar Documents

Publication Publication Date Title
KR102577493B1 (ko) 유기발광 표시장치 및 그의 구동 방법
CN106847085B (zh) 显示装置
KR102249807B1 (ko) 표시장치 및 전원제어장치
KR102224080B1 (ko) 표시장치
EP3001404B1 (en) Source drive integrated circuit and display device including the same
US11062643B2 (en) Data driver including noise shielding lines and display apparatus having the same
KR20180072922A (ko) 유기발광표시패널, 유기발광표시장치
KR20170058497A (ko) 곡면 표시 장치 및 이의 제조 방법
KR102575436B1 (ko) 표시장치, 표시패널, 구동방법 및 게이트 구동회로
US11735122B2 (en) Display device, controller, and display driving method
US10565921B2 (en) Display panel and display device
US10775931B2 (en) Touch display device having a power output circuit, controller, and touch display panel
KR102487518B1 (ko) 데이터 구동 회로 및 이를 포함하는 표시 장치
KR20170080205A (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR20100023560A (ko) 표시장치
US11600213B2 (en) Level shifter, gate driving circuit, and display device
US20140118321A1 (en) Display device
KR102342586B1 (ko) 표시장치 및 데이터드라이버
CN105427784B (zh) 驱动芯片封装件及包括该驱动芯片封装件的显示装置
KR20170135378A (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR20170081046A (ko) 유기발광표시장치, 데이터 드라이버 및 샘플 홀드 회로
KR102340302B1 (ko) 액정 표시 장치
KR102523251B1 (ko) 유기발광표시장치 및 그 구동방법
KR102660242B1 (ko) 표시 장치 및 이의 구동 방법
KR20160083370A (ko) 표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant