CN105425532A - 光源掩模协同优化方法 - Google Patents
光源掩模协同优化方法 Download PDFInfo
- Publication number
- CN105425532A CN105425532A CN201510810017.8A CN201510810017A CN105425532A CN 105425532 A CN105425532 A CN 105425532A CN 201510810017 A CN201510810017 A CN 201510810017A CN 105425532 A CN105425532 A CN 105425532A
- Authority
- CN
- China
- Prior art keywords
- mask
- optimization
- layout
- mask layout
- rule
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005457 optimization Methods 0.000 title claims abstract description 105
- 238000000034 method Methods 0.000 title claims abstract description 101
- 230000008569 process Effects 0.000 claims abstract description 50
- 238000001259 photo etching Methods 0.000 claims abstract description 41
- 238000004088 simulation Methods 0.000 claims description 30
- 238000001459 lithography Methods 0.000 claims description 24
- 239000011159 matrix material Substances 0.000 claims description 10
- 239000003623 enhancer Substances 0.000 claims description 8
- 230000003287 optical effect Effects 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 7
- 238000009826 distribution Methods 0.000 claims description 4
- 238000005259 measurement Methods 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 230000007547 defect Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010606 normalization Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000009828 non-uniform distribution Methods 0.000 description 1
- 238000012634 optical imaging Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
本发明提供了一种光源掩模协同优化方法，包括：输入初始参数；选择部分输入版图参与优化；进行光源掩模协同优化，得到满足光刻工艺条件的优化光源；调整掩模可制造性规则，重新进行版图优化；根据能否满足工艺条件，确定成本最低的掩模可制造性规则；根据确定的可制造性规则，对所有的输入版图进行版图优化；获得最终的优化版图。该方法在进行光源掩模协同优化过程中，可以对掩模可制造性进行规则优化，使得优化后的掩模版制造成本以及缺陷数量降低，还减少了参与协同优化的掩模版图图形数量，提高了优化效率。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及计算光刻中的光源掩模协同优化方法。
背景技术
光刻工艺是集成电路生产中最重要的工艺步骤之一。随着半导体制造技术的发展，特征尺寸越来越小，对光刻工艺中分辨率的要求就越来越高。光刻分辨率是指通过光刻机在硅片表面能曝光的最小特征尺寸(criticaldimension，CD)，是光刻技术中重要的性能指标之一。目前，主流的光刻技术是采用193nm波长的深紫外(DeepUltraviolent，DUV)浸没式光学光刻技术，其单次曝光可分辨的特征尺寸极限为38nm。
为了充分利用上述光刻分辨率极限，光源掩模协同优化(SourceandMaskOptimization，SMO)作为一种先进的分辨率增强技术，在28nm及以下节点被广泛使用。其根据光刻光学成像模型，采用预畸变方法调整光源形状及强度分布，修正掩模图形，并调制透过掩模的电磁场分布，从而提高光刻系统的成像性能，使光刻系统达到其分辨率极限。SMO充分利用了计算光刻中的优化自由度，得到更趋近于全局最优解的分辨率增强解决方案。DUV光刻技术的SMO解决方案已应用于22nm及14nm节点的芯片制造中，成为必要的技术手段之一。
然而，现阶段光源掩模协同优化方法效率较低。现有的优化方法仅通过对部分区域的掩模版图进行优化，且仅将优化得到的光源用于后续光学邻近效应修正(OPC)，而抛弃优化得到的掩模版图。因此协同优化中的版图优化方法没有得到足够的重视。然而随着半导体器件的特征尺寸越来越小，希望在半导体器件制造的各个工艺步骤都能够为器件尺寸缩小提供支持。因此，协同优化在提供光源同时也可用于在研发阶段探索版图的可制造性规则，为控制版图生产成本以及缺陷数量提供指导。
发明内容
本发明的目的旨在提供一种光源掩模协同优化方法，在优化光源与掩模版图的同时，能够对掩模可制造性规则进行优化。因此，本发明提供了一种可同时优化掩模可制造性的光源掩模协同优化方法。
本发明提供了一种光源掩模协同优化方法，包括以下步骤：
输入步骤：输入初始参数，所述初始参数包括光刻工艺条件、掩模版图信息以及优化参数(S01)；
选择步骤：根据输入的版图信息，选择部分掩模版图参与后续优化(S02)；
协同优化步骤：对所选择的掩模版图进行光源掩模协同优化(S03)；
第一光刻仿真评估步骤：对优化后的光源、掩模版图进行第一光刻仿真评估，若光刻成像质量满足所述第一光刻工艺条件，则光源掩模协同优化完成，若不满足所述第一光刻工艺条件，则执行后续步骤(S04)；
调整步骤：根据所述第一光刻仿真评估的结果，调整所述第一光刻工艺条件和所述优化参数(S05)；以及
重复执行所述协同优化步骤、所述第一光刻仿真评估步骤和所述调整步骤，直至所述第一光刻仿真评估的结果满足所述第一光刻工艺条件。
根据本发明的光源掩模协同优化方法还可以包括以下步骤：
光源固定步骤：固定优化后的光源，并将优化后的掩模版图舍弃(S06)；
更新步骤：更新掩模可制造性规则(S07)；
第一掩模版图优化步骤：使用固定后的优化光源以及更新后的掩模可制造性规则，进行第一掩模版图优化(S08)；
第二光刻仿真评估步骤：对优化后的掩模版图进行第二光刻仿真评估，若光刻成像质量满足第二光刻工艺条件，则执行后续步骤，若不满足要求，则执行所述更新步骤(S07)(S09)；
重复所述更新步骤(S07)、所述掩模版图优化步骤(S08)和所述第二光刻仿真评估步骤(S09)，直至仿真结果满足所述第二光刻工艺条件。
根据本发明的光源掩模协同优化方法还可以包括以下步骤：
掩模可制造性规则固定步骤，固定优化后的掩模可制造性规则(S10)；
第二掩模版图优化步骤，对输入的掩模版图进行第二掩模版图优化(S11)；
获得步骤：获得第二掩模版图优化后的掩模版图(S12)。
所述选择步骤(S02)可以包括：从所有输入掩模版图中按照手动与自动相结合的方式选择掩模版图，其中，手动选择的掩模版图图形主要包括用于确定曝光剂量的锚图形(anchorpattern)、热点区域(hotspot)图形以及其他能反映版图实际结构的具有代表性的图形；自动选择掩模版图图形是通过分析图形衍射级次分布，自动从大量变周期、变尺寸的图形中选择出具有代表性的图形。
所述第一光刻工艺条件包括：以预设测量位置处的特征尺寸容限(criticaldimensionvariation,CDvar)为测量标准，使得焦深(depthoffocus,DOF)、曝光宽容度(exposurelatitude,EL)、掩模误差增强因子(maskerrorenhancementfactor,MEEF)等满足预设的指标。
所述调整步骤(S05)包括：通过调整所述光刻工艺条件以及工艺窗口(processwindow,PW)优化矩阵，使用限制最少的掩模可制造性规则，对工艺窗口、掩模误差增强因子两项指标进行优化，以获得满足所述光刻工艺条件的最大工艺窗口，并将得到的工艺窗口优化矩阵用于后续的优化步骤中。
在所述更新步骤(S07)中，可用于更新的可制造性规则包括掩模版图主图形规则、辅助图形规则、以及主图形与辅助图形间规则三部分，其中所述掩模版图主图形规则包括掩模版图中面积较大的多边形区域的最小宽度、最小间距、角对角最小宽度、角对角最小间距，所述辅助图形规则包括掩模版图中面积较小的多边形区域的最小宽度、最小间距、角对角最小宽度、角对角最小间距、最大宽度，所述主图形与辅助图形间规则包括辅助图形到主图形最小间距、辅助图形到主图形角对角最小间距、图形最小面积。
在所述更新步骤(S07)中，所述主图形是优化后的掩模版图中由初始掩模版图变化得到的部分，所述辅助图形是为了提高掩模版成像质量，人为或自动在版图上添加的在初始掩模版图中不存在的部分。
在所述第二光刻仿真评估步骤(S09)中，所述第二光刻工艺条件包括：以整个版图的多种缺陷指标为测量标准，使得焦深、曝光宽容度、掩模误差增强因子等满足预设的指标。
在所述第二光刻仿真评估步骤(S09)中，所述多种缺陷指标包括特征尺寸容限、特征尺寸均匀性(criticaldimensionuniformity,CDU)、颈缩(Necking)、桥接(Bridging)、套刻精度(Overlay)等。
根据本发明提供的光源掩模协同优化方法，在确定优化初始参数后，合理选择部分输入版图参与光源掩模协同优化与仿真，通过检测得到了满足光刻工艺条件的优化光源，进而固定光源，调整掩模可制造性规则，重新进行版图优化。使用范围更广的光刻工艺条件，确定成本最低而又满足工艺要求的掩模可制造性规则，根据确定的可制造性规则，对所有的输入版图进行版图优化，获得优化的版图。
与现有的光源掩模协同优化技术相比，本发明具有以下优势：在进行光源掩模协同优化过程中，可以同时对掩模可制造性进行规则优化，使得优化后的掩模版制造成本以及缺陷数量降低，还减少了参与协同优化的掩模版图图形数量，提高了优化效率。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为根据本发明实施例的可同时优化掩模可制造性的光源掩模协同优化方法流程示意图；
图2(a)-图2(b)是一种存储器件接触孔结构的测试图形，其中图2(a)示出了两个热点区域图形；图2(b)示出了示例性的23个图形固定周期不同的测试图形，图中正方形大小均相同(113nm×113nm)，而图形周期在250nm～1000nm间，使用非均匀分布步长，共取样23个。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
参考图1所示，本发明提出了一种可同时优化掩模可制造性的光源掩模协同优化方法，该方法包括：
在步骤S01，输入优化初始参数。
在本发明中，用于光刻的优化初始参数包括：光刻机台型号、光源类型、光源偏振态、掩模版极性、数值孔径、光刻叠层信息、原始掩模版图、掩模可制造性参数、工艺窗口优化矩阵参数。原始版图是一种存储器件接触孔结构的测试图形，如图2所示。在原始版图中，具有较高密度的图形(热点图形)特征尺寸为47纳米。
在步骤S02，根据输入的版图信息，选择部分版图参与后续优化。
原始版图包括两个热点区域图形以及23个图形固定周期不同的测试图形。从中手动选择两个热点区域图形，以及使用EDA工具，根据版图的衍射频谱分布，自动从23个其余图形中选择5个参与后续优化。
步骤S03，对分解版图进行光源掩模协同优化。
在确定输入参量以及选择完版图之后，在该步骤中，使用EDA工具进行光源掩模协同优化仿真。在该优化仿真中，可得到参与优化的图形单元的重叠工艺窗口、掩模误差增强因子、归一化像边缘对数斜率(normalizedimagelogslope,NILS)等衡量光刻性能的工艺参数。
步骤S04，对优化后的光源、掩模版图进行第一光刻仿真评估。
在进行光源掩模协同优化仿真之后，输出仿真结果，确定以特征尺寸容限为图形宽度的±10％为工艺检测要求，以5％曝光宽容度处的焦深为评价光刻成像质量的检测指标，对光源掩模协同优化的结果进行分析。若焦深符合要求(在本实施例中为>80纳米)则进入步骤S06，若不满足要求，则进入步骤S05。
步骤S05，参数调整。对于限制重叠工艺窗口的图形结构，通常是潜在存在缺陷的区域，可以先对全局图形结构进行必要的优化仿真条件的调整，如调整曝光工艺条件、光源类型以及偏振态等参数。然后对该部分图形单独调整优化参数中的工艺窗口矩阵，例如：若焦深不足，则将矩阵中的离焦量(defocus)适当增加；若曝光宽容度不足，则微调矩阵中的曝光剂量浮动(deltadose)；若MEEF过大，则适当增大调整图形偏离量(maskbias)。
重复步骤S03-S05，直至仿真结果满足工艺条件一般要求。
步骤S06，固定优化后的光源。固定优化后的光源，将优化后的掩模版图舍弃。
步骤S07，更新掩模优化参数中的掩模可制造性规则。
可更新的可制造性规则包括掩模版图主图形规则、辅助图形规则、以及主图形与辅助图形间规则。其中掩模版图主图形规则包括掩模版图中面积较大的多边形区域的最小宽度、最小间距、角对角最小宽度、角对角最小间距；其中辅助图形规则包括掩模版图中面积较小的多边形区域的辅最小宽度、最小间距、角对角最小宽度、角对角最小间距、最大宽度；主图形与辅助图形间规则包括辅助图形到主图形最小间距、辅助图形到主图形角对角最小间距、图形最小面积。除图形最小面积外，其余可制造性规则均成倍提高，用于后续优化。
步骤S08，使用固定后的优化光源以及更新的掩模可制造性规则，重新进行掩模版图优化。
使用EDA工具进行掩模优化仿真。在该优化仿真中，使用步骤S03优化得到光源，并使用步骤S05确定的仿真条件与工艺窗口矩阵。优化后同时得到参与优化的图形单元的重叠工艺窗口、光罩误差增强因子、归一化像边缘对数斜率等衡量光刻性能的工艺参数。
步骤S09，对优化后的掩模版图进行第二光刻仿真评估，若光刻成像质量满足第二光刻工艺条件，则进入步骤S10，若不满足要求，则进入步骤S07。
在对优化后的掩模版图进行第二光刻仿真评估时，以整个版图的多种缺陷指标为测量标准，主要包括特征尺寸容限、特征尺寸均匀性、颈缩、桥接、套刻精度等测试中必须检测的各种缺陷，对光刻成像质量进行评估。在本实施例中，使用特征尺寸均匀性、颈缩、桥接、多余的曝光成像区域(extraprinting)以及丢失的曝光成像区域(missing)，使得焦深、曝光宽容度、掩模误差增强因子等满足预设的指标。
重复步骤S07-S09，不断更新可制造性规则，重复进行掩模优化，直至仿真结果满足第二光刻工艺条件。当仿真结果无法满足要求时，上一次仿真满足第二光刻工艺条件时确定的可制造性条件即为满足第二光刻工艺条件的最佳可制造性条件。
步骤S10，固定优化后的掩模可制造性规则。将得到的可制造性规则固定，此时确定的规则既能满足工艺要求，同时有利于减轻掩模制造的复杂度，降低了掩模生产成本，减少了掩模的缺陷数目。
步骤S11，对所有输入的掩模版图进行版图优化。选择所有的掩模版图，使用之前固定的光源、光刻配置、工艺窗口矩阵、可制造性规则，进行掩模优化。
步骤S12，获得更新后的版图图形。将固定的光源与步骤S11优化得到的掩模版图作为光源掩模联合优化的输出结果。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同或相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个仿真窗口上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种光源掩模协同优化方法，包括：
输入步骤：输入初始参数，所述初始参数包括第一光刻工艺条件、掩模版图信息以及优化参数(S01)；
选择步骤：根据输入的版图信息，选择部分掩模版图参与后续优化(S02)；
协同优化步骤：对所选择的掩模版图进行光源掩模协同优化(S03)；
第一光刻仿真评估步骤：对优化后的光源、掩模版图进行第一光刻仿真评估，若光刻成像质量满足所述第一光刻工艺条件，则光源掩模协同优化完成，若不满足所述第一光刻工艺条件，则执行后续步骤(S04)；
调整步骤：根据所述第一光刻仿真评估的结果，调整所述第一光刻工艺条件和所述优化参数(S05)；以及
重复执行所述协同优化步骤、所述第一光刻仿真评估步骤和所述调整步骤，直至所述第一光刻仿真评估的结果满足所述第一光刻工艺条件。
2.根据权利要求1所述的光源掩模协同优化方法，还包括以下步骤：
光源固定步骤：固定优化后的光源，并将优化后的掩模版图舍弃(S06)；
更新步骤：更新掩模可制造性规则(S07)；
第一掩模版图优化步骤：使用固定后的优化光源以及更新后的掩模可制造性规则，进行第一掩模版图优化(S08)；
第二光刻仿真评估步骤：对所述第一掩模版图优化后的掩模版图进行第二光刻仿真评估，若光刻成像质量满足第二光刻工艺条件，则执行后续步骤，若不满足所述第二光刻工艺条件，则执行所述更新步骤(S07)(S09)；
重复所述更新步骤(S07)、所述第一掩模版图优化步骤(S08)和所述第二光刻仿真评估步骤(S09)，直至所述第二光刻仿真评估的结果满足所述第二光刻工艺条件。
3.根据权利要求2所述的光源掩模协同优化方法，还包括以下步骤：
掩模可制造性规则固定步骤：固定优化后的掩模可制造性规则(S10)；
第二掩模版图优化步骤：对输入的掩模版图进行第二掩模版图优化(S11)；
获得步骤：获得经过所述第二掩模版图优化后的掩模版图(S12)。
4.根据权利要求1至3中任意一项所述的光源掩模协同优化方法，其中，所述选择步骤(S02)包括：
从所有的输入掩模版图中按照手动与自动相结合的方式选择掩模版图。
5.根据权利要求4所述的光源掩模协同优化方法，其中，手动选择的掩模版图图形包括用于确定曝光剂量的锚图形、热点区域图形以及其他能反映版图实际结构的具有代表性的图形，并且其中，自动选择掩模版图图形是通过分析图形衍射级次分布，自动从大量变周期、变尺寸的图形中选择出具有代表性的图形。
6.根据权利要求1至3中任意一项所述的光源掩模协同优化方法，其中，所述第一光刻工艺条件包括：
以预设测量位置处的特征尺寸容限为测量标准，使得焦深、曝光宽容度、掩模误差增强因子等满足预设的指标。
7.根据权利要求1至3中任意一项所述的光源掩模协同优化方法，其中，所述调整步骤(S05)包括：
通过调整所述第一光刻工艺条件以及工艺窗口优化矩阵，使用限制最少的掩模可制造性规则，对工艺窗口、掩模误差增强因子进行优化，以获得满足所述第一光刻工艺条件的最大工艺窗口，并将得到的工艺窗口优化矩阵用于后续的优化步骤中。
8.根据权利要求2所述的光源掩模协同优化方法，其中，在所述更新步骤(S07)中：
可用于更新的可制造性规则包括掩模版图主图形规则、辅助图形规则、以及主图形与辅助图形间规则。
9.根据权利要求8所述的光源掩模协同优化方法，其中，所述主图形是优化后的掩模版图中由初始掩模版图变化得到的部分，所述辅助图形是人为或自动在版图上添加的在初始掩模版图中不存在的部分。
10.根据权利要求8或9所述的光源掩模协同优化方法，其中，所述掩模版图主图形规则包括掩模版图中面积较大的多边形区域的最小宽度、最小间距、角对角最小宽度、角对角最小间距，所述辅助图形规则包括面积较小的多边形区域的最小宽度、最小间距、角对角最小宽度、角对角最小间距、最大宽度，所述主图形与辅助图形间规则包括辅助图形到主图形最小间距、辅助图形到主图形角对角最小间距、图形最小面积。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510810017.8A CN105425532B (zh) | 2015-11-20 | 2015-11-20 | 光源掩模协同优化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510810017.8A CN105425532B (zh) | 2015-11-20 | 2015-11-20 | 光源掩模协同优化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105425532A true CN105425532A (zh) | 2016-03-23 |
| CN105425532B CN105425532B (zh) | 2020-02-21 |
Family
ID=55503827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510810017.8A Active CN105425532B (zh) | 2015-11-20 | 2015-11-20 | 光源掩模协同优化方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105425532B (zh) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105825036A (zh) * | 2016-06-07 | 2016-08-03 | 中国科学院微电子研究所 | 一种版图设计规则的优化方法及系统 |
| CN106372300A (zh) * | 2016-08-30 | 2017-02-01 | 上海华力微电子有限公司 | 可制造性检测分析方法 |
| CN109683447A (zh) * | 2019-02-18 | 2019-04-26 | 中国科学院微电子研究所 | 一种光源掩模协同优化初始光源的确定方法及装置 |
| CN109752918A (zh) * | 2017-11-07 | 2019-05-14 | 长鑫存储技术有限公司 | 光刻掩膜优化设计方法及系统 |
| CN111399335A (zh) * | 2020-02-04 | 2020-07-10 | 中国科学院微电子研究所 | 一种掩模版缺陷修复方法及装置 |
| CN111611759A (zh) * | 2019-02-22 | 2020-09-01 | 深圳晶源信息技术有限公司 | 一种掩模辅助图形的优化方法、计算机可读介质及系统 |
| CN111929983A (zh) * | 2020-06-28 | 2020-11-13 | 中国科学院上海光学精密机械研究所 | 基于多边形区域表征的全芯片光源掩模优化关键图形筛选方法 |
| CN111999992A (zh) * | 2018-10-26 | 2020-11-27 | 中国科学院微电子研究所 | 一种确定光刻光源模型的训练方法及装置 |
| CN112327575A (zh) * | 2020-10-29 | 2021-02-05 | 中国科学院微电子研究所 | 光刻仿真中斜线图形的光源掩模优化方法、工艺窗口形成方法以及光刻方法 |
| CN112765893A (zh) * | 2021-01-27 | 2021-05-07 | 广东省大湾区集成电路与系统应用研究院 | 基于遗传算法的掩模侧壁角控制方法、系统、设备及介质 |
| CN113009789A (zh) * | 2021-03-05 | 2021-06-22 | 广东省大湾区集成电路与系统应用研究院 | 潜在热点图形区域确定方法及光刻热点图形获取方法 |
| CN113093476A (zh) * | 2020-01-09 | 2021-07-09 | 中芯国际集成电路制造(北京)有限公司 | 光刻工艺的优化方法和光刻方法 |
| CN113325667A (zh) * | 2021-01-26 | 2021-08-31 | 上海先进半导体制造有限公司 | 次分辨率图形的添加方法、装置、设备及介质 |
| CN113759659A (zh) * | 2021-09-08 | 2021-12-07 | 广东省大湾区集成电路与系统应用研究院 | 光源掩模优化方法及光刻仿真装置 |
| CN115470741A (zh) * | 2022-11-14 | 2022-12-13 | 全芯智造技术有限公司 | 用于光源掩模协同优化的方法、电子设备和存储介质 |
| CN115826368A (zh) * | 2023-02-16 | 2023-03-21 | 鹏城实验室 | 一种时变光源-掩模版协同优化方法及相关设备 |
| CN118092068A (zh) * | 2024-04-28 | 2024-05-28 | 全芯智造技术有限公司 | 用于光源掩模优化的方法、设备和介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101251712A (zh) * | 2008-03-25 | 2008-08-27 | 上海宏力半导体制造有限公司 | 一种半导体制造工艺中的掩模版图验证方法 |
| CN102224459A (zh) * | 2008-11-21 | 2011-10-19 | Asml荷兰有限公司 | 快速自由形式源和掩模共同优化方法 |
| EP2570854A1 (en) * | 2011-09-16 | 2013-03-20 | Imec | Illumination-source shape definition in optical lithography |
| CN102981355A (zh) * | 2012-12-13 | 2013-03-20 | 北京理工大学 | 一种基于基本模块的掩模辅助图形优化方法 |
| CN104635434A (zh) * | 2015-01-29 | 2015-05-20 | 北京理工大学 | 一种极紫外光刻掩模优化方法 |
-
2015
- 2015-11-20 CN CN201510810017.8A patent/CN105425532B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101251712A (zh) * | 2008-03-25 | 2008-08-27 | 上海宏力半导体制造有限公司 | 一种半导体制造工艺中的掩模版图验证方法 |
| CN102224459A (zh) * | 2008-11-21 | 2011-10-19 | Asml荷兰有限公司 | 快速自由形式源和掩模共同优化方法 |
| EP2570854A1 (en) * | 2011-09-16 | 2013-03-20 | Imec | Illumination-source shape definition in optical lithography |
| CN102981355A (zh) * | 2012-12-13 | 2013-03-20 | 北京理工大学 | 一种基于基本模块的掩模辅助图形优化方法 |
| CN104635434A (zh) * | 2015-01-29 | 2015-05-20 | 北京理工大学 | 一种极紫外光刻掩模优化方法 |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105825036B (zh) * | 2016-06-07 | 2019-10-15 | 中国科学院微电子研究所 | 一种版图设计规则的优化方法及系统 |
| CN105825036A (zh) * | 2016-06-07 | 2016-08-03 | 中国科学院微电子研究所 | 一种版图设计规则的优化方法及系统 |
| CN106372300B (zh) * | 2016-08-30 | 2019-07-23 | 上海华力微电子有限公司 | 可制造性检测分析方法 |
| CN106372300A (zh) * | 2016-08-30 | 2017-02-01 | 上海华力微电子有限公司 | 可制造性检测分析方法 |
| CN109752918A (zh) * | 2017-11-07 | 2019-05-14 | 长鑫存储技术有限公司 | 光刻掩膜优化设计方法及系统 |
| CN111999992A (zh) * | 2018-10-26 | 2020-11-27 | 中国科学院微电子研究所 | 一种确定光刻光源模型的训练方法及装置 |
| CN111999992B (zh) * | 2018-10-26 | 2023-05-02 | 中国科学院微电子研究所 | 一种确定光刻光源模型的训练方法及装置 |
| CN109683447A (zh) * | 2019-02-18 | 2019-04-26 | 中国科学院微电子研究所 | 一种光源掩模协同优化初始光源的确定方法及装置 |
| CN109683447B (zh) * | 2019-02-18 | 2021-01-22 | 中国科学院微电子研究所 | 一种光源掩模协同优化初始光源的确定方法及装置 |
| CN111611759A (zh) * | 2019-02-22 | 2020-09-01 | 深圳晶源信息技术有限公司 | 一种掩模辅助图形的优化方法、计算机可读介质及系统 |
| CN111611759B (zh) * | 2019-02-22 | 2023-06-06 | 深圳晶源信息技术有限公司 | 一种掩模辅助图形的优化方法、计算机可读介质及系统 |
| CN113093476A (zh) * | 2020-01-09 | 2021-07-09 | 中芯国际集成电路制造(北京)有限公司 | 光刻工艺的优化方法和光刻方法 |
| CN111399335A (zh) * | 2020-02-04 | 2020-07-10 | 中国科学院微电子研究所 | 一种掩模版缺陷修复方法及装置 |
| CN111399335B (zh) * | 2020-02-04 | 2023-12-22 | 中国科学院微电子研究所 | 一种掩模版缺陷修复方法及装置 |
| CN111929983A (zh) * | 2020-06-28 | 2020-11-13 | 中国科学院上海光学精密机械研究所 | 基于多边形区域表征的全芯片光源掩模优化关键图形筛选方法 |
| CN112327575A (zh) * | 2020-10-29 | 2021-02-05 | 中国科学院微电子研究所 | 光刻仿真中斜线图形的光源掩模优化方法、工艺窗口形成方法以及光刻方法 |
| CN112327575B (zh) * | 2020-10-29 | 2024-04-12 | 中国科学院微电子研究所 | 光刻仿真中斜线图形的光源掩模优化方法、工艺窗口形成方法以及光刻方法 |
| CN113325667A (zh) * | 2021-01-26 | 2021-08-31 | 上海先进半导体制造有限公司 | 次分辨率图形的添加方法、装置、设备及介质 |
| CN112765893A (zh) * | 2021-01-27 | 2021-05-07 | 广东省大湾区集成电路与系统应用研究院 | 基于遗传算法的掩模侧壁角控制方法、系统、设备及介质 |
| CN112765893B (zh) * | 2021-01-27 | 2023-04-25 | 广东省大湾区集成电路与系统应用研究院 | 基于遗传算法的掩模侧壁角控制方法、系统、设备及介质 |
| CN113009789A (zh) * | 2021-03-05 | 2021-06-22 | 广东省大湾区集成电路与系统应用研究院 | 潜在热点图形区域确定方法及光刻热点图形获取方法 |
| CN113759659A (zh) * | 2021-09-08 | 2021-12-07 | 广东省大湾区集成电路与系统应用研究院 | 光源掩模优化方法及光刻仿真装置 |
| CN115470741B (zh) * | 2022-11-14 | 2023-02-10 | 全芯智造技术有限公司 | 用于光源掩模协同优化的方法、电子设备和存储介质 |
| CN115470741A (zh) * | 2022-11-14 | 2022-12-13 | 全芯智造技术有限公司 | 用于光源掩模协同优化的方法、电子设备和存储介质 |
| CN115826368A (zh) * | 2023-02-16 | 2023-03-21 | 鹏城实验室 | 一种时变光源-掩模版协同优化方法及相关设备 |
| CN115826368B (zh) * | 2023-02-16 | 2023-04-25 | 鹏城实验室 | 一种时变光源-掩模版协同优化方法及相关设备 |
| CN118092068A (zh) * | 2024-04-28 | 2024-05-28 | 全芯智造技术有限公司 | 用于光源掩模优化的方法、设备和介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105425532B (zh) | 2020-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105425532A (zh) | 光源掩模协同优化方法 | |
| JP5371179B2 (ja) | フォトマスクのテストパターンイメージから印刷されたテストフィーチャーを用いるフォトリソグラフィ工程における焦点変化を測定するシステム及び方法 | |
| JP5334956B2 (ja) | 個別マスクエラーモデルを使用するマスク検証を行うシステムおよび方法 | |
| TWI742184B (zh) | 目標最佳化方法 | |
| KR101124919B1 (ko) | 노광 파라미터의 결정 방법, 노광 방법, 디바이스 제조 방법 및 기록 매체 | |
| TW201300963A (zh) | 微影裝置之整合及具多重圖案化製程之光罩最佳化製程 | |
| CN104516206B (zh) | 一种优化光学临近修正拟合结果的方法 | |
| KR20060109307A (ko) | 향상된 포토리소그래피 공정 윈도우를 제공하는 포토마스크구조 및 그 제조 방법 | |
| KR100674964B1 (ko) | 포토마스크 교정 방법 및 시스템 장치 | |
| CN103246174B (zh) | 衬底拓扑可知的光刻模型化 | |
| KR101175341B1 (ko) | 리소그래피 시스템에서 조명기의 조도 프로파일을 결정하는 장치 및 그 제조방법 | |
| CN102117010B (zh) | 一种光学邻近修正方法 | |
| KR100653990B1 (ko) | 포토마스크 데이터베이스 패턴의 불량 검사 방법 | |
| JP5107532B2 (ja) | シミュレーション方法およびシミュレーションシステム、ならびにマスクパターンの修正方法 | |
| KR20100071409A (ko) | 취약 지점 검출 방법 | |
| CN111771167B (zh) | 光刻工艺中的对齐标记定位 | |
| JP2004163472A (ja) | フォトマスクの設計方法、フォトマスク、及び半導体装置 | |
| CN105116683A (zh) | 一种光学邻近效应修正离焦模型的校准方法 | |
| CN108628109B (zh) | 光刻曝光设备及光刻曝光方法 | |
| KR101096979B1 (ko) | 반도체 소자의 패턴 균일도 조절 방법 | |
| CN110209011B (zh) | Opc模型建立过程中针对大尺寸非关键层图形的光学参数优化方法 | |
| CN104423143B (zh) | 布局图形的检查方法 | |
| JP2004157160A (ja) | プロセスモデル作成方法、マスクパターン設計方法、マスクおよび半導体装置の製造方法 | |
| KR100742969B1 (ko) | 포토마스크 제조 방법 | |
| KR20090069095A (ko) | 반도체 소자 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |