CN101251712A - 一种半导体制造工艺中的掩模版图验证方法 - Google Patents

一种半导体制造工艺中的掩模版图验证方法 Download PDF

Info

Publication number
CN101251712A
CN101251712A CNA2008100351233A CN200810035123A CN101251712A CN 101251712 A CN101251712 A CN 101251712A CN A2008100351233 A CNA2008100351233 A CN A2008100351233A CN 200810035123 A CN200810035123 A CN 200810035123A CN 101251712 A CN101251712 A CN 101251712A
Authority
CN
China
Prior art keywords
mask
mentioned
wafer
verification method
scintigram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100351233A
Other languages
English (en)
Inventor
李�杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CNA2008100351233A priority Critical patent/CN101251712A/zh
Publication of CN101251712A publication Critical patent/CN101251712A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种半导体制造工艺中的掩模版图验证方法,其包括利用第一掩模以及第二掩模对一晶圆进行曝光,获得一晶圆曝光图,对上述晶圆曝光图进行缺陷扫描,获得一晶圆缺陷扫描图,根据上述晶圆缺陷扫描图判断上述第一掩模以及上述第二掩模是否一致。通过这种掩模版图验证方法可以非常直观而且准确的看出新旧掩模的版图是否一致,不需要参考试片合格率数据,因此也就不需要等待试片周期,同时也节约了进行试片合格率实验的成本。

Description

一种半导体制造工艺中的掩模版图验证方法
技术领域
本发明涉及一种半导体制造工艺中的版图验证方法,且特别涉及一种掩模版图的验证方法。
背景技术
在现代科技迅猛发展的今天,半导体产业已经成为一种不可缺少的组成部分,各种各样的高科技设备中均广泛应用到了半导体材料,比如在集成电路制造领域,半导体晶圆的制造就十分重要。
在半导体制造时,晶圆在制造过程期间会依序进行多个处理步骤,在晶圆进行曝光的程序时需要用到掩模,然而掩模可能会由于各种原因而损坏,比如人员的误操作,机器故障,或者严重的光罩缺陷,因此需要制作新的掩模。在传统的掩模制作程序中,新的掩模的质量检验需要参考半导体晶圆的试片合格率数据,而等待这个试片合格率数据产生的周期最少也需要一个月的时间,同时余下的大量程序也必须等到试片合格率的结果出来后才能继续,如此浪费了大量的时间同时进行试片合格率实验的成本也比较高昂。
在半导体的掩模制作过程中,可能会有一些异常图案形成在掩模上,在后续的曝光工艺中这些异常图案会被转移到晶圆上形成缺陷,于是出现了掩模缺陷探测工具,但是这类掩模缺陷探测工具不能用来验证新旧掩模是否具有相同的版图。
发明内容
本发明的目的在于提供一种半导体制造工艺中的掩模版图验证方法,其包括分别利用第一掩模以及第二掩模对一晶圆进行曝光,获得一晶圆曝光图,对上述晶圆曝光图进行缺陷扫描,获得一晶圆缺陷扫描图,根据上述晶圆缺陷扫描图判断上述第一掩模以及上述第二掩模是否一致。
进一步的,其中上述晶圆曝光图是分别利用上述第一掩模以及上述第二掩模对上述晶圆进行曝光获得的两个掩模曝光图合成而得的。
进一步的,其中上述晶圆曝光图包括多个第一掩模晶格和多个第二掩模晶格。
进一步的,其中上述晶圆缺陷扫描图包括多个第一掩模晶格位置和多个第二掩模晶格位置。
进一步的,其中上述判断步骤为根据上述晶圆缺陷扫描图中的上述这些第一掩模晶格位置和上述这些第二掩模晶格位置是否有同一位置重复出现的缺陷来判定上述第一掩模和上述第二掩模是否一致,当有同一位置重复出现的缺陷时判定上述第一掩模和上述第二掩模不一致,反之则判定上述第一掩模和上述第二掩模一致。
进一步的,其中上述晶圆曝光图是通过一晶圆曝光工具获得。
进一步的,其中上述晶圆缺陷扫描图是通过一晶圆缺陷扫描工具获得。
进一步的,其中上述第一掩模为旧掩模,上述第二掩模为新掩模,上述方法用于验证新旧两个掩模是否一致。
进一步的,其中该方法更包括根据上述方式获得至少另一张晶圆缺陷扫描图以确认该验证方法的结果。
本发明分别利用新旧掩模对晶圆进行曝光,获得晶圆曝光图,再利用晶圆缺陷探测工具对晶圆曝光图扫描,通过上述方式得到晶圆缺陷扫描图,并根据上述晶圆缺陷扫描图进行不同晶格位置比较从而判断上述新旧掩模的版图是否一致,通过这种掩模版图验证方法可以非常直观而且准确的看出新旧掩模的版图是否一致,不需要参考试片合格率数据,因此也就不需要等待试片周期,同时也节约了进行试片合格率实验的成本。
附图说明
图1为依照本发明一较佳实施例的掩模版图验证方法的流程图;
图2为本发明一较佳实施例的获得晶圆曝光图的示意图;
图3a至图3c为本发明一较佳实施例的获得多张晶圆缺陷扫描图的示意图。
具体实施方式
为了更了解本发明的技术内容,特举较佳具体实施例并配合所附图式说明如下。
图1为依照本发明一较佳实施例的掩模版图验证方法的流程图,请参考图1,本发明的掩模版图验证方法,其流程包括步骤100:分别利用第一掩模以及第二掩模对一晶圆进行曝光,获得一晶圆曝光图,根据本发明一较佳实施例,其中上述晶圆曝光图是分别利用上述第一掩模以及上述第二掩模对上述晶圆进行曝光获得的两个掩模曝光图合成而得的,其中上述晶圆曝光图包括多个第一掩模晶格和多个第二掩模晶格,上述晶圆曝光图是通过一晶圆曝光工具获得。然后进行步骤110:对上述晶圆曝光图进行缺陷扫描,获得一晶圆缺陷扫描图,根据本发明一较佳实施例,其中上述晶圆缺陷扫描图包括多个第一掩模晶格位置和多个第二掩模晶格位置,上述晶圆缺陷扫描图是通过一晶圆缺陷扫描工具获得的。再进行步骤120:根据上述晶圆缺陷扫描图判断上述第一掩模以及上述第二掩模是否一致,根据本发明一较佳实施例,其中上述判断步骤为进行判断步骤121:根据上述这些第一掩模晶格位置和上述这些第二掩模晶格位置是否有同一位置重复出现的缺陷,来判定上述第一掩模和上述第二掩模是否一致,当上述上述这些第一掩模晶格位置和上述这些第二掩模晶格位置有同一位置重复出现的缺陷时跳转到步骤122:判定上述第一掩模和上述第二掩模不一致,反之则跳转到步骤123:判定上述第一掩模和上述第二掩模一致。根据本发明一较佳实施例,其中上述第一掩模为旧掩模,上述第二掩模为新掩模,上述方法用于验证新旧两个掩模是否一致。根据本发明一较佳实施例,其中该方法更包括根据上述方式获得至少另一张晶圆缺陷扫描图以确认该验证方法的结果。
当新的半导体掩模制作完成后,需要对其进行版图验证,以确定其是否与旧掩模的版图相一致,请参考图2,图2为本发明一较佳实施例的获得晶圆曝光图的示意图,按照本发明一较佳实施例,利用上述第一掩模对上述晶圆进行曝光获得第一掩模曝光图10,再利用上述第二掩模对上述晶圆进行曝光获得第二掩模曝光图20,然后将第一掩模曝光图10和第二掩模曝光图20合成获得一晶圆曝光图30,其中上述晶圆曝光图30包括多个第一掩模晶格31和多个第二掩模晶格32,在本发明一较佳实施例中按照上述方式共获得3张晶圆曝光图,以上晶圆曝光图是通过一晶圆曝光工具获得,比如通过曝光平台得到多张晶圆曝光图。
接着请参考图3a至图3c,图3a至图3c为本发明一较佳实施例的获得多张晶圆缺陷扫描图的示意图。根据本发明一较佳实施例共获得3张晶圆缺陷扫描图40,50,60,上述晶圆缺陷扫描图40,50,60是通过一晶圆缺陷扫描工具对上述3张晶圆曝光图扫描而得的,其中上述晶圆缺陷扫描图40,50,60分别包括多个第一掩模晶格位置41,51,61和多个第二掩模晶格位置42,52,62。其中根据本发明一较佳实施例上述晶圆缺陷扫描工具为KLA-Tencor公司生产的晶圆缺陷扫描工具,该工具提供了一种晶粒对晶粒的缺陷扫描功能,通过与标准晶格的对比,其可以探测出所有晶格中图案的不同和异常,从图3a可以看出晶圆缺陷扫描图40具有多个缺陷点,此时需要进行比较晶圆缺陷扫描图40中的多个缺陷点的位置,当上述晶圆缺陷扫描图40的多个第一掩模晶格位置41和多个第二掩模晶格位置42中有同一位置重复出现的缺陷即重复性缺陷时判定上述第一掩模和上述第二掩模不一致,反之则判定上述第一掩模和上述第二掩模一致。为了确认该验证方法判断的结果,本发明一较佳实施例更提供晶圆缺陷扫描图50,60,通过判断上述晶圆缺陷扫描图50中的多个第一掩模晶格位置51和多个第二掩模晶格位置52是否有同一位置重复出现的缺陷,以及判断上述晶圆缺陷扫描图60中的多个第一掩模晶格位置61和多个第二掩模晶格位置62是否有同一位置重复出现的缺陷来确认上述验证方法判断的结果是否准确。
综上所述,本发明分别利用新旧掩模对晶圆进行曝光,获得晶圆曝光图,再利用晶圆缺陷探测工具对晶圆曝光图扫描,通过上述方式得到晶圆缺陷扫描图,并根据上述晶圆缺陷扫描图进行不同晶格位置比较从而判断上述新旧掩模的版图是否一致,通过这种掩模版图验证方法可以非常直观而且准确的看出新旧掩模的版图是否一致,不需要参考试片合格率数据,因此也就不需要等待试片周期,同时也节约了进行试片合格率实验的成本。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明。本发明所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因此,本发明的保护范围当视权利要求书所界定者为准。

Claims (9)

1.一种半导体制造工艺中的掩模版图验证方法,其特征在于包括:
分别利用第一掩模以及第二掩模对一晶圆进行曝光,获得一晶圆曝光图;
对上述晶圆曝光图进行缺陷扫描,获得一晶圆缺陷扫描图;
根据上述晶圆缺陷扫描图判断上述第一掩模以及上述第二掩模是否一致。
2.根据权利要求1所述的掩模版图验证方法,其特征在于其中上述晶圆曝光图是分别利用上述第一掩模以及上述第二掩模对上述晶圆进行曝光获得的两个掩模曝光图合成而得的。
3.根据权利要求1所述的掩模版图验证方法,其特征在于其中上述晶圆曝光图包括多个第一掩模晶格和多个第二掩模晶格。
4.根据权利要求3所述的掩模版图验证方法,其特征在于其中上述晶圆缺陷扫描图包括多个第一掩模晶格位置和多个第二掩模晶格位置。
5.根据权利要求4所述的掩模版图验证方法,其特征在于其中上述判断步骤为根据上述晶圆缺陷扫描图中的上述这些第一掩模晶格位置和上述这些第二掩模晶格位置是否有同一位置重复出现的缺陷来判定上述第一掩模和上述第二掩模是否一致,当有同一位置重复出现的缺陷时判定上述第一掩模和上述第二掩模不一致,反之则判定上述第一掩模和上述第二掩模一致。
6.根据权利要求1所述的掩模版图验证方法,其特征在于其中上述晶圆曝光图是通过一晶圆曝光工具获得。
7.根据权利要求1所述的掩模版图验证方法,其特征在于其中上述晶圆缺陷扫描图是通过一晶圆缺陷扫描工具获得。
8.根据权利要求1所述的掩模版图验证方法,其特征在于其中上述第一掩模为旧掩模,上述第二掩模为新掩模,上述方法用于验证新旧两个掩模是否一致。
9.根据权利要求1所述的掩模版图验证方法,其特征在于其中该方法更包括根据上述方式获得至少另一张晶圆缺陷扫描图以确认该验证方法的结果。
CNA2008100351233A 2008-03-25 2008-03-25 一种半导体制造工艺中的掩模版图验证方法 Pending CN101251712A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2008100351233A CN101251712A (zh) 2008-03-25 2008-03-25 一种半导体制造工艺中的掩模版图验证方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2008100351233A CN101251712A (zh) 2008-03-25 2008-03-25 一种半导体制造工艺中的掩模版图验证方法

Publications (1)

Publication Number Publication Date
CN101251712A true CN101251712A (zh) 2008-08-27

Family

ID=39955149

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100351233A Pending CN101251712A (zh) 2008-03-25 2008-03-25 一种半导体制造工艺中的掩模版图验证方法

Country Status (1)

Country Link
CN (1) CN101251712A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468199A (zh) * 2010-11-05 2012-05-23 中芯国际集成电路制造(上海)有限公司 一种检测掩膜版雾状缺陷的方法
CN102129164B (zh) * 2010-01-15 2012-08-22 中芯国际集成电路制造(上海)有限公司 掩膜版缺陷的判断方法及判断系统
CN102004451B (zh) * 2009-09-01 2012-11-28 中芯国际集成电路制造(上海)有限公司 用于在线缺陷扫描的动态统计采样控制方法和装置
CN104122756A (zh) * 2013-04-28 2014-10-29 无锡华润上华科技有限公司 判断光刻版套刻精度一致性的方法和光刻机
CN105425532A (zh) * 2015-11-20 2016-03-23 中国科学院微电子研究所 光源掩模协同优化方法
CN114167335A (zh) * 2020-09-10 2022-03-11 长鑫存储技术有限公司 新增检测工具的合格检验方法和检验系统

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102004451B (zh) * 2009-09-01 2012-11-28 中芯国际集成电路制造(上海)有限公司 用于在线缺陷扫描的动态统计采样控制方法和装置
CN102129164B (zh) * 2010-01-15 2012-08-22 中芯国际集成电路制造(上海)有限公司 掩膜版缺陷的判断方法及判断系统
CN102468199A (zh) * 2010-11-05 2012-05-23 中芯国际集成电路制造(上海)有限公司 一种检测掩膜版雾状缺陷的方法
CN102468199B (zh) * 2010-11-05 2015-04-29 中芯国际集成电路制造(北京)有限公司 一种检测掩膜版雾状缺陷的方法
CN104122756A (zh) * 2013-04-28 2014-10-29 无锡华润上华科技有限公司 判断光刻版套刻精度一致性的方法和光刻机
CN105425532A (zh) * 2015-11-20 2016-03-23 中国科学院微电子研究所 光源掩模协同优化方法
CN105425532B (zh) * 2015-11-20 2020-02-21 中国科学院微电子研究所 光源掩模协同优化方法
CN114167335A (zh) * 2020-09-10 2022-03-11 长鑫存储技术有限公司 新增检测工具的合格检验方法和检验系统
CN114167335B (zh) * 2020-09-10 2022-10-18 长鑫存储技术有限公司 新增检测工具的合格检验方法和检验系统

Similar Documents

Publication Publication Date Title
US7787687B2 (en) Pattern shape evaluation apparatus, pattern shape evaluation method, method of manufacturing semiconductor device, and program
CN101251712A (zh) 一种半导体制造工艺中的掩模版图验证方法
CN102623368A (zh) 一种晶圆缺陷检测方法
JP6997428B2 (ja) 自動視覚的欠陥検査後の電子ダイインキングのためのシステム及び方法
CN109659245B (zh) 监测光掩模缺陷率的改变
KR101372995B1 (ko) 결함 검사방법
CN107768267B (zh) 重复性缺陷的筛选方法
CN103853870A (zh) 可识别的具有编码信息的ic图案
US20090226078A1 (en) Method and apparatus for aligning a substrate and for inspecting a pattern on a substrate
CN109075096B (zh) 计算机辅助弱图案检测及鉴定系统
CN101210932B (zh) 一种可提高缺陷检验可靠性的方法
JP2007188968A (ja) ウエーハマップデータの解析方法および解析プログラム
JP5166916B2 (ja) パターンの重ね合わせを行う装置およびデバイス製造方法
CN102566322A (zh) 一种多台光刻设备校正方法
JP2004363304A5 (zh)
KR100945937B1 (ko) 포토마스크의 결함 검사 방법
US7139671B2 (en) Semiconductor device fabrication method
US7987057B1 (en) Intelligent stitching boundary defect inspection
KR101154003B1 (ko) 반도체소자의 검사방법
JPS594019A (ja) パタ−ン比較検査方法
CN106371291B (zh) 用于消除因光罩随机错误而产生的晶圆坏点的方法
JP3487297B2 (ja) 半導体装置の検査方法及び検査用ウェハ及び検査用パターンマスク
KR100793271B1 (ko) 프로빙 검사장치용 맵 데이터 작성 방법, 및 이를 이용한반도체 칩 검사 방법
TW202433048A (zh) 外觀檢查方法及外觀檢查裝置
CN112670196A (zh) 晶圆检测方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080827