KR101154003B1 - 반도체소자의 검사방법 - Google Patents

반도체소자의 검사방법 Download PDF

Info

Publication number
KR101154003B1
KR101154003B1 KR1020100032008A KR20100032008A KR101154003B1 KR 101154003 B1 KR101154003 B1 KR 101154003B1 KR 1020100032008 A KR1020100032008 A KR 1020100032008A KR 20100032008 A KR20100032008 A KR 20100032008A KR 101154003 B1 KR101154003 B1 KR 101154003B1
Authority
KR
South Korea
Prior art keywords
pattern
wafer
inspection
cantour
modified
Prior art date
Application number
KR1020100032008A
Other languages
English (en)
Other versions
KR20110112722A (ko
Inventor
김중찬
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100032008A priority Critical patent/KR101154003B1/ko
Publication of KR20110112722A publication Critical patent/KR20110112722A/ko
Application granted granted Critical
Publication of KR101154003B1 publication Critical patent/KR101154003B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/7085—Detection arrangement, e.g. detectors of apparatus alignment possibly mounted on wafers, exposure dose, photo-cleaning flux, stray light, thermal load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명의 반도체소자의 검사방법은, 검사 장비 내에 디비(DB) 및 웨이퍼 패턴을 로딩하는 단계와, 웨이퍼 패턴에 대한 패턴 이미지 또는 패턴 칸투어를 추출하는 단계와, 패턴 이미지 또는 패턴 칸투어로부터 칸투어 디비(contour DB)를 추출하는 단계와, 추출된 칸투어 디비(DB)를 이용하여 디비(DB)를 수정하는 단계와, 그리고 수정된 디비(DB)를 사용하여 웨이퍼 패턴을 검사하는 단계를 포함한다.

Description

반도체소자의 검사방법{Method of inspecting a semiconductor device}
본 발명은 반도체소자의 검사방법에 관한 것으로서, 특히 설계 디비(DB; Database)와 웨이퍼상의 실제 패턴 이미지를 비교하여 패턴 불량 등을 검사할 수 있는 반도체소자의 검사방법에 관한 것이다.
일반적으로 반도체소자는 웨이퍼상에 수 많은 패턴들을 형성함으로써 구현된다. 이 패턴들은 적층공정, 노광공정, 식각공정 등의 단위공정들을 수행함으로써 형성된다. 그런데 이와 같은 단위공정들을 수행하는 과정에서 장비나 공정상의 문제로 인해 패턴들이 원하는 프로파일, 즉 설계 원본과 동일하게 형성되지 않는 경우가 있으며, 이와 같은 문제는 특히 반도체소자의 집적도가 증가할수록 더욱 더 심하게 나타나는 경향이 있다.
따라서 웨이퍼상에 패턴들을 형성하고 난 후에는 패턴들에 대한 검사를 수행하여 불량 여부를 판단하고 있다. 이와 같은 검사는 주록 소자의 동작특성에 중요한 영향을 끼치는 불량들, 예컨대 브리지(brige)불량, 오픈(open)불량, 낫 오픈(not open)불량 등을 위주로 수행되고 있다. 이와 같은 불량들에 대한 검사는 하나의 검사장치를 이용하여 수행될 수 있지만, 개별적인 검사장치들을 이용하여 수행될 수도 있다. 그러나 소자의 집적도가 증가함에 따라 불량들에 대한 정확한 검사가 이루어지지 않고 있으며, 이에 따라 최근에는 설계 원본 데이터를 갖는 디비(DB; Database)와 웨이퍼상에 형성된 실제 패턴들을 직접 비교하여 패턴들의 불량 여부를 판단하는 디비 투 패턴(DB to pattern) 검사방법이 주목받고 있다.
도 1은 디비 투 패턴 검사방법의 일 예를 설명하기 위해 나타내 보인 플로챠트이다. 도 1을 참조하면, 먼저 검사장비 내에 디비(DB)를 로딩한다(단계 110). 검사장비 내에 로딩되는 디비(DB)는 설계 원본상의 패턴 레이아웃을 포함한다. 다음에 웨이퍼상의 패턴을 검사장비 내에 로딩한다(단계 120). 여기서 웨이퍼상의 패턴은 설계 원본대로 포토마스크를 제조하고, 이 포토마스크를 이용하여 실제로 웨이퍼상에 전사되어 형성된 실제 패턴을 의미한다. 다음에 디비(DB)와 패턴을 매칭(matching)시킨다(단계 130). 디비(DB)와 패턴을 매칭시키는 단계는 디비(DB)상의 레이아웃과 실제 패턴 레이아웃을 중첩시킴으로써 수행할 수 있다. 다음에 검사가 가능한지를 판단한다(단계 140). 이 판단에서 검사가 가능한 경우, 즉 디비(DB)와 패턴 사이의 차이가 지나치게 크지 않은 경우에는 검사를 수행한다(단계 150). 반면에 에치 로딩(etch loading), 스페이서 패터닝 과정 등과 같은 복잡한 공정이 수행된 경우이거나, 해상도 한계 극복을 위해 광학근접보정(OPC)을 수동으로 수행한 경우나, 또는 광학근접보정(OPC)에 오류가 발생한 경우와 같은 원인들로 인해 디비(DB)와 패턴 사이의 차이가 너무 큰 경우에는 검사가 가능하지 않은 것으로 판단하며, 이 경우에는 디비(DB)를 수정한 후에 다시 수정된 디비(DB)와 패턴을 매칭시키는 단계로 피드백된다(단계 160). 검사가 수행된 경우, 분석이 가능한지를 판단한다(단계 170). 이 판단은 소자 동작 특성에 영향을 미치는 불량과 같이 선별하여야 할 불량을 적절하게 선별할 수 있는지를 판단하는 단계로서, 분석이 가능한 것으로 판단된 경우 분석을 수행한다(단계 180). 그러나 소자 동작 특성에 영향을 거의 주지 않는 사소한 불량까지 주된 불량으로 다량으로 검출하는 경우와 같이 주요 불량을 선별할 수 없는 경우에는 단계 160의 디비(DB) 수정 단계를 수행한다.
그런데 이와 같은 검사 방법에 있어서, 검사가 가능하지 않거나, 또는 분석이 가능하지 않은 경우 수행되는 디비(DB)수정 단계(단계 160)는 디비(DB)와 패턴 사이의 차이를 보정하는 방법으로 수행된다. 그러나 이와 같은 디비(DB) 수정은 작업자의 조작에 의해 수행되고 있다. 즉 작업자가 검사결과 이미지를 육안으로 확인한 후, 디비(DB)와 패턴 사이의 차이점이 보정되도록 수동으로 디비(DB)를 수정하며, 이에 따라 디비(DB) 수정이 정확하고 정밀하게 이루어지지 않는 경우가 발생되고 있다.
본 발명이 해결하려는 과제는, 웨이퍼에 형성된 실제 패턴을 반영하여 디비(DB)가 자동으로 수정되도록 함으로써 검사의 정확도를 높일 수 있도록 하는 반도체소자의 검사방법을 제공하는 것이다.
본 발명의 일 예에 따른 반도체소자의 검사방법은, 검사 장비 내에 디비(DB) 및 웨이퍼 패턴을 로딩하는 단계와, 웨이퍼 패턴에 대한 패턴 이미지 또는 패턴 칸투어를 추출하는 단계와, 패턴 이미지 또는 패턴 칸투어로부터 칸투어 디비(contour DB)를 추출하는 단계와, 추출된 칸투어 디비(DB)와 상기 디비(DB)를 중첩시키는 단계와, 추출된 칸투어 디비(DB) 내의 칸투어 패턴에 최대한 근접하도록 디비(DB) 내의 패턴의 크기가 조절된 수정된 패턴을 형성하는 단계와, 디비(DB) 내의 패턴이 수정된 패턴으로 대체되는 수정된 디비(DB)를 제작하는 단계와, 그리고 수정된 디비(DB)를 사용하여 웨이퍼 패턴에 대한 검사를 다시 수행하는 단계를 포함한다.
일 예에서, 상기 디비(DB)는 설계 원본 내의 패턴 레이아웃을 포함하고, 상기 웨이퍼 패턴은 웨이퍼 내에 실제로 형성된 패턴을 포함한다.
일 예에서, 디비(DB)와 웨이퍼 패턴에 대한 검사를 수행하여 디비(DB)에 대한 수정 여부를 판단하는 단계와, 그리고 판단 결과 디비(DB)에 대한 수정이 불필요한 경우 디비(DB) 및 웨이퍼 패턴을 이용하여 검사 및 분석을 수행하고, 판단 결과 디비(DB)에 대한 수정이 필요한 경우 웨이퍼 패턴에 대한 패턴 이미지 또는 패턴 칸투어를 추출하는 단계를 수행한다.
이 경우, 상기 디비(DB)와 웨이퍼 패턴에 대한 검사는, 디비(DB) 내의 패턴과 웨이퍼 패턴을 매칭시키는 단계와, 그리고 매칭된 결과에 대해 디비(DB) 수정 여부를 판단하기 위한 검사를 수행하는 단계를 포함한다.
삭제
본 발명에 따르면, 디비(DB) 투 패턴 검사에 있어서, 검사 장비 내의 소프트웨어를 설치하여, 디비(DB)에 대한 수정이 필요한 경우 웨이퍼 패턴에 대한 칸투어 패턴을 추출되도록 하고, 이를 이용하여 디비(DB)가 수정되도록 함으로써, 디비(DB)에 대한 수정을 자동으로 수행할 수 있도록 할 수 있으며, 이에 따라 디비(DB) 수정이 정확하게 이루어져 검사의 정확도를 높일 수 있다는 이점이 제공된다.
도 1은 디비 투 패턴 검사방법의 일 예를 설명하기 위해 나타내 보인 플로챠트이다.
도 2는 본 발명에 따른 반도체소자의 검사방법을 설명하기 위해 나타내 보인 플로챠트이다.
도 3 내지 도 9는 도 2의 디비(DB) 수정 단계들을 보다 상세하게 설명하기 위해 나타내 보인 도면들이다.
도 2를 참조하면, 먼저 검사영역을 선정한다(단계 201). 검사영역은 디비(DB)와 웨이퍼 패턴 사이의 차이가 크게 발생될 가능성이 있는 영역으로 설정한다. 일 예로, 광학근접보정(OPC)이 수동으로 이루어진 영역이거나, 또는 스페이서 패터닝과 같이 복잡한 공정에 의해 형성된 패턴들이 배치되는 영역을 검사영역으로 설정할 수 있다.
다음에 디비 투 패턴(DB to Pattern) 검사장비에 디비(DB)를 로딩한다(단계 202). 디비(DB)는 설계 원본상의 패턴 레이아웃, 즉 타겟(target) 패턴 레이아웃을 포함한다. 도 3에는 로딩된 디비(DB)(310)의 일 예가 나타나 있다. 즉 도 3에 나타낸 바와 같이, 디비(DB)는 설계 원본 내에 있는 십자 형태의 패턴(312)을 포함한다.
다음에 디비 투 패턴 검사장비에 웨이퍼 패턴을 로딩한다(단계 203). 여기서 웨이퍼 패턴은 설계 원본대로 포토마스크를 제조하고, 이 포토마스크를 이용하여 실제로 웨이퍼상에 전사되어 형성된 실제 패턴을 의미한다. 이 과정에서 포토마스크에 대한 광학근접보정(OPC)이 이루어질 수 있다. 도 4에는 웨이퍼 패턴(322)의 일 예가 나타나 있다. 즉 도 4에 나타낸 바와 같이, 도 3의 패턴(312)을 형성하기 위해, 포토마스크 제작를 제작한 후, 웨이퍼에 대해 이 포토마스크를 이용한 노광 및 현상과, 식각 등을 수행하면 도면에 도시된 웨이퍼 패턴(322)이 형성된다. 그런데 이 웨이퍼 패턴(322)은 디비(DB)(310) 내의 패턴(312)과 동일하게 형성되지 않는데, 이는 웨이퍼 패턴(322)을 형성하는 과정에서 공정 오차가 존재하기 때문이다.
다음에 디비(DB)(310)와 웨이퍼 패턴(322)을 매칭(matching)시킨다(단계 204). 즉 도 에 나타낸 바와 같이, 도 3의 디비(DB)(310) 내의 패턴(312)과 도 4의 웨이퍼 패턴(322)을 매칭시키면, 도면에서 양화살표(330)로 나타낸 바와 같이 디비(DB)(310) 내의 패턴(312)과 웨이퍼 패턴(322) 사이의 편차를 알 수 있다. 이와 같이 디비(DB)(310)와 웨이퍼 패턴(322)을 매칭시킨 후에는 검사를 수행한다(단계 205). 여기서 검사는 모든 검사 항목에 대한 검사가 아닌 일부 항목에 대한 약식 검사를 의미하며, 특히 디비(DB)에 대한 수정이 필요한지의 여부를 판단하는데 필요한 검사일 수 있다.
다음에 디비(DB)에 대한 수정이 필요한지를 판단한다(단계206). 이 판단에서 디비(DB)에 대한 수정이 불필요한 경우, 즉 디비(DB)(310) 내의 패턴(312)과 웨이퍼 패턴(322) 사이의 편차가 지나치게 크지 않아 분석이 정상적으로 이루어질 수 있는 경우와, 그리고 소자 동작 특성에 영향을 미치는 불량과 같이 선별하여야 할 불량을 적절하게 선별할 수 있도록 하는 분석이 가능한 경우에는 검사 및 분석을 수행한다(단계 207).
그러나 상기 단계 206의 판단에서, 디비(DB)(310) 내의 패턴(312)과 웨이퍼 패턴(322) 사이의 편차가 커서 분석 자체가 실행되지 않거나 실행되더라도 의미가 없는 경우에는 디비(DB)에 대한 수정을 수행한다. 또한 상기 단계 206의 판단에서, 소자 동작 특성에 영향을 거의 주지 않는 사소한 불량까지 주된 불량으로 다량으로 검출하는 경우와 같이 주요 불량을 선별할 수 없는 경우에도 디비(DB)에 대한 수정을 수행한다.
디비(DB)(310)에 대한 수정을 위해, 먼저 도 6과 같이 패턴 이미지 또는 패턴 칸투어(contour)(340)를 추출한다(단계 208). 패턴 이미지는 샘(SEM) 이미지일 수 있으며, 이를 위해 샘(SEM) 이미지나 칸투어를 추출할 수 있도록 디비(DB) 투 패턴 검사장비를 미리 세팅해 놓을 수 있다. 다음에 도 7에 나타낸 바와 같이, 칸투어 디비(contour DB)(350)를 추출한다(단계 209). 칸투어 디비(contour DB)(350)는, 단계 208에서 추출된 패턴 이미지 또는 패턴 칸투어(340)을 대상으로 소정의 프로그램을 사용하여 추출할 수 있다. 칸투어 디비(contour DB)(350) 내에는 패턴 이미지 또는 패턴 칸투어(340)에 대한 칸투어 패턴(352)이 포함된다.
칸투어 디비(contour DB)(350)를 추출한 후에는 이를 이용하여 디비(DB)를 수정한다(단계 210). 이를 위해 먼저 도 8에 나타낸 바와 같이, 디비(DB)(도 3의 310)와 칸투어 디비(contour DB)(도 7의 350)를 중첩시킨다. 이에 따라 디비(DB)(도 3의 310) 내의 패턴(312)과 칸투어 디비(contour DB)(도 7의 350) 내의 칸투어 패턴(352)도 중첩된다. 다음에 도 9에 나타낸 바와 같이, 칸투어 패턴(352)에 최대한 근접해지도록 패턴의 크기를 조절하여 수정된 패턴(360)을 확정한다. 다음에 원래의 디비(DB) 대신에 수정된 패턴(360)을 포함하는 수정 디비(DB)를 사용하여 단계 204 이후의 단계를 수행한다.
지금까지 설명한 반도체소자의 검사방법에서 디비(DB)를 수정하는 과정(단계 208, 209, 210)을 자동으로 수행되도록 하기 위해, 디비(DB) 투 패턴 검사장비 내에 별도의 소프트웨어를 설치할 수 있다.
310...디비(DB) 322...웨이퍼 패턴
340...패턴 이미지 또는 패턴 칸투어 350...칸투어 디비(contour DB)
360...수정된 패턴

Claims (5)

  1. 검사 장비 내에 디비(DB) 및 웨이퍼 패턴을 로딩하는 단계;
    상기 웨이퍼 패턴에 대한 패턴 이미지 또는 패턴 칸투어를 추출하는 단계;
    상기 패턴 이미지 또는 패턴 칸투어로부터 칸투어 디비(contour DB)를 추출하는 단계;
    상기 추출된 칸투어 디비(DB)와 상기 디비(DB)를 중첩시키는 단계;
    상기 추출된 칸투어 디비(DB) 내의 칸투어 패턴에 최대한 근접하도록 상기 디비(DB) 내의 패턴의 크기가 조절된 수정된 패턴을 형성하는 단계:
    상기 디비(DB) 내의 패턴이 상기 수정된 패턴으로 대체되는 수정된 디비(DB)를 제작하는 단계; 및
    상기 수정된 디비(DB)를 사용하여 상기 웨이퍼 패턴에 대한 검사를 다시 수행하는 단계를 포함하는 반도체소자의 검사방법.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 디비(DB)는 설계 원본 내의 패턴 레이아웃을 포함하고, 상기 웨이퍼 패턴은 웨이퍼 내에 실제로 형성된 패턴을 포함하는 반도체소자의 검사방법.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 디비(DB)와 웨이퍼 패턴에 대한 검사를 수행하여 상기 디비(DB)에 대한 수정 여부를 판단하는 단계; 및
    상기 판단 결과 디비(DB)에 대한 수정이 불필요한 경우 상기 디비(DB) 및 웨이퍼 패턴을 이용하여 검사 및 분석을 수행하고, 상기 판단 결과 디비(DB)에 대한 수정이 필요한 경우 상기 웨이퍼 패턴에 대한 패턴 이미지 또는 패턴 칸투어를 추출하는 단계를 수행하는 반도체소자의 검사방법.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제3항에 있어서, 상기 디비(DB)와 웨이퍼 패턴에 대한 검사는,
    상기 디비(DB) 내의 패턴과 상기 웨이퍼 패턴을 매칭시키는 단계; 및
    상기 매칭된 결과에 대해 디비(DB) 수정 여부를 판단하기 위한 검사를 수행하는 단계를 포함하는 반도체소자의 검사방법.
  5. 삭제
KR1020100032008A 2010-04-07 2010-04-07 반도체소자의 검사방법 KR101154003B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100032008A KR101154003B1 (ko) 2010-04-07 2010-04-07 반도체소자의 검사방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100032008A KR101154003B1 (ko) 2010-04-07 2010-04-07 반도체소자의 검사방법

Publications (2)

Publication Number Publication Date
KR20110112722A KR20110112722A (ko) 2011-10-13
KR101154003B1 true KR101154003B1 (ko) 2012-06-07

Family

ID=45028327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100032008A KR101154003B1 (ko) 2010-04-07 2010-04-07 반도체소자의 검사방법

Country Status (1)

Country Link
KR (1) KR101154003B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140177940A1 (en) * 2011-08-03 2014-06-26 Hitachi High-Technologies Corporation Recipe generation apparatus, inspection support apparatus, inspection system, and recording media

Also Published As

Publication number Publication date
KR20110112722A (ko) 2011-10-13

Similar Documents

Publication Publication Date Title
JP7093828B2 (ja) 自動式パターン忠実度測定計画生成
USRE44221E1 (en) Method for verifying mask pattern of semiconductor device
CN106158679B (zh) 结合晶圆实体测量与数位模拟以改善半导体元件制程方法
TWI594067B (zh) 在半導體製程的晶片設計佈局中發現未知問題圖案的系統與方法
KR20150036789A (ko) 웨이퍼 검사 방법 및/또는 웨이퍼 상에 형성되는 디바이스의 하나 이상의 특징을 예측하는 방법
US8661373B2 (en) Method for the real-time monitoring of integrated circuit manufacture through localized monitoring structures in OPC model space
KR20110133357A (ko) 웨이퍼 검사 방법 및 웨이퍼 검사 시스템
US20120117520A1 (en) Systems And Methods For Inspecting And Controlling Integrated Circuit Fabrication Using A Calibrated Lithography Simulator
TWI807442B (zh) 程序控制之晶粒內度量衡方法及系統
US11688052B2 (en) Computer assisted weak pattern detection and quantification system
WO2015017453A1 (en) Monitoring changes in photomask defectivity
WO2011040223A1 (ja) 表面欠陥検査装置
US20090226078A1 (en) Method and apparatus for aligning a substrate and for inspecting a pattern on a substrate
KR101154003B1 (ko) 반도체소자의 검사방법
US20050177264A1 (en) Method of building a defect database
KR20090071738A (ko) 복수 레이아웃의 데이터를 이용한 패턴 검증 방법
KR20070023979A (ko) 마스크 패턴 검사의 에러 방지 방법
CN110794645A (zh) 确定合适的opc修正程序的方法及装置、掩膜版及优化方法
KR100861376B1 (ko) 광 강도 프로파일을 이용한 광 근접효과 보정방법
US20060266833A1 (en) System, method and computer software product for inspecting charged particle responsive resist
KR20110001140A (ko) 광 근접효과 보정 방법
KR20080036858A (ko) 웨이퍼 상의 패턴 결함을 검사하는 방법
KR20090071732A (ko) 다수 검사 포인트들에서 웨이퍼 패턴들을 계측하는 방법
KR20080102654A (ko) 웨이퍼 패턴 측정을 이용한 광근접효과 보정 방법
KR20080114422A (ko) 포토마스크의 홀패턴 결함 검사 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee