CN105374738A - 半导体器件的形成方法 - Google Patents
半导体器件的形成方法 Download PDFInfo
- Publication number
- CN105374738A CN105374738A CN201410437392.8A CN201410437392A CN105374738A CN 105374738 A CN105374738 A CN 105374738A CN 201410437392 A CN201410437392 A CN 201410437392A CN 105374738 A CN105374738 A CN 105374738A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor material
- material layer
- semiconductor device
- formation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种半导体器件的形成方法，包括：提供表面形成有栅极结构的衬底，栅极结构顶部表面形成有半导体材料层，且栅极结构侧壁与半导体材料层侧壁齐平；在衬底表面形成层间介质层；回刻蚀去除部分厚度的层间介质层，暴露出半导体材料层侧壁表面；对半导体材料层侧壁表面进行氧化处理，将部分宽度的半导体材料层转化为牺牲层；去除牺牲层；在剩余的半导体材料层顶部表面和侧壁表面形成金属层；对所述金属层进行退火处理，金属层与剩余的半导体材料层发生反应，在栅极结构顶部表面形成金属接触层。本发明在增加金属接触层的同时，避免相邻金属接触层间距离过近或相接触，提高半导体器件的可靠性和成品率。
Description
技术领域
本发明涉及半导体制作领域技术，特别涉及一种半导体器件的形成方法。
背景技术
随着半导体器件集成度不断增大，半导体器件相关的临界尺寸不断减小，相应的出现了很多问题，如半导体器件漏源极和栅极结构的表面电阻和接触电阻相应增加，导致半导体器件的响应速度降低，信号出现延迟。因此，低电阻率的互连结构成为制造高集成度半导体器件的一个关键要素。
为了降低半导体器件漏源极和栅极结构的接触电阻，引入了金属硅化物的工艺方法，所述金属硅化物具有较低的电阻率，可以显著减小漏源极和栅极结构的接触电阻。金属硅化物和自对准金属硅化物及形成工艺已被广泛地用于降低半导体器件源漏极和栅极结构的表面电阻和接触电阻，从而降低电阻电容延迟时间。
现有的自对准金属硅化物技术中，常采用硅化镍作为金属硅化物。由于利用所述硅化镍形成的源漏极和栅极结构的接触电阻，具有较小的电阻率、较小的硅消耗、容易达到较窄的线宽，因此，硅化镍被视为一种较为理想的金属硅化物。
但是随着半导体结构尺寸的不断缩小，形成的半导体器件存在可靠性差以及成品率低的问题，特别是当形成的半导体器件为闪存器件(flashdevice)时，可靠性差以及成品率低的问题变得尤为显著。
发明内容
本发明解决的问题是在增加金属接触层厚度的同时，如何避免相邻的金属接触层间的距离过近或相接触，提高半导体器件的可靠性和成品率。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供衬底，所述衬底表面形成有栅极结构，所述栅极结构顶部表面形成有半导体材料层，且栅极结构侧壁与半导体材料层侧壁齐平；在所述相邻栅极结构之间的衬底表面形成层间介质层，且暴露出半导体材料层侧壁表面；对所述半导体材料层侧壁表面进行氧化处理，将部分宽度的半导体材料层转化为牺牲层；去除所述牺牲层；在剩余的半导体材料层顶部表面和侧壁表面形成金属层；对所述金属层进行退火处理，金属层与剩余的半导体材料层发生反应，在栅极结构顶部表面形成金属接触层。
可选的，采用含臭氧去离子水进行所述氧化处理。
可选的，所述含臭氧去离子水中臭氧浓度为1ppm至100ppm，含臭氧去离子水的温度为0度至100度。
可选的，采用双氧水溶液进行所述氧化处理。
可选的，所述牺牲层的材料为氧化硅。
可选的，采用湿法刻蚀工艺刻蚀去除所述牺牲层。
可选的，所述湿法刻蚀的刻蚀液体为氢氟酸溶液，其中，氢氟酸和去离子水的质量百分比为0.1％至1％，氢氟酸溶液的温度为0度至50度。
可选的，所述剩余的半导体材料层宽度尺寸为栅极结构宽度尺寸的8/13至11/13。
可选的，在形成所述金属层之前，对半导体材料层侧壁表面重复进行若干次氧化处理形成牺牲层，且在每一次氧化处理后去除形成的牺牲层，直至剩余的半导体材料层宽度尺寸符合预定目标。
可选的，暴露出半导体材料层全部侧壁表面或暴露出部分厚度的半导体侧壁表面。
可选的，所述金属接触层底部与层间介质层顶部齐平或低于层间介质层顶部。
可选的，在相邻栅极结构之间的衬底表面形成层间介质层，且暴露出半导体材料层侧壁表面的工艺步骤包括：在相邻栅极结构之间的衬底表面形成层间介质膜，且所述层间介质膜顶部表面高于半导体材料层顶部表面；平坦化所述层间介质膜形成层间介质层；回刻蚀去除部分厚度的层间介质层，暴露出半导体材料层侧壁表面。
可选的，在回刻蚀去除部分厚度的层间介质层之后，还包括步骤：对所述层间介质层表面进行硅离子注入，在层间介质层表面形成富硅层。
可选的，所述硅离子注入的工艺参数为：注入离子为硅，离子注入剂量为1E15atom/cm2至1E17atom/cm2，离子注入能量为0.5kev至5kev。
可选的，在硅离子注入之后，还包括步骤：对所述层间介质层进行退火处理。
可选的，所述半导体材料层的材料为单晶硅、多晶硅或掺杂的多晶硅。
可选的，形成的半导体器件为闪存器件，所述栅极结构包括：位于衬底表面的隧穿介质层、位于隧穿介质层表面的浮栅导电层、位于浮栅导电层表的栅间介质层、位于栅间介质层表面的控制栅导电层，且半导体材料层与控制导电层在同一工艺步骤中形成。
可选的，形成的半导体器件为晶体管，所述栅极结构包括：位于衬底表面的栅介质层、位于栅介质层表面的栅导电层，且半导体材料层与栅导电层在同一工艺步骤中形成。
可选的，所述金属层的材料为Ni、Pt、W、Ti、Ta或Co。
可选的，所述退火处理为一步退火处理或多步退火处理。
与现有技术相比，本发明的技术方案具有以下优点：
本发明实施例中，在栅极结构顶部表面形成有半导体材料层，且栅极结构侧壁与半导体材料层侧壁齐平；在衬底表面形成层间介质层，且暴露出半导体材料层侧壁表面；对所述半导体材料层侧壁表面进行氧化处理，将部分宽度的半导体材料层转化为牺牲层；去除所述牺牲层，剩余的半导体材料层的宽度尺寸较氧化处理前更小，剩余的半导体材料层宽度尺寸小于栅极结构宽度尺寸；在剩余的半导体材料层顶部表面和侧壁表面形成金属层；对所述金属层进行退火处理，金属层与剩余的半导体材料层发生反应，在栅极结构顶部表面形成金属接触层。由于剩余的半导体材料层的宽度尺寸减小了，因此形成的金属接触层的宽度尺寸也将减小，从而增加相邻金属接触层之间的距离，防止相邻金属接触层间距离过近或相接触，从而避免相邻金属接触层之间发生电连接，提高半导体器件的可靠性及成品率。
同时，由于本发明实施例在暴露出半导体层侧壁表面后，在半导体材料层表面形成金属层，半导体材料层与金属层发生反应后，将半导体材料层转化为金属接触层。与现有技术相比，本发明实施例形成的金属接触层的厚度明显更厚，更有利于降低半导体器件的接触电阻，提高半导体器件的电学性能。
进一步，剩余的半导体材料层宽度尺寸为栅极结构宽度尺寸的8/13至11/13，根据消耗1单位体积硅形成约1.3单位体积的硅化镍的关系，当形成的金属接触层为硅化镍时，金属接触层的体积为栅极结构体积的4/5至11/10，使相邻金属接触层间的距离增加，防止相邻金属接触层距离过近，有效的提高半导体器件的可靠性以及成品率。
进一步，所述半导体材料层与控制栅导电层在同一步骤中形成，提高了半导体生产效率，节约了生产成本。
进一步，在回刻蚀去除部分厚度的层间介质层后，还包括步骤：对层间介质层进行硅离子注入，在层间介质层表面形成富硅层。由于富硅层具有较高的硅原子含量，能有效的降低刻蚀去除牺牲层的工艺对层间介质层造成刻蚀，从而防止控制栅导电层侧壁被暴露出来，避免在控制栅导电层侧壁形成金属层。
更进一步，若硅离子注入剂量过小，刻蚀去除牺牲层的工艺对层间介质层的刻蚀速率仍较大，若离子注入剂量过大，则富硅层将具有导电层造成相邻栅极结构之间电连接；若离子注入能量过小，形成的富硅层厚度过薄，富硅层较容易被刻蚀去除。因此本发明实施例中，硅离子注入剂量为1E15atom/cm2至1E17atom/cm2，离子注入能量为0.5kev至5kev。
附图说明
图1至图3为本发明一实施例半导体器件形成过程的剖面结构示意图；
图4至图15为本发明另一实施例提供的半导体器件形成过程的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术形成的半导体器件存在可靠性差和成品率低的问题。
针对在栅极结构表面形成金属接触层的方法进行研究，金属接触层的形成工艺步骤包括：在栅极结构表面形成金属层；对所述金属层进行退火处理，金属层材料与栅极结构材料发生硅化反应，在栅极结构表面形成金属接触层；去除未发生反应的金属层。
由于金属硅化物层的厚度越厚，降低半导体器件接触电阻的效果越好，特别的对于闪存器件而言，由于控制栅导电层具有相对较厚的厚度，因此要求金属接触层的厚度较厚，以降低半导体器件的接触电阻。为此提出一种半导体器件的形成方法，以形成的半导体器件为闪存器件为例做示范性说明：
请参考图1，提供衬底100，所述衬底100表面形成有多个栅极结构，每个栅极结构包括：位于衬底100表面的隧穿介质层101、位于隧穿介质层表面的浮栅导电层102、位于浮栅导电层102表面的栅间介质层103以及位于栅间介质层103表面的控制栅导电层104，所述控制栅导电层104顶部表面形成有多晶硅层105，且所述多晶硅层105与控制栅导电层104在同一工艺步骤中形成，所述衬底100表面还形成有层间介质层106，且所述层间介质层106顶部与多晶硅层105顶部齐平。
请参考图2，回刻蚀去除部分厚度的层间介质层106，暴露出多晶硅层105侧壁表面，在所述多晶硅层105顶部表面以及侧壁表面形成金属层107。
请参考图3，对所述金属层107(请参考图2)进行退火处理，所述金属层107材料与多晶硅层105材料发生金属硅化反应，在栅极结构顶部表面形成金属接触层108。
通常情况下，控制栅导电层顶部与层间介质层顶部齐平，仅在控制栅导电层顶部表面形成金属层，形成的金属接触层的厚度明显较薄。而上述提供的方法中，在控制栅导电层104表面形成多晶硅层105，且多晶硅层105侧壁被暴露出来，所述多晶硅层105与金属层107发生金属硅化反应，将多晶硅层105转化为金属硅化物层108，形成的金属接触层108厚度明显增加了，更能有效的降低栅极结构的接触电阻，从而降低半导体器件的接触电阻。
通常的，当消耗1单元体积的多晶硅时，形成约1.3单元体积的硅化镍，也就是说，金属接触层108体积与消耗的多晶硅层105体积的比例关系约为1.3:1。根据消耗1单元体积的多晶硅获得1.3单元体积的金属硅化物的定律，形成的金属接触层108的体积为消耗的多晶硅层105的体积的1.3倍，金属接触层108的宽度尺寸比消耗的多晶硅层105的宽度尺寸大。当相邻栅极结构之间的距离过近时，相邻金属接触层108便会互相接触形成接触面109，造成相邻金属接触层108之间电连接，导致半导体器件的可靠性以及成品率下降。
为此，本发明提供一种半导体器件的形成方法，提供衬底，所述衬底表面形成有栅极结构，所述栅极结构顶部表面形成有半导体材料层，且栅极结构侧壁与半导体材料层侧壁齐平；在所述衬底表面形成层间介质层，且层间介质层顶部与半导体材料层顶部齐平；回刻蚀去除部分厚度的层间介质层，暴露出半导体材料层侧壁表面；对所述半导体材料层侧壁表面进行氧化处理，将部分宽度的半导体材料层转化为牺牲层；去除所述牺牲层；在剩余的半导体材料层顶部表面和侧壁表面形成金属层；对所述金属层进行退火处理，金属层与剩余的半导体材料层发生反应，在栅极结构顶部表面形成金属接触层。本发明实施例在控制栅导电层表面形成有半导体材料层，且将半导体材料层转化为金属接触层，明显增加了金属接触层的厚度，有效的降低半导体器件的接触电阻；同时，本发明实施例对半导体材料层侧壁表面进行氧化处理，将部分宽度的半导体材料层转化为牺牲层后去除牺牲层，减小半导体材料层的宽度尺寸，从而减小金属接触层的宽度尺寸，避免相邻金属接触层间距离过近或相接触，提高半导体器件的可靠性及成品率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图15为本发明另一实施例提供的半导体器件的形成过程的剖面结构示意图。
请参考图4，提供衬底200，所述衬底表面形成有栅极结构，所述栅极结构顶部表面形成有半导体材料层205，且栅极结构侧壁与半导体材料层205侧壁齐平。
所述衬底200的材料为硅、锗、锗化硅、碳化硅或砷化镓；所述衬底200的材料也可以为单晶硅、多晶硅、非晶硅或绝缘体上的硅；所述衬底200表面还可以形成若干外延层或界面层以提高半导体器件的电学性能；所述衬底200内还可以具有N型或P型掺杂离子，以调整半导体器件的电学性能，所述N型掺杂离子为磷、砷或锑，所述P型掺杂离子为硼、镓或铟。
本实施例中所述衬底200为硅衬底，所述衬底200内还可以形成有浅沟槽隔离结构。
本实施例以形成的半导体器件为闪存器件为例做示范性说明，所述栅极结构包括：位于衬底200表面的隧穿介质层201、位于隧穿介质层201表面的浮栅导电层202、位于浮栅导电层202表面的栅间介质层203、位于栅间介质层203表面的控制栅导电层204。
所述隧穿介质层201和栅间介质层203的材料为氧化硅或氮氧化硅；所述浮栅导电层202和控制栅导电层204的材料为多晶硅或掺杂的多晶硅。
所述半导体材料层205为后续形成金属接触层提供工艺基础，增加形成的金属接触层的厚度，以降低半导体器件的接触电阻。所述半导体材料层205的厚度可以根据实际工艺需要确定。
为了节约工艺成本，提高生产效率，本实施例中所述半导体材料层205和控制栅导电层204在同一工艺步骤中形成，也就是说，所述半导体材料层205和控制栅导电层204的材料相同。
所述半导体材料层205的宽度尺寸为W1，且所述半导体材料层205的宽度尺寸与栅极结构的宽度尺寸相同。
所述衬底200表面具有多个栅极结构，本实施例以衬底200表面具有4个栅极结构为例做示范性说明，在其他实施例中，衬底表面也可以具有1个、2个、7个等任一自然数个栅极结构。
作为一个实施例，形成所述栅极结构的工艺步骤包括：在所述衬底200表面形成隧穿介质膜、位于隧穿介质膜表面的浮栅导电膜、位于浮栅导电膜表面的控制栅介质膜、位于控制介质膜表面的控制栅导电膜以及位于控制栅导电膜表面的半导体材料膜；在所述半导体材料膜表面形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，图形化所述半导体材料膜、控制栅导电膜、控制栅介质膜、浮栅导电膜、隧穿介质膜，形成栅极结构和位于栅极结构上的半导体材料层205，所述栅极结构包括：位于衬底200表面的隧穿介质层201、位于隧穿介质层201表面的浮栅导电层202、位于浮栅导电层202表面的控制栅介质层203以及位于控制栅介质层203表面的控制栅导电层204。
本实施例以形成的半导体器件为闪存器件为例做示范性说明，在其他实施例中，形成的半导体器件为晶体管时，所述栅极结构包括：位于衬底表面的栅介质层、位于栅介质层表面的栅导电层，且半导体材料层与栅导电层在同一工艺步骤中形成。所述栅介质层的材料为氧化硅、氮化硅或氮氧化硅，所述栅导电层和半导体材料层的材料为多晶硅或掺杂的多晶硅。
请参考图5，在相邻栅极结构之间的衬底200表面形成层间介质膜，且所述层间介质膜顶部表面高于半导体材料层205顶部表面；平坦化所述层间介质膜，形成层间介质层206。
本实施例以层间介质层206顶部与半导体材料层205顶部齐平为例做示范性说明，在其他实施例中，层间介质层206顶部也可以高于半导体材料层205顶部。
所述层间介质层206的材料为氧化硅或氮氧化硅。
采用化学气相沉积、物理气相沉积或原子层沉积工艺形成所述层间介质膜，所述层间介质膜顶部高于半导体材料层205顶部；采用化学机械抛光工艺，平坦化所述层间介质膜以形成层间介质层206，所述层间介质层206顶部与半导体材料层205顶部齐平。
为了提高层间介质层206的填充效果，所述化学气相沉积工艺为流动性化学气相沉积或高纵宽比化学气相沉积。
请参考图6，回刻蚀去除部分厚度的层间介质层206，暴露出半导体材料层205的侧壁表面。
在半导体材料层205侧壁表面被暴露出来，以便后续在所述半导体材料层105侧壁表面形成金属层，进而将半导体材料层105转化为金属接触层，以增加形成的金属接触层的厚度，降低半导体器件的接触电阻。
本实施例以将半导体材料层105的整个侧壁暴露出来为例做示范性说明，在其他实施例中，也可以暴露出部分厚度的半导体材料层的侧壁表面，后续仍可将整个半导体材料层105转化为金属接触层，且避免形成金属接触层的工艺过程对控制栅导电层造成消耗。
在一个实施例中，采用湿法刻蚀工艺进行所述回刻蚀，湿法刻蚀的刻蚀液体为氢氟酸溶液。在另一实施例中，通过SiCoNi刻蚀系统进行所述回刻蚀，刻蚀工艺的刻蚀气体包括NH3和NF3。
请参考图7，在回刻蚀去除部分厚度的层间介质层206后，对所述层间介质层206表面进行硅离子注入207，在层间介质层206表面形成富硅层208。
由于后续在对半导体材料层205进行氧化处理形成牺牲层后，会刻蚀去除牺牲层，而牺牲层与层间介质层206的材料性质相同或相近，因此所述刻蚀工艺会也会对层间介质层206造成刻蚀。
为此本实施例对层间介质层206表面进行硅离子注入207，以在层间介质层207表面形成富硅层208，所述富硅层208中具有较高的硅原子含量，从而有利于减小后续的刻蚀工艺对层间介质层206的刻蚀速率，防止控制栅导电层204的侧壁表面被暴露出来。
经过研究发现，若硅离子注入207的离子注入剂量过小，则富硅层208起到减小刻蚀工艺对层间介质层206的刻蚀速率的作用过小，若离子注入剂量过大，则富硅层208中的硅原子含量过高，容易造成富硅层208具有导电性，造成相邻栅极结构之间发生电性连接。若硅离子注入207的离子注入能量过小，则富硅层208的厚度很薄，后续的刻蚀工艺很容易将富硅层208刻蚀去除进而对层间介质层206造成刻蚀；若硅离子注入207的离子注入能量过大，则富硅层208内收到的晶格损伤较严重。
为此，本实施例中所述硅离子注入207的工艺参数为：注入离子为硅，离子注入剂量为1E15atom/cm2至1E17atom/cm2，离子注入能量为0.5kev至5kev。
在硅离子注入207之后，还包括步骤：对所述层间介质层206进行退火处理。进行退火处理的好处在于：一方面，由于硅离子注入207工艺会对层间介质层206造成晶格损伤，所述退火处理能够修复富硅层208的晶格损伤，有利于提高富硅层208降低后续刻蚀工艺的刻蚀速率的作用；另一方面，经历退火处理后，使富硅层208中的硅原子再扩散，进一步降低刻蚀工艺对层间介质层206的刻蚀速率。
请参考图8，对所述半导体材料层205侧壁表面进行第一氧化处理，将部分宽度的半导体材料层205转化为第一牺牲层209。
本实施例对半导体材料层205侧壁表面进行第一氧化处理的同时，对半导体材料层205顶部表面进行第一氧化处理。
作为一个实施例，采用具有氧化性的液体对半导体材料层205顶部表面和侧壁表面进行浸泡处理，以进行第一氧化处理。作为另一实施例，在半导体材料层205顶部表面和侧壁表面喷洒具有氧化性的液体，以进行第一氧化处理。
在一个实施例中，采用含臭氧去离子水进行所述第一氧化处理，将半导体材料层205顶部表面和侧壁表面浸泡在含臭氧去离子水中、或者向半导体材料层205顶部表面和侧壁表面喷洒含臭氧去离子水，将部分宽度的半导体材料层205转化为第一牺牲层209。
若含臭氧去离子水中臭氧浓度过低，则第一氧化处理的氧化速率很低；若含臭氧去离子水中臭氧浓度过高，则第一氧化处理的氧化速率过快，不易控制形成的第一牺牲层209的厚度。若含臭氧去离子水的温度过低，则第一氧化处理的氧化速率过慢；若含臭氧去离子水的温度过高，则臭氧会从去离子水中逸出。
综合上述因素考虑，本实施例中所述含臭氧去离子水中臭氧浓度为1ppm至100ppm，含臭氧去离子水的温度为0度至100度。其中，ppm浓度指的是：用溶质质量占全部溶液质量的百万分比来表示的浓度,也称百万分比浓度，ppm就是百万分率或百万分之几。
在其他实施例中，采用双氧水溶液进行所述第一氧化处理，将半导体材料层205顶部表面和侧壁表面浸泡在双氧水溶液中，或者向半导体材料层205顶部表面和侧壁表面喷洒双氧水溶液，将部分宽度的半导体材料层205转化为第一牺牲层209。
所述第一牺牲层209的材料为氧化硅。
请参考图9，去除所述第一牺牲层209(请参考图8)。
采用湿法刻蚀工艺，刻蚀去除所述第一牺牲层209，暴露出剩余的半导体材料层205顶部表面和侧壁表面。
本实施例中所述湿法刻蚀的刻蚀液体为氢氟酸溶液，其中，氢氟酸和去离子水的质量百分比为0.1％至1％，氢氟酸溶液的温度为0度至50度。
由于本实施例在层间介质层206表面形成有富硅层208，所述富硅层208中具有较高的硅原子含量，使得湿法刻蚀工艺对富硅层208的刻蚀速率非常低，避免对层间介质层206造成刻蚀。
请参考图10，在去除第一牺牲层209后(请参考图9)，对所述半导体材料层205侧壁表面进行第二氧化处理，将部分宽度的半导体材料层205转化为第二牺牲层210。
有关第二氧化处理的描述可参考第一氧化处理的相关描述，在此不再赘述。
进行所述第二氧化处理的目的在于：当第一氧化处理的氧化半导体材料层205的厚度有限时，剩余的半导体材料层205的宽度尺寸仍难以符合预定目标，为此继续进行第二氧化处理，以进一步减小剩余的半导体材料层205的宽度尺寸。
所述第二牺牲层210的材料为氧化硅。
请参考图11，去除所述第二牺牲层210，暴露出剩余的半导体材料层205顶部表面和侧壁表面。
有关去除所述第二牺牲层210的描述可参考前述去除第一牺牲层209(请参考图9)的相关描述，在此不再赘述。
请参考图12，对所述半导体材料层205侧壁表面进行第三氧化处理，将部分宽度的半导体材料层205转化为第三牺牲层211。
有关第三氧化处理的描述可参考前述第一氧化处理以及第二氧化处理的相关描述，在此不再赘述。
所述第三牺牲层211的材料为氧化硅。
请参考图13，去除所述第三牺牲层211(请参考图12)，且剩余的半导体材料层205的宽度尺寸符合预定目标。
采用湿法刻蚀工艺去除所述第三牺牲层211。
剩余的半导体材料层205的宽度尺寸为W2，栅极结构的宽度尺寸为W1，第一氧化处理前半导体材料层205的宽度尺寸也为W1。
后续会在剩余的半导体材料层205表面形成金属层，将剩余的半导体材料层205转化为金属接触层。根据消耗1单元体积的多晶硅获得约1.3单位体积的硅化镍的定律，本实施例中减小半导体材料层205的宽度尺寸，从而防止后续在相邻栅极结构表面形成的金属接触层之间电连接。
在去除所述第三牺牲层211后，剩余的半导体材料层205的宽度尺寸W2为栅极结构宽度尺寸W1的8/13至11/13，例如，W2为W1的8/13、9/13、10/13或11/13。所述预定目标指的是：剩余的半导体材料层205的宽度尺寸W2为栅极结构宽度尺寸W1的8/13至11/13。
本实施例以剩余的半导体材料层205的宽度尺寸W2为栅极结构宽度尺寸W1的10/13为例做示范性说明。
本实施例为了使剩余的半导体材料层205宽度尺寸符合预定目标，对半导体材料层205侧壁表面重复进行了3次氧化处理形成牺牲层(第一牺牲层209(请参考图8)、第二牺牲层210(请参考图10)以及第三牺牲层211(请参考图12))。
在其他实施例中，对半导体材料层侧壁表面进行氧化处理，将部分宽度的半导体材料层转化为牺牲层，然后去除牺牲层的方法为：对半导体材料层侧壁表面重复进行若干次氧化处理形成牺牲层，且在每一次氧化处理后去除形成的牺牲层，直至剩余的半导体材料层宽度尺寸符合预定目标。所述若干次为1次、2次、5次、10次等任一非零次。
请参考图14，在去除第三牺牲层211(请参考图13)后，在剩余的半导体材料层205顶部表面和侧壁表面形成金属层212。
所述金属层212的材料为Ni、Pt、W、Ti、Ta或Co中的一种或多种。所述金属层212的形成工艺为物理气相沉积、金属溅射或原子层沉积。
本实施例中，所述金属层212的材料为Ni，采用物理气相沉积工艺形成所述金属层212。
请参考图15，对所述金属层212(请参考图14)进行退火处理，在栅极结构顶部表面形成金属接触层213。
在经历退火处理后，剩余的半导体材料层205(请参考图14)转化为金属接触层213。
根据消耗1单位体积的多晶硅形成约1.3单位体积的硅化镍的定律，形成的金属接触层213宽度尺寸为剩余的半导体材料层205宽度尺寸的1.3倍；本实施例中，当剩余的半导体材料层205宽度尺寸W2为栅极结构宽度尺寸W1的10/13时，形成的金属接触层213侧壁与栅极结构侧壁几乎齐平，有效的避免了相邻金属接触层213之间发生电连接，提高半导体器件的可靠性和成品率。
本实施例中，剩余的半导体材料层205宽度尺寸W2为栅极结构宽度尺寸W1的8/13至11/13，那么相应形成的金属接触层213的宽度尺寸为栅极结构尺寸的4/5至11/10。若不对半导体材料层进行氧化处理，形成的金属接触层的宽度尺寸将为栅极结构的1.3倍，相邻金属接触层间的距离过小甚至造成相邻金属接触层间相接触。
并且，由于本实施例将半导体材料层205全部转化为金属接触层213，与现有技术相比，本实施例形成的金属接触层213的厚度更厚，更有利于降低半导体器件的接触电阻。
本实施例剩余的半导体材料层205侧壁被全部暴露出来，因此位于剩余的半导体材料层205下方的部分厚度控制栅导电层204也会与金属层212发生反应，使得形成的金属接触层213底部低于层间介质层206顶部。
在其他实施例中，若在形成层间介质层后，部分厚度的半导体材料层侧壁被暴露出来，可以避免控制栅导电层与金属层发生反应，形成的金属接触层底部与层间介质层顶部齐平。
所述退火处理为一步退火处理或多步退火处理。所述多步退火处理包括第一步退火处理和第二步退火处理。本实施例以对金属层212进行多步退火处理做示范性说明。
所述第一步退火处理可以为浸入式退火，退火温度为250度至350度，退火时长为20秒至90秒。所述第一步退火处理也可以为毫秒退火，退火温度为650度至950度，退火时长为0.25毫秒至20毫秒。
经过第一步退火处理后，金属层212中的镍与半导体材料层205中的多晶硅发生金属硅化反应，形成Ni2Si层，然后对形成的Ni2Si层进行第二步退火处理。
所述第二步退火处理可以为浸入式退火，退火温度为350度至500度，退火时长为20秒至90秒。所述第二步退火处理也可以为尖峰退火，退火温度为350度至550度。
经过第二步退火处理后，所述Ni2Si与半导体材料层205中的多晶硅继续反应，在控制栅导电层204顶部表面形成金属接触层213。
所述金属接触层213的材料为NiSi，NiSi的电阻率小且稳定性比Ni2Si高。
在其他实施例中，与金属层的材料为Ni时相比，当金属层的材料为Pt、W、Ti、Ta或Co时，形成相应体积的金属接触层消耗的硅体积更多，也就是说，当将剩余的半导体材料层完全转化为金属接触层时，金属层的材料为Ni时形成的金属接触层的体积最大；因此当金属层的材料为Pt、W、Ti、Ta或Co时，本发明实施例提供的技术方案同样适用，避免相邻金属接触层之间发生电连接，增加相邻金属接触层间的距离，提高半导体器件的可靠性及成品率。
在退火处理后，还包括步骤：去除未与半导体材料层205发生反应的金属层212。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体器件的形成方法，其特征在于，包括：
提供衬底，所述衬底表面形成有栅极结构，所述栅极结构顶部表面形成有半导体材料层，且栅极结构侧壁与半导体材料层侧壁齐平；
在所述相邻栅极结构之间的衬底表面形成层间介质层，且暴露出半导体材料层侧壁表面；
对所述半导体材料层侧壁表面进行氧化处理，将部分宽度的半导体材料层转化为牺牲层；
去除所述牺牲层；
在剩余的半导体材料层顶部表面和侧壁表面形成金属层；
对所述金属层进行退火处理，金属层与剩余的半导体材料层发生反应，在栅极结构顶部表面形成金属接触层。
2.如权利要求1所述半导体器件的形成方法，其特征在于，采用含臭氧去离子水进行所述氧化处理。
3.如权利要求2所述半导体器件的形成方法，其特征在于，所述含臭氧去离子水中臭氧浓度为1ppm至100ppm，含臭氧去离子水的温度为0度至100度。
4.如权利要求1所述半导体器件的形成方法，其特征在于，采用双氧水溶液进行所述氧化处理。
5.如权利要求1所述半导体器件的形成方法，其特征在于，所述牺牲层的材料为氧化硅。
6.如权利要求1所述半导体器件的形成方法，其特征在于，采用湿法刻蚀工艺刻蚀去除所述牺牲层。
7.如权利要求6所述半导体器件的形成方法，其特征在于，所述湿法刻蚀的刻蚀液体为氢氟酸溶液，其中，氢氟酸和去离子水的质量百分比为0.1％至1％，氢氟酸溶液的温度为0度至50度。
8.如权利要求1所述半导体器件的形成方法，其特征在于，所述剩余的半导体材料层宽度尺寸为栅极结构宽度尺寸的8/13至11/13。
9.如权利要求8所述半导体器件的形成方法，其特征在于，在形成所述金属层之前，对半导体材料层侧壁表面重复进行若干次氧化处理形成牺牲层，且在每一次氧化处理后去除形成的牺牲层，直至剩余的半导体材料层宽度尺寸符合预定目标。
10.如权利要求1所述半导体器件的形成方法，其特征在于，暴露出半导体材料层全部侧壁表面或暴露出部分厚度的半导体侧壁表面。
11.如权利要求1所述半导体器件的形成方法，其特征在于，所述金属接触层底部与层间介质层顶部齐平或低于层间介质层顶部。
12.如权利要求1所述半导体器件的形成方法，其特征在于，在相邻栅极结构之间的衬底表面形成层间介质层，且暴露出半导体材料层侧壁表面的工艺步骤包括：在相邻栅极结构之间的衬底表面形成层间介质膜，且所述层间介质膜顶部表面高于半导体材料层顶部表面；平坦化所述层间介质膜形成层间介质层；回刻蚀去除部分厚度的层间介质层，暴露出半导体材料层侧壁表面。
13.如权利要求12所述半导体器件的形成方法，其特征在于，在回刻蚀去除部分厚度的层间介质层之后，还包括步骤：对所述层间介质层表面进行硅离子注入，在层间介质层表面形成富硅层。
14.如权利要求13所述半导体器件的形成方法，其特征在于，所述硅离子注入的工艺参数为：注入离子为硅，离子注入剂量为1E15atom/cm2至1E17atom/cm2，离子注入能量为0.5kev至5kev。
15.如权利要求13所述半导体器件的形成方法，其特征在于，在硅离子注入之后，还包括步骤：对所述层间介质层进行退火处理。
16.如权利要求1所述半导体器件的形成方法，其特征在于，所述半导体材料层的材料为单晶硅、多晶硅或掺杂的多晶硅。
17.如权利要求1所述半导体器件的形成方法，其特征在于，形成的半导体器件为闪存器件，所述栅极结构包括：位于衬底表面的隧穿介质层、位于隧穿介质层表面的浮栅导电层、位于浮栅导电层表的栅间介质层、位于栅间介质层表面的控制栅导电层，且半导体材料层与控制导电层在同一工艺步骤中形成。
18.如权利要求1所述半导体器件的形成方法，其特征在于，形成的半导体器件为晶体管，所述栅极结构包括：位于衬底表面的栅介质层、位于栅介质层表面的栅导电层，且半导体材料层与栅导电层在同一工艺步骤中形成。
19.如权利要求1所述半导体器件的形成方法，其特征在于，所述金属层的材料为Ni、Pt、W、Ti、Ta或Co。
20.如权利要求1所述半导体器件的形成方法，其特征在于，所述退火处理为一步退火处理或多步退火处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410437392.8A CN105374738B (zh) | 2014-08-29 | 2014-08-29 | 半导体器件的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410437392.8A CN105374738B (zh) | 2014-08-29 | 2014-08-29 | 半导体器件的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105374738A true CN105374738A (zh) | 2016-03-02 |
| CN105374738B CN105374738B (zh) | 2018-07-10 |
Family
ID=55376804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410437392.8A Active CN105374738B (zh) | 2014-08-29 | 2014-08-29 | 半导体器件的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105374738B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108231594A (zh) * | 2017-12-21 | 2018-06-29 | 上海集成电路研发中心有限公司 | 一种FinFET器件的制作方法 |
| WO2020042254A1 (zh) * | 2018-08-28 | 2020-03-05 | 中国科学院微电子研究所 | 一种高精度的刻蚀方法 |
| CN112086433A (zh) * | 2019-06-13 | 2020-12-15 | 南亚科技股份有限公司 | 半导体元件及其制备方法 |
| CN115424935A (zh) * | 2022-08-30 | 2022-12-02 | 中芯越州集成电路制造(绍兴)有限公司 | 半导体器件的制备方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090191699A1 (en) * | 2008-01-30 | 2009-07-30 | Samsung Electronics Co., Ltd. | Methods for forming silicide conductors using substrate masking |
| US20090280583A1 (en) * | 2008-05-12 | 2009-11-12 | Shinichi Hirasawa | Method of fabricating semiconductor device |
| CN101728252A (zh) * | 2008-10-24 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 形成快闪存储器栅极的方法以及快闪存储器 |
| KR20100074675A (ko) * | 2008-12-24 | 2010-07-02 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 패턴 형성방법 |
| US20110256707A1 (en) * | 2010-04-18 | 2011-10-20 | Jayavel Pachamuthu | Process for fabricating non-volatile storage |
| US20120007165A1 (en) * | 2010-07-12 | 2012-01-12 | Samsung Electronics Co., Ltd. | Semiconductor devices |
| CN103515208A (zh) * | 2012-06-19 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 金属硅化物层和闪存的存储单元栅电极的形成方法 |
| CN103915326A (zh) * | 2013-01-08 | 2014-07-09 | 中芯国际集成电路制造(上海)有限公司 | 自对准金属硅化物的形成方法和半导体器件 |
-
2014
- 2014-08-29 CN CN201410437392.8A patent/CN105374738B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090191699A1 (en) * | 2008-01-30 | 2009-07-30 | Samsung Electronics Co., Ltd. | Methods for forming silicide conductors using substrate masking |
| US20090280583A1 (en) * | 2008-05-12 | 2009-11-12 | Shinichi Hirasawa | Method of fabricating semiconductor device |
| CN101728252A (zh) * | 2008-10-24 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 形成快闪存储器栅极的方法以及快闪存储器 |
| KR20100074675A (ko) * | 2008-12-24 | 2010-07-02 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 패턴 형성방법 |
| US20110256707A1 (en) * | 2010-04-18 | 2011-10-20 | Jayavel Pachamuthu | Process for fabricating non-volatile storage |
| US20120007165A1 (en) * | 2010-07-12 | 2012-01-12 | Samsung Electronics Co., Ltd. | Semiconductor devices |
| CN103515208A (zh) * | 2012-06-19 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 金属硅化物层和闪存的存储单元栅电极的形成方法 |
| CN103915326A (zh) * | 2013-01-08 | 2014-07-09 | 中芯国际集成电路制造(上海)有限公司 | 自对准金属硅化物的形成方法和半导体器件 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108231594A (zh) * | 2017-12-21 | 2018-06-29 | 上海集成电路研发中心有限公司 | 一种FinFET器件的制作方法 |
| CN108231594B (zh) * | 2017-12-21 | 2020-10-02 | 上海集成电路研发中心有限公司 | 一种FinFET器件的制作方法 |
| WO2020042254A1 (zh) * | 2018-08-28 | 2020-03-05 | 中国科学院微电子研究所 | 一种高精度的刻蚀方法 |
| US11447876B2 (en) | 2018-08-28 | 2022-09-20 | Institute of Microelectronics, Chinese Academy of Sciences | High-precision etching method |
| US11827988B2 (en) | 2018-08-28 | 2023-11-28 | Institute of Microelectronics, Chinese Academy of Sciences | High-precision etching method |
| CN112086433A (zh) * | 2019-06-13 | 2020-12-15 | 南亚科技股份有限公司 | 半导体元件及其制备方法 |
| US12009212B2 (en) | 2019-06-13 | 2024-06-11 | Nanya Technology Corporation | Semiconductor device with reduced critical dimensions |
| CN115424935A (zh) * | 2022-08-30 | 2022-12-02 | 中芯越州集成电路制造(绍兴)有限公司 | 半导体器件的制备方法 |
| CN115424935B (zh) * | 2022-08-30 | 2024-05-14 | 中芯越州集成电路制造(绍兴)有限公司 | 半导体器件的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105374738B (zh) | 2018-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10741662B2 (en) | Gate spacer and method of forming | |
| CN110419104B (zh) | 三维存储装置的阵列共源极结构以及其形成方法 | |
| US8629008B2 (en) | Electrical isolation structures for ultra-thin semiconductor-on-insulator devices | |
| KR101876305B1 (ko) | 반도체 장치 및 그의 형성방법 | |
| CN103715133B (zh) | Mos晶体管及其形成方法 | |
| CN109979880B (zh) | 半导体结构及其形成方法 | |
| US9691665B2 (en) | Semiconductor structure with self-aligned spacers and method of fabricating the same | |
| US9502502B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| CN105374738A (zh) | 半导体器件的形成方法 | |
| US20140038398A1 (en) | Substrate treating methods and apparatuses employing the same | |
| CN104752205A (zh) | 半导体器件及其形成方法 | |
| CN104900520A (zh) | 半导体器件的形成方法 | |
| CN105304608B (zh) | 自对准接触件和方法 | |
| CN109872953B (zh) | 半导体器件及其形成方法 | |
| CN106683996B (zh) | 金属硅化物及金属硅化物上接触孔的制造方法 | |
| CN109950205B (zh) | 半导体结构及其形成方法 | |
| JP6376736B2 (ja) | 半導体デバイスおよびその製造方法 | |
| US20180261461A1 (en) | Salicide formation using a cap layer | |
| CN106298669A (zh) | 半导体器件的形成方法 | |
| CN104752348A (zh) | 半导体器件的形成方法 | |
| CN109309056A (zh) | 半导体结构及其形成方法 | |
| CN104143515B (zh) | Mos晶体管的形成方法 | |
| CN109950152B (zh) | 半导体结构及其形成方法 | |
| CN106486370A (zh) | 半导体器件的形成方法 | |
| CN103531541B (zh) | Cmos管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |