CN105322890A - 倍频电路、电子设备以及移动体 - Google Patents
倍频电路、电子设备以及移动体 Download PDFInfo
- Publication number
- CN105322890A CN105322890A CN201510386634.XA CN201510386634A CN105322890A CN 105322890 A CN105322890 A CN 105322890A CN 201510386634 A CN201510386634 A CN 201510386634A CN 105322890 A CN105322890 A CN 105322890A
- Authority
- CN
- China
- Prior art keywords
- circuit
- frequency
- signal
- frequency multiplier
- electrostatic capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/00006—Changing the frequency
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Filters And Equalizers (AREA)
Abstract
提供倍频电路、电子设备以及移动体,能够通过简单的结构进行倍频。倍频电路(1)具有:延迟电路(50),其被输入周期为(T)的时钟信号,并使其延迟了时间(τ);异或电路(60),其被输入时钟信号和来自延迟电路(50)的信号,并输出作为时钟信号和来自延迟电路(50)的信号的异或结果的信号;以及信号校正电路(10),其被输入来自异或电路(60)的信号,对所输入的信号进行校正并输出,时间(τ)的长度是除n×T/4(n为整数)以外的长度,信号校正电路(10)使得:与基于时间(τ)的第1频率的信号相比,让基于T/2的第2频率的信号衰减。
Description
技术领域
本发明涉及倍频电路、电子设备以及移动体。
背景技术
由振荡电路输出的振荡信号生成的时钟信号被用于各种产品。在生成高频的时钟信号的情况下,使用了对振荡信号进行倍频的倍频电路。
在专利文献1中公开了使用延迟电路和异或输出电路的倍频器。
专利文献1:日本特开平7-22919号公报
在专利文献1的倍频器中,为了设为大于2倍频的倍频数,必须使用多级延迟电路和异或输出电路,所以电路结构有可能会变得复杂。
发明内容
本发明正是鉴于以上那样的技术课题而完成的。根据本发明的几个方式,能够提供可通过简单的结构进行倍频的倍频电路、电子设备以及移动体。
本发明正是为了解决上述课题中的至少一部分而完成的,可作为以下方式或应用例来实现。
[应用例1]
一种倍频电路,其包含:延迟电路,其被输入周期为T的时钟信号,并输出相对于所述时钟信号的相位延迟了时间τ的信号;异或电路,其输出进行所述时钟信号和所述延迟后的信号的异或而得到的信号;以及信号校正电路,其被输入来自所述异或电路的信号,对所输入的信号进行校正,输出需要的频率成分,且使不需要的频率成分衰减。
[应用例2]
在本应用例中,也可以是如下的倍频电路,其中,所述时间τ的长度是除n×T/4(n为整数)以外的长度,所述信号校正电路使得:与基于所述时间τ的第1频率的信号相比,让基于T/2的第2频率的信号衰减。
基于时间τ的第1频率的信号是将1/(2×τ)作为第1频率的信号。基于T/2的第2频率的信号是将2/T作为第2频率的信号。
根据本应用例,由于通过信号校正电路使得作为不需要的频率成分的第2频率成分衰减,所以能够得到第1频率的输出信号。因此,能够实现可通过简单的结构进行倍频的倍频电路。
[应用例3]
在上述应用例中,所述信号校正电路可以包含滤波电路,该滤波电路使所述第1频率的信号通过,并且使所述第2频率的信号衰减。
根据本应用例,由于具有使第1频率的信号通过、并且使第2频率的信号衰减的滤波电路,所以能够得到第1频率的输出信号。因此,能够实现可通过简单的结构进行倍频的倍频电路。
[应用例4]
在上述应用例中,所述信号校正电路可以包含第1串联电路,该第1串联电路连接在传输来自所述异或电路的信号的信号线与基准电位之间,并串联连接有第1电感器和第1静电电容电路。
根据本应用例,例如通过将第1串联电路的串联谐振频率作为第2频率,能够使第2频率的信号衰减,所以能够得到第1频率的输出信号。因此,能够实现可通过简单的结构进行倍频的倍频电路。
[应用例5]
在上述应用例中,所述第1静电电容电路可以包含可变电容元件。
根据本应用例,由于能够调整可衰减的频率,所以例如能够根据时钟信号的频率,变更信号校正电路的频率特性。因此,能够实现可通过简单的结构进行倍频的倍频电路。
[应用例6]
在上述应用例中,也可以是,还包含第1校正信号生成电路,该第1校正信号生成电路生成基于T/2的第1控制信号,所述第1静电电容电路根据所述第1控制信号,被控制电容值。
根据本应用例,能够根据时钟信号的频率,变更信号校正电路的频率特性。因此,能够实现可通过简单的结构进行倍频的倍频电路。
[应用例7]
在上述应用例中,还可以包含与所述第1串联电路并联连接的第2静电电容电路。
根据本应用例,例如通过将第1串联电路的第1电感器和第2静电电容电路的并联谐振频率作为第1频率,能够使第1频率的信号通过,所以能够得到第1频率的输出信号。因此,能够实现可通过简单的结构进行倍频的倍频电路。
[应用例8]
在上述应用例中,所述第2静电电容电路可以包含可变电容元件。
根据本应用例,由于能够调整可通过的频率,所以例如能够根据时间τ的长度,变更信号校正电路的频率特性。因此,能够实现可通过简单的结构进行倍频的倍频电路。
[应用例9]
在上述应用例中,也可以是,还包含第2校正信号生成电路,该第2校正信号生成电路生成基于所述时间τ的第2控制信号,所述第2静电电容电路根据所述第2控制信号,被控制电容值。
根据本应用例,能够根据时间τ的长度,变更信号校正电路的频率特性。因此,能够实现可通过简单的结构进行倍频的倍频电路。
[应用例10]
在上述应用例中,也可以是,还包含波形整形电路,该波形整形电路将来自所述信号校正电路的信号整形为矩形波,所述信号校正电路具有倍频信号校正部,所述倍频信号校正部在时间轴上,按照周期T/m(m≠2)周期性地排列有具有脉宽τ1的脉冲,并且被输入所述脉宽τ1与所述周期T/m满足τ1/(T/m)≠0.5的关系的信号,与基于所述周期T/m(m≠2)的第3频率的信号相比,使得基于所述波形整形电路的输出信号在时间轴上的脉宽τ1和T/m-τ1中的至少一个的第4频率的信号中的至少一个衰减。
基于T/m的第3频率的信号是将m/T作为第3频率的信号。基于脉宽τ1的时间宽度的第4频率的信号是将1/(2×τ1)作为第4频率的信号。基于T/m-τ1的时间宽度的第4频率的信号是将1/(2×(T/m-τ1))作为第4频率的信号。
根据本应用例,利用倍频信号校正部使得作为不需要的频率成分的第4频率的成分衰减,所以能够得到改善了占空比的第3频率的输出信号。因此,能够实现可通过简单的结构改善占空比的倍频电路。
[应用例11]
在上述应用例中,所述倍频信号校正部可以包含第2串联电路,该第2串联电路连接在传输来自所述异或电路的信号的信号线与基准电位之间,并串联连接有第2电感器和第3静电电容电路。
根据本应用例,例如通过将第2串联电路的串联谐振频率作为第4频率,能够使第4频率的信号衰减,所以能够得到改善了占空比的第3频率的输出信号。因此,能够实现可通过简单的结构改善占空比的倍频电路。
[应用例12]
在上述应用例中,所述第3静电电容电路可以包含可变电容元件。
根据本应用例,由于能够调整可衰减的频率,所以例如能够根据来自波形整形电路或者信号校正电路的倍频电路部的输出信号的占空比偏差,变更信号校正电路的频率特性。因此,能够实现可通过简单的结构改善占空比的倍频电路。
[应用例13]
在上述应用例中,也可以是,还包含第3校正信号生成电路,该第3校正信号生成电路生成基于所述脉宽τ1和T/m-τ1中的至少一个的第3控制信号,所述第3静电电容电路根据所述第3控制信号,被控制电容值。
根据本应用例,能够根据波形整形电路的输出信号的占空比偏差、从倍频电路部输出的信号的占空比偏差,变更信号校正电路的频率特性。因此,能够实现可通过简单的结构改善占空比的倍频电路。
[应用例14]
本应用例的电子设备是包含上述任意一个倍频电路的电子设备。
[应用例15]
本应用例的移动体是包含上述任意一个倍频电路的移动体。
根据这些电子设备以及移动体,由于包含能够通过简单的结构进行倍频的倍频电路,所以能够通过简单的结构实现电子设备以及移动体。
附图说明
图1是第1实施方式的倍频电路的电路图。
图2是示意性示出时钟信号与时间τ之间的关系例的曲线图。
图3是示出信号校正电路的传输特性的曲线图。
图4是示出本实施方式中的波形例的曲线图。
图5是第2实施方式的倍频电路的电路图。
图6是示意性示出倍频电路的输出信号例的曲线图。
图7是第3实施方式的倍频电路的电路图。
图8是本实施方式的电子设备的功能框图。
图9是示出作为电子设备的一例的智能手机的外观的一例的图。
图10是示出本实施方式的移动体的一例的图(俯视图)。
标号说明
1、1a、1b:倍频电路;10,10a、10b:信号校正电路;11、11a:第1串联电路;12:第2串联电路;13:滤波电路;20:波形整形电路;30:第1校正信号生成电路;40:第2校正信号生成电路;50:延迟电路;60:异或电路;300:电子设备;320:CPU;330:操作部;340:ROM;350:RAM;360:通信部;370:显示部;380:声音输出部;400:移动体;420:控制器;430:控制器;440:控制器;450:电池;460:备用电池;A、B、C:节点;Cdc1、Cdc2:电容元件;C1、C1a:第1静电电容电路;C2、C2a:第2静电电容电路;C3:第3静电电容电路;IN:输入端子;Inv1、Inv2:反相器;L1:第1电感器;L2:第2电感器;La:电感器;OUT:输出端子;R1、R2、Ra:电阻;S1:第1控制信号;S2:第2控制信号;S3:第3控制信号。
具体实施方式
下面,使用附图对本发明的优选实施方式进行详细说明。使用的附图是为了便于说明。另外,以下说明的实施方式并不对权利要求书中记载的本发明的内容进行不恰当的限定。并且以下说明的所有结构未必都是本发明必需的结构要件。
1.倍频电路
1-1.第1实施方式
图1是第1实施方式的倍频电路1的电路图。
本实施方式的倍频电路1包含延迟电路50、异或电路60和信号校正电路10。在图1所示的例子中,倍频电路1还包含波形整形电路20。
延迟电路50被输入周期为T的时钟信号,使其延迟时间τ。在图1所示的例子中,从输入端子IN输入的时钟信号被输入到延迟电路50。延迟电路50将延迟后的信号输出到异或电路60。
异或电路60被输入时钟信号和来自延迟电路50的信号,并输出作为时钟信号和来自延迟电路50的信号的异或结果的信号。在图1所示的例子中,将从输入端子IN输入的时钟信号作为时钟信号输入到异或电路60。异或电路60将输出信号输出到信号校正电路10。
信号校正电路10被输入来自异或电路60的信号,对所输入的信号进行校正并输出。在图1所示的例子中,来自异或电路60的信号经由电容元件Cdc1被输入到信号校正电路10。信号校正电路10经由电容元件Cdc2将校正后的信号输出到波形整形电路20。电容元件Cdc1和电容元件Cdc2作为去除直流成分的DC截止电容发挥功能。
在图1所示的例子中,信号校正电路10包含连接在传输信号的信号线与基准电位之间的、第1电感器L1和第1静电电容电路C1的第1串联电路11。第1串联电路11是具有串联谐振频率的串联谐振电路。此外,第1串联电路11还包含与第1静电电容电路C1并联连接的电阻R1。本实施方式中的基准电位是接地电位GND。另外,第1静电电容电路C1既可以由具有固定的静电电容值的1个以上的静电电容元件、或具有可变的静电电容的1个以上的可变电容元件构成,也可以组合它们来构成。
在图1所示的例子中,信号校正电路10还包含与第1串联电路11并联连接的第2静电电容电路C2。第1串联电路11的第1电感器L1和第2静电电容电路C2构成具有并联谐振频率的并联谐振电路。另外,第2静电电容电路C2既可以由具有固定的静电电容值的1个以上的静电电容元件、或具有可变的静电电容的1个以上的可变电容元件构成,也可以组合它们来构成。
波形整形电路20将来自信号校正电路10的信号整形为矩形波。在图1所示的例子中,波形整形电路20包含串联连接的反相器Inv1和反相器Inv2。波形整形电路20经由电容元件Cdc2被输入信号校正电路10的输出信号,并将整形后的信号输出到输出端子OUT。
图2是示意性示出时钟信号与时间τ之间的关系例的曲线图。从图2的上方开始,依次表示输入端子IN的波形(时钟信号)、作为延迟电路50的输出节点的节点A的波形、作为异或电路60的输出节点的节点B的波形。在图2的各曲线图中,横轴表示时间,纵轴表示电压。
在图2所示的例子中,时钟信号在时间轴上,按照周期T周期性地排列有具有脉宽T/2的脉冲。在图2所示的例子中,例如,从作为信号的上升时刻的时刻t1到作为下一上升时刻的时刻t5为止是1个周期。脉宽T/2是成为高电平电压的期间的长度。在图2所示的例子中,例如,从作为信号的上升时刻的时刻t1到作为下一下降时刻的时刻t3为止的时间是脉宽T/2。
在图2所示的例子中,作为延迟电路50中的延迟时间的时间τ的长度是T/8,倍频电路1是对频率进行2倍频的电路。通常,在对频率进行2倍频的情况下,将时间τ的长度设为T/4,但是在图2所示的例子中,使时间τ的长度不同于T/4。即,在进行2倍频的倍频电路中,使每1个周期的脉宽比例即占空比(图2所示的例子的占空比为τ/(T/2)=(T/8)/(T/2)=0.25)不同于0.5。在本发明的倍频电路中,能够通过适当选择时间τ的长度,来选择倍频数。另外,时间τ的长度只要是除n×T/4(n为整数)以外的长度即可。
信号校正电路10使得:与基于时间τ的第1频率的信号相比,让基于T/2的第2频率的信号衰减。信号校正电路10的频率特性(传输特性)既可以是带通特性,也可以是带阻特性。
基于时间τ的第1频率的信号是将1/(2×τ)作为第1频率的信号。基于T/2的第2频率的信号是将2/T作为第2频率的信号。
图3是示出信号校正电路10的传输特性的曲线图。图3的横轴表示频率,纵轴表示电压放大率(S21)。在图3所示的例子中,信号校正电路10的电压放大率在频率f1处取极大值,在频率f2处取极小值。频率f1相当于第1电感器L1与第2静电电容电路C2的并联谐振电路的并联谐振频率。频率f2相当于第1串联电路11的串联谐振频率。
在本实施方式中,将频率f1设为相当于1/(2×τ)=4/T的第1频率,将频率f2设为相当于2/T的第2频率。
图4是示出本实施方式中的波形例的曲线图。从图4的上方开始,依次表示输入端子IN的波形、节点A的波形、节点B的波形、作为信号校正电路10的输出节点的节点C的波形、输出端子OUT的波形。在图4的各曲线图中,横轴表示时间,纵轴表示电压。
图4中的输入端子IN的波形、节点A的波形和节点B的波形表示使用图2所说明的动作。
在图4所示的例子中,在节点C处,第2频率的成分被衰减,出现接近第1频率的正弦波的信号。通过由波形整形电路20对节点C的信号进行整形,在输出端子OUT处出现对输入端子IN的波形的频率进行了4倍频的波形。
根据本实施方式,利用信号校正电路10使得作为不需要的频率成分的第2频率成分衰减,所以能够得到第1频率的输出信号。即,根据本实施方式,使得从使用了延迟电路50和异或电路60的2倍频的倍频电路输出的信号中的、2倍频后的频率(第2频率)的信号衰减,使基于时间τ的频率(第1频率)的信号通过,由此能够实现可输出2倍频以外的频率的倍频电路1。因此,能够实现可通过简单的结构进行倍频的倍频电路1。
根据本实施方式,例如,通过将第1串联电路11的串联谐振频率作为第2频率,能够使第2频率的信号衰减,所以能够得到第1频率的输出信号。因此,能够实现可通过简单的结构进行倍频的倍频电路1。
根据本实施方式,例如,通过将第1串联电路11的第1电感器L1和第2静电电容电路C2的并联谐振频率作为第1频率,能够使第1频率的信号通过,所以能够得到第1频率的输出信号。因此,能够实现可通过简单的结构进行倍频的倍频电路1。
1-2.第2实施方式
图5是第2实施方式的倍频电路1a的电路图。另外,对与图1所示的结构相同的结构标注相同标号,并省略详细的说明。
本实施方式的倍频电路1a包含信号校正电路10a、第1校正信号生成电路30、第2校正信号生成电路40和第3校正信号生成电路70。信号校正电路10a包含第1串联电路11a。
本实施方式的倍频电路1a的第1静电电容电路C1由电容值可变的可变电容电路构成。在图5所示的例子中,第1静电电容电路C1构成为包含可变电容元件。第1静电电容电路C1可以由电容值可变的电容阵列电路构成。
根据本实施方式,由于能够调整可衰减的频率,所以例如能够根据时钟信号的频率,变更信号校正电路10a的频率特性(传输特性)。即,即使在变更了所输入的时钟信号的频率的情况下,也能够将可衰减的频率容易地调整为例如对所输入的时钟信号进行了2倍频后的频率。因此,能够实现可通过简单的结构进行倍频的倍频电路1a。
本实施方式的倍频电路1a的第2静电电容电路C2由电容值可变的可变电容电路构成。在图5所示的例子中,第2静电电容电路C2构成为包含可变电容元件。第2静电电容电路C2可以由电容值可变的电容阵列电路构成。
根据本实施方式,由于能够调整可通过的频率,所以例如能够根据时间τ的长度,变更信号校正电路10a的频率特性(传输特性)。即,即使在变更了倍频频率的情况下,也能够将可通过的频率容易地调整为例如倍频频率。因此,能够实现可通过简单的结构进行倍频的倍频电路1a。
第1校正信号生成电路30生成基于T/2的第1控制信号S1。第1静电电容电路C1根据第1控制信号S1,被控制电容值。
在图5所示的例子中,第1校正信号生成电路30被输入来自输入端子IN的时钟信号,并将第1控制信号S1输出到第1静电电容电路C1的控制端子,使得第1串联电路11的串联谐振频率接近基于T/2的频率。
根据本实施方式,能够根据时钟信号的频率,变更信号校正电路10a的频率特性(传输特性)。即,即使在变更了所输入的时钟信号的频率的情况下,也能够将可衰减的频率容易地调整为例如对所输入的时钟信号进行了2倍频后的频率。因此,能够实现可通过简单的结构进行倍频的倍频电路1a。
第2校正信号生成电路40生成基于时间τ的第2控制信号S2。第2静电电容电路C2根据第2控制信号S2,被控制电容值。
在图5所示的例子中,第2校正信号生成电路40被输入来自输入端子IN的时钟信号,并将第2控制信号S2输出到第2静电电容电路C2的控制端子,使得第1串联电路11的第1电感器L和第2静电电容电路C2的并联谐振电路的并联谐振频率接近基于周期T的时间宽度的频率。
根据本实施方式,能够根据时间τ的长度,变更信号校正电路10a的频率特性。即,即使在变更了倍频频率的情况下,也能够将可通过的频率容易地调整为例如倍频频率。因此,能够实现可通过简单的结构进行倍频的倍频电路1a。
图6是示意性示出倍频电路1a的输出信号例的曲线图。图6的横轴表示时间,纵轴表示电压。
倍频电路1a的输出信号(波形整形电路20的输出信号)在时间轴上,按照周期T/m周期性地排列有具有脉宽τ1的脉冲。m是倍频数(m≠2的实数)。由于本实施方式是4倍频,所以m=4。
在图6所示的例子中,例如,从作为信号的上升时刻的时刻t11到作为下一上升时刻的时刻t13为止是1个周期。脉宽τ1是成为高电平电压的期间的长度。在图6所示的例子中,例如,从作为信号的上升时刻的时刻t11到作为下一下降时刻的时刻t12为止的时间是脉宽τ1。输出信号的占空比D1是每1个周期的脉宽τ1的比例,用以下的式子表示。
D1=τ1×m/T
占空比理想的是0.5,但是在现实的电路中常常偏离0.5。在上述例子中,对波形整形电路20的输出信号进行了说明,但是波形整形电路20被输入了来自信号校正电路10a的信号,所以来自信号校正电路10a的输出信号也成为相同形态的输出信号。
信号校正电路10a具有:倍频电路部(第1串联电路11a以及与第1串联电路并联连接的第2静电电容电路C2):其对来自异或电路60的输入信号进行倍频;以及倍频信号校正部(第2串联电路),其对来自倍频电路部的输出信号的占空比进行校正。第2串联电路使得:与基于T/m(m≠2)的第3频率的信号相比,让第4频率的信号中的至少一个衰减,该第4频率的信号基于波形整形电路20的输出信号在时间轴上的脉宽τ1和T/m-τ1中的至少一个。
基于T/m的第3频率的信号是将m/T作为第3频率的信号。基于脉宽τ1的时间宽度的第4频率的信号是将1/(2×τ1)作为第4频率的信号。基于T/m-τ1的时间宽度的第4频率的信号是将1/(2×(T/m-τ1))作为第4频率的信号。
根据本实施方式,由于通过倍频信号校正部使得作为不需要的频率成分的第4频率的成分衰减,所以能够得到改善了占空比的第3频率的输出信号。因此,能够实现可通过简单的结构改善占空比的倍频电路1a。尤其是,通过使第1频率与第3频率相同,能够得到改善了占空比的期望的倍频数的输出信号。
信号校正电路10a包含连接在传输来自异或电路60的信号的信号线与基准电位之间的、第2电感器L2和第3静电电容电路C3的第2串联电路12。第2串联电路12是具有串联谐振频率的串联谐振电路。此外,第2串联电路12还包含与第3静电电容电路C3并联连接的电阻R2。本实施方式中的基准电位是接地电位GND。另外,第3静电电容电路既可以由具有固定的静电电容值的1个以上的静电电容元件、或具有可变的静电电容的1个以上的可变电容元件构成,也可以组合它们来构成。
根据本实施方式,例如,通过将第2串联电路12的串联谐振频率作为第4频率,能够使第4频率的信号衰减,所以能够得到改善了占空比的第3频率的输出信号。即,即使在来自信号校正电路10a的倍频电路部的输出信号的占空比发生了变化的情况下,也能够将可衰减的频率容易地调整为例如基于脉宽τ1的频率(第4频率)。因此,能够实现可通过简单的结构改善占空比的倍频电路1a。
本实施方式的倍频电路1a的第3静电电容电路C3由电容值可变的可变电容电路构成。在图5所示的例子中,第3静电电容电路C3构成为包含可变电容元件。第3静电电容电路C3可以由电容值可变的电容阵列电路构成。
根据本实施方式,由于能够调整可衰减的频率,所以例如能够根据来自波形整形电路20或者信号校正电路10a的倍频电路部的输出信号的占空比偏差,变更信号校正电路10a的频率特性(传输特性)。即,即使在来自波形整形电路20或者信号校正电路10a的倍频电路部的输出信号的占空比发生了变化的情况下,也能够将可衰减的频率容易地调整为例如基于脉宽τ1的频率(第4频率)。因此,能够实现可通过简单的结构改善占空比的倍频电路1a。
第3校正信号生成电路70生成基于脉宽τ1和T/m-τ1中的至少一个的第3控制信号S3。第3静电电容电路C3根据第3控制信号S3,被控制电容值。
根据本实施方式,能够根据波形整形电路20的输出信号的占空比偏差、从倍频电路部输出的信号的占空比偏差,变更信号校正电路10a的频率特性(传输特性)。即,即使在波形整形电路20的输出信号的占空比或来自倍频电路部的输出信号的占空比发生了变化的情况下,也能够将可衰减的频率容易地调整为例如基于脉宽τ1的频率(第4频率)。因此,能够实现可通过简单的结构改善占空比的倍频电路1a。
此外,在第2实施方式中,也基于与第1实施方式相同的理由,起到相同的效果。
1-3.第3实施方式
图7是第3实施方式的倍频电路1b的电路图。对与图1所示的结构相同的结构标注相同标号,并省略详细的说明。
本实施方式的倍频电路1b包含信号校正电路10b。信号校正电路10b包含使第1频率的信号通过、并且使第2频率的信号衰减的滤波电路13。滤波电路13的频率特性(传输特性)既可以是带通特性,也可以是带阻特性。另外,滤波电路13不限于上述结构,例如,也可以采用使用了SAW谐振器的SAW滤波器、横向型SAW滤波器、使用了石英振子的石英滤波器、使用了陶瓷振子的陶瓷滤波器、使用了MEMS(MicroElectroMechanicalSystems:微机电系统)谐振器的MEMS滤波器等。
在图7所示的例子中,滤波电路13包含被连接在传输信号的信号路径内的、电感器La和第1静电电容电路C1a的串联谐振电路。电感器La和第1静电电容电路C1a构成具有串联谐振频率的串联谐振电路。此外,滤波电路13还包含与第1静电电容电路C1a并联连接的电阻Ra。此外,滤波电路13还包含与上述串联谐振电路并联连接的第2静电电容电路C2a。电感器La和第2静电电容电路C2a构成具有并联谐振频率的并联谐振电路。第1静电电容电路C1a和第2静电电容电路C2a可以由电容可变的可变电容电路构成。
根据本实施方式,例如,通过将滤波电路13的并联谐振频率作为第2频率,能够使第2频率的信号衰减,所以能够得到第1频率的输出信号。即,根据本实施方式,通过使得从使用了延迟电路50和异或电路60的2倍频的倍频电路输出的信号中的、2倍频后的频率(第2频率)的信号衰减,并使基于时间τ的频率(第1频率)的信号通过,能够实现可输出2倍频以外的频率的倍频电路1b。因此,能够实现可通过简单的结构进行倍频的倍频电路1b。
根据本实施方式,例如,通过将滤波电路13的串联谐振频率作为第1频率,能够使第1频率的信号通过,所以能够得到第1频率的输出信号。因此,能够实现可通过简单的结构进行倍频的倍频电路1b。
此外,在第3实施方式中,也基于与第1实施方式和第2实施方式相同的理由,起到相同的效果。
2.电子设备
图8是本实施方式的电子设备300的功能框图。另外,对与上述各实施方式相同的结构标注相同标号,并省略详细的说明。
本实施方式的电子设备300是包含倍频电路1、倍频电路1a或者倍频电路1b的电子设备300。在图7所示的例子中,电子设备300构成为包含倍频电路1、振荡电路100、振子110、CPU(CentralProcessingUnit:中央处理单元)320、操作部330、ROM(ReadOnlyMemory:只读存储器)340、RAM(RandomAccessMemory:随机存取存储器)350、通信部360、显示部370和声音输出部380。另外,本实施方式的电子设备300可以省略或变更图7所示的结构要素(各部件)的一部分,还可以设为附加了其他结构要素的结构。
振荡电路100和振子110生成振荡信号。振荡电路100将振荡信号提供给倍频电路1。
倍频电路1将来自振荡电路100的振荡信号作为时钟信号进行倍频,不仅将输出信号提供给CPU320,还提供给各部件(省略图示)。
CPU320依照存储在ROM340等中的程序,使用倍频电路1的输出信号作为时钟脉冲,进行各种计算处理和控制处理。具体而言,CPU320进行与来自操作部330的操作信号对应的各种处理、为了与外部进行数据通信而控制通信部360的处理、发送用于使各种信息显示在显示部370上的显示信号的处理、以及使声音输出部380输出各种声音的处理等。
操作部330是由操作键、按钮开关等构成的输入装置,将与用户的操作对应的操作信号输出到CPU320。
ROM340存储有用于使CPU320进行各种计算处理和控制处理的程序和数据等。
RAM350被用作CPU320的工作区,暂时存储从ROM340读出的程序和数据、从操作部330输入的数据、CPU320依照各种程序执行的运算结果等。
通信部360进行用于建立CPU320与外部装置之间的数据通信的各种控制。
显示部370是由LCD(LiquidCrystalDisplay:液晶显示器)或电泳显示器等构成的显示装置,根据从CPU320输入的显示信号显示各种信息。
并且,声音输出部380是扬声器等输出声音的装置。
根据本实施方式的电子设备300,由于包含可通过简单的结构进行倍频的倍频电路1、倍频电路1a或者倍频电路1b,所以能够通过简单的结构实现电子设备300。
作为电子设备300,可以考虑各种电子设备。例如可列举个人计算机(例如移动型个人计算机、膝上型个人计算机、平板型个人计算机)、移动电话机等移动终端、数字静态照相机、喷墨式排出装置(例如喷墨打印机)、路由器或开关等存储区域网络设备、局域网设备、移动终端基站用设备、电视、摄像机、录像机、车载导航装置、寻呼机、实时时钟装置、电子记事本(还包含带通信功能的)、电子辞典、计算器、电子游戏设备、游戏用控制器、文字处理器、工作站、视频电话、防盗用电视监视器、电子双筒镜、POS(pointofsales:销售点信息)终端、医疗设备(例如电子体温计、血压计、血糖计、心电图计测装置、超声波诊断装置、电子内窥镜)、鱼群探测器、各种测定设备、计量仪器类(例如车辆、飞机、船舶的计量仪器类)、飞行模拟器、头戴式显示器、运动追踪器、运动跟踪器、运动控制器、PDR(步行者位置方位计测)、振荡器等。
图9是示出作为电子设备300的一例的智能手机的外观的一例的图。作为电子设备300的智能手机具有作为操作部330的按钮和作为显示部370的LCD。并且,由于作为电子设备300的智能手机包含可通过简单的结构进行倍频的倍频电路1、倍频电路1a或者倍频电路1b,所以能够通过简单的结构实现电子设备300。
3.移动体
图10是示出本实施方式的移动体400的一例的图(俯视图)。另外,对与上述各实施方式相同的结构标注相同标号,并省略详细的说明。
本实施方式的移动体400是包含倍频电路1、倍频电路1a或者倍频电路1b的移动体400。在图10中示出了构成为包含倍频电路1的移动体400,该倍频电路1根据振荡电路100所输出的时钟信号,将输出信号输出到各结构。此外,在图10所示的例子中,移动体400构成为包含:进行发动机系统、制动系统、无匙门禁系统等的各种控制的控制器420、控制器430、控制器440,电池450和备用电池460。另外,本实施方式的移动体400可以省略或变更图10所示的结构要素(各部件)的一部分,还可以设为附加了其他结构要素的结构。
根据本实施方式的移动体400,由于包含可通过简单的结构进行倍频的倍频电路1、倍频电路1a或者倍频电路1b,所以能够通过简单的结构实现移动体400。
作为这样的移动体400,可以考虑各种移动体,例如可列举汽车(还包含电动汽车)、喷气式飞机或直升飞机等飞机、船舶、火箭、人造卫星等。
以上,对本实施方式或者变形例进行了说明,但本发明不限于这些本实施方式或者变形例,能够在不脱离其主旨的范围内按照各种方式进行实施。
本发明包含与在实施方式中说明的结构实质相同的结构(例如,功能、方法和结果相同的结构,或者目的和效果相同的结构)。此外,本发明包含对实施方式中说明的结构的非本质部分进行置换后的结构。此外,本发明包含能够起到与实施方式中说明的结构相同作用效果的结构或达到相同目的的结构。此外,本发明包含对实施方式中说明的结构附加公知技术后的结构。
Claims (15)
1.一种倍频电路,其中,该倍频电路包含:
延迟电路,其被输入周期为T的时钟信号,并输出相对于所述时钟信号的相位延迟了时间τ后的信号;
异或电路,其输出进行所述时钟信号和所述延迟后的信号的异或而得到的信号;以及
信号校正电路,其被输入来自所述异或电路的信号,对所输入的信号进行校正,输出需要的频率成分,且使不需要的频率成分衰减。
2.根据权利要求1所述的倍频电路,其中,
所述时间τ的长度是除n×T/4以外的长度,
所述信号校正电路使得:与基于所述时间τ的第1频率的信号相比,让基于T/2的第2频率的信号衰减,
其中,n为整数。
3.根据权利要求2所述的倍频电路,其中,
所述信号校正电路包含滤波电路,该滤波电路使所述第1频率的信号通过,并且使所述第2频率的信号衰减。
4.根据权利要求1或2所述的倍频电路,其中,
所述信号校正电路包含第1串联电路,该第1串联电路连接在传输来自所述异或电路的信号的信号线与基准电位之间,并串联连接有第1电感器和第1静电电容电路。
5.根据权利要求4所述的倍频电路,其中,
所述第1静电电容电路包含可变电容元件。
6.根据权利要求4所述的倍频电路,其中,
所述倍频电路还包含第1校正信号生成电路,该第1校正信号生成电路生成基于T/2的第1控制信号,
所述第1静电电容电路根据所述第1控制信号,被控制电容值。
7.根据权利要求4所述的倍频电路,其中,
所述倍频电路还包含与所述第1串联电路并联连接的第2静电电容电路。
8.根据权利要求7所述的倍频电路,其中,
所述第2静电电容电路包含可变电容元件。
9.根据权利要求4所述的倍频电路,其中,
所述倍频电路还包含第2校正信号生成电路,该第2校正信号生成电路生成基于所述时间τ的第2控制信号,
所述第2静电电容电路根据所述第2控制信号,被控制电容值。
10.根据权利要求1所述的倍频电路,其中,
所述倍频电路还包含波形整形电路,该波形整形电路对来自所述信号校正电路的信号进行整形,
所述信号校正电路具有倍频信号校正部,
所述倍频信号校正部在时间轴上,按照周期T/m周期性地排列有具有脉宽τ1的脉冲,并且被输入所述脉宽τ1与所述周期T/m满足τ1/(T/m)≠0.5的关系的信号,与基于所述周期T/m的第3频率的信号相比,使得基于所述脉宽τ1和T/m-τ1中的至少一个的第4频率的信号中的至少一个衰减,
其中,m≠2。
11.根据权利要求10所述的倍频电路,其中,
所述倍频信号校正部包含第2串联电路,该第2串联电路连接在传输来自所述异或电路的信号的信号线与基准电位之间,并串联连接有第2电感器和第3静电电容电路。
12.根据权利要求11所述的倍频电路,其中,
所述第3静电电容电路包含可变电容元件。
13.根据权利要求10所述的倍频电路,其中,
所述倍频电路还包含第3校正信号生成电路,该第3校正信号生成电路生成基于所述脉宽τ1和T/m-τ1中的至少一个的第3控制信号,
所述第3静电电容电路根据所述第3控制信号,被控制电容值。
14.一种电子设备,其中,该电子设备包含权利要求1所述的倍频电路。
15.一种移动体,其中,该移动体包含权利要求1所述的倍频电路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014-149606 | 2014-07-23 | ||
JP2014149606A JP6465270B2 (ja) | 2014-07-23 | 2014-07-23 | 周波数逓倍回路、電子機器及び移動体 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105322890A true CN105322890A (zh) | 2016-02-10 |
Family
ID=55167527
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510386634.XA Pending CN105322890A (zh) | 2014-07-23 | 2015-07-03 | 倍频电路、电子设备以及移动体 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9571072B2 (zh) |
JP (1) | JP6465270B2 (zh) |
CN (1) | CN105322890A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107508556A (zh) * | 2017-08-28 | 2017-12-22 | 河海大学 | 一种de类倍频器及设计方法 |
CN110161916A (zh) * | 2019-05-27 | 2019-08-23 | 西安电子工程研究所 | 一种多板卡采样同步方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016025553A (ja) * | 2014-07-23 | 2016-02-08 | セイコーエプソン株式会社 | 信号出力回路、電子機器及び移動体 |
US9490784B2 (en) * | 2014-12-09 | 2016-11-08 | Qualcomm Incorporated | Apparatus and method for generating quadrupled reference clock from single ended crystal oscillator |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06350374A (ja) * | 1993-06-10 | 1994-12-22 | Uniden Corp | 帯域通過フィルタ |
JPH0758604A (ja) * | 1993-08-10 | 1995-03-03 | Oki Electric Ind Co Ltd | クロック生成回路 |
CN1543709A (zh) * | 2001-01-05 | 2004-11-03 | 汤姆森特许公司 | 数字倍频器 |
CN102938635A (zh) * | 2012-11-08 | 2013-02-20 | 华为技术有限公司 | 一种频率倍增电路 |
JP2014127959A (ja) * | 2012-12-27 | 2014-07-07 | Renesas Electronics Corp | 半導体装置およびフィルタ回路の調整方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01319321A (ja) | 1988-06-20 | 1989-12-25 | Nec Ic Microcomput Syst Ltd | デジタル周波数逓倍回路 |
JPH0722919A (ja) | 1993-06-28 | 1995-01-24 | Sanyo Electric Co Ltd | 周波数逓倍器 |
JPH0786882A (ja) | 1993-09-17 | 1995-03-31 | Mitsubishi Electric Corp | 逓倍回路 |
JP3470428B2 (ja) * | 1994-12-22 | 2003-11-25 | 松下電工株式会社 | 移動体識別装置 |
JPH0983312A (ja) * | 1995-09-18 | 1997-03-28 | Oki Electric Ind Co Ltd | クロック逓倍器 |
JPH09232871A (ja) | 1996-02-20 | 1997-09-05 | Nec Eng Ltd | 逓倍回路 |
US5963071A (en) * | 1998-01-22 | 1999-10-05 | Nanoamp Solutions, Inc. | Frequency doubler with adjustable duty cycle |
JP5717408B2 (ja) * | 2010-11-16 | 2015-05-13 | 三菱電機株式会社 | 注入同期発振器 |
-
2014
- 2014-07-23 JP JP2014149606A patent/JP6465270B2/ja not_active Expired - Fee Related
-
2015
- 2015-07-03 CN CN201510386634.XA patent/CN105322890A/zh active Pending
- 2015-07-22 US US14/806,051 patent/US9571072B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06350374A (ja) * | 1993-06-10 | 1994-12-22 | Uniden Corp | 帯域通過フィルタ |
JPH0758604A (ja) * | 1993-08-10 | 1995-03-03 | Oki Electric Ind Co Ltd | クロック生成回路 |
CN1543709A (zh) * | 2001-01-05 | 2004-11-03 | 汤姆森特许公司 | 数字倍频器 |
CN102938635A (zh) * | 2012-11-08 | 2013-02-20 | 华为技术有限公司 | 一种频率倍增电路 |
JP2014127959A (ja) * | 2012-12-27 | 2014-07-07 | Renesas Electronics Corp | 半導体装置およびフィルタ回路の調整方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107508556A (zh) * | 2017-08-28 | 2017-12-22 | 河海大学 | 一种de类倍频器及设计方法 |
CN110161916A (zh) * | 2019-05-27 | 2019-08-23 | 西安电子工程研究所 | 一种多板卡采样同步方法 |
CN110161916B (zh) * | 2019-05-27 | 2022-05-17 | 西安电子工程研究所 | 一种多板卡采样同步方法 |
Also Published As
Publication number | Publication date |
---|---|
US9571072B2 (en) | 2017-02-14 |
JP6465270B2 (ja) | 2019-02-06 |
JP2016025551A (ja) | 2016-02-08 |
US20160028384A1 (en) | 2016-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104601138B (zh) | 振荡电路、振荡器及其制造方法、电子设备以及移动体 | |
CN103715987B (zh) | 振荡电路、半导体集成电路装置、振动器件、电子设备 | |
CN105322890A (zh) | 倍频电路、电子设备以及移动体 | |
CN104682870A (zh) | 振荡电路、振荡器、电子设备以及移动体 | |
CN104639089B (zh) | 半导体电路装置、电子器件、电子设备以及移动体 | |
US9628096B2 (en) | Oscillation circuit, oscillator, fractional N-PLL circuit, electronic apparatus, moving object, and determination method of reference frequency of fractional N-PLL circuit | |
CN104601113A (zh) | 振荡电路、振荡器、振荡器制造方法、电子设备及移动体 | |
CN104753465B (zh) | 振荡电路、振荡器、电子设备和移动体 | |
CN104348455A (zh) | 输入保护电路、电子器件、电子设备以及移动体 | |
CN104601111A (zh) | 振荡电路、振荡器、振荡器制造方法、电子设备及移动体 | |
CN105048987A (zh) | 半导体集成电路、振荡器、电子设备及移动体 | |
CN104596493A (zh) | 物理量检测装置用电路、物理量检测装置、电子设备以及移动体 | |
CN103715988A (zh) | 振荡电路、电子设备以及移动体 | |
CN105471390A (zh) | 半导体电路、振荡器、电子设备以及移动体 | |
CN104242821B (zh) | 可变电容电路、振荡电路、振动器件及其制造方法 | |
CN104601112A (zh) | 振荡电路、振荡器、振荡器制造方法、电子设备及移动体 | |
CN105306011A (zh) | 信号输出电路、电子设备以及移动体 | |
JP6347320B2 (ja) | 発振回路、発振器、電子機器、移動体及び発振器の製造方法 | |
CN105406852B (zh) | 振荡电路、振荡器、电子设备、移动体及振荡器的控制方法 | |
CN104980124A (zh) | 振荡电路、振荡器及其控制方法、电子设备、移动体 | |
JP2013197836A (ja) | 発振器及び電子機器 | |
CN104980121A (zh) | 移相电路、振荡器、电子设备以及移动体 | |
JP5962895B2 (ja) | 発振器及び電子機器 | |
JP2014197756A (ja) | 逓倍回路、発振器、電子機器及び移動体 | |
JP2016187132A (ja) | 発振器、電子機器および移動体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160210 |
|
WD01 | Invention patent application deemed withdrawn after publication |