CN105321988A - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN105321988A CN105321988A CN201410312453.8A CN201410312453A CN105321988A CN 105321988 A CN105321988 A CN 105321988A CN 201410312453 A CN201410312453 A CN 201410312453A CN 105321988 A CN105321988 A CN 105321988A
- Authority
- CN
- China
- Prior art keywords
- doped region
- doped
- region
- conduction type
- doping content
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种半导体装置及其制造方法，该半导体装置包括具有一第一导电类型的一基板以及设置于该基板上的该第一导电类型的外延结构。该半导体装置还包括设置于该外延结构与该基板之内的具有一第二导电类型的一第一掺杂浓度的一井区。该半导体装置还包括一漏极区与一源极区，设置于该外延结构内，且分别位于该井区之内与之外。该半导体装置还包括具有该第一导电类型的一主体区，位于该源极区之下，以及一对第一掺杂区与第二掺杂区，设置于该漏极区与该源极区之间的该井区内。所述第一掺杂区与该第二掺杂区朝向该主体区而延伸至该井区之外。本发明能够在不增加晶体管的导通电阻或尺寸的前提下，而增加半导体装置的崩溃电压。
Description
技术领域
本发明关于半导体装置，且特别是关于一种具有耗尽结构(depletionstructure)的功率半导体装置(powersemiconductordevice)及其制造方法。
背景技术
高电压应用(high-voltageapplication)的半导体装置常使用垂直双扩散金属氧化物半导体场效应晶体管(VDMOSFETs)或水平双扩散金属氧化物半导体场效应晶体管(LDMOSFETs)。为了增加高电压半导体装置的崩溃电压，常采用如降低深井区(或称为漂移区，driftregion)的掺杂浓度、增加漂移区的深度或增加位于栅极下的隔离结构(通称为场氧化物层，fieldoxidelayer)的长度等方法。
然而，当利用前述方法以增加高电压半导体装置的崩溃电压时，也会增加此晶体管的导通电阻(on-stateresistance)与尺寸(size)，如此便会不期望地降低了装置的表现或增加了半导体装置的区域。
发明内容
因此，便需要开发在不会增加导通电阻或装置尺寸的前提下而具有增加的崩溃电压的一种半导体装置。
依据部分实施例，本发明提供了一种半导体装置，包括：一基板，具有一第一导电类型；一漏极区、一源极区与一井区，设置于该基板内，该井区设置于该漏极区与该源极区之间且具有相反于该第一导电类型的一第二导电类型；一主体区，具有该第一导电类型，设置于该源极区之下；以及一第一掺杂区与一第二掺杂区，设置于该井区内，该第一掺杂区具有该第一导电类型，该第二掺杂区堆叠于该第一掺杂区之上且具有该第二导电类型，而该第一掺杂区与该第二掺杂区朝向该主体区而延伸至该井区之外。
依据部分实施例，本发明提供了一种半导体装置，包括：一基板，具有一第一导电类型；一漏极区、一源极区与一井区，设置于该基板内，该井区设置于该漏极区与该源极区之间且具有相反于该第一导电类型的一第二导电类型；一主体区，具有该第一导电类型，设置于该源极区之下；一第一掺杂区与一第二掺杂区，设置于该井区之内，该第一掺杂区具有该第一导电类型，而该第二掺杂区堆叠于该第一掺杂区之上且具有该第二导电类型；以及一第三掺杂区与一第四掺杂区，设置以交叠于该主体区的一部分以及介于该主体区与该井区之间的该基板的一部分，该第三掺杂区具有该第一导电类型，而该第四掺杂区堆叠于该第三掺杂区上且具有该第二掺杂类型，该第三掺杂区及该第四掺杂区与该第一掺杂区及该第二掺杂区相分隔。
依据部分实施例，本发明提供了一种半导体装置，包括：一基板，具有一第一导电类型；一外延结构，具有该第一导电类型，设置于该基板之上；一井区，具有一第二导电类型的一第一掺杂浓度，设置于该外延结构与该基板之内；一漏极区与一源极区，设置于该外延结构内，且分别位于该井区之内与之外；一主体区，具有该第一导电类型，位于该源极区之下；以及一对第一掺杂区与第二掺杂区，设置于该漏极区与该源极区之间的该井区内，这些第一掺杂区与该第二掺杂区分别具有该第一导电类型与该第二导电类型；垂直地由下向上堆叠；以及朝向该主体区而延伸至该井区之外。
依据部分实施例，本发明提供了一种半导体装置，包括：一基板，具有一第一导电类型；一外延结构，具有该第一导电类型，设置于该基板上；一井区，具有一第二导电类型的一第一掺杂浓度，设置于该外延结构与该基板之内；一漏极区与一源极区，设置于该外延结构之内，且分别位于该井区之内与之外；一主体区，具有该第一导电类型，位于该源极区之下；一对第一掺杂区与第二掺杂区，设置于该漏极区与该源极区之间的该井区内，该对第一掺杂区与第二掺杂区分别具有该第一导电类型与该第二导电类型，且垂直地由下往上堆叠；以及一对第三掺杂区与第四掺杂区，设置以交叠于该主体区的一部分以及介于该主体区与该井区之间的该外延结构的一部分，该第三掺杂区具有该第一导电类型，而该第四掺杂区堆叠于该第三掺杂区上且具有该第二掺杂导电类型，该第三掺杂区与该第四掺杂区与该第一掺杂区与该第二掺杂区相分隔。
依据部分实施例，本发明提供了一种半导体装置的制造方法，包括：形成一漏极区、一源极区、与一井区于具有第一导电类型的一基板内，该井区设置于该漏极区与该源极区之间且具有相反于该第一导电类型的一第二导电类型；形成具有该第一导电类型的一主体区于该源极区之下；以及注入第一掺杂与第二掺杂于该井区内以及介于该井区与该主体区之间的该基板的一第一部分之内，以形成一第一掺杂区与一第二掺杂区，该第一掺杂区具有该第一导电类型，而该第二掺杂区堆叠于该第一掺杂区之上且具有该第二导电类型。
依据部分实施例，本发明提供了一种半导体装置的制造方法，包括：形成一漏极区、一源极区、与一井区于具有第一导电类型的一基板内，该井区设置于该漏极区与该源极区之间且具有相反于该第一导电类型的一第二导电类型；形成具有该第一导电类型的一主体区于该源极区之下；注入第一掺杂与第二掺杂于该井区内以及介于该井区与该主体区之间的该基板的一第一部分内，以形成一第一掺杂区与一第二掺杂区，该第一掺杂区具有该第一导电类型，该第二掺杂区堆叠于该第一掺杂区之上且具有该第二导电类型；以及注入该第一掺杂与该第二掺杂于该主体区内以及介于该井区与该主体区之间的一部分内，以形成一第三掺杂区与一第四掺杂区，该第三掺杂区具有该第一导电类型，该第四掺杂区堆叠于该第三掺杂区之上且具有该第二导电类型。
依据部分实施例，本发明提供了一种半导体装置的制造方法，包括：形成具有第一导电类型的一外延结构于具有该第一导电类型的一基板上；形成具有一第二导电类型的一井区于该外延结构与该基板内；形成一漏极区与一源极区于该井区之内与之外的该外延结构内；形成具有该第一导电类型的一主体区于该源极区之下；以及注入第一掺杂与第二掺杂于该井区内以及介于该井区与该主体区之间的该外延结构的一第一部分内，以形成一第一掺杂区与一第二掺杂区，该第一掺杂区与该第二掺杂区分别具有该第一导电类型与该第二导电类型，且由下往上垂直地堆叠。
依据部分实施例，本发明提供了一种半导体装置的制造方法，包括：形成具有一第一导电类型的一外延结构于具有该第一导电类型的一半导体基板上；形成具有第二导电类型的一井区于该外延结构与该半导体基板内；形成一漏极区与一源极区于该井区之内与之外的该外延结构内；形成具有该第一导电类型的一主体区于该源极区之下；注入第一掺杂与第二掺杂于该井区内，以形成一第一掺杂区与一第二掺杂区，该第一掺杂区与该第二掺杂区分别具有该第一导电类型与该第二导电类型，且垂直地由下往上堆叠；以及注入该第一掺杂与该第二掺杂于该主体区以及介于该井区与该主体区之间的该外延结构的一部分内，以形成一第三掺杂区与一第四掺杂区，该第三掺杂区与该第四掺杂区分别具有该第一导电类型与该第二导电类型，且垂直地由下往上堆叠。
本发明提供一种半导体装置及其制造方法，能够在不增加晶体管的导通电阻或装置尺寸的前提下，而增加高电压半导体装置的崩溃电压。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举一较佳实施例，并配合所附的附图，作详细说明如下。
附图说明
图1a～1d显示了依据本发明的部分实施例的数个功率半导体装置；
图2a～2h显示了依据本发明的部分实施例的数个功率半导体装置的制造方法；
图3a～3d显示了依据本发明的部分实施例的数个功率半导体装置；
图4a～4e显示了依据本发明的部分实施例的数个功率半导体装置；
图5a～5h显示了依据本发明的部分实施例的数个功率半导体装置的制造方法；以及
图6显示了依据本发明的部分实施例的一种功率半导体装置。
符号说明：
10、11、12、13、15、16、17、18～功率半导体装置；
102～半导体基板；
104～井区；
106～主体区；
108～接触区；
110～接触区；
112～接触区；
114～场绝缘层；
116～栅极结构；
118～栅绝缘层；
120～导电源极电极；
122～导电栅极电极；
124～导电漏极电极；
126～层间介电层；
130～N+掺杂区；
132～P+掺杂区；
140～N+掺杂区；
142～P+掺杂区；
150～牺牲层；
152～注入保护层；
40、41、42、43、44、45～功率半导体装置；
400～半导体基板；
402～外延层；
404～井区；
406～主体区；
408～接触区；
410～接触区；
412～接触区；
414～场绝缘层；
416～栅极结构；
418～栅绝缘层；
420～导电源极电极；
422～导电栅极电极；
424～导电漏极电极；
426～层间介电层；
430～N+掺杂区；
432～P+掺杂区；
440～N+掺杂区；
442～P+掺杂区。
具体实施方式
于下文中将参照相关附图以解说本发明的多个实施例的范例。
请参照下述附图，图1a显示了依据本发明的一实施例的一种功率半导体装置(powersemiconductordevice)10的范例。功率半导体装置10为一N型装置且包括P型的一半导体基板102。于半导体基板102上设置有一栅极结构(gatestructure)116与一场绝缘层(fieldinsulatinglayer)114。于栅极结构116与场绝缘层114之间则设置有一栅绝缘层118。栅绝缘层118的一部分延伸以覆盖场绝缘层114的一部分。再者，于栅极结构116的两侧的半导体基板102内分别设置有P型的一主体区(bodyregion)106与N型的一井区(wellregion)104。P型的一接触区108与邻近的N型的一接触区110共同形成了位于主体区106内的一源极区(sourceregion)，而N型的一接触区112形成了位于井区104内的一漏极区(drainregion)。再者，于井区104内设置有一P+掺杂区132且其朝向主体区106而延伸至井区104之外。功率半导体装置10还包括堆叠于P+掺杂区132上的一N+掺杂区130。此N+掺杂区130也设置于井区104内且朝向主体区106而延伸至井区104之外。于部分实施例中，N+掺杂区130与P+掺杂区132可经过延伸而交叠(overlap)于主体区106的一部分但未接触源极区。于部分实施例中，掺杂区130与132可延伸至井区104之外但并未交叠于主体区106，如图1b的功率半导体装置11的范例所示。
再者，一导电源极电极120电连接于P型的接触区108与N型的接触区110。一导电漏极电极124电连接于N型的接触区112。一导电栅极电极122电连接于栅极结构116。层间介电层126则设置以覆盖这些电极120、122、124。
图1c显示了一功率半导体装置12的范例。功率半导体装置12包括设置于井区104内的一第一对的N+掺杂区130与P+掺杂区132。功率半导体装置12还包括一第二对的N+掺杂区140与P+掺杂区142的设置，以交叠于主体区106的一部分以及介于井区104与主体区106之间的半导体基板102的一部分。值得注意的是，此第一对的掺杂区130、132与第二对的掺杂区140、142之间可为相互分隔的。功率半导体装置12的其他部分则相似于如图1a内功率半导体装置10所示情形，且基于简化目的在此不再重复描述。
图1d显示了另一功率半导体装置13的范例。功率半导体装置13包括了设置于井区104内的一第一对的N+掺杂区130与P+掺杂区132。此第一对的掺杂区130与132朝向主体区106延伸至井区104之外，以覆盖介于井区104与主体区106之间的半导体基板102的一部分。功率半导体装置13还包括一第二对的N+掺杂区140与P+掺杂区142的设置，以交叠主体区106的一部分以及介于井区104与主体区106之间的半导体基板102的一部分。值得注意的是，第一对的掺杂区130、132与第二对的掺杂区140、142之间可为相互分隔的。功率半导体装置13的其他部分则相似于如图1a内的功率半导体装置10所示情形，且基于简化目的在此不再重复描述。
利用前述的范例结构，便可以增加功率半导体装置的崩溃电压并同时降低导通电阻(on-resistance)。再者，由于功率半导体装置10内包括有掺杂区130、132、140、142，因此便可能降低半导体装置的整体尺寸，且因此增加了基板内单位面积内的装置的数量。
接着，下文中将利用对应附图以解说上述功率半导体装置10、11、12、13的制造方法。请参照图2a，提供具有一牺牲层150的P型的一半导体基板102。半导体基板102可为一硅基板、绝缘层上覆硅(SOI)基板、硅锗基板、或其他适当的半导体基板。牺牲层150可为如氧化物、氮化物或氮氧化物(oxynitride)的一膜层。于牺牲层150上则形成如光阻层的一注入保护层152。注入保护层152经过图案化以露出施行注入的一区域。接着，注入一N型掺杂进入半导体基板102之内以形成一井区(wellregion)104。用于井区104的N型掺杂的掺杂浓度可设定为高于半导体基板102的掺杂浓度，例如为约1e11-1e13原子/平方公分或约1e11-5e12原子/平方公分。于形成井区104之后，移除牺牲层150上的注入保护层152。
请参照图2b，形成P型的一主体区(bodyregion)106。其形成包括，形成另一注入保护层152且图案化的以露出欲施行注入的一区域，接着注入P型掺杂进入半导体基板102内以形成主体区106。用于主体区106的P型掺杂的掺杂浓度可设定为，如为约1e11-1e14原子/平方公分。
图2c～2f分别显示了用于功率半导体装置10、11、12、13的掺杂区130、132、140、与142的形成步骤。请参照图2c，显示了形成功率半导体装置10的掺杂区130、132的范例步骤，利用注入方式以于半导体基板102内形成P+掺杂区132与N+掺杂区130。P+掺杂区132与N+掺杂区130由下往上垂直地堆叠。即为，提供牺牲层150与注入保护层152的注入，而P型与N型的掺杂分别地注入进入半导体基板102之内以形成P+掺杂区132与N+掺杂区130。然而，此注入的顺序并非限定。举例来说，P型注入可早于N型注入施行，使得P+掺杂区132早于N+掺杂区130形成，或反之亦然。值得注意的是，图2c内的牺牲层150与注入保护层152可不同于如图2a或图2b内的牺牲层150与注入保护层152。用于P+掺杂区132的P型掺杂的掺杂浓度或用于N+掺杂区130的N型掺杂的掺杂浓度可设定为，例如为约1e11-1e13原子/平方公分，以使得掺杂区130、132内的掺杂浓度高于井区104内的掺杂浓度。于部分实施例中，用于P+掺杂区132的P型掺杂的掺杂浓度可设定为高于井区104的掺杂浓度，而用于N+掺杂区130的N型掺杂的掺杂浓度可设定为低于井区104的掺杂浓度。
如图2c所示，这些掺杂区130、132形成于井区104之内且延伸至介于井区104与主体区106之间的一区域，且覆盖了部分的主体区106。
相似于如图2c的上述描述，图2d、图2e、图2f等分别显示了用于功率半导体装置11、12、13的掺杂区130、132、140与142的形成步骤。请参照图2d，图案化用于一注入工艺的一注入保护层152，以于井区104内形成掺杂区130、132，且其延伸至介于井区104与主体区106之间的一区域，但其不会覆盖主体区106的一部分。
请参照图2e，图案化用于一注入工艺的一注入保护层152，以于井区104内形成第一对的掺杂区130、132以及于介于井区104与主体区106之间的半导体基板102的一部分内形成交叠于主体区106的一部分的第二对的掺杂区140、142。于部分实施例中，这些掺杂区130、140可于同一注入步骤中同时形成，使得掺杂区130、140的掺杂浓度为大体相同的。再者，这些掺杂区132、142可于同一注入步骤中同时形成，使得掺杂区132、142的掺杂浓度为大体相同的。
请参照图2f，图案化用于一注入工艺的一注入保护层152，以于井区104内形成第一对的掺杂区130、132以及形成交叠于主体区106的一部分以及介于井区104与主体区106之间的半导体基板102的一部分的第二对的掺杂区140、142。值得注意的是，第一对的掺杂区130、132延伸至井区104之外且交叠于介于井区104与主体区106之间的半导体基板102的一部分。于部分实施例中，这些掺杂区130、140可于同一注入步骤中同时形成。再者，这些掺杂区132、142可于同一注入步骤中同时形成。
图2c～2f之后的范例方法为相同的。因此，仅于下文中描述关于形成功率半导体装置10的方法。请参照图2g，于如图2c所示于半导体基板102内形成井区104、主体区106与掺杂区130、132之后，于半导体基板102的表面上形成一绝缘层114。绝缘层114可为如氧化物、氮化物或氮氧化物的材质。绝缘层114可由氧化及/或氮化半导体基板102所形成，或由沉积氧化物、氮化物和/或氮氧化物于半导体基板上所形成。如图2g所示，绝缘层114形成于半导体基板102上且经过图案化以露出井区104、掺杂区130与主体区106的表面。
请继续参照图2g，形成一栅绝缘层118于半导体基板102上以覆盖绝缘层114的一部分以及掺杂区130与主体区106的表面。栅绝缘层118可为如氧化物、氮化物或氮氧化物。再者，形成一栅极结构116于栅绝缘层118之上。栅极结构116可为多晶硅、金属、或金属硅化物，或其他导电材料。如图2g所示，掺杂区130、132设置绝缘层114与栅绝缘层118之下，且延伸至邻近主体区106的绝缘层114的一横向边界之外。
请参照图2h，于主体区106与井区104内分别形成包括一P型接触区108与邻近的N型接触区110的一源极区以及一漏极区。这些源极区与漏极区可利用注入对应的掺杂进入主体区106与井区104之内而形成。源极区与漏极区的掺杂浓度可经过设定而具有如约1e11-1e16原子/平方公分。于部分实施例中，源极区与漏极区的掺杂浓度可经过设定而具有如约1e13-1e16原子/平方公分或约1e14-1e16原子/平方公分。于部分实施例中，源极区与漏极区的掺杂浓度可经过设定而具有不同程度。接着，形成一源极电极120以电连接于P型接触区108与N型接触区110。形成一漏极电极124以电连接于N型接触区112。形成一栅极电极122以电连接于栅极结构116。可依序或同时形成这些电极。此外，这些电极的材料可自如多晶硅、金属、金属硅化物或其他导电材料。于部分实施例中，电极的材料与栅极结构的材料为相同的。可沉积一层间介电层126于半导体基板102上以覆盖这些电极。虽然并未显示，可于此功率半导体装置内的半导体基板上形成内部连结(interconnection)用的数个膜层。
于部分实施例中，可于一功率半导体装置内设置多于一组的掺杂区130、132，如图3a～3d所示。图3a～3d内相同于图1a～1d的所示构件采用相同标号显示，且基于简化目的将不于下文中再次描述。举例来说，请参照图3a-3d所示，可于半导体基板102内垂直地设置一组以上的P+掺杂区132与N+掺杂区130。图3a～3d所示的功率半导体装置15～18的制造方法为相似于如图2a～2h所示的方法加上用于形成数对掺杂区130、132的额外步骤。举例来说，可利用注入具有不同注入能量的一P型掺杂以抵达半导体基板内的不同深度处而形成多个掺杂区130。同样地，可利用注入具有不同注入能量的一N型掺杂以抵达半导体基板内的不同深度处而形成多个掺杂区132。
虽然前述的功率半导体装置的范例为N型装置，于部分实施例中这些功率半导体装置可为P型装置。P型功率半导体装置的结构可相同于前述的这些N型功率半导体装置的结构，但于P型功率半导体装置内的材料的导电类型可设定为相反于N型功率半导体装置之内的材料的导电类型。
图4a显示了依据本发明的数个实施例的一功率半导体装置40。功率半导体装置40为一N型装置，且包括P型的一半导体基板400与设置于此半导体基板400上的一外延层402。于外延层402上设置有一栅极结构416与一场绝缘层414。栅绝缘层418设置于栅极结构416与场绝缘层414之间。栅绝缘层418的一部分延伸并覆盖了场绝缘层414的一部分。
再者，于栅极结构416的两侧的外延层402内分别设置有P型的主体区406与N型的井区404。N型的井区404设置于半导体基板400与外延层402两者之内。P型的接触区408与邻近的N型的接触区410共同形成了位于主体区406内的一源极区。N型的接触区412形成了位于井区404内的一漏极区。再者，于井区404内设置有一P+掺杂区432且其朝向主体区406延伸至井区404之外。功率半导体装置40还包括堆叠于P+掺杂区432上的一N+掺杂区430。N+掺杂区430也设置于井区404内且朝向主体区406延伸至井区404之外。于部分实施例中，这些掺杂区430与432可经过延伸而交叠于主体区406的一部分，但未接触源极区408/410。于部分实施例中，掺杂区430与432可延伸至井区404之外但并未交叠于主体区406。
再者，功率半导体装置40还包括电连接于P型接触区408与N型接触区410的一导电源极电极420。一导电漏极电极424电连接于N型接触区412。一导电栅极电极422电连接于栅极结构416。利用层间介电层426的设置以覆盖这些电极420、422、424。
图4b显示了依据本发明的数个实施例的一功率半导体装置41的范例。功率半导体装置41的结构相似于功率半导体装置40，除了这些掺杂区430、432自外延层402的井区404延伸以交叠于位于井区404与主体区406之间的外延层402的一部分但并未交叠于主体区406。
图4c显示了依据本发明部分实施例的一功率半导体装置42的范例。功率半导体装置42包括设置于井区404内的第一对的N+掺杂区430与P+掺杂区432。功率半导体装置42还包括第二对的N+掺杂区440与P+掺杂区442的设置，以交叠于主体区406的一部分以及介于井区404与主体区406之间的外延层402的一部分。值得注意的是，第一对的掺杂区430、432与第二对的掺杂区440、442之间可为相互分隔的。功率半导体装置42的其他部分则相似于如图4a内功率半导体装置40所示情形，且基于简化目的在此不再重复描述。
图4d显示了依据本发明部分实施例的另一功率半导体装置43的范例。功率半导体装置43包括了设置于外延层402的井区404内的一第一对的N+掺杂区430与P+掺杂区432。该第一对的掺杂区430与432朝向主体区406而延伸至井区404之外，以覆盖介于井区404与主体区406之间的外延层402的一部分。功率半导体装置43还包括一第二对的N+掺杂区440与P+掺杂区442的设置以交叠于主体区406的一部分以及介于井区404与主体区406之间的外延层402的一部分。值得注意的是，第一对的掺杂区430、432与第二对的掺杂区440、442之间可为相互分隔的。功率半导体装置43的其他部分则相似于如图4a内的功率半导体装置40所示情形，且基于简化目的在此不再重复描述。
图4e显示了依据本发明的数个实施例的一功率半导体装置44的范例。功率半导体装置44的结构相似于功率半导体装置40，除了功率半导体装置44还包括设置于半导体基板400内的另一对N+掺杂区430与P+掺杂区432。半导体基板400内的掺杂区430、432设置于半导体基板的井区404之内，且延伸至井区404之外。
接着，与下文中将利用附图以解说如图4a～4e所示的功率半导体装置40～44的制造方法。请参照图5a，提供P型的一半导体基板400以及利用如注入的方式于半导体基板400内形成一井区404。形成井区404的此方法相似于如图2a所示方法，而在此基于简化目的而不再描述。半导体基板400可为一硅基板、绝缘层上覆硅(SOI)基板、硅锗基板、或其他适当的半导体基板。用于井区404的N型注入的掺杂浓度可设定为高于半导体基板400的掺杂浓度，例如为约1e11-1e13原子/平方公分。
请参照图5b，利用注入方式以于半导体基板400内形成一对P+掺杂区432与N+掺杂区430。这些掺杂区430、432形成于井区404内且延伸至井区404之外而进入半导体基板400的非井区部分内。用于P+掺杂区432的P型掺杂的掺杂浓度或用于N+掺杂区430的N型掺杂的掺杂浓度可设定为，例如为约1e11-1e13原子/平方公分，以使得掺杂区430、432内的掺杂浓度高于井区404内的掺杂浓度。如图5b所示，此对掺杂区430、432可埋设于与半导体基板400的上表面之下。或者，这些掺杂区430、432可形成并接触半导体基板400的上表面。或者，于如图4a～4d所示的功率半导体装置40～43的制作中，可省略于半导体基板400内形成掺杂区430、432的步骤。
请参照图5c，于半导体基板400上成长一P型外延层402。外延层402可包括相同或相异于半导体基板400的材料。接着利用注入方式以于外延层402内形成N型的一井区404。外延层402的此井区404连接于半导体基板400的井区404以形成一连续井区。
请参照图5d，利用注入方式以形成P型的一主体区406于外延层402之内。用于主体区406的P型掺杂的掺杂浓度可设定为，例如为约1e11-1e14原子/平方公分。主体区406占据了外延层402的上表面的一部分且垂直地延伸于外延层402内。利用注入方式以于外延层402内形成第二对的P+掺杂区432与N+掺杂区430。于形成过程中，分别注入P型与N型的掺杂进入外延层402内以形成P+掺杂区432与N+掺杂区430。然而，上述注入顺序并没有限定。举例来说，P型的注入可早于N型的注入之前施行，使得P+掺杂区432早于N+掺杂区430形成，或反之亦然。
再者，N+掺杂区430设置以堆叠于P+掺杂区432之上，而一部分的N+掺杂区430为外延层402的上表面所露出。用于P+掺杂区432的P型掺杂的掺杂浓度或用于N+掺杂区430的N型掺杂的掺杂浓度可设定为，例如为约1e11-1e13原子/平方公分，以使得掺杂区430、432内的掺杂浓度高于外延层402的井区404内的掺杂浓度。于部分实施例中，用于P+掺杂区432的P型掺杂的掺杂浓度可设定为高于井区404的掺杂浓度，而用于N+掺杂区430的N型掺杂的掺杂浓度可设定为低于井区404的掺杂浓度。
如图5d所示，掺杂区430、432形成于井区404之内且延伸至介于井区404与主体区406之间的一区域，并覆盖了部分的主体区406。或者，掺杂区430、432也可形成于井区404之内且延伸至介于井区404与主体区406之间的一区域，但并未覆盖了部分的主体区406。
于外延层内利用注入方式形成功率半导体装置41、42或43内的掺杂区430、432、440、442的方法相似于如图2d～2f的描述，在此基于简化目的并不再描述。
请参照图5e、5f等，于部分实施例中，可控制外延层402或于外延层402内的掺杂区430、432的厚度，使得于外延层402内的第二对的掺杂区430、432邻接于位于半导体基板400内的第一对的掺杂区430、432。于部分实施例中，位于半导体基板400内的第一对的掺杂区430、432形成并邻近于半导体基板400的上表面以邻近于外延层402内的第二对的掺杂区430、432。请参照图5e，可控制外延层402的厚度以使得外延层402内的第二对掺杂区430、432邻近于位于半导体基板400与外延层402之间的介面处。请参照图5f，可控制位于外延层内的第二对掺杂区430、432的厚度，以使得掺杂区432的一部分延伸至半导体基板400处以邻近于半导体基板400内的掺杂区430。
请参照图5g，于形成井区404、主体区406及掺杂区430、432之后，于外延层402的表面上形成一绝缘层414。绝缘层414可为如氧化物、氮化物或氮氧化物。绝缘层414可由氧化及/或氮化外延层402而形成，或由沉积氧化物、氮化物及或氮氧化物于外延层402上而形成。如图5g所示，绝缘层414形成于外延层402上且经过图案化以露出井区404、掺杂区430与主体区406的表面。
请继续参照图5g，形成一栅绝缘层418于外延层402上以覆盖绝缘层414的一部分以及掺杂区430与主体区406的表面。栅绝缘层418可为如氧化物、氮化物或氮氧化物。再者，形成一栅极结构416于栅绝缘层418之上。栅极结构416可为多晶硅、金属、或金属硅化物，或其他导电材料。如图5g所示，掺杂区430、432设置绝缘层414与栅绝缘层418之下，且延伸至邻近主体区406的绝缘层414的横向边界之外。
请参照图5h，于主体区406与井区404内分别形成包括一P型接触区408与邻近的N型接触区410的一源极区以及一漏极区。这些源极区与漏极区可利用注入对应掺杂进入主体区406与井区404之内而形成。源极区与漏极区的掺杂浓度可经过设定而具有如约1e11-1e16原子/平方公分。于部分实施例中，源极区与漏极区的掺杂浓度可经过设定而具有如约1e13-1e16原子/平方公分或约1e14-1e16原子/平方公分。于部分实施例中，源极区与漏极区的掺杂浓度可经过设定而具有不同程度。接着，形成一导电源极电极420以电连接于P型接触区408与N型接触区410。形成一导电漏极电极424以电连接于N型接触区412。形成一导电栅极电极422以电连接栅极结构416。可依序或同时形成这些电极。此外，这些电极的材料可择自于如多晶硅、金属、金属硅化物或其他导电材料。于部分实施例中，电极的材料与栅极结构的材料为相同的。沉积一层间介电层426于半导体基板402上以覆盖这些电极。虽然并未显示，可于此功率半导体装置内的半导体基板上形成内连物(interconnection)的多个膜层。
虽然如图4～5所示的前述的功率半导体装置的范例为N型装置，于部分实施例中这些功率半导体装置可为P型装置。P型功率半导体装置的结构可相同于前述的这些N型功率半导体装置的结构，但于P型功率半导体装置内的材料的导电类型可设定为相反于N型功率半导体装置之内的材料的导电类型。
于部分实施例中，可于功率半导体装置内的半导体基板上形成多于一层的数层外延层。各外延层内提供有一井区与至少一对的P+掺杂区与N+掺杂区。请参照图6，显示了包括P型的一半导体基板400以及形成于半导体基板400上的数个外延层402的N型的一功率半导体装置45。如前所述，于半导体基板400与每一外延层402之内可形成有一井区404以及P+掺杂区432与N+掺杂区430。值得注意的是，位于半导体基板400内的P+掺杂区432与N+掺杂区430为可省略的。虽然于半导体基板400与外延层402内的掺杂区430、432于图6内显示为相分隔的，然而这些掺杂区可如第5e、5f图所示为相邻的。
再者，于最顶层的外延层内形成有P型的一主体区406。另外，包括P型接触区408与相邻N型接触区410的一源极区、以及一漏极区则分别形成于位于最顶层外延层内的主体区406与井区404之内。此外，绝缘层414、栅绝缘层418、栅极结构416、导电源极电极420、栅极电极422、导电漏极电极424与层间介电层426则相似于如图4、图5一样设置于最顶层外延层之上。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作更动与润饰，因此本发明的保护范围当以权利要求书所界定者为准。
Claims (73)
1.一种半导体装置，其特征在于，该半导体装置包括：
一基板，具有一第一导电类型；
一漏极区、一源极区与一井区，设置于该基板内，该井区设置于该漏极区与该源极区之间且具有相反于该第一导电类型的一第二导电类型；
一主体区，具有该第一导电类型，设置于该源极区之下；以及
一第一掺杂区与一第二掺杂区，设置于该井区内，该第一掺杂区具有该第一导电类型，该第二掺杂区堆叠于该第一掺杂区之上且具有该第二导电类型，而该第一掺杂区与该第二掺杂区朝向该主体区而延伸至该井区之外。
2.如权利要求1所述的半导体装置，其特征在于，该第一掺杂区与该第二掺杂区延伸至该井区之外以交叠于该主体区。
3.如权利要求1所述的半导体装置，其特征在于，该半导体装置还包括一第三掺杂区与一第四掺杂区的设置，以交叠于该主体区的一部分以及介于该主体区与该井区之间的该基板的一部分，该第三掺杂区具有该第一导电类型，而该第四掺杂区堆叠于该第一掺杂区上且具有该第二掺杂类型，该第三掺杂区与该第四掺杂区与该第一掺杂区与该第二掺杂区相分隔。
4.如权利要求1所述的半导体装置，其特征在于，该半导体装置还包括：
一绝缘层，设置于该井区之上，该绝缘层连结于该漏极区且与该源极区相分隔；
一栅绝缘层，连结于该绝缘层且延伸以覆盖该主体区的一部分；以及
一栅极，设置于该绝缘层与该栅绝缘层上，该第一掺杂区与该第二掺杂区设置于该绝缘层与该栅绝缘层之下，且延伸至邻近该主体区的该绝缘层的一横向边界之外。
5.如权利要求1所述的半导体装置，其特征在于，
该井区掺杂有一第一掺杂浓度，该第一掺杂区掺杂有一第二掺杂浓度，而该第二掺杂区掺杂有一第三掺杂浓度；以及
该第二掺杂浓度与该第三掺杂浓度分别高于该第一掺杂浓度。
6.如权利要求1所述的半导体装置，其特征在于，
该井区掺杂有一第一掺杂浓度，该第一掺杂区掺杂有一第二掺杂浓度，而该第二掺杂区掺杂有一第三掺杂浓度；
该第二掺杂浓度高于该第一掺杂浓度；以及
该第三掺杂浓度低于该第一掺杂浓度。
7.如权利要求5所述的半导体装置，其特征在于，该第一掺杂浓度约为1e11-1e13原子/平方公分。
8.如权利要求6所述的半导体装置，其特征在于，该第一掺杂浓度约为1e11-1e13原子/平方公分。
9.如权利要求1所述的半导体装置，其特征在于，该源极区掺杂有约为1e14-1e16原子/平方公分的一掺杂浓度。
10.如权利要求1所述的半导体装置，其特征在于，该漏极区掺杂有约为1e14-1e16原子/平方公分的一掺杂浓度。
11.如权利要求1所述的半导体装置，其特征在于，该主体区掺杂有约为1e11-1e14原子/平方公分的一掺杂浓度。
12.如权利要求1所述的半导体装置，其特征在于，该第一导电类型为P型，而该第二导电类型为N型。
13.如权利要求1所述的半导体装置，其特征在于，该第一导电类型为N型，而该第二导电类型为P型。
14.一种半导体装置，其特征在于，该半导体装置包括：
一基板，具有一第一导电类型；
一漏极区、一源极区与一井区，设置于该基板内，该井区设置于该漏极区与该源极区之间且具有相反于该第一导电类型的一第二导电类型；
一主体区，具有该第一导电类型，设置于该源极区之下；
一第一掺杂区与一第二掺杂区，设置于该井区之内，该第一掺杂区具有该第一导电类型，而该第二掺杂区堆叠于该第一掺杂区之上且具有该第二导电类型；以及
一第三掺杂区与一第四掺杂区，设置以交叠于该主体区的一部分以及介于该主体区与该井区之间的该基板的一部分，该第三掺杂区具有该第一导电类型，而该第四掺杂区堆叠于该第三掺杂区上且具有该第二掺杂类型，该第三掺杂区及该第四掺杂区与该第一掺杂区及该第二掺杂区相分隔。
15.如权利要求14所述的半导体装置，其特征在于，
该井区掺杂有一第一掺杂浓度，该第一掺杂区掺杂有一第二掺杂浓度，而该第二掺杂区掺杂有一第三掺杂浓度；以及
该第二掺杂浓度与该第三掺杂浓度分别高于该第一掺杂浓度。
16.如权利要求14所述的半导体装置，其特征在于，
该井区掺杂有一第一掺杂浓度，该第一掺杂区掺杂有一第二掺杂浓度，而该第二掺杂区掺杂有一第三掺杂浓度；
该第二掺杂浓度高于该第一掺杂浓度；以及
该第三掺杂浓度低于该第一掺杂浓度。
17.一种半导体装置，其特征在于，该半导体装置包括：
一基板，具有一第一导电类型；
一外延结构，具有该第一导电类型，设置于该基板之上；
一井区，具有一第二导电类型的一第一掺杂浓度，设置于该外延结构与该基板之内；
一漏极区与一源极区，设置于该外延结构内，且分别位于该井区之内与之外；
一主体区，具有该第一导电类型，位于该源极区之下；以及
一对第一掺杂区与第二掺杂区，设置于该漏极区与该源极区之间的该井区内，所述第一掺杂区与该第二掺杂区为:
分别具有该第一导电类型与该第二导电类型；
垂直地由下向上堆叠；以及
朝向该主体区而延伸至该井区之外。
18.如权利要求17所述的半导体装置，其特征在于，
该外延结构由一单一外延层所形成；以及
该对第一掺杂区与该第二掺杂区设置于该单一外延层之内。
19.如权利要求17所述的半导体装置，其特征在于，
该外延结构由多个外延层所形成；以及
该对第一掺杂区与该第二掺杂区设置于所述外延层的一最顶层之内。
20.如权利要求19所述的半导体装置，其特征在于，所述外延层包括分别一对的该第一掺杂区与该第二掺杂区。
21.如权利要求17所述的半导体装置，其特征在于，该第一掺杂区与该第二掺杂区延伸至该井区之外以交叠于该主体区。
22.如权利要求17所述的半导体装置，其特征在于，该半导体装置还包括一第三掺杂区与一第四掺杂区，设置以交叠于该主体区的一部分以及介于该主体区与该井区之间的该外延结构的一部分，该第三掺杂区具有该第一导电类型，而该第四掺杂区堆叠于该第三掺杂区上且具有该第二掺杂导电类型，该第三掺杂区与该第四掺杂区与该第一掺杂区与该第二掺杂区相分隔。
23.如权利要求17所述的半导体装置，其特征在于，该半导体装置还包括：
一绝缘层，设置于该井区之上，该绝缘层连结于该漏极区且与该源极区相分隔；
一栅绝缘层，连结于该绝缘层且延伸以覆盖该主体区的一部分；以及
一栅极，设置于该绝缘层与该栅绝缘层之上，该第一掺杂区与该第二掺杂区设置于该绝缘层与该栅绝缘层之下，且延伸至邻近该主体区的该绝缘层一横向边界之外。
24.如权利要求17所述的半导体装置，其特征在于，
该第一掺杂区掺杂有一第二掺杂浓度，而该第二掺杂区掺杂有一第三掺杂浓度；以及
该第二掺杂浓度与该第三掺杂浓度分别高于该第一掺杂浓度。
25.如权利要求17所述的半导体装置，其特征在于，
该第一掺杂区掺杂有一第二掺杂浓度，而该第二掺杂区掺杂有一第三掺杂浓度；
该第二掺杂浓度高于该第一掺杂浓度；以及
该第三掺杂浓度低于该第一掺杂浓度。
26.如权利要求17所述的半导体装置，其特征在于，该第一掺杂浓度约为1e11-1e13原子/平方公分。
27.如权利要求17所述的半导体装置，其特征在于，该源极区掺杂有约为1e14-1e16原子/平方公分的一掺杂浓度。
28.如权利要求17所述的半导体装置，其特征在于，该漏极区掺杂有约为1e14-1e16原子/平方公分的一掺杂浓度。
29.如权利要求17所述的半导体装置，其特征在于，该主体区掺杂有约为1e11-1e14原子/平方公分的一掺杂浓度。
30.如权利要求17所述的半导体装置，其特征在于，该第一导电类型为P型，而该第二导电类型为N型。
31.如权利要求17所述的半导体装置，其特征在于，该第一导电类型为N型，而该第二导电类型为P型。
32.一种半导体装置，其特征在于，该半导体装置包括：
一基板，具有一第一导电类型；
一外延结构，具有该第一导电类型，设置于该基板上；
一井区，具有一第二导电类型的一第一掺杂浓度，设置于该外延结构与该基板之内；
一漏极区与一源极区，设置于该外延结构之内，且分别位于该井区之内与之外；
一主体区，具有该第一导电类型，位于该源极区之下；
一对第一掺杂区与第二掺杂区，设置于介于该漏极区与该源极区之间的该井区内，该对第一掺杂区与第二掺杂区分别具有该第一导电类型与该第二导电类型，且垂直地由下往上堆叠；以及
一对第三掺杂区与第四掺杂区，设置以交叠于该主体区的一部分以及介于该主体区与该井区之间的该外延结构的一部分，该第三掺杂区具有该第一导电类型，而该第四掺杂区堆叠于该第三掺杂区上且具有该第二掺杂导电类型，该第三掺杂区与该第四掺杂区与该第一掺杂区与该第二掺杂区相分隔。
33.如权利要求32所述的半导体装置，其特征在于，
该外延结构由一单一外延层所形成；以及
该对第一掺杂区与第二掺杂区设置于该单一外延层内。
34.如权利要求32所述的半导体装置，其特征在于，
该外延结构由多个外延层所形成；以及
该对第一掺杂区与第二掺杂区设置于所述外延层的一最顶层之内。
35.如权利要求34所述的半导体装置，其特征在于，所述外延层分别包括该对第一掺杂区与第二掺杂区。
36.如权利要求32所述的半导体装置，其特征在于，该半导体装置还包括：
一绝缘层，设置于该井区上，该绝缘层连结于该漏极区且与该源极区相分隔；
一栅绝缘层，连结于该绝缘层且延伸以覆盖该主体区的一部分；以及
一栅极，设置于该绝缘层与该栅绝缘层上，其中该第一掺杂区与该第二掺杂区设置于该绝缘层与该栅绝缘层之下，且延伸至邻近该主体区的该绝缘层一横向边界之外。
37.如权利要求32所述的半导体装置，其特征在于，
该第一掺杂区掺杂有一第二掺杂浓度，而该第二掺杂区掺杂有一第三掺杂浓度；以及
该第二掺杂浓度与该第三掺杂浓度分别高于该第一掺杂浓度。
38.如权利要求32所述的半导体装置，其特征在于，
该第一掺杂区掺杂有一第二掺杂浓度，而该第二掺杂区掺杂有一第三掺杂浓度；
该第二掺杂浓度高于该第一掺杂浓度；以及
该第三掺杂浓度低于该第一掺杂浓度。
39.如权利要求32所述的半导体装置，其特征在于，该第一掺杂浓度约为1e11-1e13原子/平方公分。
40.如权利要求32所述的半导体装置，其特征在于，该源极区掺杂有约为1e14-1e16原子/平方公分的一掺杂浓度。
41.如权利要求32所述的半导体装置，其特征在于，该漏极区掺杂有约为1e14-1e16原子/平方公分的一掺杂浓度。
42.如权利要求32所述的半导体装置，其特征在于，该主体区掺杂有约为1e11-1e14原子/平方公分的一掺杂浓度。
43.如权利要求32所述的半导体装置，其特征在于，该第一导电类型为P型，而该第二导电类型为N型。
44.如权利要求32所述的半导体装置，其特征在于，该第一导电类型为N型，而该第二导电类型为P型。
45.一种半导体装置的制造方法，其特征在于，该制造方法包括：
形成一漏极区、一源极区、与一井区于具有第一导电类型的一基板内，该井区设置于该漏极区与该源极区之间且具有相反于该第一导电类型的一第二导电类型；
形成具有该第一导电类型的一主体区于该源极区之下；以及
注入第一掺杂与第二掺杂于该井区内以及介于该井区与该主体区之间的该基板的一第一部分之内，以形成一第一掺杂区与一第二掺杂区，该第一掺杂区具有该第一导电类型，而该第二掺杂区堆叠于该第一掺杂区之上且具有该第二导电类型。
46.如权利要求45所述的半导体装置的制造方法，其特征在于，该第一掺杂区与该第二掺杂区形成以交叠于该主体区。
47.如权利要求45所述的半导体装置的制造方法，其特征在于，还包括:
注入该第一掺杂与该第二掺杂于该井区内以及介于该井区与该主体区之间的该基板的一第二部分内，以形成一第三掺杂区与一第四掺杂区，该第三掺杂区具有该第一导电类型，该第四掺杂区堆叠于该第三掺杂区之上且具有该第二导电类型。
48.如权利要求47所述的半导体装置的制造方法，其特征在于，该第一掺杂区与该第三掺杂区系同时形成。
49.如权利要求47所述的半导体装置的制造方法，其特征在于，该第二掺杂区与该第四掺杂区系同时形成。
50.如权利要求45所述的半导体装置的制造方法，其特征在于，该制造方法还包括：
形成一绝缘层于该井区上，该绝缘层连结于该漏极区且与该源极区相分隔；
形成一栅绝缘层以连结该绝缘层并覆盖该主体区的一部分；以及
形成一栅极于该绝缘层与该栅绝缘层上，其中该第一掺杂区与该第二掺杂区设置于该绝缘层与该栅绝缘层之下，且延伸至邻近该主体区的该绝缘层一横向边界之外。
51.如权利要求45所述的半导体装置的制造方法，其特征在于，
该井区掺杂有一第一掺杂浓度，该第一掺杂区掺杂有一第二掺杂浓度，而该第二掺杂区掺杂有一第三掺杂浓度；以及
该第二掺杂浓度与该第三掺杂浓度分别高于该第一掺杂浓度。
52.如权利要求45所述的半导体装置的制造方法，其特征在于，
该井区掺杂有一第一掺杂浓度，该第一掺杂区掺杂有一第二掺杂浓度，而该第二掺杂区掺杂有一第三掺杂浓度；
该第二掺杂浓度高于该第一掺杂浓度；以及
该第三掺杂浓度低于该第一掺杂浓度。
53.如权利要求45所述的半导体装置的制造方法，其特征在于，该第一导电类型为P型，而该第二导电类型为N型。
54.如权利要求45所述的半导体装置的制造方法，其特征在于，该第一导电类型为N型，而该第二导电类型为P型。
55.一种半导体装置的制造方法，其特征在于，该制造方法包括：
形成一漏极区、一源极区、与一井区于具有第一导电类型的一基板内，该井区设置于该漏极区与该源极区之间且具有相反于该第一导电类型的一第二导电类型；
形成具有该第一导电类型的一主体区于该源极区之下；
注入第一掺杂与第二掺杂于该井区内以及介于该井区与该主体区之间的该基板的一第一部分内，以形成一第一掺杂区与一第二掺杂区，该第一掺杂区具有该第一导电类型，该第二掺杂区堆叠于该第一掺杂区之上且具有该第二导电类型；以及
注入该第一掺杂与该第二掺杂于该主体区内以及介于该井区与该主体区之间的一部分内，以形成一第三掺杂区与一第四掺杂区，该第三掺杂区具有该第一导电类型，该第四掺杂区堆叠于该第三掺杂区之上且具有该第二导电类型。
56.如权利要求55所述的半导体装置的制造方法，其特征在于，该第一掺杂区与该第三掺杂区系同时形成。
57.如权利要求55所述的半导体装置的制造方法，其特征在于，该第二掺杂区与该第四掺杂区系同时形成。
58.一种半导体装置的制造方法，其特征在于，该制造方法包括：
形成具有第一导电类型的一外延结构于具有该第一导电类型的一基板上；
形成具有一第二导电类型的一井区于该外延结构与该基板内；
形成一漏极区与一源极区于该井区之内与之外的该外延结构内；
形成具有该第一导电类型的一主体区于该源极区之下；以及
注入第一掺杂与第二掺杂于该井区内以及介于该井区与该主体区之间的该外延结构的一第一部分内，以形成一第一掺杂区与一第二掺杂区，该第一掺杂区与该第二掺杂区分别具有该第一导电类型与该第二导电类型，且由下往上垂直地堆叠。
59.如权利要求58所述的半导体装置的制造方法，其特征在于，
形成该外延结构包括外延成长一单外延层于该基板上；以及
形成该第一掺杂区与该第二掺杂区的该组于该外延层内。
60.如权利要求58所述的半导体装置的制造方法，其特征在于，
形成该外延结构包括外延成长多个外延层于该基板上；以及
形成该第一掺杂区与该第二掺杂区的该组于所述外延层的一最顶层内。
61.如权利要求60所述的半导体装置的制造方法，其特征在于，该制造方法还包括:
分别于所述外延层之内形成该第一掺杂区与该第二掺杂区的一组。
62.如权利要求60所述的半导体装置的制造方法，其特征在于，该制造方法还包括早于成长一第二外延层于该第一外延层上之前，注入该第一掺杂与该第二掺杂于一相对的第一外延层内。
63.如权利要求58所述的半导体装置的制造方法，其特征在于，该第一掺杂区与该第二掺杂区形成以交叠于该主体区。
64.如权利要求58所述的半导体装置的制造方法，其特征在于，该制造方法还包括注入该第一掺杂与该第二掺杂于该主体区以及介于该井区与该主体区之间的该外延结构的一第二部内，以形成一第三掺杂区与一第四掺杂区，该第三掺杂区具有该第一导电类型，该第四掺杂区堆叠于该第三掺杂区之上且具有该第二导电类型。
65.如权利要求64所述的半导体装置的制造方法，其特征在于，该第一掺杂区与该第三掺杂区系同时形成。
66.如权利要求64所述的半导体装置的制造方法，其特征在于，该第二掺杂区与该第四掺杂区系同时形成。
67.如权利要求58所述的半导体装置的制造方法，其特征在于，该制造方法还包括：
形成一绝缘层于该井区上，该绝缘层连结于该漏极区且与该源极区相分隔；
形成一栅绝缘层以连结该绝缘层且覆盖该主体区的一部分；以及
形成一栅极于该绝缘层与该栅绝缘层上，其中该第一掺杂区与该第二掺杂区设置于该绝缘层与该栅绝缘层之下，且延伸至邻近该主体区的该绝缘层一横向边界之外。
68.如权利要求58所述的半导体装置的制造方法，其特征在于，该第一导电类型为P型，而该第二导电类型为N型。
69.如权利要求58所述的半导体装置的制造方法，其特征在于，该第一导电类型为N型，而该第二导电类型为P型。
70.一种半导体装置的制造方法，其特征在于，该制造方法包括：
形成具有一第一导电类型的一外延结构于具有该第一导电类型的一半导体基板上；
形成具有第二导电类型的一井区于该外延结构与该半导体基板内；
形成一漏极区与一源极区于该井区之内与之外的该外延结构内；
形成具有该第一导电类型的一主体区于该源极区之下；
注入第一掺杂与第二掺杂于该井区内，以形成一第一掺杂区与一第二掺杂区，该第一掺杂区与该第二掺杂区分别具有该第一导电类型与该第二导电类型，且垂直地由下往上堆叠；以及
注入该第一掺杂与该第二掺杂于该主体区以及介于该井区与该主体区之间的该外延结构的一部分内，以形成一第三掺杂区与一第四掺杂区，该第三掺杂区与该第四掺杂区分别具有该第一导电类型与该第二导电类型，且垂直地由下往上堆叠。
71.如权利要求70所述的半导体装置的制造方法，其特征在于，该第一掺杂区与该第三掺杂区系同时形成。
72.如权利要求70所述的半导体装置的制造方法，其特征在于，该第二掺杂区与该第四掺杂区系同时形成。
73.如权利要求70所述的半导体装置的制造方法，其特征在于，该制造方法还包括：
形成一绝缘层于该井区上，该绝缘层连结于该漏极区且与该源极区相分隔；
形成一栅绝缘层以连结该绝缘层且覆盖该主体区的一部分；以及
形成一栅极于该绝缘层与该栅绝缘层上，其中该第一掺杂区与该第二掺杂区设置于该绝缘层与该栅绝缘层之下，且延伸至邻近该主体区的该绝缘层的一横向边界之外。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410312453.8A CN105321988B (zh) | 2014-07-02 | 2014-07-02 | 半导体装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410312453.8A CN105321988B (zh) | 2014-07-02 | 2014-07-02 | 半导体装置及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105321988A true CN105321988A (zh) | 2016-02-10 |
| CN105321988B CN105321988B (zh) | 2018-10-30 |
Family
ID=55249019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410312453.8A Active CN105321988B (zh) | 2014-07-02 | 2014-07-02 | 半导体装置及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105321988B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109427913A (zh) * | 2017-08-29 | 2019-03-05 | 新唐科技股份有限公司 | 半导体装置及其制造方法 |
| CN109545853A (zh) * | 2017-09-21 | 2019-03-29 | 新唐科技股份有限公司 | 半导体基底结构及半导体装置 |
| CN110651369A (zh) * | 2017-05-16 | 2020-01-03 | 通用电气公司 | 半导体装置布局及其形成方法 |
| CN111146284A (zh) * | 2018-11-02 | 2020-05-12 | 世界先进积体电路股份有限公司 | 半导体装置及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101752421A (zh) * | 2008-12-04 | 2010-06-23 | 东部高科股份有限公司 | 半导体器件及其制造方法 |
| US20110140201A1 (en) * | 2009-12-16 | 2011-06-16 | Cheng-Chi Lin | Lateral power mosfet structure and method of manufacture |
| US20130093013A1 (en) * | 2011-10-14 | 2013-04-18 | Dongbu Hitek Co., Ltd. | High voltage transistor and manufacturing method therefor |
| US8704300B1 (en) * | 2012-11-07 | 2014-04-22 | Vanguard International Semiconductor Corporation | Semiconductor device and fabricating method thereof |
-
2014
- 2014-07-02 CN CN201410312453.8A patent/CN105321988B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101752421A (zh) * | 2008-12-04 | 2010-06-23 | 东部高科股份有限公司 | 半导体器件及其制造方法 |
| US20110140201A1 (en) * | 2009-12-16 | 2011-06-16 | Cheng-Chi Lin | Lateral power mosfet structure and method of manufacture |
| US20130093013A1 (en) * | 2011-10-14 | 2013-04-18 | Dongbu Hitek Co., Ltd. | High voltage transistor and manufacturing method therefor |
| US8704300B1 (en) * | 2012-11-07 | 2014-04-22 | Vanguard International Semiconductor Corporation | Semiconductor device and fabricating method thereof |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110651369A (zh) * | 2017-05-16 | 2020-01-03 | 通用电气公司 | 半导体装置布局及其形成方法 |
| CN109427913A (zh) * | 2017-08-29 | 2019-03-05 | 新唐科技股份有限公司 | 半导体装置及其制造方法 |
| CN109545853A (zh) * | 2017-09-21 | 2019-03-29 | 新唐科技股份有限公司 | 半导体基底结构及半导体装置 |
| CN111146284A (zh) * | 2018-11-02 | 2020-05-12 | 世界先进积体电路股份有限公司 | 半导体装置及其制造方法 |
| CN111146284B (zh) * | 2018-11-02 | 2023-03-24 | 世界先进积体电路股份有限公司 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105321988B (zh) | 2018-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103531630B (zh) | 高击穿电压ldmos器件 | |
| CN105047697B (zh) | 通过功率mosfet的分裂栅极中的贯穿多晶硅接头实现分裂多晶硅连接 | |
| CN104810396B (zh) | 一种半导体器件及其制造方法 | |
| US9455345B2 (en) | Method and apparatus for power device with depletion structure | |
| CN102169903B (zh) | Ldmos器件 | |
| CN102270663B (zh) | 具有超结结构的平面型功率mosfet器件及其制造方法 | |
| CN104969348B (zh) | 碳化硅半导体装置 | |
| CN103943668B (zh) | 带有加强的3d resurf的半导体器件 | |
| CN104218084B (zh) | 半导体功率器件及其制造方法 | |
| US8445958B2 (en) | Power semiconductor device with trench bottom polysilicon and fabrication method thereof | |
| CN103137697A (zh) | 功率mosfet及其形成方法 | |
| CN106887452A (zh) | 在半导体装置中的自调式隔离偏置 | |
| CN102947937A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN101916779B (zh) | 可完全消除衬底辅助耗尽效应的soi超结ldmos结构 | |
| CN106972050A (zh) | 半导体装置中的局部自偏压隔离 | |
| CN110875310B (zh) | 高压cmos器件与共享隔离区的集成 | |
| CN102790076A (zh) | 半导体装置及其制造方法 | |
| CN105321988A (zh) | 半导体装置及其制造方法 | |
| CN109390333A (zh) | 半导体装置 | |
| CN102263110B (zh) | 嵌入bcd工艺的eeprom核结构及其形成方法 | |
| CN101636844B (zh) | 平面扩展漏极晶体管及其制造方法 | |
| CN100452437C (zh) | 低能量多沟道全耗尽量子井互补式金氧半导体场效晶体管 | |
| CN103531629B (zh) | 用于mos晶体管的设备和方法 | |
| CN102983161B (zh) | 非埋层的双深n型阱高压隔离n型ldmos及制造方法 | |
| CN102376750A (zh) | 边缘端接区 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |