CN105319854A - 硬掩模组合物和通过使用该硬掩模组合物形成图案的方法 - Google Patents

硬掩模组合物和通过使用该硬掩模组合物形成图案的方法 Download PDF

Info

Publication number
CN105319854A
CN105319854A CN201510292394.7A CN201510292394A CN105319854A CN 105319854 A CN105319854 A CN 105319854A CN 201510292394 A CN201510292394 A CN 201510292394A CN 105319854 A CN105319854 A CN 105319854A
Authority
CN
China
Prior art keywords
hard mask
carbon nano
pattern
layer
dimension carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510292394.7A
Other languages
English (en)
Other versions
CN105319854B (zh
Inventor
金尚元
申铉振
朴晟准
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105319854A publication Critical patent/CN105319854A/zh
Application granted granted Critical
Publication of CN105319854B publication Critical patent/CN105319854B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D1/00—Coating compositions, e.g. paints, varnishes or lacquers, based on inorganic substances
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2004—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image characterised by the use of a particular light source, e.g. fluorescent lamps or deep UV light
    • G03F7/2006—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image characterised by the use of a particular light source, e.g. fluorescent lamps or deep UV light using coherent light; using polarised light
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/32—Liquid compositions therefor, e.g. developers
    • G03F7/325—Non-aqueous compositions
    • G03F7/327—Non-aqueous alkaline compositions, e.g. anhydrous quaternary ammonium salts
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials

Abstract

本发明涉及硬掩模组合物和通过使用该硬掩模组合物形成图案的方法。所述硬掩模组合物可包括：溶剂；和包含约0.01原子％-约40原子％氧的2维碳纳米结构体、或其2维碳纳米结构体前体。所述2维碳纳米结构体前体中的氧的含量可低于约0.01原子％或者大于约40原子％。所述硬掩模组合物可用于形成精细图案。

Description

硬掩模组合物和通过使用该硬掩模组合物形成图案的方法
相关申请
本申请要求在韩国知识产权局于2014年5月30日提交的韩国专利申请No.10-2014-0066524和2014年8月29日提交的韩国专利申请No.10-2014-0114530的优先权。将上述申请各自的全部公开内容引入本文作为参考。
技术领域
本公开内容涉及硬掩模组合物、制造硬掩模组合物的方法、和/或通过使用该硬掩模组合物形成图案的方法。
背景技术
半导体工业已经开发了用于提供几到几十纳米尺寸的图案的超精细技术，这可得益于有效的光刻(lithographic)技术。典型的光刻技术包括在半导体基底上提供材料层，在材料层上涂覆光刻胶层，将其曝光和显影以提供光刻胶图案，和通过使用光刻胶图案作为掩模蚀刻材料层。
由于将要形成的图案的尺寸变得更小，仅通过上述的典型光刻技术提供具有合乎需要的轮廓(profile)的精细图案可为困难的。因此，可在用于蚀刻的材料层和用于提供精细图案的光刻胶层之间形成称作“硬掩模”的层。硬掩模充当中间层，通过选择性蚀刻过程，所述中间层将光刻胶的精细图案传递给材料层。因此，期望硬掩模层具有耐化学性、耐热性和耐蚀刻性以忍受各种各样类型的蚀刻过程。
随着半导体器件已经变得高度集成化，材料层的高度一直被保持为大致相同或者已经相对增加，尽管材料层的线宽已经逐渐变窄。因此，材料层的高宽比已经增加。由于蚀刻过程需要在这样的条件下进行，因此光刻胶层和硬掩模图案的高度也需要增加。然而，增加光刻胶层和硬掩模图案的高度是受限制的。此外，硬掩模图案在用于获得具有窄线宽的材料层的蚀刻过程期间可受损，并且因此器件的电特性可恶化。
在这点上，已经提出了使用单层或多层(其中堆叠多个层)导电或绝缘材料例如多晶硅层、钨层、和氮化物层的方法。然而，所述单层或多层需要高的沉积温度，并且因此材料层的物理性质可改变。因此，期望新型的硬掩模材料。
发明内容
实例实施方式涉及具有改善的耐蚀刻性的硬掩模组合物。
实例实施方式还涉及制造具有改善的耐蚀刻性的硬掩模组合物的方法。
实例实施方式还涉及通过使用所述硬掩模组合物形成图案的方法。
实例实施方式还涉及通过使用所述硬掩模组合物制造具有改善的耐蚀刻性的硬掩模的方法。
另外的方面将在以下描述中部分地阐明并且部分地将从该描述明晰，或者可通过实例实施方式的实践获知。
根据实例实施方式，硬掩模组合物包括：包含约0.01原子％-约40原子％氧的2维碳纳米结构体、或其2维碳纳米结构体前体；和溶剂。
在实例实施方式中，所述2维碳纳米结构体前体中的氧的含量可低于约0.01原子％并且大于或等于约0原子％，或者所述2维碳纳米结构体前体中的氧的含量可大于约40原子％且小于或等于约80原子％。
在实例实施方式中，所述2维碳纳米结构体前体可为如下之一：由剥落(脱落，exfoliated)石墨得到的膨胀石墨，和经酸处理的石墨的氧化产物。
在实例实施方式中，通过所述2维碳纳米结构体的拉曼光谱法获得的D模式峰(modepeak)对G模式峰的强度比可为约2或更低，例如在约0.001-约2的范围内。
在实例实施方式中，通过所述2维碳纳米结构体的拉曼光谱法获得的2D模式峰对G模式峰的强度比可为约0.01或更高，例如在约0.01-约1.0的范围内。
在实例实施方式中，通过所述2维碳纳米结构体前体的拉曼光谱法获得的D模式峰对G模式峰的强度比可为约2或更低，例如在约0.001-约2的范围内。
在实例实施方式中，通过所述2维碳纳米结构体前体的拉曼光谱法获得的2D模式峰对G模式峰的强度比可在约0.01或更高的范围内。
在实例实施方式中，通过所述2维碳纳米结构体的X-射线衍射分析获得的(002)晶面峰的衍射角2θ可在约20°-约27°的范围内观察到。
在实例实施方式中，通过X-射线衍射分析获得的所述2维碳纳米结构体的d-间距可为约0.3-约0.5nm。
在实例实施方式中，所述2维碳纳米结构体可在C-轴上具有结晶性，并且晶体的平均粒径可为约1nm或更大，例如在约1nm-约100nm的范围内。
在实例实施方式中，所述溶剂可包括如下的至少一种：水、甲醇、异丙醇、乙醇、N,N-二甲基甲酰胺、N-甲基吡咯烷酮、二氯乙烷、1,2-二氯苯、N,N-二甲基乙酰胺、二甲苯、苯胺、丙二醇、丙二醇二乙酸酯、甲氧基丙二醇、一缩二乙二醇、γ-丁内酯、乙酰丙酮、环己酮、丙二醇单甲醚乙酸酯、1,3-二氯苯、硝基甲烷、四氢呋喃、二甲亚砜、硝基苯、亚硝酸丁酯、甲基溶纤剂、乙基溶纤剂、二乙醚、一缩二乙二醇甲基醚、一缩二乙二醇乙基醚、一缩二丙二醇甲基醚、甲苯、己烷、甲基乙基酮、甲基异丁基酮、羟甲基纤维素、和庚烷。
在实例实施方式中，在所述2维碳纳米结构体中，sp2碳分数(fraction)可等于或大于sp3碳分数。
在实例实施方式中，所述硬掩模组合物中可包括所述2维碳纳米结构体。
在实例实施方式中，在所述2维碳纳米结构体中，sp2碳分数可大于sp3碳分数。
在实例实施方式中，通过所述2维碳纳米结构体的拉曼光谱法获得的D模式峰对G模式峰的强度比(ID/IG)可为约2.0或更低，例如在约0.001-约2.0的范围内，和通过所述2维碳纳米结构体的拉曼光谱法获得的2D模式峰对G模式峰的强度比(I2D/IG)可为约0.01或更高，例如在约0.01-约1.0的范围内。
在实例实施方式中，由所述2维碳纳米结构体的X-射线衍射分析获得的d-间距可在约0.3-约0.7nm的范围内。
在实例实施方式中，所述2维碳纳米结构体可在C-轴上具有结晶性。晶体的平均粒径可在约-约的范围内。
根据实例实施方式，形成图案的方法可包括：使用前述硬掩模组合物在待蚀刻层上形成硬掩模；通过将所述硬掩模图案化而形成硬掩模图案，所述硬掩模图案使所述待蚀刻层的部分暴露；和蚀刻所述待蚀刻层的被所述硬掩模图案暴露的部分。
在实例实施方式中，所述形成硬掩模图案可包括：在所述硬掩模上形成至少一种光刻胶图案，和使用所述至少一种光刻胶图案作为硬掩模蚀刻用掩模来蚀刻所述硬掩模的一部分。
在实例实施方式中，所述在待蚀刻层上形成硬掩模可包括如下之一：将2维碳纳米结构体前体涂覆在所述待蚀刻层上，然后通过将所涂覆的2维碳纳米结构体前体氧化或还原而调节所述2维碳纳米结构体前体的氧含量，使得由此获得的2维碳纳米结构体包含约0.01原子％-约40原子％氧；将所述2维碳纳米结构体前体氧化或还原以将所述2维碳纳米结构体前体转变成所述2维碳纳米结构体，然后将所述2维碳纳米结构体涂覆在所述待蚀刻层上；和在所述待蚀刻层上同时地涂覆和氧化或还原所述2维碳纳米结构体前体。
在实例实施方式中，所述2维碳纳米结构体前体中的氧的含量可低于约0.01原子％并且大于或等于约0原子％，或者所述2维碳纳米结构体前体中的氧的含量可大于约40原子％并且小于或等于约80原子％。
根据实例实施方式，形成图案的方法包括：在基底上形成待蚀刻层；在所述待蚀刻层上通过供应包括包含约0.01原子％-约40原子％氧的2维碳纳米结构体的硬掩模组合物而形成硬掩模；在所述硬掩模上形成光刻胶图案；通过经由使用所述光刻胶图案作为蚀刻用掩模来蚀刻所述2维碳纳米结构体而在所述待蚀刻层上形成硬掩模图案，所述硬掩模图案包括所述2维碳纳米结构体；和通过使用所述硬掩模图案作为蚀刻用掩模来蚀刻所述待蚀刻层。
在实例实施方式中，所述在所述待蚀刻层上形成硬掩模可包括将所述硬掩模组合物涂覆在所述待蚀刻层上。
在实例实施方式中，所述方法可进一步包括对所述硬掩模组合物进行热处理，其中所述热处理可在将所述硬掩模组合物涂覆在所述待蚀刻层上期间或者之后进行。
在实例实施方式中，所述在所述待蚀刻层上形成硬掩模可包括如下之一：将所述2维碳纳米结构体前体涂覆在所述待蚀刻层上，然后将所涂覆的2维碳纳米结构体前体氧化或还原；将所述2维碳纳米结构体前体氧化或还原成所述2维碳纳米结构体，然后将所述2维碳纳米结构体涂覆在所述待蚀刻层上；和在所述待蚀刻层上同时地涂覆和氧化或还原所述2维碳纳米结构体前体。
在实例实施方式中，所述还原可通过化学还原、热处理还原、或者电化学还原而进行。
在实例实施方式中，所述化学还原可使用至少一种还原剂进行。所述至少一种还原剂可包括如下之一：氨-硼烷、肼、硼氢化钠、二甲肼、硫化氢、对苯二酚、氢气、和乙酸。
在实例实施方式中，所述热处理可在约100℃-1500℃的温度下进行。
在实例实施方式中，所述氧化可使用如下的至少一种进行：酸、氧化剂、UV、臭氧、IR、热处理、和等离子体。
在实例实施方式中，所述硬掩模图案的2维碳纳米结构体可为通过堆叠2维纳米晶碳层形成的结构体。
在实例实施方式中，所述硬掩模的厚度可为约10nm-约10,000nm。
在实例实施方式中，在所述待蚀刻层上形成所述硬掩模的步骤可使用如下的至少一种进行：旋涂、空气喷射、电喷射、浸涂、喷涂、刮刀法、和棒涂。
根据实例实施方式，制造硬掩模组合物的方法包括：制备2维碳纳米结构体前体；和任选地通过如下形成2维碳纳米结构体：调节所述2维碳纳米结构体前体的氧含量，使得由此获得的2维碳纳米结构体包含约0.01原子％-约40原子％氧。所述2维碳纳米结构体前体中的氧的含量可低于约0.01原子％并且大于或等于约0原子％。替代地，所述2维碳纳米结构体前体中的氧的含量可大于约40原子％并且小于或等于约80原子％。
在实例实施方式中，所述制备2维碳纳米结构体前体可包括将石墨剥落。
在实例实施方式中，所述方法可进一步包括对所述2维碳纳米结构体前体进行热处理。
在实例实施方式中，所述形成2维碳纳米结构体可包括如下的至少一种：将所述2维碳纳米结构体前体氧化和将所述2维碳纳米结构体前体还原。
在实例实施方式中，将所述2维碳纳米结构体前体氧化可包括使用如下的至少一种：酸、氧化剂、UV、臭氧、IR、热处理工艺(过程)、和等离子体工艺。
在实例实施方式中，将所述2维碳纳米结构体前体还原可包括如下的至少一种：化学还原、热处理还原、和电化学还原。
在实例实施方式中，形成硬掩模的方法可包括：将溶剂和2维碳纳米结构体前体涂覆在基底上，在涂覆所述溶剂和所述2维碳纳米结构体期间或者之后形成2维碳纳米结构体前体；在形成所述2维碳纳米结构体之后烘烤所述基底上的所述溶剂和所述2维碳纳米结构体；和在烘烤所述溶剂和所述2维碳纳米结构体之后对所述2维碳纳米结构体进行热处理工艺。
在实例实施方式中，形成硬掩模的方法可包括：将溶剂和2维碳纳米结构体涂覆在基底上；烘烤所述基底上的所述溶剂和所述2维碳纳米结构体；和在烘烤所述溶剂和所述2维碳纳米结构体之后对所述2维碳纳米结构体进行热处理工艺。
附图说明
从如在附图中说明的非限制性实施方式的以下描述，这些和/或其它方面将变得明晰和更容易领会，其中在不同的视图中相同的标记符号始终是指相同的部分。附图未必是按比例的，而是将重点放在说明本发明构思的原理上。在附图中：
图1说明根据实例实施方式的在待蚀刻层上制备硬掩模的方法；
图2说明根据实例实施方式的在待蚀刻层上制备硬掩模的方法；
图3说明根据实例实施方式的在待蚀刻层上制备硬掩模的方法；
图4说明根据实例实施方式的在待蚀刻层上制备硬掩模的方法；
图5A-5E说明通过使用根据实例实施方式的硬掩模组合物形成图案的方法；
图5F说明通过使用根据实例实施方式的硬掩模组合物形成图案的方法的一部分；
图6A-6D说明通过使用根据实例实施方式的硬掩模组合物形成图案的方法；
图7A-7D说明通过使用根据实例实施方式的硬掩模组合物形成图案的方法；
图8A-8D说明通过使用根据实例实施方式的硬掩模组合物形成图案的方法；
图9为实施例1-3中制备的2维碳纳米结构体和对比例1中制备的高温无定形碳的X-射线衍射分析结果；和
图10为实施例1-3中制备的2维碳纳米结构体、对比例1中制备的高温无定形碳、和对比例2中制备的低温无定形碳的拉曼光谱法分析结果。
具体实施方式
现在将参照其中示出一些实例实施方式的附图更充分地描述实例实施方式。然而，实例实施方式可以许多不同的形式体现并且不应被解释为限于本文中所阐述的实施方式；相反，提供这些实例实施方式使得本公开内容将是彻底和完整的，并且将向本领域普通技术人员充分地传达发明构思的实例实施方式的范围。在附图中，为了清楚起见，放大层和区域的厚度。附图中相同的标记符号和/或数字表示相同的元件，并且因此可省略它们的描述。
将理解，当一个元件被称作“连接”或者“结合”至另一元件时，其可直接连接或者结合至所述另一元件或者可存在中间元件。相反，当一个元件被称作“直接连接”或者“直接结合”至另一元件时，则不存在中间元件。用于描述元件或层之间关系的其它词应以类似方式解释(例如，“在...之间”对“直接在...之间”，“相邻”对“直接相邻”，“在...上”对“直接在...上”)。如本文中使用的，术语“和/或”包括相关列举项目的一个或多个的任意和全部组合。
将理解，虽然术语“第一”、“第二”等可在本文中用于描述各种各样的元件、部件(组分)、区域、层和/或部分(截面)，但这些元件、部件(组分)、区域、层和/或部分(截面)不应受这些术语限制。这些术语仅用于将一个元件、部件(组分)、区域、层或部分(截面)与另外的元件、部件(组分)、区域、层或部分(截面)区分开。因此，在不脱离实例实施方式的教导的情况下，下面讨论的第一元件、部件(组分)、区域、层或部分(截面)可被称作第二元件、部件(组分)、区域、层或部分(截面)。
为了便于描述，在本文中可使用空间相对术语例如“在……之下”、“在……下方”、“下部”、“在……上方”、“上部”等来描述如图中所示的一个元件或特征与另外的元件或特征的关系。将理解，除图中所示的方位以外，空间相对术语还意图包含在使用或操作中的器件的不同方位。例如，如果将图中的器件翻转，描述为“在”其它元件或特征“下方”或“之下”的元件则将定向“在”其它元件或特征“上方”。因此，术语“在……下方”可涵盖在…上方和在…下方两种方位。器件可以其它方式定向(旋转90度或在其它方位上)，并且在本文中使用的空间相对描述词相应地进行解释。
本文中所使用的术语仅用于描述具体实施方式的目的，且不意图为对实例实施方式的限制。如本文中使用的，单数形式“一个(种)(a，an)”和“该(所述)”也意图包括复数形式，除非上下文清楚地另外指明。将进一步理解，如果在本文中使用，则术语“包括”、“包含”、“含有”和/或“含”表明存在所述的特征、整体、步骤、操作、元件和/或部件(组分)，但是不排除存在或增加一个或多个其它特征、整体、步骤、操作、元件、部件(组分)、和/或其集合。例如“...的至少一个(种)”的表述当位于要素列表之前或之后时修饰整个要素列表，且不修饰该列表的单独要素。
本文中参照作为实例实施方式的理想化实施方式(和中间结构)的示意图的横截面图描述示例性实施方式。照这样，将预计到作为例如制造技术和/或公差的结果的与图示的形状的偏差。因此，实例实施方式不应解释为局限于本文中图示的区域的特定形状，而是包含由例如制造导致的形状上的偏差。因而，图中所示的区域在本质上是示意性的，并且它们的形状不意图限制实例实施方式的范围。
除非另外定义，在本文中所使用的所有术语(包括技术和科学术语)的含义与实例实施方式所属领域的普通技术人员通常理解的含义相同。将进一步理解，术语例如在常用词典中定义的那些应被解释具有与它们在相关领域的范围中的含义一致的含义，并且所述术语将不以理想化或过度形式的意义进行解释，除非在本文中清楚地如此定义。
下文中，将详细描述根据实例实施方式的硬掩模组合物和通过使用所述硬掩模组合物形成图案的方法。
根据实例实施方式，硬掩模组合物包括：包含约0.01原子％-约40原子％氧的2维碳纳米结构体，或者其2维碳纳米结构体前体；和溶剂。
如本文中使用的，术语“2维碳纳米结构体”指的是：由碳结构体形成的单原子层的片(sheet)结构体，所述碳结构体由其中多个碳原子彼此共价结合并且排列成平面形状的多环芳族分子形成；其中多个作为小的膜碎片(piece)的各自具有板(片，plate)形状的碳结构体互连并且排列成平面形状的网络结构体；或者其组合。共价结合的碳原子形成包括6元环的重复单元，但是也可形成5元环和/或7元环。所述碳结构体可通过堆叠多个包括数个片结构体和/或网络结构体的层而形成，并且所述碳结构体的平均厚度可为约100nm或更小，例如，约10nm或更小，或者在约0.01nm-约10nm的范围内。所述碳结构体的厚度可在约0.01nm-约100nm的范围内。
根据实例实施方式的2维碳纳米结构体除了碳原子之外还可包括氧原子，而不是为完全的C＝C/C-C共轭结构体。而且，所述2维碳纳米结构体可在其末端处具有羧基、羟基、环氧基团、或羰基。
所述2维碳纳米结构体的氧含量可例如在约6.5原子％-约19.9原子％例如约10.33原子％-约14.28原子％的范围内。在所述2维碳纳米结构体中，氧含量可通过例如XPS分析而确认。
当在所述2维碳纳米结构体中氧含量小于0.01原子时，通过使用包括所述2维碳纳米结构体的硬掩模组合物形成的硬掩模的耐蚀刻性可恶化，和当氧含量高于40原子％时，在蚀刻过程期间可发生脱气。
在实例实施方式中，所述2维碳纳米结构体可具有在上述范围内的氧含量(例如，含有约0.01原子％-约40原子％氧，含有约6.5原子％-约19.9原子％氧，和/或含有约10.33原子％-约14.28原子％氧)，并且因此可具有亲水性，使得与另外的层的结合强度可改善。而且，所述2维碳纳米结构体在溶剂中的分散性可改善，并且因此可更容易地制备所述硬掩模组合物。此外，由于包含氧原子的官能团的高的键-解离能，对蚀刻用气体的耐蚀刻性可改善。
在实例实施方式中，2维碳纳米结构体在拉曼光谱分析中可具有在约1340cm-1-约1350cm-1、约1580cm-1、和约2700cm-1处观察到的峰。所述峰提供与所述2维碳纳米结构体的厚度、结晶性、和电荷掺杂状态(chargedopingstatus)有关的信息。在约1580cm-1处观察到的峰为“G模式”峰，其是由与碳-碳键的伸缩对应的振动模式产生的。“G模式”的能量是由所述2维碳纳米结构体中掺杂的过量电荷(excesscharge)的密度决定的。此外，在约2700cm-1处观察到的峰为“2D模式”峰，其在所述2维碳纳米结构体的厚度的评价中是有用的。在约1340cm-1-约1350cm-1处观察到的峰为“D模式”峰，其在sp2晶体结构具有缺陷时出现并且主要当在样品边缘附近或者在样品本身中发现许多缺陷时观察到。此外，D峰强度对G峰强度之比(D/G强度比)提供所述2维碳纳米结构体的晶体的无序性程度的信息。
在实例实施方式中，由所述2维碳纳米结构体的拉曼光谱法分析获得的D模式峰对G模式峰的强度比(ID/IG)可为2或更低。例如，所述强度比(ID/IG)可在约0.001-约2.0的范围内。由所述2维碳纳米结构体前体的拉曼光谱法分析获得的D模式峰对G模式峰的强度比(ID/IG)可为2或更低。例如，在实例实施方式中，所述强度比(ID/IG)可在约0.001-约2.0的范围内。例如，在实例实施方式中，所述强度比(ID/IG)可在约0.001-约1.0的范围内。
在实例实施方式中，由所述2维碳纳米结构体的拉曼光谱法分析获得的2D模式峰对G模式峰的强度比(I2D/IG)可为0.01或更高。例如，所述强度比(I2D/IG)可在约0.01-约1.0或者约0.05-约0.5的范围内。
在实例实施方式中，由所述2维碳纳米结构体前体的拉曼光谱法分析获得的2D模式峰对G模式峰的强度比(I2D/IG)可为0.01或更高。例如，所述强度比(I2D/IG)可在约0.01-约1.0或者约0.05-约0.5的范围内。
当D模式峰对G模式峰的强度比以及2D模式峰对G模式峰的强度比在以上范围内时，所述2维碳纳米结构体可具有高的结晶性和小的缺陷密度；因此，结合能(bondingenergy)增加，使得通过使用所述2维碳纳米结构体制备的硬掩模可具有优异的耐蚀刻性。
对所述2维碳纳米结构体进行使用CuKα的X-射线衍射分析，并且作为该X-射线分析的结果，所述2维碳纳米结构体可包括具有(002)晶面峰的2维层状结构。所述(002)晶面峰可在约20°-约27°的范围内观察到。
在实例实施方式中，由所述X-射线衍射分析获得的所述2维碳纳米结构体的d-间距可在约0.3-约0.7例如约0.334-约0.478的范围中。此外，由所述X-射线衍射分析获得的晶体的平均粒径可为约1nm或更大，或者例如在约-约的范围内。当所述d-间距在该范围内时，所述硬掩模组合物可具有优异的耐蚀刻性。
所述2维碳纳米结构体是作为2维纳米晶碳的单个层形成的，或者其是通过堆叠2维纳米晶碳的多个层形成的。
根据实例实施方式的2维碳纳米结构体具有比sp3碳含量高的sp2碳含量并且与常规的无定形碳层相比具有更高的氧含量。sp2碳键(即，芳族结构的键)具有比sp3碳键的结合能高的结合能。
sp3结构是具有四面体形状的金刚石的3维键合结构，和sp2结构是其中碳对氢的比率(C/H比)增加的石墨的2维键合结构并且因此可保证对干法蚀刻的耐受性。
在所述2维碳纳米结构体中，sp2碳分数等于或大于sp3碳分数。例如，sp2碳分数为sp3碳分数的约1.0-约10、或者约1.88-3.42倍。
在C1sXPS分析中，sp2碳原子键合结构的量为约30原子％或更多，例如，约39.7原子％-约62.5原子％。由于该混合比率，所述2维碳纳米结构体的键断裂可为困难的，因为碳-碳键能量是高的。因此，当使用包括所述2维碳纳米结构体的硬掩模组合物时，在蚀刻过程期间的耐蚀刻性特性可改善。而且，硬掩模和相邻层之间的结合强度可增加。
通过使用常规无定形碳获得的硬掩模主要包括以sp2为中心的碳原子结合结构并且可具有优异的耐蚀刻性和低的透明性。因此，当将硬掩模排列(对准)时，可出现问题，并且在沉积过程期间可产生颗粒，并且因此已经开发了通过使用具有sp3-碳原子结合结构的金刚石状碳制造的硬掩模。然而，所述硬掩模具有低的耐蚀刻性并且因此在工艺应用中具有限制。
在实例实施方式中，通过使用2维碳纳米结构体制造的掩模可具有良好的透明性和优异的耐蚀刻性。
在实例实施方式中，2维碳纳米结构体可在C-轴(层的垂直方向)上具有结晶性并且晶体可具有如在XRD分析结果中的约1nm或更高和/或如在XRD分析结果中的约或更高的平均粒径。晶体的平均粒径可例如在约-约或者约-约的范围内。当晶体的平均粒径在该范围内时，所述硬掩模可具有优异的耐蚀刻性。
在根据实例实施方式的硬掩模组合物中，可使用任何能够分散所述2维碳纳米结构体或者所述2维碳纳米结构体前体的溶剂。例如，所述溶剂可为选自如下的至少一种：水、基于醇的溶剂、和有机溶剂。
所述基于醇的溶剂的实例可包括甲醇、乙醇、和异丙醇，和所述有机溶剂的实例可包括N,N-二甲基甲酰胺、N-甲基吡咯烷酮、二氯乙烷、1,2-二氯苯、二甲亚砜、二甲苯、苯胺、丙二醇、丙二醇二乙酸酯、甲氧基丙二醇、一缩二乙二醇、γ-丁内酯、乙酰丙酮、环己酮、丙二醇单甲醚乙酸酯、1,3-二氯苯、硝基甲烷、四氢呋喃、二甲亚砜、硝基苯、亚硝酸丁酯、甲基溶纤剂、乙基溶纤剂、二乙醚、一缩二乙二醇甲基醚、一缩二乙二醇乙基醚、一缩二丙二醇甲基醚、甲苯、己烷、甲基乙基酮、甲基异丁基酮、羟甲基纤维素、和庚烷。
所述溶剂的量可为约100重量份-约100,000重量份，基于100重量份的所述2维碳纳米结构体或者所述2维碳纳米结构体前体。当所述溶剂的量在该范围内时，所述硬掩模组合物可具有合适的粘度并且因此可容易地形成层。
所述2维碳纳米结构体前体可为，例如，i)由剥落石墨得到的膨胀石墨，或者ii)经酸处理的石墨的氧化产物。
下文中，将详细描述通过使用根据实例实施方式的硬掩模组合物制备硬掩模的方法。
图1说明根据实例实施方式的在待蚀刻层上制备硬掩模的方法。
在实例实施方式中，硬掩模组合物可包括：包含约0.01原子％-约40原子％氧的2维碳纳米结构体，或其2维碳纳米结构体前体；和溶剂。
首先，将描述通过使用包括包含约0.01原子％-约40原子％氧的2维碳纳米结构体的硬掩模组合物制备硬掩模。
参照图1，在操作S100中，可用包括包含约0.01原子％-约40原子％氧的2维碳纳米结构体和溶剂的硬掩模组合物涂覆待蚀刻层以制备包括所述包含约0.01原子％-约40原子％氧的2维碳纳米结构体的硬掩模。
在用所述硬掩模组合物涂覆所述待蚀刻层期间或之后，在操作S110中，可进行热处理工艺。该热处理工艺的条件可取决于所述待蚀刻层的材料而改变，但是该热处理工艺的温度可为室温(在约20℃-约25℃范围内)-约1500℃。
所述热处理工艺可在惰性气氛中和/或在真空中进行。
该热处理工艺的加热源或加热手段可为感应加热、辐射热、激光、红外射线、微波、等离子体、紫外射线、或者表面等离激元(plasmon)加热。
所述惰性气氛可为氮气和/或氩气。
在该热处理工艺之后，在操作S120中，可将所述溶剂除去。在操作S130中，可将从其除去了所述溶剂的所得物在约100℃-约400℃的温度下烘烤。然而，在操作S140中，可对经烘烤的所得物在约400℃-约1,000℃的温度下进行另一热处理工艺。
当所述热处理工艺和所述烘烤工艺的温度在以上这些范围内时，可制备具有优异的耐蚀刻性的硬掩模。
所述热处理工艺和所述烘烤工艺中的升温速率可为约1℃/分钟-约1000℃/分钟。当升温速率在该范围内时，所沉积的层可未由于快速的温度变化而受损，并且因此工艺效率可为优异的。
接着，将描述包括所述2维碳纳米结构体的前体的硬掩模组合物的制备。所述2维碳纳米结构体前体可为i)具有少于0.01原子％氧的2维碳纳米结构体或者ii)不含氧的2维碳纳米结构体。
在实例实施方式中，所述2维碳纳米结构体前体可为，例如，由剥落石墨得到的膨胀石墨。当使用膨胀石墨作为所述2维碳纳米结构体前体时，构成所述2维碳纳米结构体的碳层的自附聚被抑制，并且因此所述2维碳纳米结构体可在所述硬掩模组合物中均匀地分散而无需加入添加剂例如分散剂或表面活性剂，使得如此制备的硬掩模可具有优异的耐蚀刻性，并且用于在形成待蚀刻层图案之后除去不必要的硬掩模图案的过程可为容易的，其中在该过程中可不产生残余物例如碳残余物。
在实例实施方式中，2维碳纳米结构体前体可具有由通过使用溶剂对膨胀石墨进行液体剥落工艺而获得的碳层形成的结构。
所述碳层可包括不同数量的层，例如，一层到三百层。例如，所述碳层可包括一层到六十层、一层到十五层、或者一层到十层。
图2说明根据实例实施方式的在待蚀刻层上制备硬掩模的方法。
参照图2，在操作S200和S210中，可通过如下制备根据实例实施方式的硬掩模：用包括2维碳纳米结构体前体和溶剂的硬掩模组合物涂覆所述待蚀刻层(S200)，然后将涂覆产物氧化或还原(S210)。
可对所述将涂覆产物氧化或还原进行控制，直至涂覆产物转变为包括包含期望的氧含量(例如，约0.01原子％-约40原子％氧)的2维碳纳米结构体的硬掩模。
在将涂覆产物氧化或还原之后，在操作S220中，可进行热处理工艺。该热处理工艺的条件可取决于所述待蚀刻层的材料而改变，但是所述热处理工艺的温度可为室温(在约20℃-约25℃范围内)-约1500℃。所述热处理工艺可在惰性气氛中和/或在真空中进行。所述热处理工艺的加热源或加热手段可为感应加热、辐射热、激光、红外射线、微波、等离子体、紫外射线、或者表面等离激元加热。所述惰性气氛可通过为氮气和/或氩气。
在所述热处理工艺之后，在操作S230中，可将所述溶剂除去。在操作S240中，可将从其除去了所述溶剂的所得物在约100℃-约400℃的温度下烘烤。然后，在操作S250中，可对经烘烤的所得物在约400℃-约1,000℃的温度下进行另一热处理工艺。
当所述热处理工艺和所述烘烤工艺的温度在以上这些范围内时，可制备具有优异的耐蚀刻性的硬掩模。所述热处理工艺和所述烘烤工艺中的升温速率可为约1℃/分钟-约1000℃/分钟。当升温速率在该范围内时，所沉积的层可未由于快速的温度变化而受损，并且因此工艺效率可为优异的。
图3说明根据实例实施方式的在待蚀刻层上制备硬掩模的方法。
参照图3，在操作S300和S310中，可通过如下制备根据实例实施方式的硬掩模：将包含2维碳纳米结构体前体和溶剂的硬掩模组合物氧化或还原(S300)，然后用氧化或还原产物涂覆所述待蚀刻层(S310)。可对所述将硬掩模组合物氧化或还原进行控制，直至包括所述2维碳纳米结构体前体的硬掩模组合物转变成包括包含期望的氧含量(例如，约0.01原子％-约40原子％氧)的2维碳纳米结构体的硬掩模组合物。
在将所述硬掩模组合物涂覆在所述待蚀刻层上之后，在操作S320中，可进行热处理工艺。所述热处理工艺的条件可取决于所述待蚀刻层的材料而改变，但是所述热处理工艺的温度可为室温(在约20℃-约25℃范围内)-约1500℃。所述热处理工艺可在惰性气氛中和/或在真空中进行。所述热处理工艺的加热源或加热手段可为感应加热、辐射热、激光、红外射线、微波、等离子体、紫外射线、或表面等离激元加热。所述惰性气氛可为氮气和/或氩气。
在所述热处理工艺之后，在操作S330中，可将所述溶剂除去。在操作S340中，可将从其除去了所述溶剂的所得物在约100℃-约400℃的温度下烘烤。然后，在操作S350中，可对经烘烤的所得物在约400℃-约1,000℃的温度下进行另一热处理工艺。
当所述热处理工艺和所述烘烤工艺的温度在以上这些范围内时，可制备具有优异的耐蚀刻性的硬掩模。所述热处理工艺和所述烘烤工艺中的升温速率可为约1℃/分钟-约1000℃/分钟。当升温速率在该范围内时，所沉积的层可未由于快速的温度变化而受损，并且因此，工艺效率可为优异的。
图4说明根据实例实施方式的在待蚀刻层上制备硬掩模的方法。
可通过如下制备根据实例实施方式的硬掩模：同时地用包括2维碳纳米结构体前体和溶剂的硬掩模组合物涂覆所述待蚀刻层和氧化或还原所述硬掩模组合物。可对氧化或还原所述包括2维碳纳米结构体前体和溶剂的硬掩模组合物进行控制，直至包括所述2维碳纳米结构体前体的硬掩模组合物转变成包括包含期望的氧含量(例如，约0.01原子％-约40原子％氧)的2维碳纳米结构体的硬掩模组合物。
在将所述硬掩模组合物涂覆在所述待蚀刻层上之后，在操作S410中，可进行热处理工艺。所述热处理工艺的条件可取决于所述待蚀刻层的材料而改变，但是所述热处理工艺的温度可为室温(在约20℃-约25℃范围内)-约1500℃。所述热处理工艺可在惰性气氛中和/或在真空中进行。所述热处理工艺的加热源或加热手段可为感应加热、辐射热、激光、红外射线、微波、等离子体、紫外射线、或表面等离激元加热。所述惰性气氛可通过为氮气和/或氩气。
在所述热处理工艺之后，在操作S420中，可将所述溶剂除去。在操作S430中，可将从其除去了所述溶剂的所得物在约100℃-约400℃的温度下烘烤。然后，在操作S440中，可对经烘烤的所得物在约400℃-约1,000℃的温度下进行另一热处理工艺。
当所述热处理工艺和所述烘烤工艺的温度在以上这些范围内时，可制备具有优异的耐蚀刻性的硬掩模。所述热处理工艺和所述烘烤工艺中的升温速率可为约1℃/分钟-约1000℃/分钟。当升温速率在该范围内时，所沉积的层可未由于快速的温度变化而受损，并且因此工艺效率可为优异的。
如上所述，当所述2维碳纳米结构体前体为包含超过40原子％氧的2维碳纳米结构体时，可通过如下制备硬掩模：i)用包含所述2维碳纳米结构体前体的硬掩模组合物涂覆待蚀刻层，然后将涂覆的所得物还原，ii)将所述硬掩模组合物还原，然后用该还原的硬掩模组合物涂覆所述待蚀刻层，或者iii)同时地用硬掩模组合物涂覆所述待蚀刻层和将所述硬掩模组合物还原。所述包含超过40原子％氧的2维碳纳米结构体可包含，例如，约60原子％-约80原子％氧。
如上所述，当所述2维碳纳米结构体前体包含少于0.01原子％氧时，可通过如下制备硬掩模：i)用包含所述2维碳纳米结构体前体的硬掩模组合物涂覆待蚀刻层，然后将涂覆的所得物氧化，ii)将所述硬掩模组合物氧化，然后用该氧化的硬掩模组合物涂覆所述待蚀刻层，或者iii)同时地用硬掩模组合物涂覆所述待蚀刻层和将所述硬掩模组合物氧化。
还原过程可通过化学还原、热处理还原、或电化学还原进行。
所述化学还原通过使用还原剂进行。此外，由热处理导致的还原可通过在约100℃-约1500℃的温度下的热处理进行。
所述还原剂的非限制性实例可包括选自如下的至少一种：氨-硼烷、肼、硼氢化钠、二甲肼、硫化氢、对苯二酚、氢气、和乙酸。
当使用氨-硼烷作为还原剂时，可通过如下制备其氧含量和sp2键网络受控的硬掩模：i)用硬掩模组合物涂覆待蚀刻层，然后将涂覆的所得物还原，ii)将所述硬掩模组合物还原，然后用该还原的硬掩模组合物涂覆所述待蚀刻层，或者iii)同时地用所述硬掩模组合物涂覆所述待蚀刻层和将所述硬掩模组合物还原。
化学还原可通过在将2维碳纳米结构体的前体还原之后，从还原的所得物除去还原剂而进行。将所述还原剂除去，因为当在还原的所得物中残留残余物例如钠或钾时，在蚀刻过程期间的脱气可发生。
然而，当使用氨-硼烷作为还原剂时，氨-硼烷在低温下容易地分解，并且因此在没有除去还原剂的过程的情况下在还原的所得物中几乎没有残余物残留。因此，不需要除去所述还原剂。
在实例实施方式中，当使用氨-硼烷作为还原剂时，还原的所得物中的残余物例如钠或钾的量为5原子％或更少，例如，约0.000001-约5原子％。此处，残余物的量可通过XPS确认。
当使用氨-硼烷作为还原剂时，可通过如下制备硬掩模：将包括2维碳纳米结构体前体的硬掩模组合物还原，然后用还原的所得物涂覆待蚀刻层。
在实例实施方式中，当使用氨-硼烷作为还原剂时，可通过如下制备硬掩模：同时地用包括2维碳纳米结构体前体的硬掩模组合物涂覆待蚀刻层和将所述硬掩模组合物还原。
在制备硬掩模的过程期间，在硬掩模组合物的还原之后，可通过热处理控制所述硬掩模中包含的2维碳纳米结构体前体的氧含量和sp2键网络。此处，进行热处理是任选的。
所述热处理的类型可取决于所述硬掩模形成于其上的基底的性质而改变。例如，所述热处理可在约60℃-约400℃，例如，约80℃-约400℃范围内的温度下进行。当所述热处理在该范围内的温度下进行时，硬掩模可具有优异的耐蚀刻性和机械强度并且在蚀刻过程之后可容易地除去，而没有工艺效率的恶化。
氧化过程可通过使用选自如下的至少一种进行：酸、氧化剂、UV、臭氧、IR、热处理和等离子体。
所述酸的实例可包括硫酸、硝酸、乙酸、磷酸、氢氟酸、高氯酸、三氟乙酸、盐酸、间-氯苯甲酸、和其混合物。此外，所述氧化剂的实例可包括高锰酸钾、高氯酸钾、过硫酸铵、和其混合物。
下文中，将详细描述通过使用根据实例实施方式的2维碳纳米结构体前体或者由其获得的2维碳纳米结构体制备硬掩模的方法。
首先，可将层间插入材料嵌入到石墨中以获得剥落石墨；由所述剥落石墨可获得作为2维碳纳米结构体前体的膨胀石墨；并且因此，可获得包括所述2维碳纳米结构体前体的组合物。
所述膨胀石墨可以向所述剥落石墨施加超声波或者微波或者研磨所述剥落石墨的方法获得。此处，研磨所述剥落石墨的方法可通过使用球磨机或者单平面式磨机(mono-planarmill)进行。
任选地，可对所述膨胀石墨进行液体剥落工艺，所述液体剥落工艺包括在溶剂中的分散。当对所述膨胀石墨进行液体剥落工艺时，可获得包括一层到几十层碳层(例如，约20-约70层碳层)的2维碳纳米结构体前体。
所述层间插入材料可为选自如下的至少一种：硫酸、铬酸、以及离子例如钾或钠或者含离子的化合物。
所述液体剥落工艺中的溶剂的实例可为N-甲基吡咯烷酮、乙醇、和水。此外，对于所述液体剥落工艺中的分散，可使用超声波。例如，在所述溶剂中的分散过程可进行约0.5小时-约30小时。
在实例实施方式中，当通过向所述剥落石墨施加超声波获得所述膨胀石墨时，所述超声波的频率可在约20KHz-约60KHz的范围内。
在实例实施方式中，当通过向所述剥落石墨施加微波获得所述膨胀石墨时，所述微波的输出功率可为约50W-约1500W，并且所述微波的频率可在约2.45KHz-约60KHz的范围内。施加所述微波的时期可取决于所述微波的频率而改变，但是可为例如约10分钟-约30分钟。
用作起始材料的石墨的实例可包括天然石墨、初出石墨、合成石墨、能膨胀的石墨或膨胀石墨、和其混合物。
可使用如此获得的硬掩模组合物形成2维碳纳米结构体层，然后，根据将所述层氧化的工艺，可获得包括具有约0.01原子％-约40原子％的氧含量的2维碳纳米结构体的硬掩模。以此方式获得的2维碳纳米结构体层可不具有缺陷，并且包括所述2维碳纳米结构体层的硬掩模可具有优异的耐蚀刻性。
其次，可对所述石墨进行酸处理。例如，可向所述石墨加入酸或氧化剂，加热以容许反应，和冷却至室温(约20℃-约25℃)以获得包含2维碳纳米结构体前体的混合物。向该包含所述前体的混合物加入氧化剂以进行氧化过程，并且因此可获得具有约0.01原子％-约40原子％氧的2维碳纳米结构体。
所述2维碳纳米结构体前体可包括少于约0.01原子％的氧或者可不含氧。
可对氧化过程中的所述氧化剂、酸溶液浓度、以及处理时间进行调节以控制氧含量。
所述酸和所述氧化剂的实例如上所述。所述氧化剂的量可为，例如，约0.00001重量份-约30重量份，基于100重量份的石墨。
第三，在制备方法中，将所述2维碳纳米结构体前体氧化到最大限度以获得包含具有超过40原子％氧的2维碳纳米结构体前体的组合物，并且通过使用该组合物形成2维碳纳米结构体前体层。例如，所述2维碳纳米结构体前体中的氧含量可为约80原子％-约90原子％。可将如此形成的层还原，并且因此可制备含有包含约0.01原子％-约40原子％氧的2维碳纳米结构体的硬掩模。
制备方法中的氧化过程可通过使用选自如下的至少一种进行：酸、氧化剂、UV(紫外)、臭氧、IR(红外)、热处理、和等离子体。此处，所述酸和所述氧化剂可如上所述。
可在用所述硬掩模组合物涂覆所述待蚀刻层的过程期间或者之后进行热处理。此处，所述热处理的温度取决于所述热处理的目的而不同，但是可例如在约100℃-约1500℃的范围内。
下文中，将通过参照图5A-5E描述通过使用根据实例实施方式的硬掩模组合物形成图案的方法。
参照图5A，可在基底10上形成待蚀刻层11。可在待蚀刻层11上提供包括包含约0.01原子％-约40原子％氧的2维碳纳米结构体或者其2维碳纳米结构体前体、和溶剂的硬掩模组合物以形成硬掩模12。
提供所述硬掩模组合物的过程可通过选自如下的一种方法进行：旋涂、空气喷射、电喷射、浸涂、喷涂、刮刀涂覆、和棒涂。
在实例实施方式中，可通过使用旋涂(spin-oncoating)方法提供所述硬掩模组合物。此处，所述硬掩模组合物可以例如在约10nm-约10,000nm、或者约10nm-约1,000nm范围内的厚度涂覆基底10，但是所述硬掩模组合物的厚度不限于此。
基底10的材料没有特别限制，并且所述基底可为选自例如如下的至少一种：Si基底；玻璃基底；GaN基底；二氧化硅基底；包括选自镍(Ni)、钴(Co)、铁(Fe)、铂(Pt)、钯(Pd)、金(Au)、铝(Al)、铬(Cr)、铜(Cu)、锰(Mn)、钼(Mo)、铑(Rh)、铱(Ir)、钽(Ta)、钛(Ti)、钨(W)、铀(U)、钒(V)、和锆(Zr)的至少一种的基底；和聚合物基底。基底10可为绝缘体上半导体(SOI)型基底例如绝缘体上硅型基底。
可在硬掩模12上形成光刻胶层13。
如图5B中所示，可通过如下形成光刻胶图案13a：通过使用本领域中的普通方法将光刻胶层13曝光和显影。
将光刻胶层13曝光的过程可通过使用例如ArF、KrF或EUV进行。而且，在曝光过程之后，可对经曝光的光刻胶层13进行在约200℃-约500℃的温度下的热处理过程。
在显影过程中，可使用显影溶液例如氢氧化四甲基铵(TMAH)的水溶液。
之后，可通过使用光刻胶图案13a作为蚀刻用掩模来蚀刻硬掩模12以在待蚀刻层11上形成硬掩模图案12a并除去光刻胶图案13a(图5C)。
硬掩模图案12a的厚度可在约10nm-约10,000nm的范围内。当硬掩模图案12a的厚度在该范围内时，硬掩模图案12a可具有优异的耐蚀刻性以及优异的均匀性。
例如，该蚀刻过程可通过使用利用蚀刻用气体的干法蚀刻方法进行。所述蚀刻用气体的实例包括含氟和/或含氯的气体。例如，所述蚀刻用气体可包括如下的至少一种：CF4、C2F6、C4F8、CHF3、Cl2、和BCl3，但是实例实施方式不限于此。
在实例实施方式中，当使用C4F8和CHF3的混合气体作为蚀刻用气体时，C4F8和CHF3的混合比可在以体积比计约1:10-约10:1的范围内。
待蚀刻层11可被形成为多个图案。所述多个图案可改变，例如，可为金属图案、半导体图案、和绝缘体图案。例如，所述多个图案可为应用于半导体集成电路器件的各种各样的图案。
待蚀刻层11可包含最终被图案化的材料。待蚀刻层11的材料可为，例如，金属例如铝或铜，半导体例如硅，或者绝缘体例如氧化硅或氮化硅。待蚀刻层11可通过使用各种各样的方法例如溅射、电子束沉积、化学气相沉积、和物理气相沉积而形成。例如，待蚀刻层11可通过使用化学气相沉积方法形成。
如图5D-5E中所示，可通过使用硬掩模图案12a作为蚀刻用掩模来蚀刻待蚀刻层11以随后形成具有期望的精细图案的待蚀刻层图案11a。
在实例实施方式中，所述硬掩模可通过插入到其它层之间而用作半导体器件的制造中的停止层(stopper)。
图5F说明通过使用根据实例实施方式的硬掩模组合物形成图案的方法的一部分。
参照图5F，如之前参照图5A所描述的，可在基底10上形成待蚀刻层11，并且可在待蚀刻层11上形成硬掩模12。然后，如之前参照图5B所描述的，可在硬掩模12上形成光刻胶图案13a。之后，可使用光刻胶图案13a作为蚀刻用掩模来蚀刻硬掩模12以在待蚀刻层11上形成硬掩模图案12a。如图5F中所示，在形成硬掩模图案12a之后，光刻胶图案13a的一部分可残留。
然后，可使用光刻胶图案13a的残留部分和硬掩模图案12a作为蚀刻用掩模来蚀刻待蚀刻层11以形成具有期望的精细图案的经蚀刻的层图案(待蚀刻层图案)11a。之后，可利用O2灰化和/或湿法剥离将硬掩模图案12a和光刻胶图案13a的任何残余部分除去以形成包括在基底10上的经蚀刻的层图案(待蚀刻层图案)11a的结构体(参见图5E)。例如，所述湿法剥离可通过使用如下进行：醇；丙酮；或者硝酸和硫酸的混合物。
下文中，将通过参照图6A-6D描述通过使用根据实例实施方式的硬掩模组合物形成图案的方法。
参照图6A，在基底20上形成待蚀刻层21。基底20可为硅基底，但是不限于此并且可为之前描述为适合于图5A中的基底10的任何材料。
待蚀刻层21可作为例如氧化硅层、氮化硅层、氮氧化硅(siliconnitroxide)层、氧氮化硅(SiON)层、碳化硅(SiC)层、或其衍生物层形成。
之后，可在待蚀刻层21上提供硬掩模组合物以形成硬掩模22。换而言之，可在待蚀刻层21上提供包括包含约0.01原子％-约40原子％氧的2维碳纳米结构体或者其2维碳纳米结构体前体、和溶剂的硬掩模组合物以形成硬掩模22。
可在硬掩模22上形成防反射层30。此处，防反射层30可包括无机防反射层、有机防反射层、或者其组合。图6A-6C说明其中防反射层30包括无机防反射层32和有机防反射层34的情况。
无机防反射层32可为例如SiON层，和有机防反射层34可为对于光的波长具有合适的折射率以及高的吸收系数的本领域中常用的聚合物层。
防反射层30的厚度可例如在约100nm-约500nm的范围内。
在防反射层30上形成光刻胶层23。
将光刻胶层23以普通方式曝光和显影以形成光刻胶图案23a。然后，通过使用光刻胶图案23a作为蚀刻用掩模顺序地蚀刻防反射层30和硬掩模22以在待蚀刻层21上形成硬掩模图案22a和防反射层图案30a。防反射层图案30a包括无机防反射层图案32a和有机防反射层图案34a。
图6B图示了在形成硬掩模图案22a之后光刻胶图案23a和防反射层图案30a残留。然而，在一些情况下，可在用于形成硬掩模图案22a的蚀刻过程之后将部分或者全部的光刻胶图案23a和防反射层图案30a除去。
图6C图示了可除去仅光刻胶图案23a。
可通过使用硬掩模图案22a作为蚀刻用掩模来蚀刻待蚀刻层21以形成期望的层图案，其为待蚀刻层图案21a(图6D)。
如上所述，在形成待蚀刻层图案21之后，将硬掩模图案22a除去。在根据实例实施方式的硬掩模图案的制备中，硬掩模图案22a可通过使用本领域中的普通方法而容易地除去，并且在除去硬掩模图案22a之后，几乎没有残余物残留。
硬掩模图案22a的除去过程可通过O2灰化和湿法剥离进行，但不限于此。例如，所述湿法剥离可通过使用如下进行：醇；丙酮；或者硝酸和硫酸的混合物。
以上述方式制备的硬掩模的2维碳纳米结构体是具有在z-轴方向上堆叠的2维纳米晶碳层的结构体。而且，所述2维碳纳米结构体可具有约100nm或更小的厚度、约500nm-约50μm的长度。而且，所述2维碳纳米结构体的纵横比(最长直径与最短直径之比)可为至少50。
所述硬掩模包括包含约0.01原子％-约40原子％氧的2维碳纳米结构体，并且在所述硬掩模中sp2碳结构的量高于sp3碳结构的量。因此，所述硬掩模可保证足够的对干法蚀刻的耐受性。
图7A-7D说明通过使用根据实例实施方式的硬掩模组合物形成图案的方法。
参照图7A，可在基底60上形成待蚀刻层61。然后，可在待蚀刻层61上形成硬掩模62并且可在硬掩模62上形成第一光刻胶图案63a。
基底60的材料没有特别限制，并且所述基底可为选自例如如下的至少一种：Si基底；玻璃基底；GaN基底；二氧化硅基底；包括选自镍(Ni)、钴(Co)、铁(Fe)、铂(Pt)、钯(Pd)、金(Au)、铝(Al)、铬(Cr)、铜(Cu)、锰(Mn)、钼(Mo)、铑(Rh)、铱(Ir)、钽(Ta)、钛(Ti)、钨(W)、铀(U)、钒(V)、和锆(Zr)的至少一种的基底；和聚合物基底。基底60可为绝缘体上半导体(SOI)型基底例如绝缘体上硅型基底。
待蚀刻层61可作为例如氧化硅层、氮化硅层、氮氧化硅层、氧氮化硅(SiON)层、碳化硅(SiC)层、或其衍生物层形成。然而，实例实施方式不限于此。
之后，可在待蚀刻层61上提供硬掩模组合物以形成硬掩模62。换而言之，可在待蚀刻层61上提供包括包含约0.01原子％-约40原子％氧的2维碳纳米结构体或其2维碳纳米结构体前体、和溶剂的硬掩模组合物以形成硬掩模62。
之后，如图7B中所示，可在硬掩模62的顶上形成第二光刻胶图案63b。第一和第二光刻胶图案63a和63b可交替地布置。
在图7C中，可使用光刻胶图案63a和63b作为蚀刻掩模来蚀刻硬掩模层62以形成硬掩模图案62a。然后，在图7D中，可蚀刻待蚀刻层61以形成待蚀刻层图案61a。
尽管图7C和7D图示了在形成硬掩模图案62a之后第一和第二光刻胶图案63a和63b残留在硬掩模图案62a的顶上，但是实例实施方式不限于此。在形成图7C和7D中的硬掩模图案62a和/或待蚀刻层图案61a的过程之后可将第一和第二光刻胶图案63a和63b的一部分和/或全部部分除去。
图8A-8D说明通过使用根据实例实施方式的硬掩模组合物形成图案的方法。
参照图8A，如之前参照图6A所描述的，可形成包括基底20、待蚀刻层21、硬掩模层22、防反射层30、和光刻胶层23的堆叠结构体。
之后，可将光刻胶层以普通方式曝光和显影以形成光刻胶图案23a。可通过使用光刻胶图案23a作为蚀刻用掩模来蚀刻防反射层30以在待蚀刻层21上形成防反射层图案30a。防反射层图案30a可包括无机防反射层图案32a和有机防反射层图案34a。
如图8B中所示，在光刻胶图案23a上可涂覆介电层60(例如，氧化硅)。
参照图8C，通过蚀刻介电层60，可形成间隔体62。通过使用光刻胶图案23a和间隔体62作为蚀刻掩模蚀刻硬掩模层22，可形成硬掩模图案22b。
参照图8D，使用间隔体62作为蚀刻掩模，可除去光刻胶图案23a和防反射层图案30a。接着，通过使用该间隔体作为蚀刻掩模蚀刻硬掩模图案22b，可形成第二硬掩模图案22c。
之后，可使用间隔体62和第二硬掩模图案22c作为蚀刻掩模蚀刻待蚀刻层21以形成与第二硬掩模图案22c对应的图案。另外，可在将待蚀刻层21图案化之后随后将间隔体62和第二硬掩模图案22c除去。
根据实例实施方式，通过使用硬掩模组合物形成的图案可根据半导体器件的制备工艺用在集成电路器件的制造和设计中。例如，所述图案可用于形成图案化的材料层结构体例如金属布线、用于接触的孔或通孔、绝缘部分(实例：镶嵌沟槽(DamasceneTrench)(DT)或者浅沟槽隔离(shallowtrenchisolation)(STI))、或者用于电容器结构体的沟槽。
将参照以下实施例更详细地描述本公开内容。这些实施例仅用于说明性目的并且不意图限制实例实施方式的范围。
实施例1
将10g石墨粉末加入至50ml硫酸(H2SO4)并且在约80℃的温度下搅拌约4小时-约5小时。将该经搅拌的混合物用1L去离子水稀释并且搅拌约12小时。将所得物过滤以获得经预处理的石墨。
将五氧化二磷(P2O5)溶解在80ml水中，并且加入480ml硫酸，加入4g所述经预处理的石墨，然后向其加入24g高锰酸钾(KMnO4)。在搅拌该混合物之后，对其进行约1小时的超声处理，并且向其加入600ml水(H2O)。当向所获得的反应混合物加入15ml过氧化氢(H2O2)时，该反应混合物的颜色从紫色变成浅黄色，在搅拌该混合物的同时对其进行超声处理。将反应混合物过滤以除去未被氧化的残余石墨。为了从过滤之后获得的滤液除去锰(Mn)，向滤液加入200ml盐酸、200ml乙醇、和200ml水，并且搅拌混合物。将经搅拌的混合物离心以获得具有30原子％的氧含量的2维碳纳米结构体前体。
将0.5g如此获得的2维碳纳米结构体前体分散在1L水中以获得硬掩模组合物。在将该硬掩模组合物喷涂在形成于硅基底上的氧化硅层上的同时，在约200℃的温度下进行热处理。随后，将所得物在约400℃的温度下烘烤约1小时，然后在约600℃的温度下真空热处理约1小时以形成包含2维碳纳米结构体并且具有约200nm厚度的硬掩模。
用ArF光刻胶以约的厚度涂覆所述硬掩模，然后在约110℃的温度下预烘烤约60秒。然后，将所得物通过使用可得自ASML的曝光仪器(XT:1400，NA0.93)曝光，并且在约110℃的温度下后烘烤约60秒。接着，通过使用2.38重量％的TMAH(氢氧化四甲基铵)水溶液将所述光刻胶显影以形成光刻胶图案。
使用所述光刻胶图案作为掩模并且使用CF4/CHF3混合气体进行干法蚀刻。蚀刻条件包括20mT的腔室压力、1800W的RF功率、C4F8/CHF3的4/10体积比、和约120秒的蚀刻时间。
对硬掩模和在进行所述干法蚀刻之后残留的有机材料进行O2灰化和湿法剥离，以获得具有作为最终图案的氧化硅层图案的期望的硅基底。
实施例2
除了如下之外，以与实施例1中相同的方式制备具有氧化硅层图案的硅基底：真空热处理温度为850℃。
实施例3
除了如下之外，以与实施例1中相同的方式制备具有氧化硅层图案的硅基底：真空热处理温度为400℃。
实施例4
除了如下之外，以与实施例1中相同的方式制备具有氧化硅层图案的硅基底：真空热处理温度为900℃。
实施例5
除了如下之外，以与实施例1中相同的方式制备具有氧化硅层图案的硅基底：对制备2维碳纳米结构体前体的过程进行控制以获得包括包含约0.01原子％氧的2维碳纳米结构体的硬掩模。
实施例6
除了如下之外，以与实施例1中相同的方式制备具有氧化硅层图案的硅基底：对制备2维碳纳米结构体前体的过程进行控制以获得包括包含约40原子％氧的2维碳纳米结构体的硬掩模。
实施例7
将其上形成有氧化硅的硅基底用实施例1中制备的硬掩模组合物的1/2进行初次喷涂，同时在约200℃的温度下进行热处理。随后，将所得物在约400℃的温度下烘烤约1小时，然后在约400℃的温度下对其进行初次真空热处理约1小时。
接着，将该经真空热处理的所得物用实施例1中制备的硬掩模组合物的另外1/2进行喷涂，同时在约200℃的温度下进行热处理。随后，将所得物在约400℃的温度下烘烤约1小时，然后在约400℃的温度下对其进行第二次真空热处理约1小时以形成包含2维碳纳米结构体并且具有约200nm厚度的硬掩模。
实施例8
将0.5g在实施例1中制备的2维碳纳米结构体前体分散在1L水中，并且向其加入0.5g氨-硼烷，然后将所得物在约80℃的温度下还原以制备包含2维碳纳米结构体的硬掩模组合物。在约200℃的温度下将所述硬掩模组合物气相沉积在其上形成有氧化硅的硅基底上以形成包含2维碳纳米结构体并且具有约200nm厚度的硬掩模。所述2维碳纳米结构体中的氧的量为约16原子％。
对比例1
通过使用包括高温无定形碳的硬掩模制备具有氧化硅层图案的硅基底。
将碳源(C3H6)在形成于硅基底上的氧化硅层上气相沉积以形成包括高温无定形碳的硬掩模。
所述气相沉积通过使用化学气相沉积方法在包括如下的条件下进行：约550℃的温度、在约0.05毫托范围内的压力、和约250eV的离子能量。
用ArF光刻胶以约的厚度涂覆所述硬掩模，然后在约110℃的温度下预烘烤约60秒。然后，将所得物通过使用可得自ASML的曝光仪器(XT:1400，NA0.93)曝光，并且在约110℃的温度下后烘烤约60秒。接着，通过使用2.38重量％的TMAH水溶液将所述光刻胶显影以形成光刻胶图案。
使用所述光刻胶图案作为掩模并且使用CF4/CHF3混合气体进行干法蚀刻。蚀刻条件包括20mT的腔室压力、1800W的RF功率、C4F8/CHF3的4/10体积比、和约120秒的蚀刻时间。
对硬掩模和在进行所述干法蚀刻之后残留的有机材料进行O2灰化和湿法剥离，以获得具有作为最终图案的氧化硅层图案的期望的硅基底。
对比例2
除了如下之外，以与对比例1中相同的方式，通过使用包括低温无定形碳的硬掩模制备具有氧化硅层图案的硅基底：将碳源(C3H6)的沉积条件的温度改变为300℃以获得低温无定形碳。
对比例3
将由下式1表示的单体溶解在包括丙二醇单甲醚乙酸酯(PGMEA)、N-甲基吡咯烷酮、和γ-丁内酯(体积比40:20:40)的混合溶剂中，并且将溶液过滤以制备硬掩模组合物：
[式1]
通过使用旋涂方法用以上述方式获得的硬掩模组合物涂覆具有氧化硅层图案的硅基底，然后将所得物在约400℃的温度下热处理约120秒以形成包括旋涂碳(spin-on-carbon)(SOC)的硬掩模。
用ArF光刻胶以约的厚度涂覆所述硬掩模，然后在约110℃的温度下预烘烤约60秒。然后，将所得物通过使用可得自ASML的曝光仪器(XT:1400,NA0.93)曝光，并且在约110℃的温度下后烘烤约60秒。接着，通过使用2.38重量％的TMAH水溶液将所述光刻胶显影以形成光刻胶图案。
使用所述光刻胶图案作为掩模并且使用CF4/CHF3混合气体进行干法蚀刻。蚀刻条件包括20mT的腔室压力、1800W的RF功率、C4F8/CHF3的4/10体积比、和约120秒的蚀刻时间。
对硬掩模和在进行所述干法蚀刻之后残留的有机材料进行O2灰化和湿法剥离，以获得具有作为最终图案的氧化硅层图案的期望的硅基底。
对比例4
除了如下之外，以与实施例1中相同的方式制备具有氧化硅层图案的硅基底：对制备2维碳纳米结构体前体的过程进行控制以获得包括包含约0.005原子％氧的2维碳纳米结构体的硬掩模。
评价实施例1：X-射线衍射(XRD)分析测量
对实施例1-3中制备的2维碳纳米结构体和对比例1中制备的高温无定形碳进行XRD分析。对于该XRD分析，使用可得自BRUKERAXS的12KWXRD衍射仪，并且分析条件包括在作为衍射角2θ的约5°-约80°的范围内以约4°/分钟的速率的测量。
分析结果示于图9中。
参照图9，可确认，在约25°-约27°范围内观察到了实施例1-3中制备的2维碳纳米结构体的(002)晶面峰的衍射角2θ，这与对比例1中制备的无定形碳的不同。由实施例1-3中制备的2维碳纳米结构体的XRD分析的结果，得到了d-间距(d002)和晶体的平均粒径(La)并且将其示于表1中。
d-间距是通过使用以下方程1中定义的布拉格定律计算的，并且晶体的平均粒径是通过使用方程2中定义的谢乐方程计算的。
[方程1]
d002＝λ/2sinθ
[方程2]
La＝(0.9λ)/(βcosθ)
在方程1和2中，λ为X-射线波长()且β为在布拉格角处的半宽度(FWHM)。
[表1]
评价实施例2：拉曼光谱分析
对实施例1-3中制备的2维碳纳米结构体和对比例1中制备的高温无定形碳以及对比例2中制备的低温无定形碳进行拉曼光谱法分析。拉曼光谱法分析结果示于图10中。拉曼光谱法分析是通过使用可得自Renishaw的拉曼仪器RM-1000Invia(514nm,Ar+离子激光)进行的。此处，D峰、G峰和2D峰分别为在约1340cm-1-约1350cm-1处、在约1580cm-1处和在约2700cm-1处的峰。
参照图10，得到了实施例1-3中制备的2维碳纳米结构体和对比例1中制备的高温无定形碳的D模式峰对G模式峰的强度比(ID/IG)和2D模式峰对G模式峰的强度比(I2D/IG)并且将其示于表2中。
[表2]
ID/IG I2D/IG
实施例1 0.87 0.01
实施例2 0.86 0.02
实施例3 0.90 0.1
对比例1 0.85 -
表2显示，实施例1-3中制备的硬掩模组合物具有与对比例1中的硬掩模组合物不同的结构。
评价实施例3：XPS分析
通过使用Quantum2000(PhysicalElectronics)对在实施例1-4中制备的2维碳纳米结构体和在对比例1中制备的高温无定形碳进行XPS光谱法分析。
分析结果示于表3中。理论上，对比例1不应具有氧。
[表3]
a:C＝C/C-C表示对应于C＝C键的峰强度和对应于C-C键的峰强度的强度比，所述强度比还显示sp2分数对sp3分数的比率。
评价实施例4：耐蚀刻性
通过如下对耐蚀刻性进行评价：通过测量在通过使用在实施例2、3、7和8中制备的硬掩模的每一种进行干法蚀刻之前和之后硬掩模和氧化硅层的厚度差，计算蚀刻选择率。
在表4中，蚀刻选择率表示在蚀刻之前和之后氧化硅的厚度差对在蚀刻之前和之后硬掩模的厚度差的比率。
[表4]
蚀刻选择率
实施例2 12.2
实施例3 16.0
实施例7 14.0
实施例8 12.7
对比例1 10.0
对比例2 7.0
对比例3 5.35
如表4中所示，与对比例1-3中制备的硬掩模相比，实施例2、3、7和8中制备的硬掩模的蚀刻选择率增加，并且因此实施例2、3、7和8中制备的硬掩模的耐蚀刻性改善。
评价实施例5：图案形状分析
通过使用实施例1-8和对比例1-3中制备的硬掩模的每一种进行蚀刻，然后通过使用FE-SEM对具有氧化硅层图案的硅基底的横截面进行观察，并且结果示于表5中。
[表5]
在硬掩模蚀刻之后图案的形状 在氧化硅蚀刻之后图案的形状
实施例1 竖直的 竖直的
实施例2 竖直的 竖直的
实施例3 竖直的 竖直的
实施例4 竖直的 竖直的
实施例5 竖直的 竖直的
实施例6 竖直的 竖直的
实施例7 竖直的 竖直的
实施例8 竖直的 竖直的
对比例1 拱形的 锥形的
对比例2 拱形的 锥形的
对比例3 拱形的 锥形的
如表5中所示，具有实施例1-8中制备的硬掩模的每一种的氧化硅层图案形状是竖直的，这与对比例1-3中制备的硬掩模不同。
如上所述，根据实例实施方式的硬掩模与常规聚合物或无定形碳相比可具有优异的耐蚀刻性和机械强度并且在蚀刻过程之后可容易地除去，并且因此，通过使用所述硬掩模，可改善半导体工艺的效率。
应理解，本文中所描述的实例实施方式仅应在描述的意义上考虑，且用于限制目的。在各硬掩模组合物、制造精细图案的方法、和/或制造硬掩模组合物的方法中的特征或方面的描述典型地应被认为可用于在根据实例实施方式的其它硬掩模组合物、制造精细图案的方法和/或制造硬掩模组合物的方法中的其它类似的特征或方面。虽然已经具体显示和描述了一些实例实施方式，但是本领域普通技术人员将理解，在不背离权利要求的精神和范围的情况下，可在其中进行在形式和细节方面的各种各样的变化。

Claims (23)

1.硬掩模组合物，其包括：
包含0.01原子％-40原子％氧的2维碳纳米结构体、或其2维碳纳米结构体前体；和
溶剂。
2.权利要求1的硬掩模组合物，其中
所述2维碳纳米结构体前体中的氧的含量低于0.01原子％并且大于或等于0原子％，或者
所述2维碳纳米结构体前体中的氧的含量大于40原子％并且小于或等于80原子％。
3.权利要求1的硬掩模组合物，其中所述2维碳纳米结构体前体为如下之一：由剥落石墨得到的膨胀石墨；和经酸处理的石墨的氧化产物。
4.权利要求1的硬掩模组合物，其中通过所述2维碳纳米结构体的拉曼光谱法获得的D模式峰对G模式峰的强度比为2或更低。
5.权利要求1的硬掩模组合物，其中通过所述2维碳纳米结构体的拉曼光谱法获得的2D模式峰对G模式峰的强度比为0.01或更高。
6.权利要求1的硬掩模组合物，其中通过所述2维碳纳米结构体前体的拉曼光谱法获得的D模式峰对G模式峰的强度比为2或更低。
7.权利要求1的硬掩模组合物，其中通过所述2维碳纳米结构体前体的拉曼光谱法获得的2D模式峰对G模式峰的强度比为0.01或更高。
8.权利要求1的硬掩模组合物，其中通过所述2维碳纳米结构体的X-射线衍射分析获得的(002)晶面峰的衍射角2θ在20°-27°的范围内观察到。
9.权利要求1的硬掩模组合物，其中通过X-射线衍射分析获得的所述2维碳纳米结构体的d-间距为0.3-0.5nm。
10.权利要求1的硬掩模组合物，其中所述2维碳纳米结构体在C-轴上具有结晶性，并且晶体的平均粒径为
11.权利要求1的硬掩模组合物，其中所述溶剂包括如下的至少一种：水、甲醇、异丙醇、乙醇、N,N-二甲基甲酰胺、N-甲基吡咯烷酮、二氯乙烷、1,2-二氯苯、N,N-二甲基乙酰胺、二甲苯、苯胺、丙二醇、丙二醇二乙酸酯、甲氧基丙二醇、一缩二乙二醇、γ-丁内酯、乙酰丙酮、环己酮、丙二醇单甲醚乙酸酯、1,3-二氯苯、硝基甲烷、四氢呋喃、二甲亚砜、硝基苯、亚硝酸丁酯、甲基溶纤剂、乙基溶纤剂、二乙醚、一缩二乙二醇甲基醚、一缩二乙二醇乙基醚、一缩二丙二醇甲基醚、甲苯、己烷、甲基乙基酮、甲基异丁基酮、羟甲基纤维素、和庚烷。
12.权利要求1的硬掩模组合物，其中在所述2维碳纳米结构体中sp2碳分数等于或大于sp3碳分数。
13.形成图案的方法，所述方法包括：
在基底上形成待蚀刻层；
通过供应权利要求1-12中任一项的硬掩模组合物而在所述待蚀刻层上形成硬掩模，所述硬掩模包括所述2维碳纳米结构体；
在所述硬掩模上形成光刻胶图案；
通过经由使用所述光刻胶图案作为蚀刻用掩模来蚀刻所述2维碳纳米结构体而在所述待蚀刻层上形成硬掩模图案，所述硬掩模图案包括所述2维碳纳米结构体；和
通过使用所述硬掩模图案作为蚀刻用掩模来蚀刻所述待蚀刻层。
14.权利要求13的方法，其中在所述待蚀刻层上形成硬掩模包括将所述硬掩模组合物涂覆在所述待蚀刻层上。
15.权利要求14的方法，进一步包括：
对所述硬掩模组合物进行热处理，其中
所述热处理在将所述硬掩模组合物涂覆在所述待蚀刻层上期间或者之后进行。
16.权利要求13的方法，其中在所述待蚀刻层上形成硬掩模包括如下之一：
将2维碳纳米结构体前体和溶剂涂覆在所述待蚀刻层上，然后将所涂覆的2维碳纳米结构体前体氧化或还原；
将2维碳纳米结构体前体氧化或还原以将所述2维碳纳米结构体前体转变成所述2维碳纳米结构体，然后将2维碳纳米结构体涂覆在所述待蚀刻层上；和
在所述待蚀刻层上同时地涂覆和氧化或还原2维碳纳米结构体前体。
17.权利要求16的方法，其中所述还原通过如下进行：化学还原、热处理还原、或者电化学还原。
18.权利要求17的方法，其中
所述化学还原通过使用至少一种还原剂进行，和
所述至少一种还原剂包括如下之一：氨-硼烷、肼、硼氢化钠、二甲肼、硫化氢、对苯二酚、氢气、和乙酸。
19.权利要求17的方法，其中所述热处理还原在100℃-1500℃的温度下进行。
20.权利要求16的方法，其中所述氧化通过使用如下的至少一种进行：酸、氧化剂、UV、臭氧、IR、热处理、和等离子体。
21.权利要求13的方法，其中所述硬掩模图案的所述2维碳纳米结构体为通过堆叠2维纳米晶碳层形成的结构体。
22.权利要求13的方法，其中所述硬掩模的厚度为10nm-10,000nm。
23.权利要求13的方法，其中在所述待蚀刻层上形成硬掩模的步骤是使用如下的至少一种进行的：旋涂、空气喷射、电喷射、浸涂、喷涂、刮刀法、和棒涂。
CN201510292394.7A 2014-05-30 2015-06-01 硬掩模组合物和通过使用该硬掩模组合物形成图案的方法 Active CN105319854B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2014-0066524 2014-05-30
KR20140066524 2014-05-30
KR10-2014-0114530 2014-08-29
KR1020140114530A KR102287813B1 (ko) 2014-05-30 2014-08-29 하드마스크 조성물 및 이를 이용한 패턴의 형성방법

Publications (2)

Publication Number Publication Date
CN105319854A true CN105319854A (zh) 2016-02-10
CN105319854B CN105319854B (zh) 2021-09-07

Family

ID=54873808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510292394.7A Active CN105319854B (zh) 2014-05-30 2015-06-01 硬掩模组合物和通过使用该硬掩模组合物形成图案的方法

Country Status (4)

Country Link
EP (1) EP2950334B1 (zh)
JP (1) JP6574612B2 (zh)
KR (1) KR102287813B1 (zh)
CN (1) CN105319854B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109254499A (zh) * 2017-07-14 2019-01-22 三星电子株式会社 硬掩模组合物、使用硬掩模组合物形成图案的方法、和由硬掩模组合物形成的硬掩模

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583358B2 (en) 2014-05-30 2017-02-28 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern by using the hardmask composition
KR102287343B1 (ko) 2014-07-04 2021-08-06 삼성전자주식회사 하드마스크 조성물 및 이를 이용한 패턴의 형성방법
KR102287344B1 (ko) 2014-07-25 2021-08-06 삼성전자주식회사 하드마스크 조성물 및 이를 이용한 패턴의 형성방법
KR102384226B1 (ko) 2015-03-24 2022-04-07 삼성전자주식회사 하드마스크 조성물 및 이를 이용한 패턴 형성방법
KR102463893B1 (ko) * 2015-04-03 2022-11-04 삼성전자주식회사 하드마스크 조성물 및 이를 이용한 패턴의 형성방법
KR102515377B1 (ko) * 2015-12-24 2023-03-28 삼성전자주식회사 하드 마스크 조성물, 탄소 나노 튜브 막구조체, 패턴 형성 방법 및 반도체 장치 제조 방법
WO2017163438A1 (ja) * 2016-03-24 2017-09-28 東京エレクトロン株式会社 半導体装置の製造方法
KR20180076053A (ko) * 2016-12-27 2018-07-05 삼성전자주식회사 하드마스크 조성물, 이를 이용한 패턴의 형성방법 및 상기 하드마스크 조성물을 이용하여 형성된 하드마스크
US10612145B2 (en) 2017-06-16 2020-04-07 Lawrence Livermore National Security, Llc Nanostructured layer for graded index freeform optics
KR102433666B1 (ko) 2017-07-27 2022-08-18 삼성전자주식회사 하드마스크 조성물, 이를 이용한 패턴의 형성방법 및 상기 하드마스크 조성물을 이용하여 형성된 하드마스크
KR102486388B1 (ko) 2017-07-28 2023-01-09 삼성전자주식회사 그래핀 양자점의 제조방법, 상기 제조방법에 따라 얻어진 그래핀 양자점을 포함한 하드마스크 조성물, 이를 이용한 패턴의 형성방법 및 상기 하드마스크 조성물을 이용하여 형성된 하드마스크
JP7383540B2 (ja) 2020-03-23 2023-11-20 キオクシア株式会社 パターン形成方法、半導体装置の製造方法、及びパターン形成材料
KR102475067B1 (ko) * 2021-07-01 2022-12-08 숙명여자대학교 산학협력단 하드마스크용 조성물의 제조방법, 이에 의해 제조된 하드마스크용 조성물 및 하드마스크

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821714B1 (en) * 2000-11-13 2004-11-23 Sandia National Laboratories Lithography process for patterning HgI2 photonic devices
US20040245209A1 (en) * 2003-06-05 2004-12-09 Jung Hee Tae Method for fabricating a carbon nanotube array and a biochip using the self-assembly of supramolecules and staining of metal compound
JP2007188925A (ja) * 2006-01-11 2007-07-26 Tokyo Electron Ltd 基板処理方法
CN101034254A (zh) * 2006-03-07 2007-09-12 Asml荷兰有限公司 用于增强的光刻图案化的方法和系统
US20070269750A1 (en) * 2006-05-19 2007-11-22 Eastman Kodak Company Colored masking for forming transparent structures
CN101136323A (zh) * 2006-09-01 2008-03-05 海力士半导体有限公司 使用选择性蚀刻形成存储器的隔离结构的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102530926A (zh) * 2010-12-10 2012-07-04 东丽纤维研究所（中国）有限公司 一种基于连二亚硫酸盐制备石墨烯的方法
KR20120073819A (ko) * 2010-12-27 2012-07-05 제일모직주식회사 하드마스크 조성물, 이를 사용한 패턴 형성 방법 및 반도체 집적회로 디바이스의 제조 방법
US8354296B2 (en) * 2011-01-19 2013-01-15 International Business Machines Corporation Semiconductor structure and circuit including ordered arrangement of graphene nanoribbons, and methods of forming same
JP5741521B2 (ja) * 2011-05-11 2015-07-01 信越化学工業株式会社 レジスト組成物及びパターン形成法
KR101388695B1 (ko) * 2011-10-24 2014-04-28 삼성전기주식회사 그래핀 투명전극 및 이의 제조방법
JP5859420B2 (ja) * 2012-01-04 2016-02-10 信越化学工業株式会社 レジスト下層膜材料、レジスト下層膜材料の製造方法、及び前記レジスト下層膜材料を用いたパターン形成方法
US9561955B2 (en) * 2012-03-08 2017-02-07 Nanotek Instruments, Inc. Graphene oxide gel bonded graphene composite films and processes for producing same
JP5814173B2 (ja) * 2012-04-06 2015-11-17 日本電信電話株式会社 電気化学測定用カーボン電極およびその製造方法
US8946094B2 (en) * 2012-05-22 2015-02-03 Electronics And Telecommunications Research Institute Method of fabricating a graphene electronic device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821714B1 (en) * 2000-11-13 2004-11-23 Sandia National Laboratories Lithography process for patterning HgI2 photonic devices
US20040245209A1 (en) * 2003-06-05 2004-12-09 Jung Hee Tae Method for fabricating a carbon nanotube array and a biochip using the self-assembly of supramolecules and staining of metal compound
JP2007188925A (ja) * 2006-01-11 2007-07-26 Tokyo Electron Ltd 基板処理方法
CN101034254A (zh) * 2006-03-07 2007-09-12 Asml荷兰有限公司 用于增强的光刻图案化的方法和系统
US20070269750A1 (en) * 2006-05-19 2007-11-22 Eastman Kodak Company Colored masking for forming transparent structures
CN101136323A (zh) * 2006-09-01 2008-03-05 海力士半导体有限公司 使用选择性蚀刻形成存储器的隔离结构的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
YUAN HUANG 等: "An innovative way of etching MoS2: Characterization and mechanistic investigation", 《NANO RESEARCH》 *
刘玉荣: "《碳材料在超级电容器中的应用》", 31 January 2013 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109254499A (zh) * 2017-07-14 2019-01-22 三星电子株式会社 硬掩模组合物、使用硬掩模组合物形成图案的方法、和由硬掩模组合物形成的硬掩模
CN109254499B (zh) * 2017-07-14 2024-03-08 三星电子株式会社 硬掩模组合物、使用硬掩模组合物形成图案的方法、和由硬掩模组合物形成的硬掩模

Also Published As

Publication number Publication date
EP2950334B1 (en) 2022-05-04
JP6574612B2 (ja) 2019-09-11
EP2950334A1 (en) 2015-12-02
CN105319854B (zh) 2021-09-07
KR102287813B1 (ko) 2021-08-10
KR20150137942A (ko) 2015-12-09
JP2015228502A (ja) 2015-12-17

Similar Documents

Publication Publication Date Title
CN105319854A (zh) 硬掩模组合物和通过使用该硬掩模组合物形成图案的方法
US10153163B2 (en) Hardmask composition and method of forming patterning by using the hardmask composition
US10170325B2 (en) Hardmask composition and method of forming pattern by using the hardmask composition
US11086223B2 (en) Hardmask composition and method of forming pattern using the hardmask composition
KR102287343B1 (ko) 하드마스크 조성물 및 이를 이용한 패턴의 형성방법
EP3343592B1 (en) Hardmask composition, method of forming pattern using the hardmask composition, and hardmask formed from the hardmask composition
KR102486388B1 (ko) 그래핀 양자점의 제조방법, 상기 제조방법에 따라 얻어진 그래핀 양자점을 포함한 하드마스크 조성물, 이를 이용한 패턴의 형성방법 및 상기 하드마스크 조성물을 이용하여 형성된 하드마스크
US20090258490A1 (en) Method for forming conductive film
EP3428722B1 (en) Hardmask composition, method of forming pattern using hardmask composition, and hardmask formed from hardmask composition
KR20190012563A (ko) 하드마스크 조성물, 이를 이용한 패턴의 형성방법 및 상기 하드마스크 조성물을 이용하여 형성된 하드마스크
KR20190008072A (ko) 하드마스크 조성물, 이를 이용한 패턴의 형성방법 및 이로부터 형성된 하드마스크
TWI831337B (zh) 含釕層之形成方法及積層體
CN114597123A (zh) 包括非晶氮化硼膜的硬掩模和制造所述硬掩模的方法、以及使用所述硬掩模的图案化方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant