JP2015228502A - ハードマスク組成物、及びそれを利用したパターンの形成方法 - Google Patents

ハードマスク組成物、及びそれを利用したパターンの形成方法 Download PDF

Info

Publication number
JP2015228502A
JP2015228502A JP2015109708A JP2015109708A JP2015228502A JP 2015228502 A JP2015228502 A JP 2015228502A JP 2015109708 A JP2015109708 A JP 2015109708A JP 2015109708 A JP2015109708 A JP 2015109708A JP 2015228502 A JP2015228502 A JP 2015228502A
Authority
JP
Japan
Prior art keywords
hard mask
carbon nanostructure
dimensional carbon
pattern
mask composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015109708A
Other languages
English (en)
Other versions
JP6574612B2 (ja
Inventor
▲尚▼元 金
Sang Won Kim
▲尚▼元 金
鉉振 申
Hyeon-Jin Shin
鉉振 申
晟準 朴
Seong-Jun Park
晟準 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2015228502A publication Critical patent/JP2015228502A/ja
Application granted granted Critical
Publication of JP6574612B2 publication Critical patent/JP6574612B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D1/00—Coating compositions, e.g. paints, varnishes or lacquers, based on inorganic substances
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2004—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image characterised by the use of a particular light source, e.g. fluorescent lamps or deep UV light
    • G03F7/2006—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image characterised by the use of a particular light source, e.g. fluorescent lamps or deep UV light using coherent light; using polarised light
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/32—Liquid compositions therefor, e.g. developers
    • G03F7/325—Non-aqueous compositions
    • G03F7/327—Non-aqueous alkaline compositions, e.g. anhydrous quaternary ammonium salts
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials

Abstract

【課題】ハードマスク組成物及びそれを利用したパターンの形成方法を提供する。
【解決手段】０．０１ないし４０原子％の酸素を含む二次元炭素ナノ構造物又は該二次元炭素ナノ構造物の前駆体及び溶媒を含む。
【選択図】なし

Description

本発明は、ハードマスク組成物、及びそれを利用したパターンの形成方法に関する。
最近、半導体産業は、数ｎｍないし数十ｎｍサイズのパターンを有する超微細技術に発展している。このような超微細技術を実現するためには、効果的なリソグラフィ法が要求される。リソグラフィ法は、一般的に、半導体基板上部に材料層を形成し、その上部に、フォトレジスト層をコーティングした後、それを露光及び現像し、フォトレジストパターンを形成した後、該フォトレジストパターンをマスクにして、材料層をエッチングする過程を含む。
形成するパターンの大きさが縮小されるにつれ、一般的なリソグラフィ法だけでは、良好なプロファイルを有する微細パターンを形成し難くなる。そのため、エッチングする材料層とフォトレジストマスクとの間には、通称「ハードマスク（hard mask）」と呼ばれる層を形成し、微細パターンを形成することができる。ハードマスクは、選択的エッチング過程を介して、フォトレジストの微細パターンを材料層に転写する中間膜として作用する。従って、ハードマスク層は、多種エッチング過程に耐えることができるように、耐化学性、耐熱性及び耐エッチング性が要求される。
半導体素子が高集積化されるにつれて、材料層の線幅は、漸次的に細くなるのに対し、材料層の高さがそのまま維持されるか、あるいは相対的に高くなり、材料層の縦横比が大きくなっている。このような条件で、エッチング工程を進めなければならないので、フォトレジスト膜及びハードマスク・パターンの高さを増大させなければならない。しかし、フォトレジスト膜及びハードマスク・パターンの高さを増大させるには限界がある。そして、線幅が狭い材料層を得るためのエッチング過程において、ハードマスク・パターンが損傷を受け、素子の電気的特性が劣化してしまう。
前述の問題点を勘案し、ハードマスクとして、ポリシリコン膜、タングステン膜、窒化膜のような導電性物質または絶縁性物質の単一膜、または複数の膜が積層された多層膜を利用する方法が提案された。ところで、前記単層膜または多層膜は、蒸着温度が高いために、材料層の物性変形を誘発し、新たなハードマスク材料に対する開発が要求される。
本発明が解決しようとする課題は、耐エッチング性が改善されたハードマスク組成物を提供するものである。
本発明が解決しようとする課題はまた、前記ハードマスク組成物を利用したパターン形成方法を提供するものである。
前記課題を解決するために、０．０１ないし４０原子％の酸素を含む二次元炭素ナノ構造物、または前記二次元炭素ナノ構造物の前駆体；及び溶媒；を含むハードマスク組成物が提供される。
好ましくは、前記二次元炭素ナノ構造物前駆体は、酸素の含量が０．０１原子％未満であるか、あるいは酸素フリーの二次元炭素ナノ構造物である。
好ましくは、前記二次元炭素ナノ構造物前駆体は、
ｉ）剥離された黒鉛から得た膨脹黒鉛、またはｉｉ）酸処理された黒鉛を酸化して得た生成物である。
好ましくは、前記二次元炭素ナノ構造物のラマン分光分析によって求められる、Ｇモードピークに対するＤモードピークの強度比は、２以下である。
好ましくは、前記二次元炭素ナノ構造物のラマン分光分析によって求められる、Ｇモードピークに対する２Ｄモードピークの強度比は、０．０１以上である。
好ましくは、前記二次元炭素ナノ構造物前駆体のラマン分光分析によって求められる、Ｇモードピークに対するＤモードピークの強度比は、２以下である。
好ましくは、前記二次元炭素ナノ構造物前駆体のラマン分光分析によって求められる、Ｇモードピークに対する２Ｄモードピークの強度比は、０．０１以上である。
好ましくは、前記二次元炭素ナノ構造物のＸ線回折分析によって求められる００２面ピークの回折角２θは、２０ないし２７゜で示される。
好ましくは、前記二次元炭素ナノ構造物は、Ｘ線回折分析によって求められる層間間隔は、０．３ｎｍないし０．５ｎｍである。
好ましくは、前記二次元炭素ナノ構造物は、Ｃ軸に結晶性を有しており、結晶の平均径は１ｎｍ以上である。
好ましくは、前記溶媒は、水、メタノール、イソプロパノール、エタノール、Ｎ，Ｎ−ジメチルホルムアミド、Ｎ−メチルピロリドン、ジクロロエタン、ジクロロベンゼン、Ｎ，Ｎ−ジメチルスルホキシド、キシレン、アニリン、プロピレングリコール、プロピレングリコールジアセテート、メトキシプロパンジオール、ジエチレングリコール、ガンマ−ブチロラクトン、アセチルアセトン、シクロヘキサノン、プロピレングリコールモノメチルエーテルアセテート、ジクロロエタン、Ｏ−ジクロロベンゼン、ニトロメタン、テトラヒドロフラン、ニトロメタン、ジメチルスルホキシド、ニトロベンゼン、亜硝酸ブチル、メチルセロソルブ、エチルセロソルブ、ジエチルエーテル、ジエチレングリコールメチルエーテル、ジエチレングリコールエチルエーテル、ジプロピレングリコールメチルエーテル、トルエン、ヘキサン、メチルエチルケトン、メチルイソケトン、ヒドロキシメチルセルロース及びヘプタンのうちから選択された一つ以上からなる群から選択された一つ以上である。
好ましくは、前記二次元炭素ナノ構造物のｓｐ２炭素分率は、ｓｐ３炭素分率に比べ、１倍以上である。
また、前記課題を解決するために、基板上に被エッチング膜を形成する段階と、前記被エッチング膜上部に、前述のハードマスク組成物を供給し、二次元炭素ナノ構造物を含むハードマスクを形成する第１段階と、前記ハードマスク上部に、フォトレジスト・パターンを形成する第２段階と、前記フォトレジスト・パターンをエッチングマスクにして二次元炭素ナノ構造物をエッチングし、前記被エッチング膜上部に、ハードマスク・パターンを形成する第３段階と、前記ハードマスク・パターンをエッチングマスクにして、前記被エッチング膜をエッチングする第４段階と、を含むパターンの形成方法が提供される。
前記ハードマスク組成物が、０．０１ないし４０原子％の酸素を含む二次元炭素ナノ構造物を含む場合、
好ましくは、前記ハードマスクを形成する段階は、ハードマスク組成物を、前記被エッチング膜上部にコーティングして実施される。
好ましくは、前記ハードマスク組成物を、前記被エッチング膜上部にコーティングする過程中、あるいはコーティング後に、熱処理を実施する。
前記ハードマスク組成物が、二次元炭素ナノ構造物前駆体を含む場合、
好ましくは、前記ハードマスクを形成する段階は、ｉ）前記ハードマスク組成物を、前記被エッチング膜上部にコーティングした後、コーティングされた結果物を、酸化または還元して実施される段階、
ｉｉ）前記ハードマスク組成物を酸化または還元した後、それを前記被エッチング膜上部にコーティングする段階、または
ｉｉｉ）前記ハードマスク組成物を、前記被エッチング膜上部にコーティングしながら、酸化または還元が同時に進められる段階である。
好ましくは、前記還元する段階は、化学的還元、熱処理による還元または電気化学的還元によって行われる。
好ましくは、前記化学的還元は、アンモニアボラン、ヒドラジン、水素化ホウ素ナトリウム、ジメチルヒドラジン、硫酸、塩酸、ヨード化水素、臭化水素、硫化水素、ヒドロキノン、水素及び酢酸からなる群から選択された一つ以上の還元剤を利用して実施される。
好ましくは、前記熱処理による還元は、１００ないし１，５００℃の熱処理によって実施される。
好ましくは、前記酸化する段階は、酸、酸化剤、ＵＶ（ultraviolet）、オゾン、ＩＲ（infrared）、熱処理、プラズマのうちから選択された一つ以上を利用して実施される。
好ましくは、前記ハードマスクパターンの二次元炭素ナノ構造物は、二次元ナノ結晶質炭素が積層されてなる構造体である。
好ましくは、前記ハードマスクの厚みは、１０ｎｍないし１０，０００ｎｍである。
好ましくは、前記ハードマスクを形成する段階は、ハードマスク組成物をスピンコーティング、エアスプレー、電気噴霧、ディップコーティング、スプレーコーティング、ドクターブレード法、バーコーティングのうちから選択された一つによって実施される。
本発明によるハードマスト組成物を利用すれば、既存の高分子や非晶質炭素に比べ、耐エッチング性及び機械的強度にすぐれ、エッチング工程後、除去が容易なハードマスクを製造することができる。このようなハードマスクを利用すれば、半導体工程の効率性を改善することができる。
一具現例による、被エッチング膜上に、ハードマスク組成物を製造する方法について説明するための図面である。 一具現例による、被エッチング膜上に、ハードマスク組成物を製造する方法について説明するための図面である。 一具現例による、被エッチング膜上に、ハードマスク組成物を製造する方法について説明するための図面である。 一具現例による、被エッチング膜上に、ハードマスク組成物を製造する方法について説明するための図面である。 一具現例による、ハードマスク組成物を利用したパターンの形成方法について説明するための図面である。 一具現例による、ハードマスク組成物を利用したパターンの形成方法について説明するための図面である。 一具現例による、ハードマスク組成物を利用したパターンの形成方法について説明するための図面である。 一具現例による、ハードマスク組成物を利用したパターンの形成方法について説明するための図面である。 一具現例による、ハードマスク組成物を利用したパターンの形成方法について説明するための図面である。 一具現例による、ハードマスク組成物を利用して、パターンを形成する方法の一部について説明するための図面である。 他の一具現例による、ハードマスク組成物を利用したパターンの形成方法について説明するため図面である。 他の一具現例による、ハードマスク組成物を利用したパターンの形成方法について説明するため図面である。 他の一具現例による、ハードマスク組成物を利用したパターンの形成方法について説明するため図面である。 他の一具現例による、ハードマスク組成物を利用したパターンの形成方法について説明するため図面である。 一具現例による、ハードマスク組成物を利用して、パターンを形成する方法について説明するための図面である。 一具現例による、ハードマスク組成物を利用して、パターンを形成する方法について説明するための図面である。 一具現例による、ハードマスク組成物を利用して、パターンを形成する方法について説明するための図面である。 一具現例による、ハードマスク組成物を利用して、パターンを形成する方法について説明するための図面である。 一具現例による、ハードマスク組成物を利用して、パターンを形成する方法について説明するための図面である。 一具現例による、ハードマスク組成物を利用して、パターンを形成する方法について説明するための図面である。 一具現例による、ハードマスク組成物を利用して、パターンを形成する方法について説明するための図面である。 一具現例による、ハードマスク組成物を利用して、パターンを形成する方法について説明するための図面である。 実施例１〜３による二次元炭素ナノ構造物、及び比較例１の非晶質炭素に対するＸ線回折分析結果を示した図面である。 実施例１〜３で得られた二次元炭素ナノ構造物、比較例１によって製造された高温非晶質炭素、及び比較例２によって製造された低温非晶質炭素に対するラマン分光分析結果を示した図面である。
以下、一具現例による、ハードマスク組成物、及びそれを利用したパターンの形成方法について詳細に説明する。
０．０１ないし４０原子％の酸素を含む二次元炭素ナノ構造物、または前記二次元炭素ナノ構造物の前駆体；及び溶媒；を含むハードマスク組成物が提供される。
本明細書において、「二次元炭素ナノ構造物」は、複数個の炭素原子が、互いに共有結合で連結され、一平面上に配列される多環式芳香族分子を形成する炭素構造体が、単一原子層のシート構造を形成したり、あるいは小さいフィルム断片であるプレート状の炭素構造体が、複数個相互連結され、一平面上に配列されたネックワーク構造を形成したりするものであるが、それらの組み合わせも可能である。共有結合で連結された炭素原子は、基本反復単位として、６原子環を形成するが、５員環及び／または７員環をさらに含むことも可能である。炭素構造体は、シート構造及び／またはネックワーク構造がいくつか互いに積層された複数層からなってもよく、平均厚が約１００ｎｍ以下、例えば、約１０ｎｍ以下であり、具体的には、０．０１ないし１０ｎｍである。他の一具現例によれば、炭素構造体の厚みは、０．０１ないし１００ｎｍとすることができる。
一具現例による二次元炭素ナノ構造物は、完全なＣ＝Ｃ／Ｃ−Ｃ共役構造体というよりは、炭素以外の酸素原子が一部混在する。そして、二次元炭素ナノ構造物の末端には、カルボキシル基、ヒドロキシ基、エポキシ基、カルボニル基などが存在することができる。
二次元炭素ナノ構造物において、酸素の含量は、例えば、６．５ないし１９．９原子％であり、具体的には、１０．３３ないし１４．２８原子％である。二次元炭素ナノ構造物での酸素含量は、例えば、ＸＰＳ（Ｘ-ray photoelectron spectroscopy）分析を介して確認可能である。
該二次元炭素ナノ構造物において、酸素の含量が０．０１原子％未満であるならば、ハードマスク組成物から形成されたハードマスクの耐エッチング性が低下し、４０原子％を超えれば、エッチング工程で、脱気（degassing）が起きてしまう。
該二次元炭素ナノ構造物は、前述の酸素含量を有しており、親水性を有し、他層に対する結合力が向上し、溶媒分散性が向上され、ハードマスク組成物製造が容易である。そして、酸素原子を含む官能基の高い結合解離エネルギー（bond dissociation energy）によって、エッチングガスに対する耐エッチング性を向上させることができる。
一具現例による二次元炭素ナノ構造物は、ラマン分析スペクトルにおいて、１，３４０ないし１，３５０ｃｍ−１ほど、約１，５８０ｃｍ−１、約２，７００ｃｍ−１でピークを示す。このピークは、二次元炭素ナノ構造物の厚み、結晶性及び電荷ドーピング状態に係わる情報を与える。約１，５８０ｃｍ−１で示されるピークは、「Ｇモード」というピークであり、それは、炭素−炭素結合のストレッチングに該当する振動モードに起因し、「Ｇ−モード」のエネルギーは、二次元炭素ナノ構造物にドーピングされた余剰電荷の密度によって決定される。そして、約２，７００ｃｍ−１で示されるピークは、「２Ｄモード」というピークであり、二次元炭素ナノ構造物の厚みを評価するときに有用である。１，３４０〜１，３５０ｃｍ−１から出るピークは、「Ｄモード」というピークであり、ＳＰ２結晶構造に欠陥があるときに示されるピークであり、試料のエッジ近辺でやや試料に欠陥が多い場合に主に観察される。そして、Ｇピーク強度に対するＤピーク強度の比（Ｄ／Ｇ強度比）は、二次元炭素ナノ構造物の結晶の無秩序度に係わる情報を与える。
該二次元炭素ナノ構造物のラマン分光分析によって求められるＧモードピークに対するＤモードピークの強度比（ＩＤ／ＩＧ）は、２以下である。例えば、０．００１ないし２．０である。二次元炭素ナノ構造物前駆体のラマン分光分析によって求められるＧモードピークに対するＤモードピークの強度比（ＩＤ／ＩＧ）は、２以下である。例えば、０．００１ないし２．０である。例えば、前記強度比は、０．００１ないし１．０である。
二次元炭素ナノ構造物のラマン分光分析によって求められるＧモードピークに対する２Ｄモードピークの強度比（Ｉ２Ｄ／ＩＧ）が０．０１以上である。例えば、０．０１ないし１であり、具体的には、０．０５ないし０．５である。
二次元炭素ナノ構造物前駆体のラマン分光分析によって求められるＧモードピークに対する２Ｄモードピークの強度比（Ｉ２Ｄ／ＩＧ）が０．０１以上である。例えば、０．０１ないし１で、具体的には、０．０５ないし０．５である。
前述のＧモードピークに対するＤモードピークの強度比、及びＧモードピークに対する２Ｄモードピークの強度比が、上記の範囲であるとき、該二次元炭素ナノ構造物の結晶性が高く、欠陥密度（defect density）が低く、結合エネルギーが高くなることにより、そこから形成されたハードマスクの耐エッチング性が優秀である。
該二次元炭素ナノ構造物は、ＣｕＫαを利用したＸ線回折実験を行い、Ｘ線分析を実施した結果、（００２）結晶面ピークを有する二次元層状構造として構成される。（００２）結晶面ピークは、２０ないし２７゜の範囲で示される。
二次元炭素ナノ構造物は、Ｘ線回折分析によって求められる層間間隔（ｄ−spacing）は、０．３ｎｍないし０．７ｎｍであり、例えば、０．３３４ｎｍないし０．４７８ｎｍである。そして、Ｘ線回折分析によって求められる結晶の平均粒径は、１ｎｍ以上、例えば、２３．７Åないし４３．９Åである。前述の範囲を満足するとき、耐エッチング性にすぐれるハードマスク組成物を得ることができる。
二次元炭素ナノ構造物は、単層または多層の二次元ナノ結晶質炭素が積層されてなる。
一具現例による二次元炭素ナノ構造物は、既存の非晶質炭素膜に比べ、ｓｐ２炭素の含量がｓｐ３炭素に比べて多く、多数の酸素を含んでいる。ｓｐ２炭素結合は、芳香族構造体の結合であり、ｓｐ２炭素結合の結合エネルギーは、ｓｐ３炭素結合の場合に比べて大きい。
ｓｐ３構造は、正四面体構造を有するダイヤモンドの三次元的結合構造であり、ｓｐ２構造は、黒鉛の二次元的結合構造であり、炭素対水素比（Ｃ／Ｈ ratio）が増大し、エッチングに対する耐性を確保することができる。
二次元炭素ナノ構造物のｓｐ２炭素分率が、ｓｐ３炭素分率に比べ、１倍以上、例えば、１．０ないし１０であり、具体的には、１．８８ないし３．４２である。
ｓｐ２炭素原子結合構造は、Ｃ１ｓ ＸＰＳ分析上３０原子％以上、例えば、３９．７ないし６２．５原子％である。このような混合比のため、二次元炭素ナノ構造物を構成する炭素−炭素結合エネルギーが大きく、結合切断（breakage）が困難になる。従って、このような二次元炭素ナノ構造物を含んだハードマスク組成物を利用すれば、エッチング工程時に、耐エッチング特性が改善される。そして、隣接した層とハードマスクとの結着力にすぐれる。
既存の非晶質炭素を利用して得られたハードマスクは、ｓｐ２がメインの炭素原子結合構造を主に含んでおり、耐エッチング性にはすぐれるが、透明性が低く、整列（alignment）時に問題が発生し、蒸着工程時に、パーティクル（particle）が多く生ずるという問題があり、ｓｐ３炭素原子結合構造を有するダイヤモンド類似炭素（diamond-like carbon）を利用したハードマスクが開発された。しかし、該ハードマスクも、低い耐エッチング性のため、工程適用に限界があった。
一具現例による二次元炭素ナノ構造物は、透明性が良好であり、非常に優秀な耐エッチング性を有する。
一具現例による二次元炭素ナノ構造物は、ＸＲＤ分析を介して、Ｃ軸（層の垂直方向）に結晶性を有しており、結晶の平均径が１ｎｍ以上である。該結晶の平均径は、例えば、１．０Å以上、例えば、１．０Åないし１，０００Åであり、具体的には、２３．７Åないし４３．９Åである。このような結晶の粒径範囲を有するとき、耐エッチング性にすぐれるハードマスクを製造することができる。
一具現例によるハードマスク組成物において、溶媒は、二次元炭素ナノ構造物、または炭素ナノ構造物前駆体を分散させるものであるならば、全て使用可能である。例えば、水、アルコール系溶媒及び有機溶媒のうちから選択された一つ以上を有することができる。
アルコール系溶媒の例としては、メタノール、エタノール、イソプロパノールなどがあり、有機溶媒の例としては、Ｎ，Ｎ−ジメチルホルムアミド、Ｎ−メチルピロリドン、ジクロロエタン、ジクロロベンゼン、ジメチルスルホキシド、キシレン、アニリン、プロピレングリコール、プロピレングリコールジアセテート、メトキシプロパンジオール、ジエチレングリコール、アセチルアセトン、シクロヘキサノン、プロピレングリコールモノメチルエーテルアセテート、γ−ブチロラクトン、Ｏ−ジクロロベンゼン、ニトロメタン、テトラヒドロフラン、ニトロメタン、ジメチルスルホキシド、ニトロベンゼン、亜硝酸ブチル（butyl nitrite）、メチルセロソルブ、エチルセロソルブ、ジエチルエーテル、ジエチレングリコールメチルエーテル、ジエチレングリコールエチルエーテル、ジプロピレングリコールメチルエーテル、トルエン、ヘキサン、メチルエチルケトン、イソブチルケトン、ヒドロキシメチルセルロース及びヘプタンのうちから選択された一つ以上が使用可能である。
溶媒の含量は、二次元炭素ナノ構造物、または二次元炭素ナノ構造物前駆体１００重量部を基準にして、１００ないし１００，０００重量部である。溶媒の含量が上記の範囲であるとき、ハードマスク組成物の粘度が適切であり、成膜性にすぐれる。
二次元炭素ナノ構造物の前駆体は、例えば、ｉ）剥離された黒鉛（exfoliated graphite）から得た膨脹黒鉛、またはｉｉ）酸処理された黒鉛を酸化させて得た生成物を挙げることができる。
以下、一具現例によるハードマスク組成物を利用して、ハードマスクを製造する方法について説明すれば、次の通りである。
図１は、一具現例によって、被エッチング膜上部に、ハードマスク組成物を製造する過程について説明するための図面である。
一具現例によるハードマスク組成物は、０．０１ないし４０原子％の酸素を含む二次元炭素ナノ構造物、または二次元炭素ナノ構造物の前駆体；及び溶媒；を含む。
まず、ハードマスク組成物が、０．０１ないし４０原子％の酸素を含む二次元炭素ナノ構造物を含む場合について説明する。
図１を参照すれば、オペレーションＳ１００において、０．０１ないし４０原子％の酸素を含む二次元炭素ナノ構造物及び溶媒を含むハードマスク組成物を、被エッチング膜上部にコーティングし、０．０１ないし４０原子％の酸素を含む二次元炭素ナノ構造物を含むハードマスクを製造することができる。
オペレーションＳ１１０において、ハードマスク組成物を、被エッチング膜上部にコーティングする過程中、またはコーティング後に、熱処理を施すことができる。このような熱処理段階は、被エッチング膜の材料などによって異なり、例えば、常温（２０〜２５℃）ないし１，５００℃の範囲である。
熱処理は、不活性ガス雰囲気及び真空で実施される。
熱処理過程の熱源としては、誘導加熱（induction heating）、放射熱、レーザ、赤外線、マイクロウェーブ、プラズマ、紫外線、表面プラズモン加熱（surface Plasmon heating）などを使用することができる。
不活性雰囲気は、窒素ガス及び／またはアルゴンガスなどを混合して使用することができる。
オペレーションＳ１２０において、熱処理段階を経て、溶媒を除去することができる。次に、オペレーションＳ１３０において、溶媒が除去された結果物を、１００ないし４００℃でベーキングする過程を経て、オペレーションＳ１４０において、４００ないし１，０００℃で熱処理する段階をさらに経ることができる。
前述の熱処理及びベーキング温度が上記の範囲であるとき、耐エッチング性にすぐれるハードマスクを製造することができる。
熱処理及びベーキングを行う段階において、昇温速度は、１ないし１，０００℃／ｍｉｎである。このような昇温速度範囲であるとき、急激な温度変化によって蒸着された膜が損傷される心配がなく、工程効率にすぐれる。
次に、ハードマスク組成物が、二次元炭素ナノ構造物の前駆体を含む場合について説明する。
二次元炭素ナノ構造物の前駆体は、ｉ）酸素の含量が０．０１原子％未満であるか、あるいは酸素フリー（oxygen free）二次元炭素ナノ構造物とすることができる。
一具現例による二次元炭素ナノ構造物の前駆体は、例えば、剥離された黒鉛から得た膨脹黒鉛（expanded graphite）とすることができる。二次元炭素ナノ構造物の前駆体として、膨脹黒鉛を利用する場合、二次元炭素ナノ構造物を構成する各炭素層の自己凝集が抑制され、二次元炭素ナノ構造物を含んだハードマスク組成物において、分散剤、界面活性剤のような添加剤を使用せずとも、二次元炭素ナノ構造物が等しく分散され、そこから形成されたハードマスクは、耐エッチング性にすぐれるだけではなく、被エッチング膜パターン形成後、不要なハードマスク・パターンを除去する過程が非常に容易であり、残炭のような残留物がない。
他の一具現例による二次元炭素ナノ構造物の前駆体は、膨脹黒鉛に対して、溶媒を利用した液状剥離工程を実施して得られた炭素層からなる構造体とすることができる。
炭素層は、１層ないし３００層ほどに至る多様な層数を有するものが可能であり、例えば、１層ないし６０層、１層ないし１５層、または１層ないし１０層を有することが可能である。
図２は、一具現例によって、被エッチング膜上部に、ハードマスク組成物を製造する過程を示したものである。
図２を参照すれば、オペレーションＳ２００及びオペレーションＳ２１０において、一具現例によるハードマスクは、前述の二次元炭素ナノ構造物の前駆体及び溶媒を含むハードマスク組成物を、被エッチング膜上部にコーティングした後（Ｓ２００）、コーティングされた結果物を酸化または還元する段階を経て製造される。
コーティングされた結果物を、酸化または還元する段階は、コーティングされた生成物でもって、目的とする酸素含量を有する二次元炭素ナノ構造物を含むハードマスクを得ることができるように制御される。
オペレーションＳ２２０において、熱処理段階は、コーティングされた生成物を酸化または還元する段階を介して実施される。熱処理段階は、被エッチング膜材料によって変化するが、熱処理段階の温度は、常温（２０ないし２５℃）ないし１，５００℃で実施される。熱処理段階は、不活性ガス雰囲気及び／または真空で実施される。熱処理段階の熱源としては、誘導加熱（induction heating）、放射熱、レーザ、赤外線、マイクロウェーブ、プラズマ、紫外線、表面プラズモン加熱（surface Plasmon heating）などを使用することができる。そして、前記不活性雰囲気は、窒素ガス及び／またはアルゴンガスなどを混合して使用することができる。
オペレーションＳ２３０において、前記熱処理段階を経て、溶媒を除去することができる。次に、オペレーションＳ２４０において、溶媒が除去された結果物を、１００ないし４００℃でベーキングする過程を経て、オペレーションＳ２５０において、４００ないし１，０００℃で熱処理する段階をさらに経ることができる。
前述の熱処理及びベーキングの温度が前記範囲であるとき、耐エッチング性にすぐれるハードマスクを製造することができる。
前記熱処理及びベーキングを行う段階において、昇温速度は、１ないし１，０００℃／ｍｉｎである。かような昇温速度の範囲であるとき、急激な温度変化によって蒸着された幕が損傷される心配なしに、工程効率にすぐれる。
図３は、一具現例によって、被エッチング膜上部に、ハードマスク組成物を製造する過程を示したものである。
図３を参照すれば、オペレーションＳ３００及びＳ３１０において、一具現例によるハードマスクは、前述の二次元炭素ナノ構造物の前駆体及び溶媒を含むハードマスク組成物を、酸化または還元した後（Ｓ３００）、酸化または還元された結果物を、被エッチング膜上部にコーティングする段階を経て製造される（Ｓ３１０）。
コーティングされた結果物を、酸化または還元する段階は、コーティングされた生成物でもって、目的とする酸素含量を有する二次元炭素ナノ構造物を含むハードマスクを得ることができるように制御される。
オペレーションＳ３２０において、熱処理段階は、コーティングされた生成物を酸化または還元する段階を介して実施される。熱処理段階は、被エッチング膜材料によって変化するが、熱処理段階の温度は、常温（２０ないし２５℃）ないし１，５００℃で実施される。熱処理段階は、不活性ガス雰囲気及び／または真空で実施される。熱処理段階の熱源としては、誘導加熱（induction heating）、放射熱、レーザ、赤外線、マイクロウェーブ、プラズマ、紫外線、表面プラズモン加熱（surface Plasmon heating）などを使用することができる。そして前、記不活性雰囲気、は窒素ガス及び／またはアルゴンガスなどを混合して使用することができる。
オペレーションＳ３３０において、前記熱処理段階を経て、溶媒を除去することができる。次に、オペレーションＳ３４０において、溶媒が除去された結果物を、１００ないし４００℃でベーキングする過程を経て、オペレーションＳ３５０において、４００ないし１，０００℃で熱処理する段階をさらに経ることができる。
前述の熱処理及びベーキングの温度が、前記範囲であるとき、耐エッチング性にすぐれるハードマスクを製造することができる。
前記熱処理及びベーキングする段階において、昇温速度は、１ないし１，０００℃／ｍｉｎである。かような昇温速度の範囲であるとき、急激な温度変化によって蒸着された膜が損傷される心配なく、工程効率にすぐれる。
図４は、一具現例によって、被エッチング膜上に、ハードマスク組成物を製造する過程を示したものである。
一具現例によるハードマスクは、前述の二次元炭素ナノ構造物の前駆体及び溶媒を含むハードマスク組成物を酸化または還元した後（Ｓ４００）、酸化または還元された結果物を、被エッチング膜上部にコーティングする段階を経て製造される（Ｓ４１０）。
コーティングされた結果物を酸化または還元する段階は、コーティングされた生成物でもって、目的とする酸素含量を有する二次元炭素ナノ構造物を含むハードマスクを得ることができるように制御される。
オペレーションＳ４１０において、熱処理段階は、ハードマスク組成物を被エッチング膜上部にコーティングした後に実施される。熱処理段階は、被エッチング膜材料によって変化するが、熱処理段階の温度は、常温（２０ないし２５℃）ないし１，５００℃で実施される。熱処理段階は、不活性ガス雰囲気及び／または真空で実施される。熱処理段階の熱源としては、誘導加熱（induction heating）、放射熱、レーザ、赤外線、マイクロウェーブ、プラズマ、紫外線、表面プラズモン加熱（surface Plasmon heating）などを使用することができる。そして、前記不活性雰囲気、は窒素ガス及び／またはアルゴンガスなどを混合して使用することができる。
オペレーションＳ４２０において、前記熱処理段階を経て溶媒を除去することができる。次に、オペレーションＳ４３０において、溶媒が除去された結果物を、１００ないし４００℃でベーキングする過程を経て、オペレーションＳ４４０において、４００ないし１，０００℃で熱処理する段階をさらに経ることができる。
前述の熱処理及びベーキングの温度が前記範囲であるとき、耐エッチング性にすぐれるハードマスクを製造することができる。
前記熱処理及びベーキングする段階において、昇温速度は、１ないし１，０００℃／ｍｉｎである。かような昇温速度の範囲であるとき、急激な温度変化によって蒸着された膜が損傷される心配なしに、工程効率にすぐれる。
前述のように、もし二次元炭素ナノ構造物の前駆体が、４０原子％を超える酸素を含む二次元炭素ナノ構造物である場合、ｉ）ハードマスク組成物を、被エッチング膜上部にコーティングした後、コーティングされた結果物を還元する段階、ｉｉ）ハードマスク組成物を還元した後、それを被エッチング膜上部にコーティングする段階、あるいはｉｉｉ）ハードマスク組成物を、被エッチング膜上部にコーティングしながら、還元が同時に進められる段階によって、ハードマスクを形成することができる。上記の４０原子％を超える酸素を含む二次元炭素ナノ構造物は、例えば、６０ないし８０原子％の酸素を含んでもよい。
前述のように、もし二次元炭素ナノ構造物の前駆体が０．０１原子％未満の酸素を含む場合、ｉ）ハードマスク組成物を、被エッチング膜上部にコーティングした後、コーティングされた結果物を酸化する段階、ｉｉ）ハードマスク組成物を酸化した後、それを被エッチング膜上部にコーティングする段階、あるいはｉｉｉ）ハードマスク組成物を、被エッチング膜上部にコーティングしながら、酸化が同時に進められる段階によって、ハードマスクを製造することができる。
還元する段階は、化学的還元、熱処理による還元、または電気化学的還元によって行われる。
化学的還元は、還元剤を利用して実施される。また、熱処理による還元は、１００ないし１，５００℃の熱処理によって行われる。
還元剤の非制限的な例として、アンモニアボラン（ammonia-borane）、ヒドラジン、水素化ホウ素ナトリウム、ジメチルヒドラジン、硫酸、塩酸、ヨード化水素、臭化水素、硫化水素、ヒドロキノン、水素、酢酸からなる群から選択された一つ以上を有することができる。
還元剤として、アンモニアボランを使用する場合、酸素含量及びｓｐ２結合ネットワークを調節したハードマスク組成物を製造し、ｉ）ハードマスク組成物を、被エッチング膜上部にコーティングした後、コーティングされた結果物を還元する段階、ｉｉ）ハードマスク組成物を還元した後、それを被エッチング膜上部にコーティングする段階、またはｉｉｉ）ハードマスク組成物を、被エッチング膜上部にコーティングしながら、還元が同時に進められる段階によってハードマスクを製造することができる。
化学的還元は、二次元炭素ナノ構造物の前駆体を還元した後、還元された結果物から還元剤を除去する工程を経ることができる。このような還元剤の除去は、還元された結果物に、ナトリウム、カリウムなどの残留物が残っている場合、エッチング工程で、脱気（degassing）が起こるからである。
しかし、還元剤としてアンモニアボランを使用する場合には、アンモニアボランは、低温で比較的容易に分解され、還元剤除去工程を経ずとも、還元された結果物に残留物がほぼ残らない。従って、還元された結果物から還元剤を除去する工程が不要になる。
一具現例によって、還元剤として、アンモニアボランを使用する場合、還元された結果物において、ナトリウム、カリウムなどの残留物の含量は、５原子％以下、例えば、０．０００００１ないし５原子％である。このとき、残留物の含量は、Ｘ線光電子分光法（ＸＰＳ）によって確認可能である。
還元剤として、アンモニアボランを利用する場合、二次元炭素ナノ構造物前駆体を含むハードマスク組成物を還元した後、そのように還元された結果物を被エッチング膜上部にコーティングし、ハードマスクを製造することができる。
他の一具現例によれば、還元剤としてアンモニアボランを利用する場合、二次元炭素ナノ構造物前駆体を含むハードマスク組成物を、被エッチング膜上部にコーティングしながら、還元を同時に進め、ハードマスクを製造することができる。
ハードマスク製造過程において、還元過程を経た後、熱処理を介してハードマスク中に含有された二次元炭素ナノ構造物の酸素含量及びｓｐ２結合ネットワークを調節することができる。このとき、熱処理は、選択的に実施する。
熱処理は、ハードマスクが形成される基材の材質によって異なるが、例えば、６０ないし４００℃、例えば、８０ないし４００℃の範囲で実施する。このような温度範囲で熱処理を実施すれば、工程の効率性の低下なしに、耐エッチング性及び機械的強度にすぐれ、エッチング工程後に除去が容易なハードマスクを製造することができる。
酸化する段階は、酸、酸化剤、ＵＶ（ultraviolet）、オゾン、ＩＲ（infrared）、熱処理、プラズマのうちから選択された一つ以上を利用して実施される。
酸としては、例えば、硫酸、硝酸、酢酸、リン酸、フッ酸、過塩素酸、トリフルオロ酢酸、塩酸、ｍ−クロロベンゾ酸、及びその混合物を利用することができる。そして、酸化剤は、例えば、過マンガン酸カリウム、過塩素酸カリウム、過硫酸アムモニウム、及びその混合物を利用することができる。
他の一具現例による二次元炭素ナノ構造物前駆体、またはそこから得られた二次元炭素ナノ構造物を利用して、ハードマスクを製造する過程について、さらに具体的に説明する。
第一に、黒鉛に層間挿入物を挿入（intercalation）し、剥離された黒鉛を得て、そこから二次元炭素ナノ構造物前駆体である膨脹黒鉛を得て、二次元炭素ナノ構造物前駆体を含む組成物を得ることができる。
膨脹黒鉛は、剥離された黒鉛に、超音波またはマイクロ波を印加するか、あるいは剥離された黒鉛をミリングする過程によって得ることができる。ここで、剥離された黒鉛をミリングする過程は、ボールミル、モノプラナミルなどを利用することができる。
前述の膨脹黒鉛を溶媒に分散する液状剥離工程を、選択的に実施することができる。そのような液状剥離工程を経れば、１ないし数十層の炭素層（例えば、２０層ないし７０層の炭素層）からなる二次元炭素ナノ構造物前駆体を得ることができる。
層間挿入物は、硫酸、クロム酸、カリウム、ナトリウムのようなイオン、またはイオン含有化合物のうちから選択された一つ以上を使用することができる。
液状剥離工程において、溶媒としては、Ｎ−メチルピロリドン、エタノールのような溶媒、水などを使用し、分散時に超音波を利用することができる。溶媒に分散する過程は、例えば、０．５ないし３０時間実施する。
一具現例によって剥離された黒鉛に超音波を印加し、膨脹黒鉛を得る場合、超音波は、２０ないし６０ｋＨｚの振動数範囲で印加される。
他の一具現例によって、剥離された黒鉛にマイクロ波を印加し、膨脹黒鉛を得る場合、マイクロ波は、５０ないし１，５００Ｗの出力、２．４５ないし６０ＧＨｚの振動数を有する。マイクロ波を印加する時間は、マイクロ波の振動数によって異なるが、例えば、１０ないし３０分間マイクロ波を印加する。
出発物質として使用する黒鉛としては、天然黒鉛（natural graphite）、キッシュ黒鉛（kish graphite）、人造黒鉛（synthetic graphite）、膨脹黒鉛（expandable graphite，expanded graphite）、またはそれらの混合物を使用することができる。
そのように得られたハードマスク組成物で、二次元炭素ナノ構造物構造体膜を形成した後、膜を酸化させる過程によって、酸素の含量が０．０１ないし４０原子％である二次元炭素ナノ構造物を含むハードマスクを得ることができる。この方法によって得られた二次元炭素ナノ構造物は、欠陥がなく、それを利用すれば、耐エッチング性にすぐれるハードマスクを製作することができる。
第二に、黒鉛を酸処理して得ることができる。例えば、黒鉛に、酸及び酸化剤を添加して加熱して反応させ、それを室温（２０〜２５℃）に冷却させ、二次元炭素ナノ構造物前駆体含有混合物を得る。該前駆体含有混合物に、酸化剤を添加して酸化する過程を経て、０．０１ないし４０原子％の酸素を有する二次元炭素ナノ構造物を得ることができる。
上記の二次元炭素ナノ構造物前駆体は、０．０１原子％未満の酸素を含むか、あるいは酸素を含まない。
酸化段階で使用する酸化剤、酸溶液の濃度及び処理時間を調節し、酸素の含量を調節することができる。
酸及び酸化剤の例は、前述の通りである。酸化剤の含量は、例えば、黒鉛１００重量部に対して、０．００００１ないし３０重量部である。
第三に、製造過程において、二次元炭素ナノ構造物前駆体の酸化を最大限進め、酸素含量が４０原子％を超える二次元炭素ナノ構造物前駆体を含む組成物を得て、該組成物で、二次元炭素ナノ構造物電球体膜を形成する。一例によれば、二次元炭素ナノ構造物前駆体において、酸素含量は、８０ないし９０原子％とすることができる。そのように形成された膜を還元する過程を経て、０．０１ないし４０原子％の酸素を含む二次元炭素ナノ構造物を含んだハードマスクを製造することができる。
製造過程において、酸化する段階が、酸、酸化剤、ＵＶ、オゾン、ＩＲ、熱処理、プラズマのうちから選択された一つ以上を利用して実施される。ここで、酸及び酸化剤は、前述のように同一のものを使用することができる。
ハードマスク組成物を、被エッチング膜上部にコーティングする過程中、またはコーティング後に、熱処理を実施することができる。ここで、熱処理温度は、熱処理目的によって異なるが、例えば、１００ないし１，５００℃の範囲である。
図５Ａないし図５Ｅを参照し、一具現例によるハードマスク組成物を利用したパターンの形成方法について説明する。
図５Ａを参照すれば、基板１０上に被エッチング膜１１を形成する。被エッチング膜１１上部に、０．０１ないし４０原子％の酸素を含む二次元炭素ナノ構造物、またはその前駆体；及び溶媒；を含むハードマスク組成物を供給し、ハードマスク１２を形成する。
ハードマスク組成物を供給する過程は、ハードマスク組成物を、スピンコーティング、エアスプレー、電気噴霧（electrospary）、ディップコーティング（dip coating）、スプレーコーティング（spray coating）、ドクターブレード法、バーコーティング（bar coating）のうちから選択された一つによって実施される。
一具現例によれば、ハードマスク組成物を供給する段階は、スピンオン・コーティング（spin-on coating）法で塗布されてもよい。このとき、ハードマスク組成物の塗布厚は、限定されるものではないが、例えば、１０ｎｍないし１０，０００ｎｍの厚み、具体的には、１０ｎｍないし１，０００ｎｍの厚みに塗布されてもよい。
基板１０としては、特別に制限されるものではなく、例えば、Ｓｉ基板；ガラス基板；ＧａＮ基板；シリカ基板；ニッケル（Ｎｉ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、金（Ａｕ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、マンガン（Ｍｎ）、モリブデン（Ｍｏ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、ウラン（Ｕ）、バナジウム（Ｖ）及びジルコニウム（Ｚｒ）のうちから選択された一つ以上を含む基板；高分子基板のうちから選択された一つ以上を使用することができる。基板１０は、silicon-on-insulator substrateのようなsemiconductor-on-insulator(ＳＯＩ） substrateとすることができる。
ハードマスク１２上部に、フォトレジスト膜１３を形成する。
図１Ｂに図示されているように、フォトレジスト膜１３を、通常の方法で露光及び現像し、フォトレジストパターン１３ａを形成する。
フォトレジスト膜を露光する段階は、例えば、ＡｒＦ、ＫｒＦまたはＥＵＶ（extreme ultraviolet lithography）などを使用して遂行することができる。そして、露光後、２００ないし５００℃ほどで、熱処理工程を遂行することができる。
現像時に、水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液のような現像液を利用することができる。
その後、フォトレジストパターン１３ａをエッチングマスクにして、ハードマスク１２をエッチングし、被エッチング膜１１上部に、ハードマスク・パターン１２ａを形成する（図１Ｃ）。
ハードマスク・パターンの厚みは，１０ｎｍないし１０，０００ｎｍである。そのような厚み範囲を有するとき、ハードマスク・パターン１２ａは、膜均一性にすぐれるだけではなく、耐エッチング性にもすぐれる。
エッチングは、例えば、エッチングガスを利用した乾式エッチング法によって行われる。エッチングガスとしては、フッ素含有及び／または塩素含有ガスを利用する。エッチングガスは、非制限的な例としては、ＣＦ４、Ｃ２Ｆ６、Ｃ４Ｆ８、ＣＨＦ３、Ｃｌ２及びＢＣｌ３のうちから選択された一つ以上を使用する。
一具現例によれば、エッチングガスとして、Ｃ４Ｆ８及びＣＨＦ３の混合ガスを利用し、それらの混合比は、１：１０ないし１０：１体積比である。
被エッチング膜は、複数のパターンで形成されてもよい。複数のパターンは、金属パターン、半導体パターン、絶縁体パターンのように多様なものとすることができる。例えば、半導体集積回路デバイス内の多様なパターンに適用されてもよい。
被エッチング膜は、最終的にパターンする材料を含み、例えば、アルミニウム、銅のような金属層；シリコンのような半導体層；または酸化ケイ素、窒化ケイ素のような絶縁層とすることができる。被エッチング膜は、スパッタリング、電子ビーム蒸着、化学気相蒸着、物理気相蒸着などの多様な方法によって形成されてもよい。被エッチング膜は、例えば、化学気相蒸着法などによって形成されてもよい。
図５Ｄ及び図５Ｅに図示されているように，ハードマスク・パターン１２ａをエッチングマスクにして、被エッチング膜１１をエッチングし、所望微細パターンを有する被エッチング膜パターン１１ａを形成する。
一具現例によるハードマスクは、他層の間に挿入されて、ストッパ（stopper）として半導体素子の製造に利用可能である。
図５Ｆは一具現例によるハードマスク組成物を利用して、パターンを形成する方法の一部を示したものである。
それを参照すれば、図５Ａで既に説明したように、基板１０上に被エッチング膜１１を形成し、前記被エッチング膜１１上部に、ハードマスク１２を形成する。その後、図５Ｂですでに説明したように、前記フォトレジスト膜１３ａを、ハードマスク１２上部に形成する。その後、ハードマスク１２は、通常の方法で露光及び現像し、被エッチング膜１１上部に、フォトレジストパターン１３ａを形成する。
図５Ｆに示されているように、フォトレジストパターン１３ａは、ハードマスク・パターン１２ａが形成された後にも残っている。
その後、前記フォトレジストパターン１３ａの残りの領域、及びハードマスク・パターン１２ａをエッチングマスクにして、前記被エッチング膜１１をエッチングし、所望の微細パターンを有する被エッチング膜パターン１１ａを形成する。その後、ハードマスク・パターン１２ａ及びフォトレジストパターン１３ａの残りの領域は、０２ａｓｈｉｎｇ及び／またはウェットストリッピングによって除去され、基板１０上部に、エッチング層パターン１１ａを有する構造体を形成する（図５Ｅ）。例えば、ウェットストリッピングは、アルコール、アセトン、または硝酸と硫酸との混合物を利用する。
以下、図６Ａないし図６Ｄを参照し、他の一具現例による、ハードマスク組成物を利用したパターンの形成方法について説明する。
図６Ａを参照すれば、基板２０上に、被エッチング膜２１を形成する。基板２０としては、シリコン基板を利用する。基板２０として、図５Ａの基板１０に使用可能なものであるならば、全て使用することができる。
被エッチング膜２１は、例えば、シリコン酸化膜、シリコン窒化膜、シリコンニトロオキシド膜、シリコンオキシナイトライド膜（ＳｉＯＮ）、炭化シリコン（ＳｉＣ）膜、またはそれらの誘導体膜からなる。
その後、被エッチング膜２１上部に、ハードマスク組成物を供給し、ハードマスク２２を形成する。言い替えれば、０．０１ないし４０原子％の二次元炭素ナノ構造物またはその前駆体、及び溶媒を含むハードマスク組成物を、被エッチング膜２１上部に提供し、ハードマスク２２を形成する。
ハードマスク２２上部に、反射防止膜３０を形成する。ここで、反射防止膜３０は、無機反射防止膜、有機反射防止膜、またはそれらの組み合わせによって形成されてもよい。図６Ａないし図６Ｃで、反射防止膜３０が、無機反射防止膜３２及び有機反射防止膜３４で構成された場合を例示している。
無機反射防止膜３２は、例えば、ＳｉＯＮ膜などがあり、有機反射防止膜３４としては、露光波長に対して、フォトレジストと適する屈折率及び高吸収係数を有する通常の市販用高分子膜を使用することができる。
反射防止膜の厚みは、例えば、１００ｎｍないし５００ｎｍである。
反射防止膜３０上部に、フォトレジスト膜２３を形成する。
フォトレジスト膜２３を、通常の方法で露光及び現像し、フォトレジストパターン２３ａを形成する。その後、フォトレジストパターン２３ａをエッチングマスクにし、反射防止膜３０及びハードマスク２２を順にエッチングし、被エッチング膜２１上部に、ハードマスク・パターン２２ａを形成する。ハードマスク・パターン２２ａは、無機反射防止膜パターン３２ａ及び有機反射防止膜パターン３４ａによって構成される。
図６Ｂには、ハードマスク・パターン２２ａが形成された後、その上部に、フォトレジストパターン２３ａ及び反射防止膜パターン３０ａが残っているように図示されているが、場合によっては、ハードマスク・パターン形成のためのエッチング工程時、フォトレジストパターン２３ａ及び反射防止膜パターン３０ａの一部または全部が除去されもする。
図６Ｃには、フォトレジストパターン２３ａだけが除去された状態を示している。
ハードマスク・パターン２２ａをエッチングマスクにし、被エッチング膜をエッチングし、所望の被エッチング膜パターン２１ａを形成する（図６Ｄ）。
前述のように、被エッチング膜パターン２１を形成した後には、ハードマスク・パターン２２ａは除去される。一具現例によるハードマスク・パターンは、一般的な除去過程を介する除去が容易であるだけではなく、除去後に残留物がほとんどない。
ハードマスク・パターン除去過程は、非制限的な例として、Ｏ２アッシング（ashing）工程及びウェットストリップ（wet strip）工程を利用することができる。ウェットストリップは、例えば、アルコール、アセトン、硝酸と硫酸との混合物などを利用して実施されてもよい。
上記の過程によって形成されたハードマスクの二次元炭素ナノ構造物は、ｚ軸方向に、二次元ナノ結晶質炭素が積層されてなる構造体である。そして、二次元炭素ナノ構造物は、１００ｎｍ以下の厚み、約５００ｎｍないし約５０μｍの長さ及び幅を有することができる。そして、二次元炭素ナノ構造物は、縦横比（最短径に対する最長径の寸法比（ratio of the longest diameter to the shortest diameter））が少なくとも５０である。
ハードマスクは、酸素の含量が、０．０１ないし４０原子％である二次元炭素ナノ構造物を含み、ｓｐ２炭素構造の含量が、ｓｐ３炭素構造の含量に比べて多く、乾式エッチングに対する十分な耐性を確保することができる。
図７Ａないし図７Ｄは、具現例によるハードマスク組成物を利用して、パターンを形成する方法を示したものである。
図７Ａを参照すれば、被エッチング膜６１は、基板６０上に形成され、ハードマスク６２は、被エッチング膜６１に形成される。そして、第１フォトレジストパターン６３ａは、ハードマスク６２上部に形成される。
前記基板６０は、前述の基板１０に使用可能なものであるならば、全て使用することができる。
その後、前記被エッチング膜６１上部に、ハードマスク組成物を供給し、ハードマスク６２を形成する。言い替えれば、０．０１ないし４０原子％の二次元炭素ナノ構造物またはその前駆体、及び溶媒を含むハードマスク組成物を、被エッチング膜６１上部に提供し、ハードマスク６２を形成する。
その後、図７Ｂに示されているように、第２フォトレジストパターン６３ｂをハードマスク６２上部に形成する。第１フォトレジストパターン６３ａ及び第２フォトレジストパターン６３ｂは、相互に配置される。
図７Ｃに示されているように、ハードマスク６２は、第１フォトレジストパターン６３ａ及び第２フォトレジストパターン６３ｂをエッチングマスクとして利用してエッチングされ、ハードマスク・パターン６２ａを形成する。その後、図７Ｄに示されているように、被エッチング膜６１はエッチングされ、エッチングパターン６１ａを形成する。
図７Ｃ及び図７Ｄに第１フォトレジストパターン６３ａ及び第２フォトレジストパターン６３ｂがハードマスク・パターン６２ａを形成した後ハードマスク・パターン６２ａに居残ることで現われているもののそれで制限されることを意味することではない。
図７Ｃ及び図７Ｄに示されているように、第１フォトレジストパターン６３ａ及び第２フォトレジストパターン６３ｂの一部領域及び／または全体領域はハードマスク・パターン６２ａ及び／またはエッチングパターン６１ａを形成する過程中に除去される。
図８Ａないし図８Ｄは、一具現例によって、ハードマスク組成物を利用して、パターンを形成する方法を示したものである。
図８Ａを参照すれば、図６Ａで説明したように、基板２０、被エッチング膜２１、ハードマスク層２２、反射防止膜３０及びフォトレジスト膜２３の積層構造が形成される。
その後、フォトレジスト膜は、通常の方法で露光及び現像し、フォトレジストパターン２３ａを形成する。その後、フォトレジストパターン２３ａをエッチングマスクにし、反射防止膜３０をエッチングし、前記被エッチング膜２１上部に、反射防止膜パターン３０ａを形成する。前記反射防止膜パターン３０ａは、無機反射防止膜パターン３２ａ及び有機反射防止膜パターン３４ａから構成される。
図８Ｂに示されているように，誘電層６０（例えば、シリコンオキサイド）がフォトレジストパターン２３ａ上部にコーティングされる。
図８Ｃを参照すれば、スペーサ６２は、誘電層６０をエッチングして形成される。ハードマスク・パターン２２ｂは、フォトレジストパターン２３ａとスペーサ６２とをエッチングマスクとして使用して、ハードマスク層２２をエッチングして形成される。
図８Ｄを参照すれば、フォトレジストパターン２３ａ及び反射防止膜パターン３０ａは、スペーサ６２をエッチングマスクとして使用して除去される。次に、第２ハードマスク・パターン２２ｃは、ハードマスク・パターン２２ｂとスペーサとをエッチングマスクとして使用して、エッチングして形成される。
その後、前記被エッチング膜２１は、スペーサ６２及び第２ハードマスク・パターン２２ｃをエッチングマスクとして使用してエッチングされ、第２ハードマスク・パターン２２ｃに対応するようにパターンを形成する。さらに、スペーサ６２及び第２ハードマスク・パターン２２ｃは、被エッチング膜２１のパターニングを実施した後で除去される。
ハードマスク組成物を利用して形成されたパターンは、半導体素子製造工程によって、集積回路デバイスの製造及び設計に利用される。例えば、金属配線、コンタクトまたはバイアスのためのホール、絶縁セクション（例：ＤＴ（damascene trench）またはＳＴＩ（shallow trench isolation））、キャパシタ構造物のためのトレンチのようなパターン化された材料層構造物の形成時に利用可能である。
以下では、具体的な実施例を提示する。ただし、下記に記載された実施例は、具体的な例示または説明のために過ぎず、それらによって制限されるということを意味するものではない。
［実施例１］
硫酸（Ｈ２ＳＯ４）５０ｍｌに、黒鉛粉末（graphite powder）１０ｇを入れ、８０℃で４〜５時間撹拌した。撹拌された混合物を、脱イオン水（deionized water）１ｌで希釈させ、１２時間ほど撹拌を実施した。次に、結果物を濾過し、前処理された黒鉛を得た。
五酸化リン（Ｐ２Ｏ５）を水８０ｍｌに溶解させ、硫酸４８０ｍｌを付加してから、そこに前述の前処理された黒鉛４ｇを添加した後、過マンガン酸カリウム（ＫＭｎＯ４）２４ｇを付加した。混合物を撹拌した後、１時間ソニケーション（sonication）を実施し、水（Ｈ２Ｏ）６００ｍｌを付加した。得られた反応混合物に、過酸化水素（Ｈ２Ｏ２）１５ｍｌを付加すると、反応混合物の色が、紫色から薄黄色の系統に変わり、該混合物を撹拌しながらソニケーションを実施した。反応混合物を濾過し、酸化されずに残っている黒鉛を除去した。濾過を介して得られた濾液からマンガン（Ｍｎ）を除去するために、濾液に塩酸（ＨＣｌ）２００ｍｌ、エタノール２００ｍｌ、水２００ｍｌを付加して撹拌を実施した。撹拌を実施した混合物を遠心分離し、二次元炭素ナノ構造物前駆体を得た。ここで、二次元炭素ナノ構造物前駆体において、酸素含量は、３０原子％ほどであった。
上記の過程によって得られた二次元炭素ナノ構造物前駆体０．５ｇを水１ｌに分散させ、ハードマスク組成物を得た。ハードマスク組成物を、シリコン酸化物膜が形成されたシリコン基板上にスプレーコーティングしながら、２００℃で熱処理を実施した。次に、４００℃で１時間ベーキングを実施した後、６００℃で１時間真空熱処理を行うことにより、厚みが約２００ｎｍである二次元炭素ナノ構造物を含むハードマスクを形成した。
ハードマスク上部に、ＡｒＦフォトレジスト（ＰＲ）を１，７００Åコーティングし、１１０℃で６０秒間プリベーク（pre-bake）を実施した。ＡＳＭＬ社の露光装置（ＸＴ：１４００、ＮＡ ０．９３）を使用して、露光を実施した後、１１０℃で６０秒間ポストベーク（post-bake）を行った。次に、水酸化テトラメチルアンモニウム（ＴＭＡＨ）２．３８ｗｔ％水溶液で現像し、フォトレジストパターンを形成した。
フォトレジストパターンをマスクにして、ＣＦ４／ＣＨＦ３混合ガスで、乾式エッチングを行った。エッチング条件は、チャンバ圧力２０ｍＴ、ＲＦ power １，８００Ｗ、Ｃ４Ｆ８／ＣＨＦ３（４／１０体積比）、時間１２０秒である。
乾式エッチングを実施した後、ハードマスク及び有機物に対して、Ｏ２アッシング工程及びウェットストリップ工程を進め、所望の最終パターンであるシリコン酸化物膜パターンが形成されたシリコン基板を得た。
［実施例２］
真空熱処理温度が８５０℃に変化されたことを除いては、実施例１と同一方法によって実施し、θシリコン酸化物膜パターンが形成されたシリコン基板を製造した。
［実施例３］
真空熱処理温度が４００℃に変化されたことを除いては、実施例１と同一方法によって実施し、シリコン酸化物膜パターンが形成されたシリコン基板を製造した。
［実施例４］
真空熱処理温度が９００℃に変化されたことを除いては、実施例１と同一方法によって実施し、シリコン酸化物膜パターンが形成されたシリコン基板を製造した。
［実施例５］
酸素の含量が約０．０１原子％である二次元炭素ナノ構造物を含んだハードマスクを得ることができるように、二次元炭素ナノ構造物前駆体の製造過程を制御したことを除いては、実施例１と同一に実施し、シリコン酸化物膜パターンが形成されたシリコン基板を製造した。
［実施例６］
酸素の含量が約４０原子％である二次元炭素ナノ構造物を含んだハードマスクを得ることができるように、二次元炭素ナノ構造物前駆体の製造過程を制御したことを除いては、実施例１と同一に実施し、シリコン酸化物膜パターンが形成されたシリコン基板を製造した。
［実施例７］
実施例１によって得たハードマスク組成物の１／２に対し、シリコン酸化物が形成されたシリコン基板上に、一次スプレーコーティングを行いながら、２００℃で熱処理を実施した。次に、４００℃で１時間ベーキングを実施した後、４００℃で１時間、一次真空熱処理を実施した。実施例７で使用された二次元炭素ナノ構造物前駆体において、酸素含量は、３０原子％ほどであった。
次に、真空熱処理された結果物上部に、前述のハードマスク組成物の残り１／２に対し、二次スプレーコーティングを行いながら、２００℃で熱処理を実施した。次に、４００℃で１時間ベーキングを実施した後、４００℃で、１時間二次真空熱処理を実施した。そのような二次真空熱処理を経て、厚みが約２００ｎｍである二次元炭素ナノ構造物を含むハードマスクを形成した。
［実施例８］
実施例１によって得た二次元炭素ナノ構造物前駆体０．５ｇを水１ｌに分散させ、そこにアンモニアボラン０．５ｇを付加して８０℃で還元させ、ハードマスク組成物を得た。ハードマスク組成物を、シリコン酸化物が形成されたシリコン基板上に２００℃で蒸着し、厚みが約２００ｎｍである二次元炭素ナノ構造物を含むハードマスクを形成した。この二次元炭素ナノ構造物において、酸素の含量は、約１６原子％であった。
［比較例１］
高温非晶質炭素を含んだハードマスクを利用して、シリコン酸化物膜パターンが形成されたシリコン基板を、次のように製造した。
シリコン基板上に形成されたシリコン酸化物膜上部に、炭素源（Ｃ３Ｈ６）を蒸着し、高温非晶質炭素を含むハードマスクを形成した。
上記の蒸着は、約５５０℃、圧力約０．０５ｍＴｏｒｒ、イオンエネルギー２５０ｅＶの条件の化学気相蒸着方法によって実施した。
ハードマスク上部に、ＡｒＦフォトレジスト（ＰＲ）を１，７００Åコーティングし、１１０℃で６０秒間プリベークを実施した。ＡＳＭＬ社の露光装備（ＸＴ：１，４００、ＮＡ ０．９３）を使用して、露光を実施した後、１１０℃で６０秒間ポストベークした。次に、水酸化テトラメチルアンモニウム（ＴＭＡＨ）２．３８ｗｔ％水溶液で現像し、フォトレジストパターンを形成した。
フォトレジストパターンをマスクにして、ＣＦ４／ＣＨＦ３混合ガスでドライエッチングを行った。エッチング条件は、チャンバ圧力２０ｍＴ、ＲＦ power １，８００Ｗ、Ｃ４Ｆ８／ＣＨＦ３混合比４／１０体積比、時間１２０秒である。
乾式エッチングを実施した後、ハードマスク及び有機物に対して、Ｏ２アッシング工程及びウェットストリップ工程を進め、所望の最終パターンであるシリコン酸化物膜パターンが形成されたシリコン基板を得た。
［比較例２］
低温非晶質炭素が得られるように、炭素源（Ｃ３Ｈ６）の蒸着条件を３００℃に変化させたことを除いては、比較例１と同一に実施し、低温非晶質炭素を含むハードマスクを利用して、シリコン酸化物膜パターンが形成されたシリコン基板を得た。
［比較例３］
下記化学式１で表示されるモノマーを、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）、Ｎ−メチルピロリドン及びガンマ−ブチロラクトン（４０：２０：４０（ｖ／ｖ／ｖ））の混合溶媒に溶解させた後、それを濾過してハードマスク組成物を製造した。
Figure 2015228502
上記の過程によって得られたハードマスク組成物を、シリコン酸化物が形成されたシリコン基板上に、スピンオン・コーティング方法によって塗布した後、それを４００℃で１２０秒間熱処理し、ＳＯＣ（spin-on-carbon）を含むハードマスクを形成した。
ハードマスク上部に、ＡｒＦフォトレジスト（ＰＲ）を１，７００Åコーティングし、１１０℃で６０秒間プリベークを実施した。ＡＳＭＬ社の露光装備（ＸＴ：１，４００、ＮＡ ０．９３）を使用して露光を実施した後、１１０℃で６０秒間ポストベークした。次に、水酸化テトラメチルアンモニウム（ＴＭＡＨ）２．３８ｗｔ％水溶液で現像し、フォトレジストパターンを形成した。
フォトレジストパターンをマスクにして、ＣＦ４／ＣＨＦ３混合ガスで乾式エッチングを行った。エッチング条件は、チャンバ圧力２０ｍＴ、ＲＦ power １，８００Ｗ、Ｃ４Ｆ８／ＣＨＦ３（４／１０体積比）、時間１２０秒である。
乾式エッチングを実施した後、ハードマスク及び有機物に対して、Ｏ２アッシング工程及びウェットストリップ工程を進め、所望の最終パターンであるシリコン酸化物膜パターンが形成されたシリコン基板を得た。
［比較例４］
酸素の含量が約０．００５原子％である二次元炭素ナノ構造物を含んだハードマスクを得ることができるように、二次元炭素ナノ構造物前駆体の製造過程を制御したことを除いては、実施例１と同一に実施し、シリコン酸化物膜パターンが形成されたシリコン基板を製造した。
［評価例１：Ｘ線回折分析（ＸＲＤ）測定］
実施例１〜３による二次元炭素ナノ構造物及び比較例１の高温非晶質炭素に対するＸＲＤ分析を実施した。ＸＲＤの分析時、ＢＲＵＫＥＲ ＡＸＳ社の１２ＫＷ ＸＲＤを利用して、分析条件は、５゜〜８０゜範囲で、１分当たり４゜ずつの測定条件下で実施した。
分析結果を図９に示した。
それを参照すれば、実施例１〜３によって製造された二次元炭素ナノ構造物は、比較例１の非晶質炭素（ＨＴ−ＡＣＬ）と異なり、（００２）の結晶面ピークの回折角２θが、２５〜２７°で示されるということが確認された。実施例１〜３によって製造された二次元炭素ナノ構造物のＸ線回折分析結果によって、層間間隔（ｄ００２）及び結晶の平均径（Ｌａ）を得て、それを下記表１に示した。
層間間隔は、下記数式１で表示されるブラッグの法則（Bragg’s law）を利用して求め、結晶の平均径は、シェラー方程式（Scherrer equation）を利用して求めた（数式２）。
数式１：ｄ００２＝λ／２ｓｉｎθ
数式２：Ｄ＝（０．９λ）／（βｃｏｓθ）
数式１，２において、λは、Ｘ−ray wavelength（１．５４Å）であり、βは、ブラッグ角での半値幅（ＦＷＨＭ：full width at half maximum）である。
Figure 2015228502
［評価例２：ラマンスペクトル分析］
実施例１〜３で得られた二次元炭素ナノ構造物及び比較例１によって製造された高温非晶質炭素に対して、ラマン分光分析を実施した。ラマン分光分析結果を図１０に示した。ラマン分光分析は、Renishaw社のＲＭ−１０００ Invia機器（５１４ｎｍ、Ａｒ＋ion laser）を利用した。ここで、Ｄピーク、Ｇピーク及び２Ｄピークは、それぞれ約１３４０〜１，３５０ｃｍ−１、１，５８０ｃｍ−１、２，７００ｃｍ−１でのものをいう。
図１０を参照すれば、実施例１〜３によって得られた二次元炭素ナノ構造物、並びに比較例１によって製造された高温非晶質、及び比較例２によって製造された低温非晶質炭素のＧモードピークに対するＤモードピークの強度比（ＩＤ／ＩＧ）、及びＧモードピークに対する２Ｄモードピークの強度比（Ｉ２Ｄ／ＩＧ）を調査し、下記表２に示した。
Figure 2015228502
表２を参照すれば、実施例１〜３によって製造されたハードマスク組成物は、比較例１のハードマスク組成物と異なる構造を有している。
［評価例３：ＸＰＳ分析］
Quantum ２０００（Physical Electronics）装備を使用し、実施例１ないし４によって製造された二次元炭素ナノ構造物に対して、ＸＰＳ分光試験を行った。
分析結果を下記表３に示した。
Figure 2015228502
ａ：Ｃ＝Ｃ／Ｃ−Ｃは、Ｃ＝Ｃ結合に該当するピークの強度と、Ｃ−Ｃ結合に該当するピークの強度との比を示し、それは、ｓｐ２とｓｐ３との分率比を示す
［評価例４：耐エッチング性］
実施例２，３，７，８によって製造されたハードマスクを利用して、乾式エッチングを実施する前後のハードマスク、及びシリコン酸化物膜の厚み差を測定し、エッチング選択比を計算し、耐エッチング性を評価した。
下記表４でエッチング選択比は、シリコン酸化物のエッチング前後の厚み差に対するハードマスクのエッチング前後の厚み差の比を示したものである。
Figure 2015228502
表４に示されているように、実施例２，３，７及び８によれば、比較例１〜３の場合に比べ、エッチング選択比が上昇し、耐エッチング性にすぐれるということが分かった。
［評価例５：パターン模様分析］
実施例１〜８及び比較例１〜３によって製造されたハードマスクを利用して、エッチングを実施した後、シリコン酸化物膜パターンが形成されたシリコン基板に係わる断面を、ＦＥ−ＳＥＭ（field emission scanning electron microscope）で観察し、その結果を下記表５に示した。
Figure 2015228502
表５に示されているよう、に実施例１〜８によるハードマスクを利用して形成されたシリコン酸化物パターン形状は、比較例１の場合と異なり、垂直形状であるということが分かった。
以上、一具現例について説明したが、それらに限定されるものではなく、特許請求の範囲、並びに発明の詳細な説明、及び添付した図面の範囲内で、さまざまに変形して実施することが可能であり、それらも、発明の範囲に属するということは言うまでもない。
本発明のハードマスク組成物、及びそれを利用したパターンの形成方法は、例えば、半導体素子製造関連の技術分野に効果的に適用可能である。
１０，２０，６０ 基板
１１，２１，６１ 被エッチング膜
１１ａ，２１ａ 被エッチング膜パターン
１２，２２，６２ ハードマスク
１２ａ，２２ａ，２２ｂ，６２ａ ハードマスク・パターン
１３ａ，２３ａ フォトレジストパターン
２２ｃ 第２ハードマスク・パターン
２３ フォトレジスト膜
３０ 反射防止膜
３０ａ 反射防止膜パターン
３２ 無機反射防止膜
３２ａ 無機反射防止膜パターン
３４ 有機反射防止膜
３４ａ 有機反射防止膜パターン
６０ 誘電層
６２’ スペーサ
６３ａ 第１フォトレジストパターン
６３ｂ 第１フォトレジストパターン

Claims (23)

  1. ０．０１ないし４０原子％の酸素を含む二次元炭素ナノ構造物、または前記二次元炭素ナノ構造物の前駆体；及び溶媒；を含むハードマスク組成物。
  2. 前記二次元炭素ナノ構造物前駆体は、酸素の含量が０．０１原子％未満０原子％以上であるか、あるいは酸素の含量が４０原子％を超え、８０原子％以下である二次元炭素ナノ構造物であることを特徴とする請求項１に記載のハードマスク組成物。
  3. 前記二次元炭素ナノ構造物前駆体は、
    ｉ）剥離された黒鉛から得た膨脹黒鉛、またはｉｉ）酸処理された黒鉛を酸化して得た生成物であることを特徴とする請求項１に記載のハードマスク組成物。
  4. 前記二次元炭素ナノ構造物のラマン分光分析によって求められる、Ｇモードピークに対するＤモードピークの強度比が、２以下であることを特徴とする請求項１に記載のハードマスク組成物。
  5. 前記二次元炭素ナノ構造物のラマン分光分析によって求められる、Ｇモードピークに対する２Ｄモードピークの強度比が、０．０１以上であることを特徴とする請求項１に記載のハードマスク組成物。
  6. 前記二次元炭素ナノ構造物前駆体のラマン分光分析によって求められる、Ｇモードピークに対するＤモードピークの強度比が、２以下であることを特徴とする請求項１に記載のハードマスク組成物。
  7. 前記二次元炭素ナノ構造物前駆体のラマン分光分析によって求められる、Ｇモードピークに対する２Ｄモードピークの強度比が、０．０１以上であることを特徴とする請求項１に記載のハードマスク組成物。
  8. 前記二次元炭素ナノ構造物のＸ線回折分析によって求められる００２面ピークの回折角２θが、２０ないし２７゜で示されることを特徴とする請求項１に記載のハードマスク組成物。
  9. 前記二次元炭素ナノ構造物は、Ｘ線回折分析によって求められる層間間隔が、０．３ｎｍないし０．５ｎｍであることを特徴とする請求項１に記載のハードマスク組成物。
  10. 前記二次元炭素ナノ構造物は、Ｃ軸に結晶性を有しており、結晶の平均径が１ｎｍ以上であることを特徴とする請求項１に記載のハードマスク組成物。
  11. 前記溶媒が、水、メタノール、イソプロパノール、エタノール、Ｎ，Ｎ−ジメチルホルムアミド、Ｎ−メチルピロリドン、ジクロロエタン、ジクロロベンゼン、Ｎ，Ｎ−ジメチルスルホキシド、キシレン、アニリン、プロピレングリコール、プロピレングリコールジアセテート、メトキシプロパンジオール、ジエチレングリコール、γ−ブチロラクトン、アセチルアセトン、シクロヘキサノン、プロピレングリコールモノメチルエーテルアセテート、Ｏ−ジクロロベンゼン、ニトロメタン、テトラヒドロフラン、ニトロメタン、ジメチルスルホキシド、ニトロベンゼン、亜硝酸ブチル、メチルセロソルブ、エチルセロソルブ、ジエチルエーテル、ジエチレングリコールメチルエーテル、ジエチレングリコールエチルエーテル、ジプロピレングリコールメチルエーテル、トルエン、ヘキサン、メチルエチルケトン、イソブチルケトン、ヒドロキシメチルセルロース及びヘプタンのうちから選択された一つ以上からなる群から選択された一つ以上であることを特徴とする請求項１に記載のハードマスク組成物。
  12. 前記二次元炭素ナノ構造物のｓｐ２炭素分率が、ｓｐ３炭素分率に比べ、１倍以上であることを特徴とする請求項１に記載のハードマスク組成物。
  13. 基板上に被エッチング膜を形成する段階と、
    前記被エッチング膜上部に、請求項１ないし１２のうちいずれか１項に記載のハードマスク組成物を供給し、二次元炭素ナノ構造物を含むハードマスクを形成する段階と、
    前記ハードマスク上部に、フォトレジストパターンを形成する段階と、
    前記フォトレジストパターンをエッチングマスクにして、前記二次元炭素ナノ構造物をエッチングし、前記被エッチング膜上部に、ハードマスク・パターンを形成する段階と、
    前記ハードマスク・パターンをエッチングマスクにして、前記被エッチング膜をエッチングする段階と、を含むパターンの形成方法。
  14. 前記ハードマスクを形成する段階が、ハードマスク組成物を、前記被エッチング膜上部にコーティングして実施されることを特徴とする請求項１３に記載のパターンの形成方法。
  15. 前記ハードマスク組成物を熱処理する段階をさらに含み、前記熱処理する段階を、前記ハードマスク組成物を、前記被エッチング膜上部にコーティングする過程中、あるいはコーティング後に、実施することを特徴とする請求項１４に記載のパターンの形成方法。
  16. 前記被エッチング膜上部に前記ハードマスクを形成する段階が、二次元炭素ナノ構造物前駆体及び溶媒を前記被エッチング膜上部にコーティングした後、コーティングされた結果物を、酸化または還元して実施される段階、
    前記二次元炭素ナノ構造物前駆体を酸化または還元し、二次元炭素ナノ構造物に変化させてから、それを前記被エッチング膜上部にコーティングする段階、または
    前記二次元炭素ナノ構造物前駆体を前記被エッチング膜上部にコーティングしながら、酸化または還元が同時に進められる段階であることを特徴とする請求項１３に記載のパターンの形成方法。
  17. 前記還元する段階が、化学的還元、熱処理による還元または電気化学的還元によって行われることを特徴とする請求項１６に記載のパターンの形成方法。
  18. 前記化学的還元が、少なくとも一つの還元剤を利用して実施され、
    前記少なくとも一つの還元剤が、アンモニアボラン、ヒドラジン、水素化ホウ素ナトリウム、ジメチルヒドラジン、硫酸、塩酸、ヨード化水素、臭化水素、硫化水素、ヒドロキノン、水素及び酢酸からなる群から選択された一つ以上であることを特徴とする請求項１７に記載のパターンの形成方法。
  19. 前記熱処理による還元が、１００ないし１，５００℃で実施されることを特徴とする請求項１７に記載のパターンの形成方法。
  20. 前記酸化する段階が、酸、酸化剤、ＵＶ（ultraviolet）、オゾン、ＩＲ（infrared）、熱処理、プラズマのうちから選択された一つ以上を利用して実施されることを特徴とする請求項１６に記載のパターンの形成方法。
  21. 前記ハードマスク・パターンの二次元炭素ナノ構造物は、二次元ナノ結晶質炭素が積層されてなる構造体であることを特徴とする請求項１３に記載のパターンの形成方法。
  22. 前記ハードマスクの厚みが、１０ｎｍないし１０，０００ｎｍであることを特徴とする請求項１３に記載のパターンの形成方法。
  23. 前記ハードマスクを形成する段階が、ハードマスク組成物をスピンコーティング、エアスプレー、電気噴霧、ディップコーティング、スプレーコーティング、ドクターブレード法、バーコーティングのうちから選択された一つによって実施されることを特徴とする請求項１３に記載のパターンの形成方法。
JP2015109708A 2014-05-30 2015-05-29 ハードマスク組成物、及びそれを利用したパターンの形成方法 Active JP6574612B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2014-0066524 2014-05-30
KR20140066524 2014-05-30
KR10-2014-0114530 2014-08-29
KR1020140114530A KR102287813B1 (ko) 2014-05-30 2014-08-29 하드마스크 조성물 및 이를 이용한 패턴의 형성방법

Publications (2)

Publication Number Publication Date
JP2015228502A true JP2015228502A (ja) 2015-12-17
JP6574612B2 JP6574612B2 (ja) 2019-09-11

Family

ID=54873808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015109708A Active JP6574612B2 (ja) 2014-05-30 2015-05-29 ハードマスク組成物、及びそれを利用したパターンの形成方法

Country Status (4)

Country Link
EP (1) EP2950334B1 (ja)
JP (1) JP6574612B2 (ja)
KR (1) KR102287813B1 (ja)
CN (1) CN105319854B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170076112A (ko) * 2015-12-24 2017-07-04 삼성전자주식회사 하드 마스크 조성물, 탄소 나노 튜브 막구조체, 패턴 형성 방법 및 반도체 장치 제조 방법
WO2017163438A1 (ja) * 2016-03-24 2017-09-28 東京エレクトロン株式会社 半導体装置の製造方法
JP7383540B2 (ja) 2020-03-23 2023-11-20 キオクシア株式会社 パターン形成方法、半導体装置の製造方法、及びパターン形成材料

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583358B2 (en) 2014-05-30 2017-02-28 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern by using the hardmask composition
KR102287343B1 (ko) 2014-07-04 2021-08-06 삼성전자주식회사 하드마스크 조성물 및 이를 이용한 패턴의 형성방법
KR102287344B1 (ko) 2014-07-25 2021-08-06 삼성전자주식회사 하드마스크 조성물 및 이를 이용한 패턴의 형성방법
KR102384226B1 (ko) 2015-03-24 2022-04-07 삼성전자주식회사 하드마스크 조성물 및 이를 이용한 패턴 형성방법
KR102463893B1 (ko) * 2015-04-03 2022-11-04 삼성전자주식회사 하드마스크 조성물 및 이를 이용한 패턴의 형성방법
KR20180076053A (ko) * 2016-12-27 2018-07-05 삼성전자주식회사 하드마스크 조성물, 이를 이용한 패턴의 형성방법 및 상기 하드마스크 조성물을 이용하여 형성된 하드마스크
US10612145B2 (en) 2017-06-16 2020-04-07 Lawrence Livermore National Security, Llc Nanostructured layer for graded index freeform optics
US11034847B2 (en) * 2017-07-14 2021-06-15 Samsung Electronics Co., Ltd. Hardmask composition, method of forming pattern using hardmask composition, and hardmask formed from hardmask composition
KR102433666B1 (ko) 2017-07-27 2022-08-18 삼성전자주식회사 하드마스크 조성물, 이를 이용한 패턴의 형성방법 및 상기 하드마스크 조성물을 이용하여 형성된 하드마스크
KR102486388B1 (ko) 2017-07-28 2023-01-09 삼성전자주식회사 그래핀 양자점의 제조방법, 상기 제조방법에 따라 얻어진 그래핀 양자점을 포함한 하드마스크 조성물, 이를 이용한 패턴의 형성방법 및 상기 하드마스크 조성물을 이용하여 형성된 하드마스크
KR102475067B1 (ko) * 2021-07-01 2022-12-08 숙명여자대학교 산학협력단 하드마스크용 조성물의 제조방법, 이에 의해 제조된 하드마스크용 조성물 및 하드마스크

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007188925A (ja) * 2006-01-11 2007-07-26 Tokyo Electron Ltd 基板処理方法
JP2013217717A (ja) * 2012-04-06 2013-10-24 Nippon Telegr & Teleph Corp <Ntt> 電気化学測定用カーボン電極およびその製造方法
JP2014505002A (ja) * 2010-12-10 2014-02-27 東レ株式会社 グラフェン粉末、グラフェン粉末の製造方法およびグラフェン粉末を含むリチウム二次電池用電気化学素子

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821714B1 (en) * 2000-11-13 2004-11-23 Sandia National Laboratories Lithography process for patterning HgI2 photonic devices
KR100549103B1 (ko) * 2003-06-05 2006-02-06 한국과학기술원 탄소나노튜브 어레이의 제작방법
US20070212649A1 (en) * 2006-03-07 2007-09-13 Asml Netherlands B.V. Method and system for enhanced lithographic patterning
US20070269750A1 (en) * 2006-05-19 2007-11-22 Eastman Kodak Company Colored masking for forming transparent structures
KR100811266B1 (ko) * 2006-09-01 2008-03-07 주식회사 하이닉스반도체 하드 마스크를 이용한 선택적 식각 방법 및 이를 이용한메모리 소자의 소자분리 형성 방법
KR20120073819A (ko) * 2010-12-27 2012-07-05 제일모직주식회사 하드마스크 조성물, 이를 사용한 패턴 형성 방법 및 반도체 집적회로 디바이스의 제조 방법
US8354296B2 (en) * 2011-01-19 2013-01-15 International Business Machines Corporation Semiconductor structure and circuit including ordered arrangement of graphene nanoribbons, and methods of forming same
JP5741521B2 (ja) * 2011-05-11 2015-07-01 信越化学工業株式会社 レジスト組成物及びパターン形成法
KR101388695B1 (ko) * 2011-10-24 2014-04-28 삼성전기주식회사 그래핀 투명전극 및 이의 제조방법
JP5859420B2 (ja) * 2012-01-04 2016-02-10 信越化学工業株式会社 レジスト下層膜材料、レジスト下層膜材料の製造方法、及び前記レジスト下層膜材料を用いたパターン形成方法
US9561955B2 (en) * 2012-03-08 2017-02-07 Nanotek Instruments, Inc. Graphene oxide gel bonded graphene composite films and processes for producing same
US8946094B2 (en) * 2012-05-22 2015-02-03 Electronics And Telecommunications Research Institute Method of fabricating a graphene electronic device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007188925A (ja) * 2006-01-11 2007-07-26 Tokyo Electron Ltd 基板処理方法
JP2014505002A (ja) * 2010-12-10 2014-02-27 東レ株式会社 グラフェン粉末、グラフェン粉末の製造方法およびグラフェン粉末を含むリチウム二次電池用電気化学素子
JP2013217717A (ja) * 2012-04-06 2013-10-24 Nippon Telegr & Teleph Corp <Ntt> 電気化学測定用カーボン電極およびその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170076112A (ko) * 2015-12-24 2017-07-04 삼성전자주식회사 하드 마스크 조성물, 탄소 나노 튜브 막구조체, 패턴 형성 방법 및 반도체 장치 제조 방법
KR102515377B1 (ko) 2015-12-24 2023-03-28 삼성전자주식회사 하드 마스크 조성물, 탄소 나노 튜브 막구조체, 패턴 형성 방법 및 반도체 장치 제조 방법
US10840359B2 (en) 2016-03-24 2020-11-17 Tokyo Electron Limited Method of forming FinFET source/drain contact
KR20180127990A (ko) * 2016-03-24 2018-11-30 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법
JPWO2017163438A1 (ja) * 2016-03-24 2019-01-31 東京エレクトロン株式会社 半導体装置の製造方法
KR20200120771A (ko) * 2016-03-24 2020-10-21 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법
CN107924844A (zh) * 2016-03-24 2018-04-17 东京毅力科创株式会社 半导体装置的制造方法
KR102195781B1 (ko) * 2016-03-24 2020-12-28 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법
KR102270250B1 (ko) * 2016-03-24 2021-06-25 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법
CN107924844B (zh) * 2016-03-24 2021-07-20 东京毅力科创株式会社 半导体装置的制造方法
US11557661B2 (en) 2016-03-24 2023-01-17 Tokyo Electron Limited Method for manufacturing semiconductor device
WO2017163438A1 (ja) * 2016-03-24 2017-09-28 東京エレクトロン株式会社 半導体装置の製造方法
JP7383540B2 (ja) 2020-03-23 2023-11-20 キオクシア株式会社 パターン形成方法、半導体装置の製造方法、及びパターン形成材料

Also Published As

Publication number Publication date
EP2950334B1 (en) 2022-05-04
JP6574612B2 (ja) 2019-09-11
EP2950334A1 (en) 2015-12-02
CN105319854A (zh) 2016-02-10
CN105319854B (zh) 2021-09-07
KR102287813B1 (ko) 2021-08-10
KR20150137942A (ko) 2015-12-09

Similar Documents

Publication Publication Date Title
JP6574612B2 (ja) ハードマスク組成物、及びそれを利用したパターンの形成方法
US10170325B2 (en) Hardmask composition and method of forming pattern by using the hardmask composition
KR102287344B1 (ko) 하드마스크 조성물 및 이를 이용한 패턴의 형성방법
JP6768301B2 (ja) ハードマスク組成物、及びそれを利用したパターンの形成方法
KR102287343B1 (ko) 하드마스크 조성물 및 이를 이용한 패턴의 형성방법
EP3343592B1 (en) Hardmask composition, method of forming pattern using the hardmask composition, and hardmask formed from the hardmask composition
KR102486388B1 (ko) 그래핀 양자점의 제조방법, 상기 제조방법에 따라 얻어진 그래핀 양자점을 포함한 하드마스크 조성물, 이를 이용한 패턴의 형성방법 및 상기 하드마스크 조성물을 이용하여 형성된 하드마스크
US10685844B2 (en) Hardmask composition, method of forming pattern by using the hardmask composition, and hardmask formed using the hardmask composition
EP3428722B1 (en) Hardmask composition, method of forming pattern using hardmask composition, and hardmask formed from hardmask composition
KR102558007B1 (ko) 하드마스크 조성물, 이를 이용한 패턴의 형성방법 및 이로부터 형성된 하드마스크

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190722

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190819

R150 Certificate of patent or registration of utility model

Ref document number: 6574612

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250