KR102515377B1 - 하드 마스크 조성물, 탄소 나노 튜브 막구조체, 패턴 형성 방법 및 반도체 장치 제조 방법 - Google Patents

하드 마스크 조성물, 탄소 나노 튜브 막구조체, 패턴 형성 방법 및 반도체 장치 제조 방법 Download PDF

Info

Publication number
KR102515377B1
KR102515377B1 KR1020150185961A KR20150185961A KR102515377B1 KR 102515377 B1 KR102515377 B1 KR 102515377B1 KR 1020150185961 A KR1020150185961 A KR 1020150185961A KR 20150185961 A KR20150185961 A KR 20150185961A KR 102515377 B1 KR102515377 B1 KR 102515377B1
Authority
KR
South Korea
Prior art keywords
hard mask
carbon nanotubes
present
length
pattern
Prior art date
Application number
KR1020150185961A
Other languages
English (en)
Other versions
KR20170076112A (ko
Inventor
양승윤
이승현
박경실
강율
김이슬
최윤석
Original Assignee
삼성전자주식회사
부산대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 부산대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020150185961A priority Critical patent/KR102515377B1/ko
Priority to US15/285,570 priority patent/US9892915B2/en
Publication of KR20170076112A publication Critical patent/KR20170076112A/ko
Application granted granted Critical
Publication of KR102515377B1 publication Critical patent/KR102515377B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02606—Nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/15—Deposition of organic active material using liquid deposition, e.g. spin coating characterised by the solvent used
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes

Abstract

하드 마스크 조성물, 탄소 나노 튜브 막구조체, 패턴 형성 방법 및 반도체 장치 제조 방법을 제공한다. 반도체 장치 제조 방법은 반도체 기판 상에, 하드 마스크 조성물을 이용하여 하드 마스크층을 형성하고, 상기 하드 마스크층을 패터닝하여 하드 마스크 패턴을 형성하고, 상기 하드 마스크 패턴을 통해, 상기 반도체 기판을 식각하여 반도체 패턴을 형성하는 것을 포함하고, 상기 하드 마스크 조성물은 제1 길이를 가지는 복수 개의 제1 탄소 나노 튜브, 상기 제1 길이의 3배 이상인 제2 길이를 가지는 복수 개의 제2 탄소 나노 튜브 및 상기 복수 개의 제1 및 제2 탄소 나노 튜브가 분산되는 분산 용매를 포함하고, 상기 복수 개의 제1 탄소 나노 튜브의 총 질량은 상기 복수 개의 제2 탄소 나노 튜브 총 질량의 1 내지 2.5배이다.

Description

하드 마스크 조성물, 탄소 나노 튜브 막구조체, 패턴 형성 방법 및 반도체 장치 제조 방법 {COMPOSITION FOR HARD MASK LAYER AND CARBON NANOTUBE LAYER STRUCTURE AND METHOD OF FORMING PATTERNS AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 하드 마스크 조성물, 탄소 나노 튜브 막구조체, 패턴 형성 방법 및 반도체 장치 제조 방법에 관한 것이다. 더욱 상세하게는, 본 발명은 탄소 나노 튜브를 포함하는 하드 마스크 조성물, 탄소 나노 튜브 막구조체, 패턴 형성 방법 및 반도체 장치 제조 방법에 관한 것이다.
최근의 반도체 소자는 저전압에서 고속 동작을 할 수 있는 방향으로 발전하고 있으며, 반도체 소자의 제조 공정은 집적도가 향상되는 방향으로 발전되고 있다. 따라서, 고도로 스케일링된 고집적 반도체 소자의 패턴들은 미세한 폭을 가지고 미세한 피치로 이격될 수 있다.
한편, 미세한 선폭을 가지는 반도체 패턴을 구현하기 위해서는, 하드 마스크층 상에, 역시 미세한 선폭을 가지는 포토 레지스트 패턴을 구현해야 한다. 또한, 하드 마스크층은 패턴화된 레지스트층으로부터 패턴을 수용하여, 하드 마스크층 아래의 식각 대상물로 패턴을 전사시키는데 필요한 식각 공정을 견딜 수 있어야 한다.
따라서, 하드 마스크층은 미세한 패턴을 형성하기 위하여, 높은 내식각성을 가져야 할뿐만 아니라, 하드 마스크층 두께의 제어도 용이해야할 필요가 있다.
본 발명이 해결하고자 하는 기술적 과제는, 두께의 제어가 용이하며 내식각성이 향상된 하드 마스크 조성물을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는 미세 패턴의 형성이 가능한 패턴 형성 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 미세 패턴의 형성을 포함하는 반도체 장치 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 신뢰성이 향상된 하드 마스크 조성물, 탄소 나노 튜브 막구조체, 패턴 형성 방법 및 반도체 장치 제조 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상술한 기술적 과제를 해결하기 위하여, 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법은 반도체 기판 상에, 하드 마스크 조성물을 이용하여 하드 마스크층을 형성하고, 상기 하드 마스크층을 패터닝하여 하드 마스크 패턴을 형성하고, 상기 하드 마스크 패턴을 통해, 상기 반도체 기판을 식각하여 반도체 패턴을 형성하는 것을 포함하고, 상기 하드 마스크 조성물은 제1 길이를 가지는 복수 개의 제1 탄소 나노 튜브, 상기 제1 길이의 3배 이상인 제2 길이를 가지는 복수 개의 제2 탄소 나노 튜브 및 상기 복수 개의 제1 및 제2 탄소 나노 튜브가 분산되는 분산 용매를 포함하고, 상기 복수 개의 제1 탄소 나노 튜브의 총 질량은 상기 복수 개의 제2 탄소 나노 튜브 총 질량의 1 내지 2.5배일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제1 길이는 150 내지 300nm일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제2 길이는 1 내지 10㎛일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 하드 마스크층을 형성하는 것은, 상기 복수 개의 제1 및 제2 탄소 나노 튜브 사이를 충진하는 고분자 바인더를 포함하는 하드 마스크 조성물을 이용하여 상기 하드 마스크층을 형성하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 고분자 바인더는 상기 하드 마스크 조성물에 대하여 20wt% 이하의 중량비를 가질 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 고분자 바인더는 상기 하드 마스크 조성물에 대한 상기 제1 및 제2 탄소 나노 튜브 중량비의 1/4 배 이하의 중량비를 가질 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 하드 마스크층을 형성하는 것은, 50 내지 100Å 범위 내의 코팅 유니포미티(Coating uniformity)를 가지는 하드 마스크층을 형성하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 하드 마스크 조성물은 계면 활성제를 더 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 하드 마스크층을 형성하는 것은, 상기 하드 마스크 조성물을 상기 반도체 기판 상에 스핀 코팅하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 하드 마스크층을 형성하는 것은, 상기 반도체 기판 상에 코팅된 상기 하드 마스크 조성물을 가열하여 상기 분산 용매를 제거하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 복수 개의 제1 및 제2 탄소 나노 튜브는 단일벽(singlewall) 탄소 나노 튜브, 이중벽(doublewall) 탄소 나노 튜브, 얇은 다중벽(thin multiwall) 탄소 나노 튜브 및 다중 벽(multiwall) 탄소 나노 튜브로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
상술한 기술적 과제를 해결하기 위하여 본 발명의 몇몇 실시예에 따른 패턴 형성 방법은 타겟층 상에, 하드 마스크 조성물을 이용하여 하드 마스크층을 형성하고, 상기 하드 마스크층을 패터닝하여 하드 마스크 패턴을 형성하고, 상기 하드 마스크 패턴을 통해, 상기 기판을 식각하여 미세패턴을 형성하는 것을 포함하고, 상기 하드 마스크 조성물은 제1 길이를 가지는 복수 개의 제1 탄소 나노 튜브, 상기 제1 길이의 3배 이상인 제2 길이를 가지는 복수 개의 제2 탄소 나노 튜브 및 상기 복수 개의 제1 및 제2 탄소 나노 튜브가 분산되는 분산 용매를 포함하고, 상기 복수 개의 제1 탄소 나노 튜브의 총 질량은 상기 복수 개의 제2 탄소 나노 튜브 총 질량의 1 내지 2.5배일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제1 길이는 150 내지 300nm일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제2 길이는 1 내지 10㎛일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 하드 마스크층을 형성하는 것은, 상기 복수 개의 제1 및 제2 탄소 나노 튜브 사이를 충진하는 고분자 바인더를 포함하는 하드 마스크 조성물을 이용하여 상기 하드 마스크층을 형성하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 고분자 바인더는 상기 하드 마스크 조성물에 대하여 20wt% 이하의 중량비를 가질 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 고분자 바인더는 상기 하드 마스크 조성물에 대한 상기 제1 및 제2 탄소 나노 튜브 중량비의 1/4 배 이하의 중량비를 가질 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 하드 마스크층을 형성하는 것은, 50 내지 100Å 범위 내의 코팅 유니포미티(Coating uniformity)를 가지는 하드 마스크층을 형성하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 하드 마스크 조성물은 계면 활성제를 더 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 하드 마스크층을 형성하는 것은, 상기 하드 마스크 조성물을 상기 기판 상에 스핀 코팅하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 하드 마스크층을 형성하는 것은, 상기 기판 상에 코팅된 상기 하드 마스크 조성물을 가열하여 상기 분산 용매를 제거하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 복수 개의 제1 및 제2 탄소 나노 튜브는 단일벽(singlewall) 탄소 나노 튜브, 이중벽(doublewall) 탄소 나노 튜브, 얇은 다중벽(thin multiwall) 탄소 나노 튜브 및 다중 벽(multiwall) 탄소 나노 튜브로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
상술한 기술적 과제를 해결하기 위하여, 본 발명의 몇몇 실시예에 따른 하드 마스크 조성물은 제1 길이를 가지는 복수 개의 제1 탄소 나노 튜브; 상기 제1 길이의 3배 이상인 제2 길이를 가지는 복수 개의 제2 탄소 나노 튜브; 및 상기 복수 개의 제1 및 제2 탄소 나노 튜브가 분산되는 분산 용매를 포함하고, 상기 복수 개의 제1 탄소 나노 튜브의 총 질량은 상기 복수 개의 제2 탄소 나노 튜브 총 질량의 1 내지 2.5배일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제1 길이는 150 내지 300nm일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제2 길이는 1 내지 10㎛일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 복수 개의 제1 및 제2 탄소 나노 튜브와 혼합되는 고분자 바인더를 더 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 고분자 바인더의 중량비는 20wt% 이하일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 고분자 바인더의 중량비는 상기 제1 및 제2 탄소 나노 튜브 중량비의 1/4 배 이하일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 분산 용매와 혼합되는 계면 활성제를 더 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 복수 개의 제1 및 제2 탄소 나노 튜브는 단일벽(singlewall) 탄소 나노 튜브, 이중벽(doublewall) 탄소 나노 튜브, 얇은 다중벽(thin multiwall) 탄소 나노 튜브 및 다중 벽(multiwall) 탄소 나노 튜브로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
상술한 기술적 과제를 해결하기 위하여, 본 발명의 몇몇 실시예에 따른 탄소 나노 튜브 막구조체는 기재; 상기 기재 상에 적층된 탄소 나노 튜브 막을 포함하고, 상기 탄소 나노 튜브 막은 제1 길이를 가지는 복수 개의 제1 탄소 나노 튜브, 상기 제1 길이의 3배 이상인 제2 길이를 가지는 복수 개의 제2 탄소 나노 튜브를 포함하고, 상기 복수 개의 제1 탄소 나노 튜브의 총 질량은 상기 복수 개의 제2 탄소 나노 튜브 총 질량의 1 내지 2.5배일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제1 길이는 150 내지 300nm일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제2 길이는 1 내지 10㎛일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 탄소 나노 튜브막은 고분자 바인더를 더 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 고분자 바인더의 중량비는 20wt% 이하일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 고분자 바인더의 중량비는 상기 제1 및 제2 탄소 나노 튜브 중량비의 1/4 배 이하일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 탄소 나노 튜브 막은 패터닝된 탄소 나노 튜브일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 복수 개의 제1 및 제2 탄소 나노 튜브는 단일벽(singlewall) 탄소 나노 튜브, 이중벽(doublewall) 탄소 나노 튜브, 얇은 다중벽(thin multiwall) 탄소 나노 튜브 및 다중 벽(multiwall) 탄소 나노 튜브로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 순서도이다.
도 2, 도 5 내지 도 12은 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 중간 단계의 도면들 및 사진들이다.
도 3은 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법이 포함하는 하드 마스크 조성물을 설명하기 위한 사진들이다.
도 4는 도 3의 하드 마스크 조성물이 고분자 바인더를 더 포함하는 경우를 설명하기 위한 사진들이다.
도 13는 본 발명의 몇몇 실시예들에 따른 하드 마스크 패턴의 내식각성을 설명하기 위한 그래프 및 사진들이다.
도 14은 본 발명의 몇몇 실시예에 따라 제조된 반도체를 포함하는 전자 시스템의 블록도이다.
도 15는 본 발명의 몇몇 실시예에 따라 제조된 반도체 장치를 적용할 수 있는 예시적인 반도체 시스템이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
본 발명은 탄소 나노 구조체를 포함하는 하드 마스크 조성물 및 이를 이용한 패턴 형성 방법 및 반도체 장치 제조 방법에 관한 것이다. 따라서, 상기 탄소 나노 구조체는 탄소 나노 튜브, 그래핀 또는 플러렌 중 하나일 수 있다. 다만, 본 실시예에 있어서는 상기 탄소 나노 구조체는 탄소 나노 튜브인 것으로 가정하여 설명한다. 이는 본 발명의 설명을 위한 예시적인 것이며 이를 통해 본 발명의 기술적 사상이 제한되는 것은 아니다.
탄소 나노 튜브(Carbon nanotube; CNT)는 탄소 6개로 이루어진 육각형들이 서로 연결되어 관 모양을 이루고 있는 신소재이다. 구체적으로, 탄소 나노 튜브는 탄소 원자가 3개씩 결합해 벌집 모양의 구조를 갖게 된 탄소 평면이 튜브모양으로 말려진 형상을 가진다.
탄소 나노 튜브는 0.5 내지 10nm의 지름을 가지며, 전기 전도도는 구리(Cu)와 비슷하고, 열전도율은 다이아몬드와 유사하며, 강도는 철강보다 100배나 뛰어나다. 탄소 섬유는 1％만 변형시켜도 끊어지는 반면 탄소 나노 튜브는 15％가 변형되어도 견딜 수 있다. 탄소 나노 튜브는 그 튜브의 지름이 얼마나 되느냐에 따라 도체가 되기도 하고 반도체가 되는 성질이 있음이 밝혀지면서 차세대 반도체 물질로 각광 받고 있다.
탄소 나노 튜브는 단일벽(singlewall) 탄소 나노 튜브, 이중벽(doublewall) 탄소 나노 튜브, 얇은 다중벽(thin multiwall) 탄소 나노 튜브 및 다중 벽(multiwall) 탄소 나노 튜브로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
탄소 나노 튜브에 관한 배경 기술 및 상세한 설명은 이상으로 생략하고, 이를 이용한 본 발명의 실시예들을 상세히 설명한다.
이어서, 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명한다.
도 1은 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 순서도이다. 도 2, 도 5 내지 도 12은 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 도면 및 사진들이다.
도 1을 참조하면, 상기 반도체 장치 제조 방법은 반도체 기판 상에, 하드 마스크 조성물을 이용하여 하드 마스크층을 형성(S110)하고, 하드 마스크층을 패터닝하여 하드 마스크 패턴을 형성(S120)하고, 하드 마스크 패턴을 통해, 반도체 기판을 식각하여 반도체 패턴을 형성(S130)하는 것을 포함한다.
도 1 및 도 2를 참조하면, 반도체 기판(10) 상에, 하드 마스크 조성물을 이용하여 하드 마스크층(11)을 형성(S110)한다.
반도체 기판(10)은 Si, Ge, SiGe, GaP, GaAs, SiC, SiGeC, InAs 및 InP로 이루어지는 군에서 선택되는 하나 이상의 반도체 재료로 이루어질 수 있으나, 이에 제한되는 것은 아니다. 한편, 반도체 기판(10)이 패턴을 형성하고자 하는 식각 대상층인 경우에는, 반도체 기판(10)은 타겟(target)층으로 지칭할 수 있다.
하드 마스크층(11)은 탄소 나노 튜브를 포함하는 탄소 나노 구조체를 포함할 수 있다. 하드 마스크층(11)은 스핀(spin) 코팅 공정을 통하여 반도체 기판(10) 상에 형성될 수 있다.
한편, 하드 마스크층(11)이 탄소 나노 튜브 막인 경우에, 반도체 기판(10)는 기재로써, 상기 탄소 나노 튜브 막과 함께 탄소 나노 막구조체를 형성할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
도 2에서, 사진(a)는 하드 마스크층(11)의 상면을, 사진(b)는 하드 마스크층(11)의 측면을 확대한 사진이다. 도시된 바와 같이, 사진(a)를 참조하면, 하드 마스크층(11)은 균일한 표면을 가짐을 확인할 수 있고, 사진(b)를 참조하면, 탄소 나노 튜브(CNT)가 복잡하게 ?혀 있고, 300nm 두께를 가짐을 확인할 수 있다.
이러한 하드 마스크층(11)은 하드 마스크 조성물을 반도체 기판(10) 상에 2000rpm으로 스핀 코팅하고, 상기 하드 마스크 조성물이 포함하는 분산 용매를 섭씨 120도의 진공 오븐에서 제거함을 통해 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
이어서, 도면을 참조하여 본 발명의 하드 마스크 조성물에 대하여 보다 상세히 설명한다.
도 3은 본 발명의 몇몇 실시에에 따른 하드 마스크 조성물이 포함하는 탄소 나노 튜브를 설명하기 위한 전자 현미경 사진들이다.
도 3을 참조하면, 사진(a)는 상기 하드 마스크 조성물이 포함하는 제2 탄소 나노 튜브(Lc)를 도시하고, 사진(b)는 상기 하드 마스크 조성물이 포함하는 제1 탄소 나노 튜브들(Sc)를 도시한다.
도시된 바와 같이, 제2 탄소 나노 튜브(Lc)는 제1 탄소 나노 튜브들(Sc)와 비교하여 상대적으로 긴 탄소 나노 튜브임을 확인할 수 있다.
본 발명에 따른 하드 마스크 조성물은 제1 길이를 가지는 제1 탄소 나노 튜브(Sc)들, 제2 길이를 가지는 탄소 나노 튜브(Lc)들 및 상기 제1 및 제2 탄소 나노 튜브(Sc, Ls)들이 분산되는 분산 용매를 포함할 수 있다.
여기서, 제1 탄소 나노 튜브(Sc)의 제1 길이는, 상술한 바와 같이 제2 탄소 나노 튜브(Lc)의 제2 길이보다 작을 수 있으며, 제2 길이는 제1 길이의 3배 이상일 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니며, 제1 탄소 나노 튜브(Sc)의 제1 길이와 제2 탄소 나노 튜브(Lc)의 제2 길이는 유사할 수 있다. 즉, 제1 탄소 나노 튜브(Sc)와 제2 탄소 나노 튜브(Lc)는 동일한 탄소 나노 튜브일 수 있다.
한편, 제1 길이는 150 내지 300nm일 수 있고, 제2 길이는 1 내지 10㎛일 수 있으나, 이에 제한되는 것은 아니다.
또한, 제1 탄소나노 튜브(Sc)들의 전체 무게는 제2 탄소 나노 튜브(Lc)의 전체 무게의 1 내지 2.5배일 수 있다. 즉, 제2 탄소 나노 튜브(Lc)보다 더 많은 제1 탄소 나노 튜브(Sc)가 상기 하드 마스크 조성물 내에 포함될 수 있다.
즉, 제2 탄소 나노 튜브(Lc)와 비교하여 상대적으로 작은 길이를 가지는 제1 탄소나노 튜브(Sc)들을, 상대적으로 많이 포함하므로, 제2 탄소 나노 튜브(Lc)들 사이에 생기는 빈 공간들을 제1 탄소 나노 튜브(Sc)들이 효과적으로 채울 수 있다. 이에 따라, 상기 하드 마스크 조성물을 이용하여 형성된 하드 마스크층(11)은 도 2의 (a)의 사진과 같이 균일한 표면을 가질 수 있다.
예를 들어, 상술한 바와 같이, 제2 길이는 제1 길이의 3배 이상으로 유지하고, 제1 탄소 나노 튜브(Sc)들의 전체 무게를 제2 탄소 나노 튜브(Lc)의 전체 무게의 1 내지 2.5배로 하는 경우에, 추후 공정에서 50 내지 100Å 범위 내의 코팅 유니포미티(Coating uniformity)를 가지는 하드 마스크층을 형성할 수 있다.
즉, 제2 길이가 제1 길이의 3배 이상인 경우에, 제2 탄소 나노 튜브(Lc)들 사이로 제1 탄소 나노 튜브(Sc)들이 효과적으로 충진될 수 있으며, 보다 효과적인 충진을 위해서 제1 탄소 나노 튜브(Sc)들의 전체 무게를 제2 탄소 나노 튜브(Lc)의 전체 무게의 1 내지 2.5배로 유지하면, 본 발명에 따른 하드 마스크 조성물을 이용하여 높은 표면 균일성을 가지는 하드 마스크층을 형성할 수 있다.
이를 통해, 패턴 형성 공정에 있어서, 패턴의 균일성을 향상시킬 수 있고, 이를 통해 반도체 장치와 반도체 장치 제조 방법의 신뢰성을 향상시킬 수 있다.
한편, 상기 하드 마스크 조성물이 포함하는 분산 용매는 NMP(N-Methylpyrrolidone)일 수 있으나, 이에 제한되는 것은 아니다.
한편, 상기 하드 마스크 조성물은 고분자 바인더를 더 포함할 수 있다.
도 4는 본 발명의 몇몇 실시예에 따른 하드 마스크 조성물이 포함하는 고분자 바인더를 설명하기 위한 전자 현미경 사진들이다.
도 4를 참조하면, 사진(a)는 탄소 나노 튜브(c1)만 하드 마스크층(11) 상에 존재하는 경우를, 사진(b)는 탄소 나노 튜브(c2)와 함께, 고분자 바인더(b1)가 하드 마스크층(11) 상에 존재하는 경우를 도시한다.
즉, 본 발명에 따른 하드 마스크 조성물이 고분자 바인더(b1)를 포함하는 경우, 고분자 바인더(b1)는 탄소 나노 튜브(c2), 즉 제1 및 제2 탄소 나노 튜브(Sc, Lc)의 사이를 충진시킬 수 있다. 따라서, 보다 균일한 표면을 가지는 하드 마스크층(11)을 형성할 수 있다.
고분자 바인더(b1)는 상기 하드 마스크 조성물에 대하여 20wt% 이하의 중량비를 가질 수 있다. 고분자 바인더(b1)가 20wt%를 초과하는 중량비를 가지는 경우에는, 하드 마스크층(11)의 내식각성이 저하될 수 있다.
한편, 고분자 바인더(b1)는 상기 하드 마스크 조성물에 대한 제1 및 제2 탄소 나노 튜브(Sc, Lc) 중량비의 1/4배 이하의 중량비를 가질 수 있다. 고분자 바인더(b1)가 1 및 제2 탄소 나노 튜브(Sc, Lc) 중량비의 1/4배 이상의 중량비를 가지는 경우에는, 하드 마스크층(11)의 내식각성이 저하될 수 있다.
여기서, 상기 제1 길이는 제2 길이보다 작을 수 있으며, 제2 길이는 제1 길이의 3배 이상일 수 있다.
이어서, 하드 마스크층을 패터닝하여 하드 마스크 패턴을 형성(S120)한다.
도 1 및 도 5를 참조하면, 하드 마스크층(11)을 패터닝하기 위하여, 하드 마스크층(11) 상에 포토 레지스트층(13)을 형성한다
포토 레지스트층(13)은 화학적 기상 증착법(Chemical Vapor Deposition), 스핀 코팅, PECVD(Plasma Enhanced CVD), HDP-CVD(High Density Plasma CVD) 등을 이용하여 형성될 수 있다.
포토 레지스트층(13)은 마스크층(11) 상에 30 내지 60nm 두께로 형성될 수 있다. 예를 들어, 포토 레지스트층(13)은 마스크층(11) 상에 50nm 두께로 형성될 수 있으나, 이에 제한되는 것은 아니다. 따라서, 포토 레지스트층(13)의 두께는 형성하고자 하는 패턴의 사이즈를 고려하여 결정될 수 있다.
포토 레지스트층(13)이 스핀 코팅 공정으로 형성되는 경우에, 저속 회전 상태에서 포토 레지스트를 마스크층(11) 상에 뿌린 후, 회전 속도를 특정 회전수까지 가속한 후 고속으로 회전시킴을 통해, 포토 레지스트층(13)을 원하는 두께로 조절할 수 있다. 원하는 두께의 포토 레지스트층(13)이 형성된 후, 저속 회전으로 잔여물을 제거할 수 있다.
한편, 포토 레지스트층(13)을 형성하기 전에, 포토 레지스트층(13)이 형성되는 마스크층(11) 또는 기판(10)의 표면을 포토 레지스트층(13)과의 접착력을 향상시키기 위하여 화학 처리를 수행 할 수 있다. 상기 화학 처리는 예를 들어, HMDS(hexamethyldisilazane) 처리일 수 있다. 마스크층(11) 또는 기판(10)의 표면이 친수성인 경우에, 상기 화학 처리를 통하여 상기 표면을 소수성으로 바꾸어, 포토 레지스트층(13)의 접착력을 향상시킬 수 있다.
도 6을 참조하면, 제1 베이킹 공정을 수행할 수 있다.
제1 베이킹 공정(H1)은 마스크층(11) 상에 도포된 포토 레지스트층(13)에 열을 가하여, 포토 레지스트층(13)이 포함하는 유기 용매를 제거할 수 있다.
제1 베이킹 공정(H1)은 예를 들어 대략 섭씨 50 내지 250도에서, 대략 30 내지 180초간 수행하여 포토 레지스트층(13)이 포함하는 유기 용매를 제거할 수 있다. 제1 베이킹 공정(H1)으로 포토 레지스트층(13)의 밀도를 높여서 환경 변화에 따른 민감도를 감소시킬 수 있으며, 잔류 유기 용매로 인한 노광 설비 및 마스크의 오염을 방지하고, 포토 레지스트층(13)의 감광 반응 특성을 일정하게 유지할 수 있다.
도 7를 참조하면, 포토 레지스트층(13)을 노광하여 패턴을 형성한다.
구체적으로, 포토 레지스트층(13) 상에 패턴 형성을 위한 포토 마스크(ML)를 배치한 후, 광(L)을 조사하여 제1 및 제2 패턴(13a, 13b)을 형성할 수 있다.
제1 패턴(13a)은 광(L)이 조사되지 않은 영역일 수 있고, 제2 패턴(13b)은 광(L)이 조사된 영역일 수 있다. 포토 레지스트층(13)이 포지티브(positive) 포토 레지스트인 경우에는, 광(L)이 조사된 영역이 화학반응을 일으켜 현상액에 의해 제거되고, 포토 레지스트층(13)이 네거티브(negative) 포토 레지스트인 경우에는, 광(L)이 조사되지 않은 영역이 현상액에 의해 제거된다.
한편, 본 실시예에 있어서, 포토 레지스트층(13)이 포지티브(positive) 포토 레지스트인 경우로 가정하여 설명하지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
본 실시예에 있어서, 본 단계의 노광 공정은 미세 패턴의 형성을 위하여 EUV(extreme ultraviolet) 노광 공정일 수 있으며, 광원으로 아이-라인(I-line), 불화 크립톤(KrF) 또는 불화 아르곤(ArF)을 사용하여 광(L)을 조사할 수 있으나, 이에 제한되는 것은 아니다.
헌편, 본 실시예에 있어서, 포토 마스크(ML)를 이용한 노광 공정을 설명하였지만, 이는 발명의 설명을 위한 예시적인 것으로, 이에 제한되는 것은 아니다. 따라서, 본 실시예에 따른 노광 공정은 포토 마스크를 사용하지 않는 마스크리스(maskless) 노광 공정일 수 있다.
도 8를 참조하면, 제2 베이킹 공정을 수행할 수 있다.
제2 베이킹 공정(H2)을 이용하여, 포토 레지스트층(13)이 건조될 수 있다. 제2 베이킹 공정(H2)은 섭씨 50 내지 250도에서, 50 내지 250초간 수행될 수 있으나, 이에 제한되는 것은 아니다.
제2 베이킹 공정(H2)를 통하여, 포토 레지스트층(13) 내에서 화학 증폭 반응이 일어날 수 있다. 예를 들어, 포토 레지스트층(13)이 193nm 파장을 이용하는 ArF 포토 레지스트인 경우, 포토 레지스트층(13)은 화학 증폭형 레지스트(chemical amplified resist)일 수 있으며, 이 경우 제2 베이킹 공정(H2)는 포토 레지스트층(13)의 감도에 영향을 줄 수 있다. 다만, 이에 제한되는 것은 아니다.
도 9을 참조하면, 포토 레지스트층에 현상액을 도포하여, 포토 레지스트 패턴를 형성한다(S120).
포토 레지스트 패턴(14)은 패턴부(14a)와 오목부(14b)를 포함할 수 있으며, 포토 레지스트층(13)이 포지티브 포토 레지스트인 경우에는, 제1 패턴(도 6의 13a)이 패턴부(14a)가 되고, 제2 패턴(도 6의 13b)이 제거되어 오목부(14b)가 형성될 수 있다.
현상액(15)은 수용성 알칼리 용액을 포함할 수 있으며, 예를 들어, TMAH(tetramethyl-ammonium-hydroxide) 수용액, n-BA(n-butyl acetate) 또는 2-heptanone 일 수 있으나, 이에 제한되는 것은 아니다.
현상액(15)을 통한 현상 시간은 포토 레지스트층(11)의 두께를 고려하여 결정될 수 있다.
도 10를 참조하면, 포토 레지스트 패턴을 이용하여 하드 마스크 패턴(11a)을 형성한다.
도 8의 현상액(15)는 스핀 공정을 통해 제거될 수 있으며, 현상액(15) 제거 후에, 세정액을 통해 세정 공정이 추가적으로 수행될 수 있으나, 이에 제한되는 것은 아니다. 세정액을 통해 세정 공정이 추가적으로 수행되는 경우, 상기 세정액은 초순수(DI water) 또는 유기 용매일 수 있으나, 이에 제한되는 것은 아니다.
이이서, 하드 마스크 패턴을 통해, 반도체 기판을 식각하여 반도체 패턴을 형성(S130)한다.
도 10 내지 도 12를 참조하면, 하드 마스크 패턴(11a)을 통해, 반도체 기판(10)을 식각한다. 이어서, 반도체 기판(10) 상에 배치된 하드 마스크 패턴(11a)를 제거하여, 반도체 패턴(10a)를 형성할 수 있다.
반도체 기판(10)은 건식 식각 또는 습식 식각을 통해 식각될 수 있으며, 예를 들어 사불화탄소를 이용한 플라즈마 식각 공정을 통하여 식각될 수 있으나, 이에 제한되는 것은 아니다.
상술한 바와 같이, 본 발명에 따른 하드 마스크 패턴(11a)은 탄소 나노 튜브로 이루어진 하드 마스크 패턴이다. 이에 따라, 반도체 패턴(10a) 형성 시의 식각 공정이 상대적으로 길게 이루어지는 경우에도, 내식각성을 가지고 하드 마스크 패턴(11a)은 유지될 수 있다.
이러한 본 발명의 하드 마스크 패턴의 내식각성에 대하여 도 13를 통해 보다 상세히 설명한다.
도 13는 본 발명의 몇몇 실시예들에 따른 하드 마스크 패턴의 내식각성을 설명하기 위한 그래프 및 사진들이다.
도 13의 (a)는 스핀-온-하드마스크층(SOH)와 비결정성 탄소층(ACL)과 본 발명에 따른 하드 마스크 패턴(CNT) 각각의 CF4 플라즈마 처리 공정 중의 식각 속도를 나타내는 그래프이다. 도 13의 (b)는 비결정성 탄소층(ACL)의 시간에 따른 두께(T1) 변화를 나타내는 사진이다. 도 13의 (c)는 스핀-온-하드마스크층(SOH)의 시간에 따른 두께(T2) 변화를 나타내는 사진이다. 도 13의 (b)는 본 발명에 따른 하드 마스크 패턴(CNT)의 시간에 따른 두께(T3) 변화를 나타내는 사진이다. 여기서 상기 CF4 플라즈마 처리 공정은, CF4 가스는 10sccm로 공급되고, 챕버의 압력은 10mTorr이고, 파워는 80W인 상태에서 수행되었다.
도 13의 (a)를 참조하면, CF4 플라즈마 처리시간이 90초인 경우에, 스핀-온-하드마스크층(SOH)은 대략 100nm의 두께 감소를, 비결정성 탄소층(ACL)은 대략 90nm의 두께 감소를, 본 발명에 따른 하드 마스크 패턴(CNT)은 대략 30nm의 두께 감소를 나타낸다. 즉, 본 발명에 따른 하드 마스크 패턴(CNT)의 내식각성이 스핀-온-하드마스크층(SOH) 및 비결정성 탄소층(ACL)과 비교하여 상대적으로 우수함을 확인할 수 있다.
또한, 도 13의 (b) 내지 (d)를 참조하면, 본 발명에 따른 하드 마스크 패턴(CNT)의 두께(T3)가 동일한 시간에 대하여 가장 적게 감소됨을 확인할 수 있다.
도 13를 통해 확인한 바와 같이, 본 발명에 따른 탄소 나노 튜브를 포함하는 하드 마스크 패턴은 향상된 내식각성을 보인다. 따라서, 반도체 패턴 또는 패턴 형성을 위한 하드 마스크층을 상대적으로 얇게 형성하는 경우에도, 신뢰성 높은 식각 공정을 수행할 수 있다.
도 14은 본 발명의 몇몇 실시예에 따라 제조된 반도체 장치를 포함하는 전자 시스템의 블록도이다.
도 14을 참조하면, 본 발명의 실시예에 따른 전자 시스템(11000)은 컨트롤러(11100), 입출력 장치(11200, I/O), 기억 장치(11300, memory device), 인터페이스(11400) 및 버스(11500, bus)를 포함할 수 있다. 컨트롤러(11100), 입출력 장치(11200), 기억 장치(11300) 및/또는 인터페이스(11400)는 버스(11500)를 통하여 서로 결합 될 수 있다. 버스(11500)는 데이터들이 이동되는 통로(path)에 해당한다.
컨트롤러(11100)는 마이크로프로세서, 디지털 신호 프로세스, 마이크로컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 하나를 포함할 수 있다. 입출력 장치(11200)는 키패드(keypad), 키보드 및 디스플레이 장치 등을 포함할 수 있다. 기억 장치(11300)는 데이터 및/또는 명령어 등을 저장할 수 있다. 인터페이스(11400)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다. 인터페이스(11400)는 유선 또는 무선 형태일 수 있다. 예컨대, 인터페이스(11400)는 안테나 또는 유무선 트랜시버 등을 포함할 수 있다. 도시하지 않았지만, 전자 시스템(11000)은 컨트롤러(11100)의 동작을 향상시키기 위한 동작 메모리로서, 고속의 디램 및/또는 에스램 등을 더 포함할 수도 있다. 본 발명의 몇몇 실시예에 따른 반도체 장치(1~11)는 기억 장치(11300) 내에 제공되거나, 컨트롤러(11100), 입출력 장치(11200, I/O) 등의 일부로 제공될 수 있다.
전자 시스템(11000)은 개인 휴대용 정보 단말기(PDA, personal digital assistant) 포터블 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 전화기(wireless phone), 스마트 폰(smart phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 전자 제품에 적용될 수 있다.
도 15는 본 발명의 몇몇 실시예에 따라 제조된 반도체 장치를 적용할 수 있는 예시적인 반도체 시스템이다. 도 15는 태블릿 PC를 도시한 것이다. 본 발명의 몇몇 실시예에 따라 제조된 반도체 장치는 태블릿 PC, 노트북 등에 사용될 수 있다. 본 발명의 몇몇 실시예에 따라 제조된 반도체 장치는 예시하지 않는 다른 집적 회로 장치에도 적용될 수 있음은 당업자에게 자명하다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 반도체 기판
10a: 반도체 패턴
11: 하드 마스크층
11a: 하드 마스크 패턴
13: 포토 레지스트층
14: 포토 레지스트 패턴
15: 현상액

Claims (10)

  1. 반도체 기판 상에, 하드 마스크 조성물을 이용하여 하드 마스크층을 형성하고,
    상기 하드 마스크층을 패터닝하여 하드 마스크 패턴을 형성하고,
    상기 하드 마스크 패턴을 통해, 상기 반도체 기판을 식각하여 반도체 패턴을 형성하는 것을 포함하고,
    상기 하드 마스크 조성물은 제1 길이를 가지는 복수 개의 제1 탄소 나노 튜브, 상기 제1 길이의 3배 이상인 제2 길이를 가지는 복수 개의 제2 탄소 나노 튜브 및 상기 복수 개의 제1 및 제2 탄소 나노 튜브가 분산되는 분산 용매를 포함하고,
    상기 복수 개의 제1 탄소 나노 튜브의 총 질량은 상기 복수 개의 제2 탄소 나노 튜브 총 질량의 1 내지 2.5배인 반도체 장치 제조 방법.
  2. 제 1항에 있어서,
    상기 제1 길이는 150 내지 300nm인 반도체 장치 제조 방법.
  3. 제 1항에 있어서,
    상기 하드 마스크층을 형성하는 것은,
    상기 복수 개의 제1 및 제2 탄소 나노 튜브 사이를 충진하는 고분자 바인더를 더 포함하는 하드 마스크 조성물을 이용하여 상기 하드 마스크층을 형성하는 것을 포함하는 반도체 장치 제조 방법.
  4. 제 3항에 있어서,
    상기 고분자 바인더는 상기 하드 마스크 조성물에 대하여 20wt% 이하의 중량비를 가지는 반도체 장치 제조 방법.
  5. 제 3항에 있어서,
    상기 고분자 바인더는, 상기 하드 마스크 조성물에 대한 상기 제1 및 제2 탄소 나노 튜브 중량비의 1/4 배 이하의 중량비를 가지는 반도체 장치 제조 방법.
  6. 제 1항에 있어서,
    상기 하드 마스크 조성물은 계면 활성제를 더 포함하는 반도체 장치 제조 방법.
  7. 반도체 기판 상에 하드 마스크층을 형성하기 위해 이용되는 하드 마스크 조성물로서,
    제1 길이를 가지는 복수 개의 제1 탄소 나노 튜브;
    상기 제1 길이의 3배 이상인 제2 길이를 가지는 복수 개의 제2 탄소 나노 튜브; 및
    상기 복수 개의 제1 및 제2 탄소 나노 튜브가 분산되는 분산 용매를 포함하고,
    상기 복수 개의 제1 탄소 나노 튜브의 총 질량은 상기 복수 개의 제2 탄소 나노 튜브 총 질량의 1 내지 2.5배인 하드 마스크 조성물.
  8. 제 7항에 있어서,
    상기 제1 길이는 150 내지 300nm인 하드 마스크 조성물.
  9. 제 7항에 있어서,
    상기 복수 개의 제1 및 제2 탄소 나노 튜브와 혼합되는 고분자 바인더를 더 포함하고, 상기 고분자 바인더의 중량비는 20wt% 이하인 하드 마스크 조성물.
  10. 제 7항에 있어서,
    상기 복수 개의 제1 및 제2 탄소 나노 튜브와 혼합되는 고분자 바인더를 더 포함하고, 상기 고분자 바인더의 중량비는 상기 제1 및 제2 탄소 나노 튜브 중량비의 1/4 배 이하인 하드 마스크 조성물.
KR1020150185961A 2015-12-24 2015-12-24 하드 마스크 조성물, 탄소 나노 튜브 막구조체, 패턴 형성 방법 및 반도체 장치 제조 방법 KR102515377B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150185961A KR102515377B1 (ko) 2015-12-24 2015-12-24 하드 마스크 조성물, 탄소 나노 튜브 막구조체, 패턴 형성 방법 및 반도체 장치 제조 방법
US15/285,570 US9892915B2 (en) 2015-12-24 2016-10-05 Hard mask composition, carbon nanotube layer structure, pattern forming method, and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150185961A KR102515377B1 (ko) 2015-12-24 2015-12-24 하드 마스크 조성물, 탄소 나노 튜브 막구조체, 패턴 형성 방법 및 반도체 장치 제조 방법

Publications (2)

Publication Number Publication Date
KR20170076112A KR20170076112A (ko) 2017-07-04
KR102515377B1 true KR102515377B1 (ko) 2023-03-28

Family

ID=59087988

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150185961A KR102515377B1 (ko) 2015-12-24 2015-12-24 하드 마스크 조성물, 탄소 나노 튜브 막구조체, 패턴 형성 방법 및 반도체 장치 제조 방법

Country Status (2)

Country Link
US (1) US9892915B2 (ko)
KR (1) KR102515377B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180058993A (ko) 2016-11-25 2018-06-04 삼성전자주식회사 반도체 소자의 패턴 형성 방법
US11972948B2 (en) 2018-06-13 2024-04-30 Brewer Science, Inc. Adhesion layers for EUV lithography

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014095117A (ja) 2012-11-08 2014-05-22 Shinko Electric Ind Co Ltd 放熱部品及びその製造方法
JP2015228502A (ja) 2014-05-30 2015-12-17 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． ハードマスク組成物、及びそれを利用したパターンの形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100365727B1 (ko) 1999-12-09 2002-12-26 한국전자통신연구원 탄소 나노 튜브를 이용한 금속 나노 세선 형성 방법
KR20060018466A (ko) 2004-08-24 2006-03-02 엘지전자 주식회사 비금속 나노선 제작방법
US7538040B2 (en) 2005-06-30 2009-05-26 Nantero, Inc. Techniques for precision pattern transfer of carbon nanotubes from photo mask to wafers
JP2007188925A (ja) 2006-01-11 2007-07-26 Tokyo Electron Ltd 基板処理方法
KR100811266B1 (ko) 2006-09-01 2008-03-07 주식회사 하이닉스반도체 하드 마스크를 이용한 선택적 식각 방법 및 이를 이용한메모리 소자의 소자분리 형성 방법
KR20080025818A (ko) 2006-09-19 2008-03-24 삼성전자주식회사 하드 마스크 형성 방법
KR101034346B1 (ko) 2006-12-22 2011-05-16 주식회사 엘지화학 탄소 나노 튜브를 통한 내열성 개선의 감광성 수지 조성물
KR101088815B1 (ko) 2008-11-10 2011-12-06 주식회사 하이닉스반도체 상변환 기억 소자의 제조방법
KR20120073819A (ko) * 2010-12-27 2012-07-05 제일모직주식회사 하드마스크 조성물, 이를 사용한 패턴 형성 방법 및 반도체 집적회로 디바이스의 제조 방법
JP6284887B2 (ja) * 2012-02-10 2018-02-28 ザ ユニバーシティ オブ バーミンガム スピンオンハードマスク材料

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014095117A (ja) 2012-11-08 2014-05-22 Shinko Electric Ind Co Ltd 放熱部品及びその製造方法
JP2015228502A (ja) 2014-05-30 2015-12-17 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． ハードマスク組成物、及びそれを利用したパターンの形成方法

Also Published As

Publication number Publication date
US9892915B2 (en) 2018-02-13
KR20170076112A (ko) 2017-07-04
US20170186602A1 (en) 2017-06-29

Similar Documents

Publication Publication Date Title
US11037786B2 (en) Patterning material film stack with metal-containing top coat for enhanced sensitivity in extreme ultraviolet (EUV) lithography
CN101533218B (zh) 微影图形成形方法
TW516093B (en) Solventless, resistless direct dielectric patterning
CN111640652A (zh) 用于集成电路图案化的方法
US20160071730A1 (en) Method for Integrated Circuit Patterning
US20150168841A1 (en) Pattern forming method
TW201101370A (en) Selective self-aligned double patterning of regions in an integrated circuit device
KR102515377B1 (ko) 하드 마스크 조성물, 탄소 나노 튜브 막구조체, 패턴 형성 방법 및 반도체 장치 제조 방법
CN108231548B (zh) 半导体装置的制作方法
US9023225B2 (en) Pattern forming method
JP5174335B2 (ja) 半導体素子の製造方法
JP6063825B2 (ja) パターン形成方法
Zheng et al. Sub-lithographic patterning via tilted ion implantation for scaling beyond the 7-nm technology node
TW201916101A (zh) 形成開口於下方層中的方法
Tsai et al. Pattern transfer of directed self-assembly patterns for CMOS device applications
JP4574976B2 (ja) 微細パターン形成方法
US8901006B2 (en) ARC residue-free etching
Bruce et al. Directed self-assembly patterning strategies for phase change memory applications
US9733570B2 (en) Multi-line width pattern created using photolithography
Lo et al. Polymeric sidewall transfer lithography
Omura et al. Dry development for a directed self-assembly lithography hole-shrink process using CO/H 2 plasma
WO2011050623A1 (zh) 图案化方法
Liu et al. Electrical validation of the integration of 193i and DSA for sub-20nm metal cut patterning
Hyatt et al. Anti-spacer double patterning
KR102418550B1 (ko) 포토 레지스트 패턴 형성 방법 및 이를 이용한 반도체 장치 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant