KR102287813B1 - 하드마스크 조성물 및 이를 이용한 패턴의 형성방법 - Google Patents

하드마스크 조성물 및 이를 이용한 패턴의 형성방법 Download PDF

Info

Publication number
KR102287813B1
KR102287813B1 KR1020140114530A KR20140114530A KR102287813B1 KR 102287813 B1 KR102287813 B1 KR 102287813B1 KR 1020140114530 A KR1020140114530 A KR 1020140114530A KR 20140114530 A KR20140114530 A KR 20140114530A KR 102287813 B1 KR102287813 B1 KR 102287813B1
Authority
KR
South Korea
Prior art keywords
hard mask
carbon nanostructure
dimensional carbon
pattern
etched
Prior art date
Application number
KR1020140114530A
Other languages
English (en)
Other versions
KR20150137942A (ko
Inventor
김상원
신현진
박성준
설민수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to EP15169702.6A priority Critical patent/EP2950334B1/en
Priority to US14/725,390 priority patent/US9583358B2/en
Priority to JP2015109708A priority patent/JP6574612B2/ja
Priority to CN201510292394.7A priority patent/CN105319854B/zh
Publication of KR20150137942A publication Critical patent/KR20150137942A/ko
Priority to US15/332,287 priority patent/US10170325B2/en
Application granted granted Critical
Publication of KR102287813B1 publication Critical patent/KR102287813B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D1/00—Coating compositions, e.g. paints, varnishes or lacquers, based on inorganic substances
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2004—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image characterised by the use of a particular light source, e.g. fluorescent lamps or deep UV light
    • G03F7/2006—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image characterised by the use of a particular light source, e.g. fluorescent lamps or deep UV light using coherent light; using polarised light
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/32—Liquid compositions therefor, e.g. developers
    • G03F7/325—Non-aqueous compositions
    • G03F7/327—Non-aqueous alkaline compositions, e.g. anhydrous quaternary ammonium salts
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)
  • Laminated Bodies (AREA)

Abstract

0.01 내지 40원자%의 산소를 함유하는 이차원 탄소나노구조물 또는 상기 이차원 탄소나노구조물의 전구체 및 용매를 포함하는 하드마스크 조성물 및 이를 이용한 미세패턴의 형성방법을 개시한다.

Description

하드마스크 조성물 및 이를 이용한 패턴의 형성방법 {Hardmask composition and method of forming patterning using the hardmask composition}
하드 마스크 조성물 및 이를 이용한 패턴의 형성방법이 제시된다.
최근 반도체 산업은 수 내지 수십 나노미터 크기의 패턴을 갖는 초미세 기술로 발전하고 있다. 이러한 초미세 기술을 실현하기 위해서는 효과적인 리소그래피법이 요구된다. 리소그래피법은 일반적으로 반도체 기판 상부에 재료층을 형성하고 그 상부에 포토레지스트층을 코팅한 후 이를 노광 및 현상하여 포토레지스트 패턴을 형성한 후 이 포토레지스트 패턴을 마스크로 하여 재료층을 에칭하는 과정을 포함한다.
형성하고자 하는 패턴의 크기가 감소됨에 따라 일반적인 리소그래피법만으로는 양호한 프로파일을 갖는 미세패턴을 형성하기가 어렵다. 이에 따라 에칭하고자 하는 재료층과 포토레지스트막 사이에는 일명 “하드마스크”라고 불리우는 층을 형성하여 미세패턴을 형성할 수 있다. 하드마스크는 선택적 에칭 과정을 통하여 포토레지스트의 미세패턴을 재료층으로 전사해주는 중간막으로서 작용한다. 따라서 하드마스크층은 다종 에칭 과정 동안 견딜 수 있도록 내화학성, 내열성 및 내에칭 성이 요구된다.
반도체 소자가 고집적화되면서 재료층의 선폭은 점차적으로 좁아지는데 반하여 재료층의 높이는 그대로 유지되거나 또는 상대적으로 높아져서 재료층의 종횡비가 높아지게 되었다. 이러한 조건에서 에칭 공정을 진행하여야 하므로 포토레지스트막 및 하드마스크 패턴의 높이를 증가시켜야 한다. 그러나 포토레지스트막 및 하드마스크 패턴의 높이를 증가시키는 데에는 한계가 있다. 그리고 선폭이 좁은 재료층을 얻기 위한 에칭 과정에서 하드마스크 패턴이 손상되어 소자의 전기적 특성이 열화될 수 있다.
상술한 문제점을 감안하여 하드마스크로 폴리실리콘막, 텅스텐막, 질화막 등과 같은 도전성 또는 절연성 물질의 단일막 또는 복수의 막이 적층된 다층막을 이용하는 방법이 제안되었다. 그런데 상기 단층막 또는 다층막은 증착 온도가 높기 때문에 재료층의 물성 변형을 유발할 수 있어 새로운 하드마스크 재료에 대한 개발이 요구된다.
일 측면은 내에칭성이 개선된 하드마스크 조성물을 제공하는 것이다.
다른 측면은 상기 하드마스크 조성물을 이용한 패턴 형성방법을 제공하는 것이다.
일 측면에 따라,
0.01 내지 40원자%의 산소를 함유하는 이차원 탄소나노구조물 또는 상기
이차원 탄소나노구조물의 전구체 및 용매를 포함하는 하드마스크 조성물이 제공된다.
다른 측면에 따라
기판상에 피식각막을 형성하는 단계;
상기 피식각막 상부에 상술한 하드마스크 조성물을 공급하여 0.01 내지 40원자%의 산소를 함유하는 이차원 탄소나노구조물을 함유하는 하드마스크를 형성하는 제1단계;
상기 하드마스크 상부에 포토레지스트막을 형성하는 제2단계;
상기 포토레지스트막을 에칭 마스크로 하여 이차원 탄소나노구조물을 에칭하여 상기 피식각막 상부에 이차원 탄소나노구조물 패턴으로 이루어진 하드마스크 패턴을 형성하는 제3단계; 및
상기 하드마스크 패턴을 에칭 마스크로 하여 상기 피식각막을 에칭하는 제4단계를 포함하는 패턴의 형성방법이 제공된다.
일 측면에 따른 하드마스트 조성물을 이용하면, 기존의 고분자나 비정질 탄소에 비하여 내에칭성 및 기계적 강도가 우수하고 에칭 공정 후 제거가 용이한 하드마스크를 제조할 수 있다. 이러한 하드마스크를 이용하면 반도체 공정의 효율성을 개선할 수 있다.
도 1a 내지 도 1e는 일구현예에 따른 하드마스크 조성물을 이용한 패턴의 형성방법을 설명하기 위한 것이다.
도 2a 내지 도 2d는 다른 일구현예에 따른 하드마스크 조성물을 이용한 패턴의 형성방법을 설명하기 위한 것이다.
도 3은 실시예 1-3에 따른 이차원 탄소나노구조물 및 비교예 1의 비정질 탄소에 대한 X-선 회절 분석 결과를 나타낸 것이다.
도 4는 실시예 1-3에서 얻어진 이차원 탄소나노구조물, 비교예 1에 따라 제조된 고온-비정질 탄소 및 비교예 2에 따라 제조된 저온-비정질 탄소에 대한 라만 분광 분석 결과를 나타낸 것이다.
이하, 일구현예에 따른 하드마스크 조성물 및 이를 이용한 패턴의 형성방법에 관하여 상세히 설명하기로 한다.
0.01 내지 40원자%의 산소를 함유하는 이차원 탄소나노구조물 또는 상기 이차원 탄소나노구조물의 전구체 및 용매를 포함하는 하드마스크 조성물이 제공된다.
본 명세서에서 “이차원 탄소나노구조물”은 복수개의 탄소 원자들이 서로 공유결합으로 연결되어 일평면상으로 배열되는 폴리시클릭 방향족 분자를 형성하는 탄소구조체가 단일 원자층의 시트 구조를 형성하거나 작은 필름 조각인 플레이트 형태의 탄소구조체가 복수개 상호연결되어 일평면상으로 배열된 네크워크 구조를 형성한 것으로서 이들의 조합도 가능하다. 상기 공유결합으로 연결된 탄소 원자들은 기본 반복단위로서 6원자환을 형성하지만 5원환 및/또는 7원환을 더 포함하는 것도 가능하다. 상기 탄소구조체는 시트 구조 및/또는 네크워크 구조가 여러 개 서로 적층된 복수층으로 이루어질 수 있고 평균 두께가 약 100nm 이하, 예를 들어 약 10nm 이하이고, 구체적으로 0.01 내지 10nm이다.
일구현예에 따른 이차원 탄소나노구조물은 완전한 C=C/C-C 공액 구조체라기 보다는 탄소 이외의 산소 원자가 일부 혼재한다. 그리고 이차원 탄소나노구조물의 말단에는 카르복실기, 하이드록시기, 에폭시기, 카르보닐기 등이 존재할 수 있다.
상기 이차원 탄소나노구조물에서 산소의 함량은 예를 들어 6.5 내지 19.9 원자%이고, 구체적으로 10.33 내지 14.28 원자%이다. 이차원 탄소나노구조물에서 산소의 함량은 예를 들어 XPS 분석을 통하여 확인 가능하다.
이차원 탄소나노구조물에서 산소의 함량이 0.01 원자% 미만이면 하드마스크 조성물로부터 형성된 하드마스크의 내에칭성이 저하되고 40 원자%를 초과하면 에칭 공정에서 탈기(degassing)가 있을 수 있다.
이차원 탄소나노구조물은 상술한 산소 함량을 갖고 있어 친수성을 갖게 되어 다른 층에 대한 결합력이 향상될 수 있고, 용매 분산성이 향상되어 하드마스크 조성물을 제조하는 것이 용이하다. 그리고 산소 원자를 포함하는 기능기의 높은 결합 해리에너지(bond dissociation energy)로 인하여 에칭 가스에 대한 내에칭성을 향상시킬 수 있다.
일구현예에 따른 이차원 탄소나노구조물은 라만분석스펙트럼에서 약 1340-1350cm-1, 약 1580cm-1, 약 2700 cm-1에서 피크를 나타난다. 이 피크는 이차원 탄소나노구조물의 두께, 결정성 및 전하 도핑 상태에 대한 정보를 준다. 약 1580cm-1에서 나타나는 피크는 “G 모드”라는 피크로서 이는 탄소-탄소 결합의 스트레칭에 해당하는 진동모드에서 기인하며 G 모드의 에너지는 이차원 탄소나노구조물에 도핑된 잉여 전하의 밀도에 결정된다. 그리고 약 2700cm-1에서 나타나는 피크는 “2D-모드”라는 피크로서 이차원 탄소나노구조물의 두께를 평가할 때 유용하다. 상기 1340-1350cm-1에서 나오는 피크는 “D 모드”라는 피크로서 SP2 결정 구조에 결함이 있을 때 나타나는 피크로서, 시료의 가장자리 부근이나 시료에 결함이 많은 경우에 주로 관찰된다. 그리고 G 피크 세기에 대한 D 피크 세기비의 비(D/G 세기비)는 이차원 탄소나노구조물의 결정의 무질서도에 대한 정보를 준다.
이차원 탄소 나노구조물의 라만 분광 분석에 의하여 구해지는 G 모드 피크에 대한 D 모드 피크의 세기비(ID/IG)는 2 이하이다. 예를 들어 0.001 내지 2.0이다. 이차원 탄소 나노구조물 전구체의 라만 분광에 의하여 구해지는 G 모드 피크에 대한 D 모드 피크의 세기비(ID/IG)는 2 이하이다. 예를 들어 0.001 내지 2.0이다
상기 이차원 탄소 나노구조물의 라만 분광에 의하여 구해지는 G 모드 피크에 대한 2D 모드 피크의 세기비(I2D/IG)가 0.01 이상이다. 예를 들어 0.01 내지 1이고, 구체적으로 0.05 내지 0.5이다.
상기 이차원 탄소 나노구조물 전구체의 라만 분광에 의하여 구해지는 G 모드 피크에 대한 2D 모드 피크의 세기비(I2D/IG)가 0.01 이상이다. 예를 들어 0.01 내지 1이고, 구체적으로 0.05 내지 0.5이다.
상술한 G 모드 피크에 대한 D 모드 피크의 세기비 및 G 모드 피크에 대한 2D 모드 피크의 세기비가 상기 범위일 때 이차원 탄소나노구조물의 결정성이 높고 결함이 작아 결합에너지가 높아짐으로써 이로부터 형성된 하드마스크의 내에칭성이 우수하다.
이차원 탄소나노구조물은 CuKα를 이용한 X-선 회절 실험을 수행하여, X선 분석을 실시한 결과 (002) 결정면 피크를 갖는 이차원 층상 구조로 구성될 수 있다. 상기 (002) 결정면 피크는 20 내지 27°범위에서 나타난다.
층간 간격(d-spacing)은 0.3 내지 0.7이고, 예를 들어 0.334 내지 0.478nm이다. 그리고 X선 회절 분석에 의하여 구해지는 결정의 평균 입경은 1nm 이상, 예를 들어 23.7 내지 43.9Å이다. 상술한 범위를 만족할 때 내에칭성이 우수한 하드마스크 조성물을 얻을 수 있다.
상기 이차원 탄소나노구조물은 단층 또는 다층 이차원 나노결정질 탄소가 적층되어 이루어진다.
일구현예에 따른 이차원 탄소나노구조물은 기존의 비정질 탄소막에 대비하여 sp2 carbon의 함량이 sp3에 비해 높고 다수의 산소를 함유하고 있다. sp2 탄소 결합은 방향족 구조체로서 결합에너지가 sp3 탄소 결합의 경우에 비하여 크다.
sp3 구조는 다이아몬드와 같은 탄소의 정사면체의 3차원적 결합 구조이며, sp2 구조는 흑연의 2차원적 결합 구조로서 탄소 대 수소비(C/H ratio)가 증가하여 건식 에칭에 대한 내성을 확보할 수 있다.
상기 이차원 탄소 나노구조물의 sp2 탄소 분율이 sp3 탄소 분율에 비하여 1배 이상, 예를 들어 1.0 내지 10이고, 구체적으로 1.88 내지 3.42이다.
sp2 탄소 원자 결합 구조는 C1s XPS 분석상 30 원자% 이상, 예를 들어 39.7 내지 62.5원자%이다. 이러한 혼합비로 인하여 이차원 탄소나노구조물을 구성하는 탄소-탄소 결합 에너지가 커서 결합 절단(breakage)이 어렵게 된다. 따라서 이러한 이차원 탄소나노구조물을 함유한 하드마스크 조성물을 이용하면 에칭 공정시 내에칭성 특성이 개선된다. 그리고 인접된 층과 하드마스크간의 결착력이 우수하다.
기존 비정질 탄소를 이용하여 얻어진 하드마스크는 sp2 위주의 탄소 원자 결합 구조를 주로 포함하고 있어 내에칭성은 우수하나 투명성이 낮아 정렬(alignment)시 문제가 발생하고 증착공정시 파티클(particle)이 많이 생기는 문제가 있어 sp3 탄소 원자 결합 구조를 갖는 다이아몬드 유사 탄소(diamond-like carbon)를 이용한 하드마스크가 개발되었다. 그러나 이 하드마스크도낮은 내에칭성으로 인하여 공정적용에 한계성을 나타냈다.
일구현예에 따른 이차원 탄소나노구조물은 투명성이 양호하면서 매우 우수한 내에칭성을갖는다.
일구현예에 따른 이차원 탄소나노구조물은 XRD 분석을 통하여 C-축(layer의 수직 방향)으로 결정성을 갖고 있고 결정의 평균입경이 1nm 이상이다. 결정의 평균입경은 예를 들어 1.0 내지 1000 Å, 구체적으로 23.7 내지 43.9Å이다. 결정의 입경 범위를 가질 때 내에칭성이 우수한 하드마스크를 제조할 수 있다.
일구현예에 따른 하드마스크 조성물에서 용매는 이차원 탄소나노구조물 또는 상기 탄소나노구조물 전구체를 분산시킬 수 있는 것이라면 모두 다 사용가능하다. 예를 들어 물, 알코올계 용매 및 유기용매 중에서 선택된 하나 이상을 들 수 있다.
알코올계 용매의 예로는 메탄올, 에탄올, 이소프로판올 등이 있고, 유기용매의 예로는 N,N-디메틸포름아미드, N-메틸피롤리돈, 디클로로에탄, 디클로로벤젠, N,N-디메틸술폭사이드, 크실렌, 아닐린, 프로필렌 글리콜, 프로필렌 글리콜 디아세테이트, 메톡시 프로판디올, 디에틸렌글리콜, 감마부티로락톤, 아세틸아세톤, 사이클로헥사논, 프로필렌글리콜 모노메틸에테르 아세테이트, γ-부티로락톤, 디클로로에탄, O-디클로로벤젠, 니트로메탄, 테트라하이드로퓨란, 니트로메탄, 디메틸 술폭시드, 니트로벤젠, 부틸 니트라이트(butyl nitrite), 메틸셀로솔브, 에틸셀로솔브, 디에틸 에테르, 디에틸렌글리콜메틸에테르, 디에틸렌글리콜에틸에테르, 디프로필렌글리콜메틸에테르, 톨루엔, 자이렌, 헥산, 메틸에틸케톤, 메틸이소케톤, 하이드록시메틸셀룰로오즈 및 헵탄 중에서 선택된 하나 이상이 사용가능하다.
상기 용매의 함량은 이차원 탄소나노구조물 또는 이차원 탄소나노구조물 전구체 100 중량부를 기준으로 하여 100 내지 100,000 중량부이다. 용매의 함량이 상기 범위일 때 하드마스크 조성물의 점도가 적절하여 성막성이 우수하다.
상기 이차원 탄소나노구조물의 전구체는 예를 들어 i)박리된 그래파이트(exfoliated graphite)로부터 얻은 팽창 그래파이트, 또는 ii)산처리된 그래파이트를 산화하여 얻은 생성물을 들 수 있다.
이하, 일구현예에 따른 하드마스크 조성물을 이용하여 하드마스크를 제조하는 방법을 살펴보면 다음과 같다.
일구현예에 따른 하드마스크 조성물은 0.01 내지 40원자%의 산소를 함유하는 이차원 탄소나노구조물 또는 상기 이차원 탄소나노구조물의 전구체 및 용매를 함유한다.
먼저 상기 하드마스크 조성물이 0.01 내지 40원자%의 산소를 함유하는 이차원 탄소나노구조물을 함유하는 경우에 대하여 설명하기로 한다.
0.01 내지 40원자%의 산소를 함유하는 이차원 탄소나노구조물 및 용매를 포함하는 하드마스크 조성물을 피식각막 상부에 코팅하여 0.01 내지 40원자%의 산소를 함유하는 이차원 탄소나노구조물을 함유하는 하드마스크를 제조할 수 있다.
상기 하드마스크 조성물을 피식각막 상부에 코팅하는 과정 중 또는 코팅 후에 열처리를 실시할 수 있다. 이러한 열처리 단계는 피식각막의 재료 등에 따라 달라질 수 있고 예를 들어 상온(20-25℃) 내지 1500 oC 범위이다.
상기 열처리는 불활성 가스 분위기 및 진공에서 실시된다.
열처리 과정의 열원으로서는 유도가열 (induction heating), 복사열, 레이져, 적외선, 마이크로웨이브, 플라즈마, 자외선, 표면 플라즈몬 가열(Surface plasmon heating) 등을 사용할 수 있다.
상기 불활성 분위기는 질소가스 및/또는 아르곤 가스 등을 혼합하여 사용할 수 있다.
상기 열처리 단계를 거쳐 용매를 제거할 수 있다. 이어서 용매가 제거된 결과물을 100 내지 400 ℃에서 베이킹하는 과정을 거치고 400 내지 1,000℃에서 열처리하는 단계를 더 거칠 수 있다.
상술한 열처리 및 베이킹 온도가 상기 범위일 때 내에칭성이 우수한 하드마스크를 제조할 수 있다.
상기 열처리 및 베이킹하는 단계에서 승온속도는 1 내지 1000℃/min이다. 이러한 승온속도 범위일 때 급격한 온도 변화로 인하여 증착된 막이 손상될 염려 없이 공정 효율이 우수하다.
다음으로 상기 하드마스크 조성물이 0.01 내지 40원자%의 산소를 함유하는 이차원 탄소나노구조물의 전구체를 함유하는 경우에 대하여 살펴보기로 한다.
상기 이차원 탄소나노구조물의 전구체는 i)산소의 함량이 0.01 원자% 미만이거나 또는 산소 프리(oxygen free) 이차원 탄소나노구조물일 수 있다.
일구현예에 따른 이차원 탄소나노구조물의 전구체는 예를 들어 박리된 그래파이트(exfolitated graphite)로부터 얻은 팽창 흑연(expanded graphite)일 수 있다. 이차원 탄소나노구조물의 전구체로서 팽창 흑연을 이용하는 경우, 이차원 탄소나노구조물을 구성하는 각 탄소층의 자체 응집이 억제되어 이차원 탄소나노구조물을 포함한 하드마스크 조성물에서 분산제, 계면활성제와 같은 첨가제를 사용하지 않고서도 이차원 탄소나노구조물이 골고루 분산되어 이로부터 형성된 하드마스크는 내에칭성이 우수할 뿐만 아니라 피식각막 패턴 형성후 불필요한 하드마스크 패턴을 제거하는 과정이 매우 용이하고 잔탄과 같은 잔류물이 없다.
다른 일구현예에 따른 이차원 탄소나노구조물의 전구체는 상기 팽창 흑연을 용매를 이용한 액상 박리공정을 실시하여 얻어진 탄소층으로 이루어진 구조체일 수 있다.
상기 탄소층은 약 1층 내지 300층에 이르는 다양한 층수를 갖는 것이 가능하며, 예를 들어 1층 내지 60층, 또는 1층 내지 15층, 또는 1층 내지 10층을 갖는 것이 가능하다.
일구현예에 따른 하드마스크는 상술한 이차원 탄소나노구조물의 전구체 및 용매를 포함하는 하드마스크 조성물을 피식각막 상부에 코팅한 후, 코팅된 결과물을 산화 또는 환원하는 단계를 거쳐 제조될 수 있다.
다른 일구현예에 따른 하드마스크는 상술한 이차원 탄소나노구조물의 전구체 및 용매를 포함하는 하드마스크 조성물을 산화 또는 환원한 다음, 산화 또는 환원된 결과물을 피식각막 상부에 코팅하는 단계를 거쳐 제조될 수 있다. 또 다른 일구현예에 따른 하드마스크는 상술한 이차원 탄소나노구조물의 전구체 및 용매를 포함하는 조성물을 피식각막 상부에 코팅하면서 산화 또는 환원이 동시에 실시되는 단계를 거쳐 제조될 수 있다.
만약 상기 이차원 탄소나노구조물의 전구체가 40 원자%를 초과하는 산소를 함유하는 이차원 탄소나노구조물인 경우, i) 하드마스크 조성물을 피식각막 상부에 코팅한 후 코팅된 결과물을 환원하는 단계; ii) 하드마스크 조성물을 환원한 후 이를 피식각막 상부에 코팅하는 단계; 또는 iii) 하드마스크 조성물을 피식각막 상부에 코팅하면서 환원이 동시에 진행되는 단계에 따라 하드마스크를 형성할 수 있다. 상기 40 원자%를 초과하는 산소를 함유하는 이차원 탄소나노구조물은 예를 들어 60 내지 80 원자%의 산소를 함유할 수 있다.
만약 상기 이차원 탄소나노구조물의 전구체가 0.01 원자% 미만의 산소를 함유하는 경우, i) 하드마스크 조성물을 피식각막 상부에 코팅한 후 코팅된 결과물을 산화하는 단계; ii) 상기 하드마스크 조성물을 산화한 후 이를 피식각막 상부에 코팅하는 단계; 또는 iii) 하드마스크 조성물을 피식각막 상부에 코팅하면서 산화가 동시에 진행되는 단계에 따라 하드마스크를 제조할 수 있다.
상기 환원하는 단계는 화학적 환원, 열처리에 의한 환원 또는 전기화학적 환원에 의하여 이루어진다.
상기 화학적 환원이 환원제를 이용하여 실시된다. 그리고 상기 열처리에 의한 환원이 100 내지 1500℃의 열처리에 의하여 이루어진다.
상기 환원제의 비제한적인 예로서 암모니아-보란(ammonia-borane), 히드라진, 소듐보로하이드레이트, 디메틸히드라진, 황산, 염산, 요오드화수소, 브롬화수소, 황화수소, 히드로퀴논, 수소, 아세트산으로 이루어진 군으로부터 선택된 하나 이상을 들 수 있다.
환원제로서 암모니아-보란을 사용하는 경우, 산소 함량 및 sp2결합 네트워크를 조절한 하드마스크 조성물을 제조하고 i)상기 하드마스크 조성물을 피식각막 상부에 코팅한 후 코팅된 결과물을 환원하는 단계; ii)하드마스크 조성물을 환원한 후 이를 피식각막 상부에 코팅하는 단계; 또는 iii) 하드마스크 조성물을 피식각막 상부에 코팅하면서 환원이 동시에 진행되는 단계에 따라 하드마스크를 제조할 수 있다.
화학적 환원은 이차원 탄소나노구조물의 전구체를 환원한 후 환원된 결과물로부터 환원제를 제거하는 공정을 거칠 수 있다. 이와 같이 환원제를 제거하는 것은 환원된 결과물에 나트륨, 칼륨 등의 잔류물이 남아 있는 경우 에칭 공정에서 디개싱(degassing)이 일어날 수 있기 때문이다.
그러나 환원제로서 암모니아-보란을 사용하는 경우에는 암모니아-보란은 저온에서 비교적 쉽게 분해되어 환원제 제거 공정을 거치지 않아도 환원된 결과물에 잔류물이 거의 남지 않게 된다. 따라서 환원된 결과물로부터 환원제를 제거하는 공정이 불필요하게 된다.
일구현예에 따라 환원제로서 암모니아-보란을 사용하는 경우, 환원된 결과물에서 나트륨, 칼륨 등의 잔류물의 함량은 5 원자% 이하, 예를 들어 0.000001 내지 5 원자%이다. 이 때 잔류물의 함량은 X선 광전자 분광법(XPS)에 의하여 확인가능하다.
환원제로서 암모니아-보란을 이용하는 경우, 이차원 탄소나노구조물 전구체를 함유하는 하드마스크 조성물을 환원한 다음, 이렇게 환원된 결과물을 피식각막 상부에 코팅하여 하드마스크를 제조할 수 있다.
다른 일구현예에 의하면, 환원제로서 암모니아-보란을 이용하는 경우, 이차원 탄소나노구조물 전구체를 함유하는 하드마스크 조성물을 피식각막 상부에 코팅하면서 환원을 동시에 진행하여 하드마스크를 제조할 수 있다.
상기한 하드마스크 제조과정중 환원과정을 거친 다음, 열처리를 통하여 하드마스크안에 함유된 이차원 탄소나노구조물의 산소 함량 및 sp2결합 네트워크를 조절할 수 있다. 이 때 열처리는 선택적으로 실시한다.
상기 열처리는 하드마스크가 형성되는 기재의 재질에 따라 달라질 수 있지만 예를 들어 60 내지 400℃, 예를 들어 80 내지 400℃ 범위에서 실시한다. 이러한 온도 범위에서 열처리를 실시하면 공정의 효율성이 저하됨이 없이 내에칭성 및 기계적 강도가 우수하고 에칭 공정 후 제거가 용이한 하드마스크를 제조할 수 있다.
상기 산화하는 단계는 산(acid), 산화제, UV, 오존, IR, 열처리, 플라즈마 중에서 선택된 하나 이상을 이용하여 실시된다.
상기 산으로는 예를 들어 황산, 질산, 아세트산, 인산, 불산, 과염소산, 트리플루오로아세트산, 염산, m-클로로벤조산 및 그 혼합물을 이용할 수 있다. 그리고 상기 산화제는 예를 들어 과망간산칼륨, 과염소산칼륨, 과황산암모늄, 및 그 혼합물을 이용할 수 있다.
다른 일구현예에 따른 이차원 탄소나노구조물 전구체 또는 이로부터 얻어진 이차원 탄소나노구조물을 이용하여 하드마스크를 제조하는 과정을 보다 구체적으로 살펴보기로 한다.
첫째, 그래파이트에 층간 삽입물을 삽입(intercalation)하여 박리된 그래파이트(exfoliated graphite)를 얻고 이로부터 이차원 탄소나노구조물 전구체인 팽창 그래파이트(expanded graphite)를 얻어 이차원 탄소나노구조물 전구체를 함유하는 조성물을 얻을 수 있다.
팽창 그래파이트는 박리된 그래파이트에 초음파 또는 마이크로파를 인가하거나 또는 박리된 그래파이트를 밀링하는 과정에 따라 얻을 수 있다. 여기에서 박리된 그래파이트를 밀링하는 과정은 볼밀, 모노플래너밀 등을 이용할 수 있다.
상술한 팽창 그래파이트는 용매에 분산하는 액상 박리공정을 선택적으로 실시할 수 있다. 이러한 액상 박리 공정을 거치면 1 내지 수십장의 탄소층으로 이루어진 이차원 탄소나노구조물 전구체를 얻을 수 있다.
상기 층간 삽입물은 황산, 크롬산, 칼륨, 나트륨과 같은 이온 또는 이온 함유 화합물 중에서 선택된 하나 이상을 사용할 수 있다.
상기 액상 박리 공정에서 용매로는 N-메틸 피롤리돈, 에탄올과 같은 용매, 물 등을 사용하며, 분산시 초음파를 이용할 수 있다. 상기 용매에 분산하는 과정은 예를 들어 0.5 내지 30시간 동안 실시한다.
일구현예에 따라 박리된 그래파이트에 초음파를 인가하여 팽창 그래파이트를 얻는 경우 초음파는 20 내지 60 KHz의 진동수 범위에 인가될 수 있다.
다른 일구현예에 따라 박리된 그래파이트에 마이크로파를 인가하여 팽창 그래파이트를 얻는 경우, 마이크로파는 50 내지 1500W의 출력, 2.45 내지 60 GHz의 진동수를 갖는다. 상기 마이크로파를 인가하는 시간은 마이크로파의 진동수에 따라 달라지지만 예를 들어 10 내지 30분동안 마이크로파를 인가한다.
출발물질로 사용하는 그래파이트로는 천연 그래파이트(natural graphite),
키쉬 그래파이트(kish graphite), 인조 그래파이트(synthetic graphite), 팽창 그래파이트(expandable graphite 또는 expanded graphite), 또는 이들의 혼합물을 사용할 수 있다.
이렇게 얻어진 하드마스크 조성물으로 이차원 탄소나노구조물 구조체막을 형성한 후 상기 막을 산화시키는 과정에 따라 산소의 함량이 0.01 내지 40 원자%인 이차원 탄소나노구조물을 포함하는 하드마스크를 얻을 수 있다. 이 방법에 따라 얻어진 이차원 탄소나노구조물은 결함이 없고 이를 이용하면 내에칭성이 우수한 하드마스크를 제작할 수 있다.
둘째, 그래파이트를 산 처리하여 얻을 수 있다. 예를 들어 그래파이트에 산 및 산화제를 첨가하고 가열하여 반응시키고 이를 실온(20-25℃)으로 냉각시켜 이차원 탄소나노구조물 전구체 함유 혼합물을 얻는다. 이 전구체 함유 혼합물에 산화제를 첨가하여 산화하는 과정을 거쳐 0.01 내지 40원자%의 산소를 갖는 이차원 탄소나노구조물을 얻을 수 있다.
상기 이차원 탄소나노구조물 전구체는 0.01 원자% 미만의 산소를 포함하거나 또는 산소를 함유하지 않을 수 있다.
상기 산화단계에서 사용하는 산화제, 산 용액의 농도 및 처리시간을 조절하여 산소의 함량을 조절할 수 있다.
상기 산 및 산화제의 예는 상술한 바와 같다. 산화제의 함량은 예를 들어 그래파이트 100 중량부에 대하여 0.00001 내지 30중량부이다.
셋째, 상기 제조과정 중 이차원 탄소나노구조물 전구체의 산화를 최대한 진행하여 산소 함량이 40 원자%를 초과하는 이차원 탄소나노구조물 전구체를 함유하는 조성물을 얻고, 이 조성물로 이차원 탄소나노구조물 전구체막을 형성한다. 일예에 의하면, 상기 이차원 탄소나노구조물 전구체에서 산소 함량은 80 내지 90 원자%일 수 있다. 이렇게 형성된 막을 환원하는 과정을 거쳐 0.01 내지 40원자%의 산소를 함유하는 이차원 탄소나노구조물을 함유한 하드마스크를 제조할 수 있다.
상기 제조과정중 산화하는 단계가 산(acid), 산화제, UV, 오존, IR, 열처리, 플라즈마 중에서 선택된 하나 이상을 이용하여 실시된다. 여기에서 산 및 산화제는 상술한 바와 같이 동일한 것을 사용할 수 있다.
상기 하드마스크 조성물을 피식각막 상부에 코팅하는 과정 중 또는 코팅 후에 열처리를 실시할 수 있다. 여기에서 열처리온도는 열처리 목적에 달라지지만 예를 들어 100 내지 1500℃ 범위이다.
도 1a 내지 도 1e를 참조하여, 일구현예에 따른 하드마스크 조성물을 이용한 패턴의 형성방법을 설명하기로 한다.
도 1a을 참조하여 기판(10)상에 피식각막(11)을 형성한다. 상기 피식각막(11) 상부에 0.01 내지 40원자%의 산소를 포함하는 이차원 탄소나노구조물 또는 그 전구체 및 용매를 포함하는 하드마스크 조성물을 공급하여 하드마스크(12)를 형성한다.
하드마스크 조성물을 공급하는 과정은 하드마스크 조성물을 스핀 코팅, 에어스프레이, 전기분무(electrospary), 딥 코팅(dip coating), 스프레이 코팅(spary coating), 닥터블래이드법, 바코팅(bar coating) 중에서 선택된 하나에 따라 실시된다.
일구현예에 의하면, 상기 하드마스크 조성물을 공급하는 단계는 스핀-온 코팅(spin-on coating) 방법으로 도포될 수 있다. 이 때 하드마스크 조성물의 도포 두께는 한정되지는 않지만 예를 들어 10 내지 10,000nm의 두께, 구체적으로 10 내지 1,000nm의 두께로 도포될 수 있다.
상기 기판으로는 특별하게 제한되지 않으며, 예를 들어 Si 기판, 글래스 기판, GaN 기판, 실리카 기판, 니켈(Ni), 코발트(Co), 철(Fe), 백금(Pt), 팔라듐(Pd), 금(Au), 알루미늄(Al), 크롬(Cr), 구리(Cu), 망간(Mn), 몰리브덴(Mo), 로듐(Rh), 이리듐(Ir), 탄탈륨(Ta), 티탄(Ti), 텅스텐(W), 우라늄(U), 바나듐(V) 및 지르코늄(Zr) 중에서 선택된 하나 이상을 포함하는 기판, 고분자 기판 중에서 선택된 하나 이상을 사용할 수 있다.
상기 하드마스크(12) 상부에 포토레지스트막(13)을 형성한다.
도 1b에 나타난 바와 같이 상기 포토레지스트막(13)을 통상의 방법으로 노광 및 현상하여 포토레지스트 패턴(13a)을 형성한다.
포토레지스트막을 노광하는 단계는 예를 들어 ArF, KrF 또는 EUV 등을 사용하여 수행할 수 있다. 그리고 노광후 약 200 내지 500℃에서 열처리 공정을 수행할 수 있다.
상기 현상시 테트라메틸 암모늄 하이드록사이드(TMAH) 수용액 등과 같은 현상액을 이용할 수 있다.
그 후 포토레지스트 패턴(13a)을 에칭 마스크로 하여 하드마스크(12)를 에칭하여 상기 피식각막(11) 상부에 하드마스크 패턴(12a)을 형성한다(도 1c).
상기 하드마스크 패턴의 두께는 10nm 내지 10,000nm이다. 이러한 두께 범위를 가질 때 막 균일성이 우수할 뿐만 아니라 내에칭성이 우수하다.
에칭은 예를 들어 에칭 가스를 이용한 건식 에칭법에 의하여 이루어질수 있다. 에칭 가스로는 예를 들어 CF4, CHF3, Cl2 및 BCl3 중에서 선택된 하나 이상을 사용한다.
일구현예에 의하면 에칭 가스로서 C4F8 및 CHF3 혼합가스를 이용하며 이들의 혼합비는 1:10 내지 10:1 부피비이다.
상기 피식각막은 복수의 패턴으로 형성될 수 있다. 복수의 패턴은 금속 패턴, 반도체 패턴, 절연체 패턴 등과 같이 다양할 수 있다. 예를 들어 반도체 집적 회로 디바이스내의 다양한 패턴으로 적용될 수 있다.
상기 피식각막은 최종적으로 패턴하고자 하는 재료를 함유하며, 예를 들어 알루미늄, 구리 등과 같은 금속층, 실리콘과 같은 반도체층 또는 산화규소, 질화규소 등과 같은 절연층일 수 있다. 피식각막은 스퍼터링, 전자빔 증착, 화학기상증착, 물리기상증착 등의 다양한 방법에 따라 형성될 수 있다. 피식각막은 예를 들어 화학 기상 증착법 등으로 형성될 수 있다.
도 1d 및 도 1e에 나타난 바와 같이 상기 하드마스크 패턴 (12a)를 에칭 마스크로 하여 상기 피식각막 (11)을 에칭하여 원하는 미세패턴을 갖는 피식각막 패턴(11a)을 형성한다.
일구현예에 따른 하드마스크는 에칭 마스크 또는 다른 층 사이에 삽입되어 스탑퍼(stopper)로서 반도체 소자의 제조에 이용 가능하다.
이하, 도 2a 내지 도 2d를 참조하여, 다른 일구현예에 따른 하드마스크 조성물을 이용한 패턴의 형성방법을 설명하기로 한다.
도 2a를 참조하여, 기판 (20)상에 피식각막 (21)을 형성한다. 상기 기판 (20)으로는 실리콘 기판을 이용한다.
상기 피식각막(21)은 예를 들면 실리콘 산화막, 실리콘 질화막, 실리콘 산화질화막, 규화실리콘(SiC)막 또는 이들의 유도체막으로 이루어질 수 있다.
그 후 상기 피식각막 (21) 상부에 하드마스크 조성물을 공급하여 하드마스크 (22)를 형성한다.
상기 하드마스크 (22) 상부에 반사방지막(30)을 형성한다. 여기에서 반사방지막(30)은 무기 반사 방지막, 유기 반사 방지막 또는 이들의 조합에 의하여 형성될 수 있다. 도 2a 내지도 2c에서 반사방지막(30)이 무기 반사 방지막 (32) 및 유기 반사 방지막 (34)으로 구성된 경우를 예시한다.
무기 반사 방지막(32)은 예를 들어 SiON막 등이 있고 유기 반사 방지막 (34)으로는 노광 파장에 대하여 포토레지스트와 적합한 굴절율 및 고흡수 계수를 가지는 통상의 시판용 고분자막을 사용할 수 있다.
상기 반사방지막의 두께는 예를 들어 100 내지 500nm이다.
상기 반사방지막 (30) 상부에 포토레지스트막 (23)을 형성한다.
상기 포토레지스트막 (23)을 통상의 방법으로 노광 및 현상하여 포토레지스트 패턴(23a)을 형성한다. 그 후 포토레지스트 패턴 (23a)을 에칭 마스크로 하여 반사방지막(30) 및 하드마스크 (22)를 차례로 에칭하여 상기 피식각막 (21) 상부에 하드마스크 패턴 (22a)을 형성한다. 상기 하드마스크 패턴 (22a)은 무기 반사방지막 패턴 (32a) 및 유기 반사방지막 패턴 (34a)으로 구성된다.
도 2b에는 상기 하드마스크 패턴 (22a)이 형성된 후 그 상부에 포토레지스트 패턴 (23a) 및 반사방지막 패턴 (30a)이 남아 있는 것으로 도시되어 있으나, 경우에 따라 상기 하드마스크 패턴 형성을 위한 에칭 공정시 상기 포토레지스트 패턴 (23a) 및 반사방지막 패턴 (30a)의 일부 또는 전부가 제거될 수도 있다.
도 2c에는 포토레지스트 패턴 (23a)만이 제거된 상태를 나타낸다.
상기 하드마스크 패턴 (22a)를 에칭 마스크로 하여 상기 피식각막을 에칭하여 원하는 피식각막 패턴 (21a)을 형성한다 (도 2d).
상술한 바와 같이 피식각막 패턴(21)을 형성한 후에는 하드마스크 패턴(22a)는 제거된다. 일구현예에 따른 하드마스크 패턴은 통상적인 제거과정을 통하여 제거되는 것이 용이할 뿐만 아니라 제거후 잔류물이 거의 없다.
하드마스크 패턴 제거과정은 비제한적인 예로서 O2 애싱(ashing) 및 웨트 스트립 (wet strip) 공정을 이용할 수 있다. 웨트 스트립은 예를 들어 알코올, 아세톤, 질산과 황산의 혼합물 등을 이용하여 실시될 수 있다.
상기 과정에 따라 형성된 하드마스크의 이차원 탄소나노구조물은 z축 방향으로 이차원 나노결정질 탄소가 적층되어 이루어진 구조체이다. 그리고 이차원 탄소나노구조물은 100nm 이하의 두께, 약 500nm 내지 약 50㎛의 길이 및 폭을 가질 수 있다. 그리고 이차원 탄소나노구조물은 종횡비(최장치수대 최단 치수의 비)가 적어도 50이다.
상기 하드마스크는 산소의 함량이 0.01 내지 40 원자%인 이차원 탄소나노구조물을 함유하고sp2 탄소 구조의 함량이 sp3 탄소 구조의 함량에 비하여 높아 건식 에칭에 대한 충분한 내성을 확보할 수 있다.
일구현예에 따른 하드마스크 조성물을 이용하여 형성된 패턴은 반도체 소자 제조공정에 따라 집적 회로 디바이스의 제조 및 설계에 이용될 수 있다. 예를 들어 금속 배선, 컨택트 또는 바이어스를 위한 홀, 절연섹션(예: DT(Damascne Trench) 또는 STI(shallow trench isolation), 커패시터 구조물을 위한 트랜치 등과 같은 패턴화된 재료층 구조물 형성시 이용 가능하다.
이하에서는 구체적인 실시예들을 제시한다. 다만, 하기에 기재된 실시예들은 구체적으로 예시하거나 설명하기 위한 것에 불과하며, 이로써 제한되는 것을 의미하는 것은 아니다.
실시예 1
황산 (H2SO4) 50㎖에 그래파이트 분말(graphite powder) 10g를 넣고 80℃에서 4~5시간 동안 교반하였다. 교반된 혼합물을 탈이온수(Deionized water) 1l로 희석시키고 12시간 정도 교반을 실시하였다. 이어서 상기 결과물을 여과하여 전처리된 그래파이트를 얻었다.
오산화인(P2O5)을 물 80㎖에 녹이고 황산 480㎖를 부가하고 나서 여기에 상술한 전처리된 그래파이트 4g을 첨가한 후 과망간산칼륨(KMnO4) 24g을 부가하였다. 상기 혼합물을 교반한 후 1시간 동안 소니케이션(sonication)을 실시하고 물(H2O) 600㎖를 부가하였다. 얻어진 반응 혼합물에 과산화수소(H2O2) 15㎖를 부가하면 반응 혼합물의 색이 보라색에서 연한 노란색 계통으로 변하며, 이 혼합물을 교반하면서 소니케이션을 실시하였다. 반응 혼합물을 여과하여 산화되지 않고 남아있는 그래파이트를 제거하였다. 여과를 통하여 얻어진 여액으로부터 망간(Mn)을 제거하기 위하여 여액에 염산 (HCl) 200㎖, 에탄올 (Ethanol) 200㎖, 물 200㎖를 부가하여 교반을 실시하였다. 교반을 실시한 혼합물을 원심 분리하여 이차원 탄소나노구조물 전구체를 얻었다.
상기 과정에 따라 얻어진 이차원 탄소나노구조물 전구체 0.5g을 물 1L에 분산하여 하드마스크 조성물을 얻었다. 상기 하드마스크 조성물을 실리콘 산화물이 형성된 실리콘 기판상에 스프레이 코팅을 하면서 200oC에서 열처리를 실시하였다. 이어서 400℃에서 1시간 동안 베이킹을 실시한 후, 600℃에서 1시간동안 진공 열처리함으로써 두께가 약 200nm인 이차원 탄소나노구조물을 함유하는 하드마스크를 형성하였다.
상기 하드마스크 상부에 ArF 포토레지스트(photo resist, PR)을 1700 Å 코팅하고 110 ℃에서 60 초간 프리베이크(pre-bake)를 실시하였다. ASML (XT: 1400, NA 0.93)사의 노광장비를 사용해 각각 노광을 실시한 다음 110 ℃에서 60 초간 포스트베이크(post-bake)하였다. 이어서 테트라메틸 암모늄 하이드록사이드(TMAH) 2.38wt% 수용액으로 각각 현상하여 포토레지스트 패턴을 형성하였다.
상기 포토레지스트 패턴을 마스크로 하여 CF4/CHF3 혼합가스로 건식에칭을 수행하였다. 에칭조건은 챔버압력 20mT, RF power 1800W, C4F8/CHF3 (4/10 부피비), 시간 120초이다.
건식 에칭을 실시하고 남은 후 하드마스크 및 유기물에 대해 O2 애싱(ashing) 및 웨트 스트립 공정을 진행하여 원하는 최종 패턴인 실리콘 산화물 패턴이 형성된 실리콘 기판을 얻었다.
실시예 2
진공 열처리온도가 850℃로 변화된 것을 제외하고는, 실시예 1과 동일한 방법에 따라 실시하여 실리콘 산화물 패턴이 형성된 실리콘 기판을 제조하였다.
실시예 3
진공 열처리온도가 400℃로 변화된 것을 제외하고는, 실시예 1과 동일한 방법에 따라 실시하여 실리콘 산화물 패턴이 형성된 실리콘 기판을 제조하였다.
실시예 4
진공 열처리온도가 900℃로 변화된 것을 제외하고는, 실시예 1과 동일한 방법에 따라 실시하여 실리콘 산화물 패턴이 형성된 실리콘 기판을 제조하였다.
실시예 5
산소의 함량이 약 0.01원자%인 이차원 탄소나노구조물을 함유한 하드마스크를 얻을 수 있도록 이차원 탄소나노구조물 전구체 제조과정을 제어한 것을 제외하고는, 실시예 1과 동일하게 실시하여 실리콘 산화물 패턴이 형성된 실리콘 기판을 제조하였다.
실시예 6
산소의 함량이 약 40원자%인 이차원 탄소나노구조물을 함유한 하드마스크를 얻을 수 있도록 이차원 탄소나노구조물 전구체 제조과정을 제어한 것을 제외하고는, 실시예 1과 동일하게 실시하여 실리콘 산화물 패턴이 형성된 실리콘 기판을 제조하였다.
실시예 7
실시예 1에 따라 얻은 하드마스크 조성물의 1/2를 실리콘 산화물이 형성된 실리콘 기판상에 1차 스프레이 코팅을 하면서 200oC에서 열처리를 실시하였다. 이어서 400℃에서 1시간 동안 베이킹을 실시한 후, 400℃에서 1시간동안 1차 진공 열처리를 실시하였다.
이어서 진공 열처리된 결과물 상부에 상술한 하드마스크 조성물의 나머지 1/2를 2차 스프레이 코팅을 하면서 200oC에서 열처리를 실시하였다. 이어서 400℃에서 1시간 동안 베이킹을 실시한 후, 400℃에서 1시간동안 2차 진공 열처리를 실시하였다. 이러한 2차 진공 열처리를 거쳐 두께가 약 200nm인 이차원 탄소나노구조물을 함유하는 하드마스크를 형성하였다.
실시예 8
상기 실시예 1에 따라 얻은 이차원 탄소나노구조물 전구체 0.5g을 물 1L에 분산하고 여기에 암모니아 보란 0.5g를 부가하여 80℃에서 환원시켜 하드마스크 조성물을 얻었다. 하드마스크 조성물을 실리콘 산화물이 형성된 실리콘 기판상에 200oC에서 증착하여 두께가 약 200nm인 이차원 탄소나노구조물을 함유하는 하드마스크를 형성하였다. 상기 이차원 탄소나노구조물에서 산소의 함량은 약 16원자%이었다.
비교예 1
고온-비정질 탄소를 포함한 하드마스크를 이용하여 실리콘 산화물 패턴이 형성된 실리콘 기판을 다음과 같이 제조하였다.
실리콘 산화물이 형성된 실리콘 기판상에 탄소원(C3H6)을 증착하여 고온 비정질 탄소를 포함하는 하드마스크를 형성하였다.
상기 증착은 약 550℃, 압력 약 0.01 내지 1mTorr, 이온에너지 50 내지 500 eV조건의 화학 기상 증착 방법에 따라 실시하였다.
상기 하드마스크 상부에 ArF 포토레지스트(photo resist, PR)을 1700 Å 코팅하고 110 ℃에서 60 초간 프리베이크(pre-bake)를 실시하였다. ASML(XT: 1400, NA 0.93)사의 노광장비를 사용해 각각 노광을 실시한 다음 110 ℃에서 60 초간 포스트베이크(post-bake)하였다. 이어서 테트라메틸 암모늄 하이드록사이드(TMAH) 2.38wt% 수용액으로 각각 현상하여 포토레지스트 패턴을 형성하였다.
상기 포토레지스트 패턴을 마스크로 하여 CF4/CHF3 혼합가스로 드라이 에칭을 수행하였다. 에칭조건은 챔버압력 20mT, RF power 1800W, C4F8/CHF3 혼합비 4/10 부피비, 시간 120초이다.
건식 에칭을 실시하고 남은 후 하드마스크 및 유기물에 대해 O2 애싱(ashing) 및 웨트 스트립 공정을 진행하여 원하는 최종 패턴인 실리콘 산화물 패턴이 형성된 실리콘 기판을 얻었다.
비교예 2
저온 비정질 탄소가 얻어지도록 탄소원(C3H6)의 증착조건을 300oC로 변화한 것을 제외하고는 비교예 1과 동일하게 실시하여 저온-비정질 탄소를 포함한 하드마스크를 이용하여 실리콘 산화물 패턴이 형성된 실리콘 기판을 얻었다.
비교예 3
하기 화학식 1로 표시되는 모노머를 프로필렌글리콜모노메틸에테르아세테이트(propylene glycol monomethyl ether acetate, PGMEA), 메틸피롤리돈(methylpyrrolidone) 및 감마-부티로락톤(gamma-butyrolactone)(40:20:40　(v/v/v))의 혼합 용매에 녹인 후 이를 여과하여 하드마스크 조성물을 제조하였다.
[화학식 1]
Figure 112014082972142-pat00001
상기 과정에 따라 얻어진 하드마스크 조성물을 얻었다. 실리콘 산화물이 형성된 실리콘 기판상에 스핀-온 코팅 방법에 따라 도포한 후 이를 400oC에서 120초간 열처리하여 SOC(spin-on-carbon)를 포함하는 하드마스크를 형성하였다.
상기 하드마스크 상부에 ArF 포토레지스트(photo resist, PR)을 1700 Å 코팅하고 110 ℃에서 60 초간 프리베이크(pre-bake)를 실시하였다. ASML (XT: 1400, NA 0.93)사의 노광장비를 사용해 각각 노광을 실시한 다음 110 ℃에서 60 초간 포스트베이크(post-bake)하였다. 이어서 테트라메틸 암모늄 하이드록사이드(TMAH) 2.38wt% 수용액으로 각각 현상하여 포토레지스트 패턴을 형성하였다.
상기 포토레지스트 패턴을 마스크로 하여 CF4/CHF3 혼합가스로 건식에칭을 수행하였다. 에칭조건은 챔버압력 20mT, RF power 1800W, C4F8/CHF3 (4/10 부피비), 시간 120초이다.
건식 에칭을 실시하고 남은 후 하드마스크 및 유기물에 대해 O2 애싱(ashing) 및 웨트 스트립 공정을 진행하여 원하는 최종 패턴인 실리콘 산화물 패턴이 형성된 실리콘 기판을 얻었다.
비교예 4
산소의 함량이 약 0.005 원자%인 이차원 탄소나노구조물을 함유한 하드마스크를 얻을 수 있도록 이차원 탄소나노구조물 전구체 제조과정을 제어한 것을 제외하고는, 실시예 1과 동일하게 실시하여 실리콘 산화물 패턴이 형성된 실리콘 기판을 제조하였다.
평가예 1:X-선 회절 분석(X- ray diffraction : XRD ) 측정
상기 실시예 1-3에 따른 이차원 탄소나노구조물 및 비교예 1의 고온 비정질 탄소에 대한 XRD 분석을 실시하였다. XRD 분석시 BRUKER AXS사의 12KW XRD를 이용하며, 분석 조건은 5˚-80˚ 범위에서 분당 4˚씩 측정 조건 하에서 실시하였다.
상기 분석 결과를 도 3에 나타내었다.
이를 참조하여, 실시예 1-3에 따라 제조된 이차원 탄소나노구조물은 비교예 1의 비정질 탄소와 달리 (002)의 결정면 피크가 25-27。에서 나타나는 것이 확인할 수 있었다. 실시예 1-3에 따라 제조된 이차원 탄소 나노 구조물의 X선 회절 분석 결과에 의하여 층간 간격(d002) 및 결정의 평균입경(La)를 얻었고 이를 하기 표 1에 나타내었다.
상기 층간 간격은 하기 식 1dm로 표시되는 브래그의 법칙(Bragg’s law)을 이용하여 구하고 결정의 평균입경은 셰러 방정식(Scherrer equation)를 이용하여 구하였다.
[식 1]
d002=λ/2sinθ
[식 2]
D=(0.9 λ)/(βcosθ)
상기 식 1-2 중 λ는 X-ray wavelength (1.54 Å)이고 β는 브래그각에서의 반치폭(full width at half maximum: FWHM)이다.
구분 층간 간격(nm) 결정의 평균입경 La(Å)
실시예 1 0.356 28.0
실시예 2 0.343 25.1
실시예 3 0.334 24.5
평가예 2: 라만 스펙트럼 분석
상기 실시예 1-3에서 얻어진 이차원 탄소나노구조물 및 비교예 1에 따라 제조된 고온-비정질 탄소에 대하여 라만 분광 분석을 실시하였다. 라만 분광 분석은 Renishaw사의 RM-1000 Invia 기기(514nm, Ar+ion laser)를 이용하였다. 여기에서 D 피크, G 피크 및 2D 피크는 각각 약 1340-1350cm-1, 1580cm-1, 2700 cm-1에서의 피크를 말한다.
상술한 라만 분광 분석 결과를 도 4에 나타내었다.
도 4를 참조하여, 실시예 1-3에 따라 얻어진 이차원 탄소나노구조물 및 비교예 1에 따라 제조된 고온 비정질 및 비교예 2에 따라 제조된 저온-비정질 탄소의 G 모드 피크에 대한 D 모드 피크의 세기비(ID/IG) 및 G 모드 피크에 대한 2D 모드 피크의 세기비(I2D/IG)를 조사하여 하기 표 2에 나타내었다.
구분 ID/IG I2D/IG
실시예 1 0.87 0.01
실시예 2 0.86 0.02
실시예 3 0.90 0.1
비교예 1 0.85 -
평가예 3: X선 광전자 분광(X- ray photoelectron spectroscopy : XPS ) 분석
Qunatum 2000 (Physical Electronics) 장비를 사용하여, 실시예 1 내지 4에 따라 제조된 이차원 탄소나노구조물과 비교예 1에 따라 제조된 비정질 탄소에 대하여 XPS 분석 시험을 수행하였다.
상기 XPS 분석 결과를 하기 표 3에 나타내었다.
구분 XPS
C/O원자비
 산소의 함량
(원자%)		 C=C/C-Ca
실시예 1 4.34 10.33 1.98
실시예 2 6.00 14.28 2.29
실시예 3 4.0 19.9 2.1
실시예 4 14.0 6.5 4.2
비교예 1 15.78 5.96 3.25
a: C=C/C-C는 C=C 결합에 해당하는 피크의 세기와 C-C 결합에 해당하는 피크의 세기의 비를 나타내며, 이는 sp2와 sp3 분율비를 나타낸다.
평가예 4: 내에칭성
상기 실시예 2, 3, 7, 8에 따라 제조된 하드마스크 및 비교예 1-3에 따라 제조된 하드마스크를 이용하여 건식에칭을 실시하기 전, 후의 하드마스크 및 실리콘 산화물막의 두께 차이를 측정하여 에칭 선택비를 계산하여 내에칭성을 평가하였다.
하기 표 4에서 에칭 선택비는 실리콘 산화물의 에칭 전후 두께 차이에 대한 하드마스크의 에칭 전후 두께 차이의 비를 나타낸 것이다.
구분 에칭 선택비
실시예 2 12.2
실시예 3 16.0
실시예 7 14.0
실시예 8 12.7
비교예 1 10.0
비교예 2 7.0
비교예 3 5.35
상기 표 4에 나타난 바와 같이, 실시예 2, 3, 7 및 8에 따라 제조된 하드마스크를 이용하면 비교예 1-3에 따라 제조된 하드마스크를 이용한 경우에 비하여 에칭 선택비가 증가하여 내에칭성이 우수함을 알 수 있었다.
평가예 5: 패턴 모양 분석
상기 실시예 1-8 및 비교예 1-3에 따라 제조된 하드마스크를 이용하여 에칭을 실시한 후 실리콘 산화물 패턴이 형성된 실리콘 기판에 대한 단면을 전계 방사형 주사전자현미경(Field-emission scanning electron microscopy: FE-SEM)으로 관찰하였다.
상술한 패턴 모양 분석 결과를 하기 표 5에 나타내었다.
구분 하드마스크 에칭후 패턴 모양 실리콘 산화물 에칭후 패턴 모양
실시예 1 수직 수직
실시예 2 수직 수직
실시예 3 수직 수직
실시예 4 수직 수직
실시예 5 수직 수직
실시예 6 수직 수직
실시예 7 수직 수직
실시예 8 수직 수직
비교예 1 활 테이퍼진 모양
비교예 2 활 테이퍼진 모양
비교예 3 활 테이퍼진 모양
상기 표 5에 나타난 바와 같이, 실시예 1-8에 따른 하드마스크를 이용하여 형성된 실리콘 산화물 패턴 모양은 비교예 1의 경우와 달리 수직 모양임을 알 수 있었다.
이상을 통해 일구현예에 대하여 설명하였지만, 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 발명의 범위에 속하는 것은 당연하다.
10, 20: 기판 11a, 21a: 피식각막 패턴
2a, 22a: 하드마스크 패턴 13a: 포토레지스트 패턴

Claims (23)

  1. 0.01 내지 40원자%의 산소를 함유하는 이차원 탄소나노구조물 또는 상기 이차원 탄소나노구조물의 전구체 및 용매를 포함하며,
    상기 이차원 탄소나노구조물의 전구체는 산소의 함량이 0.01 원자% 미만이거나 또는 산소 프리(oxygen free) 이차원 탄소나노구조물이며,
    상기 이차원 탄소나노구조물의 전구체가 i)박리된 그래파이트(exfoliated graphite)로부터 얻은 팽창 그래파이트, 또는 ii)산처리된 그래파이트를 산화하여 얻은 생성물인 하드마스크 조성물.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 이차원 탄소 나노구조물의 라만 분광 분석에 의하여 구해지는 G 모드 피크에 대한 D 모드 피크의 세기비가 2 이하인 하드마스크 조성물.
  5. 제1항에 있어서,
    상기 이차원 탄소 나노구조물의 라만 분광에 의하여 구해지는 G 모드 피크에 대한 2D 모드 피크의 세기비가 0.01 이상인 하드마스크 조성물.
  6. 제1항에 있어서,
    상기 이차원 탄소 나노구조물 전구체의 라만 분광에 의하여 구해지는 G 모드 피크에 대한 D 모드 피크의 세기비가 2 이하인 하드마스크 조성물.
  7. 제1항에 있어서,
    상기 이차원 탄소 나노구조물 전구체의 라만 분광에 의하여 구해지는 G 모드 피크에 대한 2D 모드 피크의 세기비가 0.01 이상인 하드마스크 조성물.
  8. 제1항에 있어서,
    상기 이차원 탄소나노구조물의 X선 회절 분석에 의하여 구해지는 002면 피크가 20 내지 27°에서 나타나는 하드마스크 조성물.
  9. 제1항에 있어서,
    상기 이차원 탄소나노구조물은 X선 회절 분석에 의하여 구해지는 층간간격(d-spacing)이 0.3 내지 0.5인 하드마스크 조성물.
  10. 제1항에 있어서,
    상기 이차원 탄소나노구조물은 C-축으로 결정성을 갖고 있고 결정의 평균입경이 1nm 이상인 하드마스크 조성물,
  11. 제1항에 있어서,
    상기 용매가 물, 메탄올, 이소프로판올, 에탄올 N,N-디메틸포름아미드, N-메틸피롤리돈, 디클로로에탄, 디클로로벤젠, N,N-디메틸술폭사이드, 크실렌, 아닐린, 프로필렌 글리콜, 프로필렌 글리콜 디아세테이트, 메톡시 프로판디올, 디에틸렌글리콜, 감마부티로락톤, 아세틸아세톤, 사이클로헥사논, 프로필렌글리콜 모노메틸에테르 아세테이트, γ-부티로락톤, 디클로로에탄, O-디클로로벤젠, 니트로메탄, 테트라하이드로퓨란, 니트로메탄, 디메틸 술폭시드, 니트로벤젠, 부틸 니트라이트(butyl nitrite), 메틸셀로솔브, 에틸셀로솔브, 디에틸 에테르, 디에틸렌글리콜메틸에테르, 디에틸렌글리콜에틸에테르, 디프로필렌글리콜메틸에테르, 톨루엔, 자이렌, 헥산, 메틸에틸케톤, 메틸이소케톤, 하이드록시메틸셀룰로오즈 및 헵탄 중에서 선택된 하나 이상으로 이루어진 군으로부터 선택된 하나 이상인 하드마스크 조성물.
  12. 제1항에 있어서,
    상기 이차원 탄소 나노구조물의 sp2 탄소 분율이 sp3 탄소 분율에 비하여 1배 이상인 하드마스크 조성물.
  13. 기판상에 피식각막을 형성하는 단계;
    상기 피식각막 상부에 제1항, 제4항 내지 제12항 중 어느 한 항의 하드마스크 조성물을 공급하여 이차원 탄소나노구조물을 함유하는 하드마스크를 형성하는 제1단계;
    상기 하드마스크 상부에 포토레지스트막을 형성하는 제2단계;
    상기 포토레지스트막을 에칭 마스크로 하여 이차원 탄소나노구조물을 에칭하여 상기 피식각막 상부에 0.01 내지 40 원자%의 산소를 함유하는 이차원 탄소나노구조물을 포함하는 하드마스크 패턴을 형성하는 제3단계; 및
    상기 하드마스크 패턴을 에칭 마스크로 하여 상기 피식각막을 에칭하는 제4단계를 포함하는 패턴의 형성방법.
  14. 제13항에 있어서,
    상기 하드마스크 조성물이 0.01 내지 40원자%의 산소를 함유하는 이차원 탄소 나노구조물을 포함하는 경우,
    상기 제1단계가 하드마스크 조성물을 피식각막 상부에 코팅하여 실시되는 패턴의 형성방법.
  15. 제14항에 있어서,
    상기 하드마스크 조성물을 피식각막 상부에 코팅하는 과정 중 또는 코팅 후에 열처리를 실시하는 패턴의 형성방법.
  16. 제13항에 있어서,
    상기 하드마스크 조성물이 이차원 탄소나노구조물 전구체를 포함하는 경우,
    상기 제1단계가 i)하드마스크 조성물을 피식각막 상부에 코팅한 후 코팅된 결과물을 산화 또는 환원하여 실시되는 단계;
    ii) 하드마스크 조성물을 산화 또는 환원한 후 이를 피식각막 상부에 코팅하는 단계; 또는
    iii) 하드마스크 조성물을 피식각막 상부에 코팅하면서 산화 또는 환원이 동시에 진행되는 단계인패턴의 형성방법.
  17. 제16항에 있어서,
    상기 환원하는 단계가 화학적 환원, 열처리에 의한 환원 또는 전기화학적 환원에 의하여 이루어지는 패턴의 형성방법.
  18. 제17항에 있어서,
    상기 화학적 환원이 암모니아-보란, 히드라진, 소듐보로하이드레이트, 디메틸히드라진, 황산, 염산, 요오드화수소, 브롬화수소, 황화수소, 히드로퀴논, 수소 및 아세트산으로 이루어진 군으로부터 선택된 하나 이상의 환원제를 이용하여 실시되는 패턴의 형성방법.
  19. 제17항에 있어서,
    상기 열처리에 의한 환원이 100 내지 1500℃의 열처리에 의하여 실시되는 패턴의 형성방법.
  20. 제16항에 있어서,
    상기 산화하는 단계가 산(acid), 산화제, UV, 오존, IR, 열처리, 플라즈마 중에서 선택된 하나 이상을 이용하여 실시되는 패턴의 형성방법.
  21. 제13항에 있어서,
    상기 하드마스크 패턴의 이차원 탄소나노구조물은 이차원 나노결정질 탄소가 적층되어 이루어진 구조체인 패턴의 형성방법.
  22. 제13항에 있어서,
    상기 하드마스크의 두께가 10nm 내지 10,000nm인 패턴의 형성방법.
  23. 제13항에 있어서,
    상기 제1단계가 하드마스크 조성물을 스핀 코팅(Spin coating), 에어스프레이, 전기분무(electrospary), 딥 코팅(dip coating), 스프레이 코팅(spary coating), 닥터블래이드법, 바코팅(bar coating) 중에서 선택된 하나에 따라 실시되는 패턴의 형성방법.
KR1020140114530A 2014-05-30 2014-08-29 하드마스크 조성물 및 이를 이용한 패턴의 형성방법 KR102287813B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP15169702.6A EP2950334B1 (en) 2014-05-30 2015-05-28 Method of forming pattern by using a hardmask composition
US14/725,390 US9583358B2 (en) 2014-05-30 2015-05-29 Hardmask composition and method of forming pattern by using the hardmask composition
JP2015109708A JP6574612B2 (ja) 2014-05-30 2015-05-29 ハードマスク組成物、及びそれを利用したパターンの形成方法
CN201510292394.7A CN105319854B (zh) 2014-05-30 2015-06-01 硬掩模组合物和通过使用该硬掩模组合物形成图案的方法
US15/332,287 US10170325B2 (en) 2014-05-30 2016-10-24 Hardmask composition and method of forming pattern by using the hardmask composition

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140066524 2014-05-30
KR20140066524 2014-05-30

Publications (2)

Publication Number Publication Date
KR20150137942A KR20150137942A (ko) 2015-12-09
KR102287813B1 true KR102287813B1 (ko) 2021-08-10

Family

ID=54873808

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140114530A KR102287813B1 (ko) 2014-05-30 2014-08-29 하드마스크 조성물 및 이를 이용한 패턴의 형성방법

Country Status (4)

Country Link
EP (1) EP2950334B1 (ko)
JP (1) JP6574612B2 (ko)
KR (1) KR102287813B1 (ko)
CN (1) CN105319854B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583358B2 (en) 2014-05-30 2017-02-28 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern by using the hardmask composition
KR102287343B1 (ko) 2014-07-04 2021-08-06 삼성전자주식회사 하드마스크 조성물 및 이를 이용한 패턴의 형성방법
KR102287344B1 (ko) 2014-07-25 2021-08-06 삼성전자주식회사 하드마스크 조성물 및 이를 이용한 패턴의 형성방법
KR102384226B1 (ko) 2015-03-24 2022-04-07 삼성전자주식회사 하드마스크 조성물 및 이를 이용한 패턴 형성방법
KR102463893B1 (ko) * 2015-04-03 2022-11-04 삼성전자주식회사 하드마스크 조성물 및 이를 이용한 패턴의 형성방법
KR102515377B1 (ko) * 2015-12-24 2023-03-28 삼성전자주식회사 하드 마스크 조성물, 탄소 나노 튜브 막구조체, 패턴 형성 방법 및 반도체 장치 제조 방법
SG11201808293UA (en) * 2016-03-24 2018-10-30 Tokyo Electron Ltd Method for manufacturing semiconductor device
US10424490B2 (en) 2016-12-27 2019-09-24 Samsung Electronics Co., Ltd. Hardmask composition, method of forming pattern using the hardmask composition, and hardmask formed from the hardmask composition
US10612145B2 (en) * 2017-06-16 2020-04-07 Lawrence Livermore National Security, Llc Nanostructured layer for graded index freeform optics
US11034847B2 (en) * 2017-07-14 2021-06-15 Samsung Electronics Co., Ltd. Hardmask composition, method of forming pattern using hardmask composition, and hardmask formed from hardmask composition
KR102433666B1 (ko) 2017-07-27 2022-08-18 삼성전자주식회사 하드마스크 조성물, 이를 이용한 패턴의 형성방법 및 상기 하드마스크 조성물을 이용하여 형성된 하드마스크
KR102486388B1 (ko) 2017-07-28 2023-01-09 삼성전자주식회사 그래핀 양자점의 제조방법, 상기 제조방법에 따라 얻어진 그래핀 양자점을 포함한 하드마스크 조성물, 이를 이용한 패턴의 형성방법 및 상기 하드마스크 조성물을 이용하여 형성된 하드마스크
JP7383540B2 (ja) * 2020-03-23 2023-11-20 キオクシア株式会社 パターン形成方法、半導体装置の製造方法、及びパターン形成材料
KR102475067B1 (ko) * 2021-07-01 2022-12-08 숙명여자대학교 산학협력단 하드마스크용 조성물의 제조방법, 이에 의해 제조된 하드마스크용 조성물 및 하드마스크

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007188925A (ja) 2006-01-11 2007-07-26 Tokyo Electron Ltd 基板処理方法
JP2013076974A (ja) 2011-05-11 2013-04-25 Shin Etsu Chem Co Ltd レジスト組成物及びパターン形成法
JP2013156627A (ja) 2012-01-04 2013-08-15 Shin Etsu Chem Co Ltd レジスト下層膜材料、レジスト下層膜材料用ポリマーの製造方法、及び前記レジスト下層膜材料を用いたパターン形成方法
JP2013217717A (ja) * 2012-04-06 2013-10-24 Nippon Telegr & Teleph Corp <Ntt> 電気化学測定用カーボン電極およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821714B1 (en) * 2000-11-13 2004-11-23 Sandia National Laboratories Lithography process for patterning HgI2 photonic devices
KR100549103B1 (ko) * 2003-06-05 2006-02-06 한국과학기술원 탄소나노튜브 어레이의 제작방법
US20070212649A1 (en) * 2006-03-07 2007-09-13 Asml Netherlands B.V. Method and system for enhanced lithographic patterning
US20070269750A1 (en) * 2006-05-19 2007-11-22 Eastman Kodak Company Colored masking for forming transparent structures
KR100811266B1 (ko) * 2006-09-01 2008-03-07 주식회사 하이닉스반도체 하드 마스크를 이용한 선택적 식각 방법 및 이를 이용한메모리 소자의 소자분리 형성 방법
CN102530926A (zh) * 2010-12-10 2012-07-04 东丽纤维研究所（中国）有限公司 一种基于连二亚硫酸盐制备石墨烯的方法
KR20120073819A (ko) * 2010-12-27 2012-07-05 제일모직주식회사 하드마스크 조성물, 이를 사용한 패턴 형성 방법 및 반도체 집적회로 디바이스의 제조 방법
US8354296B2 (en) * 2011-01-19 2013-01-15 International Business Machines Corporation Semiconductor structure and circuit including ordered arrangement of graphene nanoribbons, and methods of forming same
KR101388695B1 (ko) * 2011-10-24 2014-04-28 삼성전기주식회사 그래핀 투명전극 및 이의 제조방법
US9561955B2 (en) * 2012-03-08 2017-02-07 Nanotek Instruments, Inc. Graphene oxide gel bonded graphene composite films and processes for producing same
US8946094B2 (en) * 2012-05-22 2015-02-03 Electronics And Telecommunications Research Institute Method of fabricating a graphene electronic device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007188925A (ja) 2006-01-11 2007-07-26 Tokyo Electron Ltd 基板処理方法
JP2013076974A (ja) 2011-05-11 2013-04-25 Shin Etsu Chem Co Ltd レジスト組成物及びパターン形成法
JP2013156627A (ja) 2012-01-04 2013-08-15 Shin Etsu Chem Co Ltd レジスト下層膜材料、レジスト下層膜材料用ポリマーの製造方法、及び前記レジスト下層膜材料を用いたパターン形成方法
JP2013217717A (ja) * 2012-04-06 2013-10-24 Nippon Telegr & Teleph Corp <Ntt> 電気化学測定用カーボン電極およびその製造方法

Also Published As

Publication number Publication date
CN105319854A (zh) 2016-02-10
EP2950334B1 (en) 2022-05-04
KR20150137942A (ko) 2015-12-09
JP2015228502A (ja) 2015-12-17
CN105319854B (zh) 2021-09-07
JP6574612B2 (ja) 2019-09-11
EP2950334A1 (en) 2015-12-02

Similar Documents

Publication Publication Date Title
KR102287813B1 (ko) 하드마스크 조성물 및 이를 이용한 패턴의 형성방법
KR102287344B1 (ko) 하드마스크 조성물 및 이를 이용한 패턴의 형성방법
US10170325B2 (en) Hardmask composition and method of forming pattern by using the hardmask composition
JP6768301B2 (ja) ハードマスク組成物、及びそれを利用したパターンの形成方法
KR102287343B1 (ko) 하드마스크 조성물 및 이를 이용한 패턴의 형성방법
EP3343592B1 (en) Hardmask composition, method of forming pattern using the hardmask composition, and hardmask formed from the hardmask composition
KR102486388B1 (ko) 그래핀 양자점의 제조방법, 상기 제조방법에 따라 얻어진 그래핀 양자점을 포함한 하드마스크 조성물, 이를 이용한 패턴의 형성방법 및 상기 하드마스크 조성물을 이용하여 형성된 하드마스크
KR102384226B1 (ko) 하드마스크 조성물 및 이를 이용한 패턴 형성방법
KR20190012563A (ko) 하드마스크 조성물, 이를 이용한 패턴의 형성방법 및 상기 하드마스크 조성물을 이용하여 형성된 하드마스크
EP3428722B1 (en) Hardmask composition, method of forming pattern using hardmask composition, and hardmask formed from hardmask composition
KR102675775B1 (ko) 하드마스크 조성물, 이를 이용한 패턴의 형성방법 및 상기 하드마스크 조성물을 이용하여 형성된 하드마스크
KR20190008072A (ko) 하드마스크 조성물, 이를 이용한 패턴의 형성방법 및 이로부터 형성된 하드마스크

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant