CN105305997A - 电子元器件 - Google Patents

Abstract

本发明提供一种能抑制大型化、并能实现通频带的宽频带化的电子元器件。本发明所涉及的电子元器件的特征在于，包括：输入端子；第1输出端子；接地端子；第1电容器及第2电容器，该第1电容器及第2电容器串联电连接于所述第1输入端子和所述第1输出端子之间的路径；第1电感器，该第1电感器连接于所述第1输入端子和所述第1输出端子之间的路径的任一部分与所述接地端子之间；第2电感器，该第2电感器与所述第2电容器并联电连接；以及第1副线路，所述第2电感器与所述第1副线路通过进行电磁耦合来构成第1定向耦合器。

Description

电子元器件

技术领域

本发明涉及电子元器件，更为特定地涉及具备定向耦合器的电子元器件。

背景技术

作为现有的电子元器件的相关发明，例如，已知有专利文献1记载的带通滤波器。该带通滤波器具备3级LC并联谐振器及副线路。3级LC并联谐振器排列成一列，相邻的LC并联谐振器彼此进行电磁耦合。此外，副线路与各LC并联谐振器的电感器进行电磁耦合。在以上的带通滤波器中，具有与通过3级LC并联谐振器的信号的功率成正比的功率的信号从与副线路相连接的端子输出。

然而，在专利文献1记载的带通滤波器中，使用3级LC并联谐振器。通过使3级LC并联谐振器的谐振频率不同，带通滤波器能获得所希望的通频带。不过，在需要更宽的通频带时，需要更多的LC并联谐振器。因此，存在带通滤波器大型化这样的问题。

现有技术文献

专利文献

专利文献1：日本专利第4432059号公报

发明内容

发明所要解决的技术问题

因此，本发明的目的在于提供一种能抑制大型化、并能实现通频带的宽频带化的电子元器件。

解决技术问题所采用的技术方案

本发明的一个实施方式所涉及的电子元器件的特征在于，包括：输入端子；第1输出端子；接地端子；第1电容器及第2电容器，该第1电容器及第2电容器串联电连接于所述输入端子与所述第1输出端子之间的路径；第1电感器，该第1电感器连接于所述输入端子与所述第1输出端子之间的路径的任一部分和所述接地端子之间；第2电感器，该第2电感器与所述第2电容器并联电连接；以及第1副线路，所述第2电感器与所述第1副线路进行电磁耦合来构成第1定向耦合器。发明效果

根据本发明，能抑制大型化，并能实现通频带的宽频带化。

附图说明

图1是电子元器件10的等效电路图。

图2是电子元器件10的外观立体图。

图3是电子元器件10的层叠体12的分解立体图。

图4是电子元器件10的层叠体12的分解立体图。

图5是电子元器件10的层叠体12的分解立体图。

图6A是表示电子元器件10的通过特性的曲线图。

图6B是表示电子元器件10的耦合特性及隔离特性的曲线图。

图7A是表示在定向耦合器中流动的高频信号的图。

图7B是表示在定向耦合器中流动的高频信号的图。

图7C是表示在定向耦合器中流动的高频信号的图。

图7D是表示在定向耦合器中流动的高频信号的图。

图7E是表示在定向耦合器中流动的高频信号的图。

图8是变形例1所涉及的电子元器件10a的等效电路图。

图9是变形例2所涉及的电子元器件10b的等效电路图。

具体实施方式

(电子元器件的结构)

以下，参照附图对一个实施方式所涉及的电子元器件的电路结构进行说明。图1是电子元器件10的等效电路图。

电子元器件10在规定的频带下进行使用。所谓的规定的频带是指例如具有1710MHz～2170MHz(Band1～Band4)的频带的信号、以及具有2500MHz～2690MHz(Band7)的频带的信号。此时，在这些信号输入到电子元器件10时，此时的电子元器件10的规定频带成为1710MHz～2690MHz。

电子元器件10包括外部电极(端子)14a～14h、电容器C1～C8、电感器L1～L5及副线路S作为电路结构。电容器C1～C3、C5从外部电极14a朝外部电极14e按此顺序串联电连接于外部电极14a与外部电极14e之间的路径。电感器L1连接在电容器C1和电容器C2之间的部分与外部电极14b、14d、14g、14h之间。电容器C4(第3电容器)及电感器L2(第1电感器)串联电连接在电容器C2(第1电容器)和电容器C3之间的部分与外部电极14b、14d、14g、14h之间。如上面那样连接的电容器C1～C4及电感器L1、L2构成使具有比规定的截止频率f1要高的频率的高频信号通过的高通滤波器HPF。

电感器L3(第2电感器)与电容器C5(第2电容器)并联电连接。电感器L3和电容器C5构成具有规定的谐振频率f2的LC并联谐振器。谐振频率f2高于截止频率f1。其结果是，电子元器件10的通频带由截止频率f1和谐振频率f2决定。

副线路S包含副线路部S1、S2。电感器L3与副线路S通过进行电磁耦合来构成定向耦合器。即，电感器L3也起到定向耦合器的主线路M的作用。

此外，副线路部S1、电感器L4、L5及副线路部S2从外部电极14f朝外部电极14c按此顺序串联电连接于外部电极14f与外部电极14c之间的路径。电容器C6连接在副线路部S1和电感器L4之间的部分与外部电极14b、14d、14g、14h之间。电容器C7连接在电感器L4和电感器L5之间的部分与外部电极14b、14d、14g、14h之间。电容器C8连接在电感器L5和副线路部S2之间的部分与外部电极14b、14d、14g、14h之间。以上那样连接的电感器L4、L5及电容器C6～C8构成低通滤波器LPF。因此，副线路部S1、低通滤波器LPF及副线路部S2按此顺序串联电连接。

在以上那样的电子元器件10中，外部电极14a用作输入端口，外部电极14e用作输出端口。此外，外部电极14c用作耦合端口，外部电极14f用作以50Ω终端化的终端端口。此外，外部电极14b、14d、14g、14h用作接地的接地端口。而且，若信号输入到外部电极14a，则该信号从外部电极14e输出。而且，由于主线路M与副线路S进行电磁耦合，因此，具有与从外部电极14e输出的信号的功率成正比的功率的信号从外部电极14c输出。

接下来，参照附图对电子元器件10的具体结构进行说明。图2是电子元器件10的外观立体图。图3～图5是电子元器件10的层叠体12的分解立体图。以下，将层叠方向定义为上下方向，将从上侧俯视时的电子元器件10的长边方向定义为前后方向，将从上侧俯视时的电子元器件10的短边方向定义为左右方向。另外，上下方向、前后方向及左右方向彼此正交。

如图2及图3～图5所示，电子元器件10包括层叠体12、外部电极14a～14h、电容器导体20a～20c、电感器导体22a～22c、电容器导体24a、24b、26a～26d、连接导体28a、电感器导体30a～30d、电容器导体32a、32b、电容器导体33a、33b、副线路导体34a、36a、电容器导体38a、40a、电感器导体42a、42b、44a、44b、连接导体46a、电容器导体48a、48b、电感器导体50a、接地导体52a、电容器导体54a及通孔导体v1～v22。

如图2所示，层叠体12呈长方体状，如图3～图5所示，通过将绝缘体层16a～16w以从上侧朝下侧按此顺序排列的方式进行层叠而构成。以下，在层叠体12中，将上侧的面称为上表面，将下侧的面称为下表面，将前侧的面称为前表面，将后侧的面称为后表面，将右侧的面称为右表面，将左侧的面称为左表面。在将电子元器件10安装到电路基板上时，层叠体12的下表面是与电路基板相对的安装面。绝缘体层16a～16w为电介质陶瓷，并呈长方形。

外部电极14a～14c在层叠体12的右表面设置成从后侧朝前侧按此顺序排列。外部电极14a～14c呈在上下方向延伸的带状。此外，外部电极14a～14c的上下方向的两端折返至上表面及下表面。

外部电极14d～14f在层叠体12的左表面设置成从后侧朝前侧按此顺序排列。外部电极14d～14f呈在上下方向延伸的带状。此外，外部电极14d～14f的上下方向的两端折返至上表面及下表面。

外部电极14g设置在层叠体12的后表面。外部电极14g呈在上下方向延伸的带状。此外，外部电极14g的上下方向的两端折返至上表面及下表面。

外部电极14h设置在层叠体12的前表面。外部电极14h呈在上下方向延伸的带状。此外，外部电极14h的上下方向的两端折返至上表面及下表面。

电容器C1由电容器导体20a～20c构成。电容器导体20a是设置在绝缘体层16e表面的右半部分且后半部分的区域内的矩形导体层。此外，电容器导体20a被引出至绝缘体层16e右侧的长边。由此，电容器导体20a与外部电极14a相连接。

电容器导体20b是设置在绝缘体层16d表面的右半部分且后半部分的区域内的矩形导体层。从上侧俯视时，电容器导体20b与电容器导体20a重合。此外，电容器导体20c是设置在绝缘体层16f表面的右半部分且后半部分的区域内的矩形导体层。从上侧俯视时，电容器导体20c与电容器导体20a重合。由此，在电容器导体20a与电容器导体20b、20c之间形成电容器C1。

电容器C2由电容器导体20b、24a、24b构成。电容器导体24a是设置在绝缘体层16c表面的后半部分的区域内的导体层。电容器导体24a具有由在左右方向上排列的两个长方形的导体层相连接而成的结构。从上侧俯视时，电容器导体24a的右半部分与电容器导体20b重合。

电容器导体24b是设置在绝缘体层16d表面的左半部分且后半部分的区域内的矩形导体层。从上侧俯视时，电容器导体24b与电容器导体24a的左半部分重合。由此，在电容器导体20b与电容器导体24b之间形成电容器C2。此外，电容器导体20b兼作电容器C1的一部分和电容器C2的一部分，因此，电容器C1与电容器C2相连接。

电容器C3由电容器导体24b、26a～26d构成。电容器导体26a是设置在绝缘体层16e表面的左半部分且后半部分的区域内的矩形导体层。电容器导体26b是设置在绝缘体层16f表面的左半部分且后半部分的区域内的矩形导体层。电容器导体26c是设置在绝缘体层16g表面的左半部分且后半部分的区域内的矩形导体层。电容器导体26d是设置在绝缘体层16h表面的左半部分且后半部分的区域内的矩形导体层。从上侧俯视时，电容器导体24b和26a～26d重合。由此，在电容器导体26a、26c与电容器导体24b、26b、26d之间形成电容器C3。此外，电容器导体24b兼作电容器C2的一部分和电容器C3的一部分，因此，电容器C2与电容器C3相连接。

通孔导体v20在上下方向贯通绝缘体层16e、16f，从而使电容器导体32b与电容器导体26c相连接。

电容器C5由电容器导体32a、32b构成。电容器导体32a是设置在绝缘体层16d表面的左半部分且后半部分的区域内的矩形导体层。电容器导体32b是设置在绝缘体层16e表面的左半部分且后半部分的区域内的矩形导体层。从上侧俯视时，电容器导体32a、32b重合。由此，在电容器导体32a与电容器导体32b之间形成电容器C5。此外，电容器导体32b与电容器导体26a相连接。由此，电容器C3与电容器C5相连接。

电感器L1由电感器导体22a～22c及通孔导体v2、v3构成。电感器导体22a设置在绝缘体层16m表面的右半部分且后半部分的区域内，是沿逆时针方向环绕大约3/4周的线状导体层。电感器导体22b设置在绝缘体层16n表面的右半部分且后半部分的区域内，是沿逆时针方向环绕大约7/8周的线状导体层。电感器导体22c设置在绝缘体层16p表面的右半部分且后半部分的区域内，是沿逆时针方向环绕大约7/8周的线状导体层。电感器导体22c的逆时针方向的下游侧的端部被引出至绝缘体层16p右侧的长边。由此，电感器导体22c与外部电极14b相连接。

通孔导体v2在上下方向贯通绝缘体层16m，从而使电感器导体22a的逆时针方向的下游侧的端部与电感器导体22b的逆时针方向的上游侧的端部相连接。通孔导体v3在上下方向贯通绝缘体层16n、16o，从而使电感器导体22b的逆时针方向的下游侧的端部与电感器导体22c的逆时针方向的上游侧的端部相连接。由此，电感器L1呈一边沿逆时针方向环绕一边从上侧朝下侧前进的螺旋状。

此外，通孔导体v1在上下方向贯通绝缘体层16d～16l，从而使电容器导体20b、20c与电感器导体22a的逆时针方向的上游侧的端部相连接。由此，电容器C1及电容器C2与电感器L1相连接。

通孔导体v4在上下方向贯通绝缘体层16d～16g，从而使电容器导体24b、电容器导体26b及电容器导体26d相连接。由此，电容器C2与电容器C3相连接。

电容器C4由电容器导体26d、33a、33b构成。电容器导体33a是设置在绝缘体层16i表面的左半部分且后半部分的区域内的矩形导体层。电容器导体33b是设置在绝缘体层16j表面的左半部分且后半部分的区域内的矩形导体层。从上侧俯视时，电容器导体26d、33a、33b重合。由此，在电容器导体26d、33b与电容器导体33a之间形成电容器C4。此外，电容器导体26d兼作电容器C3的一部分和电容器C4的一部分。由此，电容器C3与电容器C4相连接。

电感器L2由电感器导体30a～30d及通孔导体v6～v8构成。电感器导体30a设置在绝缘体层16l表面的左半部分且后半部分的区域内，是沿逆时针方向环绕大约1周的线状导体层。电感器导体30b设置在绝缘体层16m表面的左半部分且后半部分的区域内，是沿逆时针方向环绕大约1周的线状导体层。电感器导体30c设置在绝缘体层16n表面的左半部分且后半部分的区域内，是沿逆时针方向环绕大约7/8周的线状导体层。电感器导体30d设置在绝缘体层16p表面的左半部分且后半部分的区域内，是沿逆时针方向环绕大约7/8周的线状导体层。电感器导体30d的逆时针方向的下游侧的端部被引出至绝缘体层16p左侧的长边。由此，电感器导体30d与外部电极14d相连接。

通孔导体v6在上下方向贯通绝缘体层16l，从而使电感器导体30a的逆时针方向的下游侧的端部与电感器导体30b的逆时针方向的上游侧的端部相连接。通孔导体v7在上下方向贯通绝缘体层16m，从而使电感器导体30b的逆时针方向的下游侧的端部与电感器导体30c的逆时针方向的上游侧的端部相连接。通孔导体v8在上下方向贯通绝缘体层16n、16o，从而使电感器导体30c的逆时针方向的下游侧的端部与电感器导体30d的逆时针方向的上游侧的端部相连接。由此，电感器L2呈一边沿逆时针方向环绕一边从上侧朝下侧前进的螺旋状。

连接导体28a设置在绝缘体层16k的中央(对角线的交点)附近，是在前后方向延伸的线状导体层。通孔导体v22在上下方向贯通绝缘体层16i、16j，从而使电容器导体33a与连接导体28a的前端相连接。通孔导体v5在上下方向贯通绝缘体层16k，从而使连接导体28a的后端与电感器导体30a的逆时针方向的上游侧的端部相连接。由此，电容器C4与电感器L2相连接。

电感器L3由电感器导体50a构成。电感器导体50a设置在绝缘体层16k表面的前半部分的区域内，是沿顺时针方向环绕大约1周的线状导体层。电感器导体50a的顺时针方向的下游侧的端部被引出至绝缘体层16k左侧的长边。由此，电感器导体50a与外部电极14e相连接。

通孔导体v18在上下方向贯通绝缘体层16e～16j，从而使电容器导体26a、32b与电感器导体50a的顺时针方向的上游侧的端部相连接。由此，电容器C3、C5与电感器L5相连接。

通孔导体v19在上下方向贯通绝缘体层16d～16j，从而使电容器导体32a与电感器导体50a的顺时针方向的下游侧的端部相连接。由此，电容器C5与外部电极14e相连接。

副线路部S1由副线路导体36a构成。副线路导体36a设置在绝缘体层16o表面的左半部分且前半部分的区域内，是沿逆时针方向环绕大约1/2周的线状导体层。副线路导体36a的逆时针方向的上游侧的端部被引出至绝缘体层16o左侧的长边。由此，副线路导体36a与外部电极14f相连接。此外，从上侧俯视时，副线路导体36a包围的区域与电感器导体50a包围的区域重合。由此，副线路部S1与电感器L3(主线路M)进行电磁耦合。

副线路部S2由副线路导体34a构成。副线路导体34a设置在绝缘体层16o表面的右半部分且前半部分的区域内，是沿逆时针方向环绕大约1/2周的线状导体层。副线路导体34a的逆时针方向的下游侧的端部被引出至绝缘体层16o右侧的长边。由此，副线路导体34a与外部电极14c相连接。此外，从上侧俯视时，副线路导体34a包围的区域与电感器导体50a包围的区域重合。由此，副线路部S2与电感器L3(主线路M)进行电磁耦合。

电容器C6由电容器导体40a、54a构成。电容器导体40a设置在绝缘体层16r表面的左半部分且前半部分的区域内，是呈矩形的导体层。电容器导体54a设置在绝缘体层16q的前半部分的区域内，是呈矩形形状缺失一部分的形状的导体层。电容器导体54a被引出至绝缘体层16q的前侧的短边。由此，电感器导体54a与外部电极14h相连接。而且，从上侧俯视时，电容器导体40a与电容器导体54a重合。由此，在电容器导体40a与电容器导体54a之间形成电容器C6。

电容器C8由电容器导体38a、54a构成。电容器导体38a设置在绝缘体层16r表面的右半部分且前半部分的区域内，是呈矩形的导体层。从上侧俯视时，电容器导体38a与电容器导体54a重合。由此，在电容器导体38a与电容器导体54a之间形成电容器C8。

通孔导体v13在上下方向贯通绝缘体层16o～16q，从而使副线路导体36a的逆时针方向的下游侧的端部与电容器导体40a相连接。由此，副线路部S1与电容器C6相连接。

通孔导体v9在上下方向贯通绝缘体层16o～16q，从而使副线路导体34a的逆时针方向的上游侧的端部与电容器导体38a相连接。由此，副线路部S2与电容器C8相连接。

电感器L4由电感器导体44a、44b及通孔导体v15构成。电感器导体44a设置在绝缘体层16s表面的左半部分且前半部分的区域内，是沿逆时针方向环绕大约3/4周的线状导体层。电感器导体44b设置在绝缘体层16t表面的左半部分且前半部分的区域内，是沿逆时针方向环绕大约1周的线状导体层。通孔导体v15在上下方向贯通绝缘体层16s，从而使电感器导体44a的逆时针方向的下游侧的端部与电感器导体44b的逆时针方向的上游侧的端部相连接。由此，电感器L4呈一边沿逆时针方向环绕一边从上侧朝下侧前进的螺旋状。

电感器L5由电感器导体42a、42b及通孔导体v11构成。电感器导体42a设置在绝缘体层16s表面的右半部分且前半部分的区域内，是沿逆时针方向环绕大约3/4周的线状导体层。电感器导体42b设置在绝缘体层16t表面的右半部分且前半部分的区域内，是沿逆时针方向环绕大约1周的线状导体层。通孔导体v11在上下方向贯通绝缘体层16s，从而使电感器导体42a的逆时针方向的上游侧的端部与电感器导体42b的逆时针方向的下游侧的端部相连接。由此，电感器L5呈一边沿逆时针方向环绕一边从下侧朝上侧前进的螺旋状。

通孔导体v14在上下方向贯通绝缘体层16r，从而使电容器导体40a与电感器导体44a的逆时针方向的上游侧的端部相连接。由此，电容器C8与电感器L5相连接。

通孔导体v10在上下方向贯通绝缘体层16r，从而使电容器导体38a与电感器导体42a的逆时针方向的下游侧的端部相连接。由此，电容器C8与电感器L5相连接。

电容器C7由电容器导体48a、48b构成。电容器导体48a设置在绝缘体层16v表面的前半部分的区域内，并呈长方形。电容器导体48b设置在绝缘体层16w表面的前半部分的区域内，并呈长方形。电容器导体48b被引出至绝缘体层16w前侧的短边及右侧的长边。由此，电容器导体48b与外部电极14b、14h相连接。而且，从上侧俯视时，电容器导体48a与电容器导体48b重合。由此，在电容器导体48a与电容器导体48b之间形成电容器C7。

连接导体46a设置在绝缘体层16u表面的前半部分的区域内，是呈T字形的线状导体层。通孔导体v16在上下方向贯通绝缘体层16t，从而使电感器导体44b的逆时针方向的下游侧的端部与连接导体46a相连接。通孔导体v12在上下方向贯通绝缘体层16t，从而使电感器导体42b的逆时针方向的上游侧的端部与连接导体46a相连接。通孔导体v17在上下方向贯通绝缘体层16u，从而使连接导体46a与电容器导体48a相连接。由此，电感器L4、L5与电容器C7相连接。

接地导体52a设置在绝缘体层16b表面的前半部分的区域内，是矩形导体层。接地导体52a被引出至绝缘体层16b前侧的短边。由此，接地导体52a与外部电极14h相连接。

(效果)

根据本实施方式所涉及的电子元器件10，能抑制大型化、并实现通频带的宽频带化。更详细而言，在专利文献1记载的带通滤波器中，使用3级LC并联谐振器。通过使3级LC并联谐振器的谐振频率不同，带通滤波器能获得所希望的通频带。不过，在需要更宽的通频带时，需要更多的LC并联谐振器。因此，存在带通滤波器大型化这样的问题。

因此，电子元器件10包括：高通滤波器HPF，该高通滤波器HPF由电容器C1～C4及电感器L1、L2构成；以及LC并联谐振器，该LC并联谐振器由电容器C5及电感器L3构成。而且，通过使LC并联谐振器的谐振频率f2高于高通滤波器HPF的截止频率f1，能获得具有截止频率f1以上谐振频率f2以下的通频带的电子元器件10。在此情况下，通过调整电容器C1～C5的电容值及电感器L1～L3的电感值，能调整截止频率f1及谐振频率f2，能实现电子元器件10的通频带的宽频带化。即，电子元器件10中，无需为了通频带的宽频带化而增加LC并联谐振器的级数。因此，电子元器件10能抑制大型化、并实现通频带的宽频带化。

本申请的发明人为了进一步明确电子元器件10所起到的效果，进行了下面说明的计算机仿真。图6A是表示电子元器件10的通过特性的曲线图。图6B是表示电子元器件10的耦合特性及隔离特性的曲线图。在图6A至图6B中，纵轴表示衰减量，横轴表示频率。此外，所谓的通过特性是指从外部电极14e输出的信号的强度与从外部电极14a输入的信号的强度的比值。所谓的耦合特性是指从外部电极14c输出的信号的强度与从外部电极14a输入的信号的强度的比值。所谓的隔离特性是指从外部电极14f输出的信号的强度与从外部电极14a输入的信号的强度的比值。

根据图6A可知，电子元器件10可得到在高通滤波器HPF的截止频率f1和LC并联谐振器的谐振频率f2之间的通频带。因此，可以发现通过调整截止频率f1和谐振频率f2，能实现电子元器件10的通频带的宽频带化。此外，由图6B可见，在耦合特性及隔离特性方面也与通过特性相同，能实现宽频带化。

此外，在电子元器件10中，电感器L3起到LC并联谐振器的电感器的作用，并且也起到定向耦合器的主线路M的作用。因此，能实现电子元器件10的小型化。

此外，电子元器件10中，如下面说明的那样，方向性得以提高。图7A～图7E是表示在定向耦合器中流动的高频信号的图。

在定向耦合器中，在磁耦合时产生偶模，在电容耦合时产生奇模。在偶模中，如图7A所示，由于因磁耦合而引起的电磁感应，朝与主线路中流动的信号Sig1相反方向前进的信号Sig2在副线路中前进。另一方面，在奇模中，如图7B所示，由于因电容耦合而引起的电场，朝与信号Sig1相反方向前进的信号Sig3、以及朝与信号Sig1相同方向前进的信号Sig4在副线路中前进。如上所述，主线路与副线路进行磁耦合，也进行电容耦合。因此，在副线路中，如图7C所示，信号Sig2的一部分与信号Sig4相互抵消。其结果是，在副线路中，因信号Sig2的一部分与信号Sig4相互抵消而产生的信号Sig5朝与信号Sig1相反方向前进。在定向耦合器中，需要使信号不被输出至副线路的信号Sig4所朝向的端子(以下称为终端端口)，而使信号输出至信号Sig3、Sig5所朝向的端子(耦合端口)。这样，将定向耦合器的副线路中仅对耦合端口输出信号的特性称为方向性。

然而，若主线路及副线路的特性阻抗偏离所希望的特性阻抗(50Ω)，则在与主线路及副线路相连接的端子会产生信号的反射。具体而言，若在与主线路相连接的输出端子产生反射，则如图7D所示，因反射的信号而在副线路产生信号Sig6。其结果是，从终端端口输出信号Sig6。此外，若在耦合端口产生反射，则如图7E所示，产生信号Sig7。其结果是，从终端端口输出信号Sig7。如上所述，若主线路及副线路的特性阻抗偏离所希望的特性阻抗(50Ω)，则定向耦合器的方向性下降。

因此，接地导体52a、电容器导体54a、电感器导体50a及副线路导体34a、36a设置在绝缘体层16b、16q、16k、16o的前半部分。然后，接地导体52a设置在相比电感器导体50a及副线路导体34a、36a更靠近上侧，并与接地电位相连接。电容器导体54a设置在相比电感器导体50a及副线路导体34a、36a更靠近下侧，并与接地电位相连接。因此，构成定向耦合器的电感器导体50a及副线路导体34a、36a被与接地电位相连接的接地导体52a及电容器导体54a从上下方向夹持。因此，接地导体52a、电容器导体54a、电感器导体50a及副线路导体34a、36a构成带状线结构，电感器导体50a及副线路导体34a、36a的特性阻抗接近所希望的特性阻抗(例如50Ω)。其结果是，电子元器件10的方向性得以提高。

此外，电容器C5具有缩短电感器L3的波长的效果。因此，能实现电子元器件10的小型化。

此外，在电子元器件10中，从上侧俯视时，构成高通滤波器HPF的电容器C1～C4未与构成定向耦合器的电感器导体50a及副线路导体34a、36a重合。即，从上侧俯视时，电容器导体20a～20c、24a、24b、26a～26d、33a、33b未与电感器导体50a及副线路导体34a、36a重合。由此，能抑制成为主线路及副线路的特性阻抗发生偏差的原因的不需要的电磁场耦合。其结果是，定向耦合器的方向性得以提高。

此外，在电子元器件10中，作为定向耦合器的主线路M(电感器L3)的电感器导体50a仅设置在绝缘体层16k的表面。即，主线路M(电感器L3)由单层具有1卷长度的导体层构成。由此，能将电感器导体50a与接地导体52a及电容器导体54a之间的距离保持为恒定。其结果是，能容易地将电感器导体50a的特性阻抗调整为所希望的特性阻抗。

此外，在电子元器件10中，作为电感器L3的电感器导体50a仅设置在绝缘体层16k的表面。即，电感器导体50a由单层的导体层构成。由此，能增大电感器L3的空芯直径，能在电感器L3获得较高的Q值。

(变形例1)

下面对变形例1所涉及的电子元器件10a进行说明。图8是变形例1所涉及的电子元器件10a的等效电路图。

电子元器件10a与电子元器件10的不同之处在于，未设有电容器C1及电感器L1。电子元器件10a中的其它结构与电子元器件10相同，因此，省略说明。

根据以上的电子元器件10a，高通滤波器HPF的截止频率f1下的通过特性的衰减变得平缓，但电子元器件10a的插入损耗降低。

(变形例2)

下面对变形例2所涉及的电子元器件10b进行说明。图9是变形例2所涉及的电子元器件10b的等效电路图。

电子元器件10b是具备定向耦合器的双工器。更详细而言，电子元器件10b包括外部电极14a～14h、15b～15h、电容器C1～C8、C14～C18、电感器L1～L5、L12～L15及副线路S、S’作为电路结构。

电子元器件10b中的外部电极14a～14h、电容器C1～C8、电感器L1～L5及副线路S与电子元器件10中的外部电极14a～14h、电容器C1～C8、电感器L1～L5及副线路S相同，因此，省略说明。此外，电容器C15～C18、电感器L13～L15及副线路S’与电容器C5～C8、电感器L3～L5及副线路S相同，因此，省略说明。

电感器L12连接在外部电极14a与电容器C15之间。电容器C14与电感器L12并联电连接。电感器L12和电容器C14构成低通滤波器LPF”。而且，低通滤波器LPF”与电容器C15串联电连接。

(其它实施方式)

本发明所涉及的电子元器件并不限于电子元器件10、10a、10b，能在其要点的范围内进行变更。

另外，在电子元器件10中，既可以不设置电容器C3和电容器C4中的任意一个电容器，也可以不设置电容器C3和C4双方。

另外，在电子元器件10a中，既可以不设置电容器C3和电容器C4中的任意一个电容器，也可以不设置电容器C3和C4双方。

另外，在电子元器件10b中，电容器C14也可以不与电感器L12并联电连接，而连接在电感器L12和电容器C15之间的部分与接地端子之间。

此外，在电子元器件10中，也可以将高通滤波器HPF的位置与由电容器C5及电感器L3构成的LC并联谐振器的位置进行互换。

另外，在电子元器件10中，电容器C4及电感器L2相连接的部分并不限于图1所示的部分。电容器C4及电感器L2只要串联电连接在外部电极14a和外部电极14e之间的路径的任一部分与外部电极14b、14d、14g、14h之间即可。

另外，也可以将电子元器件10、10a、10b的结构进行组合。

工业上的实用性

如上所述，本发明对电子元器件是有用的，尤其在能抑制大型化、实现通频带的宽频带化方面优异。

标号说明

10、10a、10b：电子元器件

12：层叠体

14a～14h、15b～15h：外部电极

16a～16w：绝缘体层

C1～C8、C14～C18：电容器

L1～L5、L12～L15：电感器

M：主线路

S、S’：副线路

S1、S2：副线路部

Claims (8)

1.一种电子元器件，其特征在于，包括：

输入端子；

第1输出端子；

接地端子；

第1电容器及第2电容器，该第1电容器及第2电容器串联电连接于所述输入端子与所述第1输出端子之间的路径；

第1电感器，该第1电感器连接于所述输入端子和所述第1输出端子之间的路径的任一部分与所述接地端子之间；

第2电感器，该第2电感器与所述第2电容器并联电连接；以及

第1副线路，

所述第2电感器与所述第1副线路通过进行电磁耦合来构成定向耦合器。

2.如权利要求1所述的电子元器件，其特征在于，

还具备第3电容器，

该第3电容器和所述第1电感器一起串联电连接于所述输入端子和所述第1输出端子之间的路径的任一部分与所述接地端子之间。

3.如权利要求1或2所述的电子元器件，其特征在于，

还具备第1低通滤波器，

所述第1副线路包含第1副线路部及第2副线路部，

所述第1副线路部、所述第1低通滤波器及所述第2副线路部按此顺序串联电连接。

4.如权利要求1至3的任一项所述的电子元器件，其特征在于，

所述第2电感器与所述第2电容器并联电连接，

所述第2电感器及所述第2电容器构成LC并联谐振器，

所述第1电容器及所述第1电感器构成高通滤波器。

5.如权利要求1至4的任一项所述的电子元器件，其特征在于，包括：

第2输出端子；

第2低通滤波器；

第4电容器；

第3电感器，该第3电感器与所述第4电容器并联电连接；以及

第2副线路，

所述第2低通滤波器和所述第4电容器串联电连接在所述输入端子与所述第2输出端子之间，

所述第3电感器与所述第2副线路通过进行电磁耦合来构成第2定向耦合器。

6.如权利要求1至5的任一项所述的电子元器件，其特征在于，

还具备多个绝缘体层层叠而成的层叠体，

所述第1电容器、所述第2电容器、所述第1电感器、所述第2电感器及所述第1副线路由设置在所述绝缘体层上的导体层制成。

7.如权利要求6所述的电子元器件，其特征在于，

所述第2电感器与所述第2电容器并联电连接，

所述第2电感器及所述第2电容器构成LC并联谐振器，

所述第1电容器及所述第1电感器构成高通滤波器，

从层叠方向俯视时，所述第1副线路不与所述第1电容器重合。

8.如权利要求6或7所述的电子元器件，其特征在于，

还具备第1接地导体及第2接地导体，该第1接地导体及第2接地导体从层叠方向的上下方向夹持所述第1电感器及所述第1副线路。