CN105247791A - I/o驱动器发射摆幅控制 - Google Patents

I/o驱动器发射摆幅控制 Download PDF

Info

Publication number
CN105247791A
CN105247791A CN201480030661.7A CN201480030661A CN105247791A CN 105247791 A CN105247791 A CN 105247791A CN 201480030661 A CN201480030661 A CN 201480030661A CN 105247791 A CN105247791 A CN 105247791A
Authority
CN
China
Prior art keywords
transmission line
interface circuit
line interface
voltage regulator
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480030661.7A
Other languages
English (en)
Other versions
CN105247791B (zh
Inventor
C.P.莫扎克
R.B.特里维迪
J.A.麦卡尔
A.马丁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105247791A publication Critical patent/CN105247791A/zh
Application granted granted Critical
Publication of CN105247791B publication Critical patent/CN105247791B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/029—Provision of high-impedance states
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Power Sources (AREA)

Abstract

一种传输线接口电路包括用于控制用于信号传输的传输线接口电路的电压摆幅的调压器。传输线接口电路包括互补驱动器元件，包括用以响应于逻辑高而将传输线上拉的p型驱动器元件以及响应于逻辑低而将传输线下拉的n型驱动器元件。调压器被耦接在驱动器元件中的一个与相应电压参考之间以减小传输线接口电路的电压摆幅。

Description

I/O驱动器发射摆幅控制
技术领域
本发明的实施例一般地涉及设备间通信，并且更特别地涉及用于设备间通信驱动器的摆幅控制。
版权声明/许可
本专利文献的公开的各部分可包含受到版权保护的材料。版权所有者不反对本专利文献或本专利公开被任何人复制，因为其出现在专利商标局专利文件或记录中，但是以其他方式保留无论什么的所有版权权利。本版权声明适用于如下所述的和在关于这个的附图中的所有数据以及下面描述的任何软件：Copyright © 2013年，英特尔公司，版权所有。
背景技术
主机平台上的部件之间的通信是电子设备的操作所必需的。然而，通信涉及到输出线和传输线驱动器的使用，其消耗在电子设备内使用的大量总功率。例如，处理器与存储器之间、存储器控制器与处理器之间、存储器控制器与存储器设备之间、外围控制器与处理器或存储器子系统之间的通信或其它通信消耗大量的功率。一般地，不同部件之间的通信可被称为I/O（输入/输出），并且常常由标准（例如，在存储器子系统的部件之间）支配。I/O标准可以涉及用于I/O功率、I/O等待时间以及I/O频率的性能特性。I/O性能设置的标准或额定值被设置成可以跨不同的系统实现以便获得兼容性和互操作性的值。
图1A是已知CMOS输出驱动器的框图。已知CMOS（互补金属氧化物半导体）输出驱动器134是用于I/O系统的常见设计。系统102包括发射机110，其与接收机120通信。将理解的是，在接收机120驱动到发射机110的通信时，发射机110将是接收设备。因此，可以使发射设备和接收设备的角色颠倒，并且输出驱动器134被图解为收发机130的一部分。然而，出于本文所讨论的目的，主要焦点集中于信号的发射而不是信号的接收。出于从发射机110向接收机120发射信号的目的，可以将接收机120建模为负载阻抗R122。发射机110通过经由上拉（PU）元件140将传输线154上拉至VDD并经由下拉（PD）元件142将传输线154下拉至VSS来驱动用于接收机120的传输线154进行接收。从驱动器134来看，输出阻抗R146通常与延长器（pad）152和传输线154的阻抗匹配。预驱动器132向驱动器134提供信令和控制以在传输线154上输出信号。延长器152将发射机设备110对接到传输线154。
系统102的使用示例是用于LPDDR3（低功率双倍数据速率版本3，由JEDEC在2012年5月公布的初始规范）中的驱动器。系统102导致输出电压的全摆幅以驱动输出信号。除存储器子系统的那些之外的部件还可以使用导致输出电压的全摆幅的驱动器。输出电压的全摆幅将大量的功率用于部件之间的I/O（输入/输出）或对接。
附图说明
以下描述包括附图的讨论，附图具有以本发明的实施例的实施方式的示例的方式给出的图示。应以示例的方式而不是限制的方式来理解附图。如本文所使用的对一个或多个“实施例”的提及应被理解为描述包括在本发明的至少一个实施方式中的特定特征、结构和/或特性。因此，出现在本文中的诸如“在一个实施例中”或“在替换实施例中”之类的短语描述本发明的各种实施例和实施方式，并且不一定全部指代同一实施例。然而，其也不一定是互斥的。
图1A是已知CMOS输出驱动器的框图。
图1B是双NMOS输出驱动器的框图。
图2是具有用以减小发射摆幅的调压器的系统的实施例的框图。
图3A是具有被耦接以相对于输出信号的高压参考减小摆幅的调压器的系统的实施例的框图。
图3B是具有被耦接以相对于输出信号的低压参考减小摆幅的调压器的系统的实施例的框图。
图3C是具有被耦接以相对于输出信号的低压参考和高压参考两者减小摆幅的调压器的系统的实施例的框图。
图4是具有提供系统内测试以控制输出电压摆幅的测试系统的存储器子系统的实施例的框图。
图5是具有用以控制信号摆幅的电压调节的存储器控制器和存储器设备通信子系统的实施例的框图。
图6A是多支路上拉阻抗电路的实施例的框图。
图6B是多支路下拉阻抗电路的实施例的框图。
图7是用于输出具有减小的电压摆幅的信号的过程的实施例的流程图。
图8是用于凭经验使用可能值的穷举搜索来测试和确定通信设置的过程的实施例的流程图。
图9是其中可以实现电压摆幅控制的计算系统的实施例的框图。
图10是其中可以实现电压摆幅控制的移动设备的实施例的框图。
下面是某些细节和实施方式的描述，包括附图的描述，其可描绘下面描述的实施例中的某些或所有实施例，以及讨论在本文中提出的本发明概念的其它潜在实施例或实施方式。
具体实施方式
如下所述，调压器控制用于信号传输的传输线接口电路的电压摆幅。传输线接口电路是驱动传输线的驱动器或者是其一部分。传输线接口电路包括互补驱动器元件，包括用以响应于逻辑高而将传输线上拉的p型驱动器元件以及响应于逻辑低而将传输线下拉的n型驱动器元件。调压器被耦接在驱动器元件中的一个与相应的电压参考之间以减小传输线接口电路的电压摆幅。在一个实施例中，在传输线接口电路的上拉支路和下拉支路两者中使用调压器。因此，可以在高压源（VDD）与上拉元件之间放置第一调压器，并且可以在低压源或接地（VSS）与下拉元件之间放置第二调压器。可以使得减小的电压摆幅遵守I/O（输入/输出）接口标准，同时减小在用于I/O发射的系统内所使用的功率的量。
在一个实施例中，可以经由凭经验测试的使用来进一步控制传输线接口电路的操作。系统可以凭经验测试用于特定设备的设备I/O（输入/输出）的性能参数。基于经由测试系统的凭经验测试，系统可以设置在其中发生设备间通信的系统或设备所特定的性能参数。针对用于多个不同I/O电路参数的多个不同设置中的每一个，测试系统设置用于每个I/O电路参数的值，生成测试业务以用（一个或多个）参数值来对通信进行应力测试，并测量用于I/O性能特性的操作裕度。电路参数可以包括Vref、Ron、转换速率、片内终结器（ODT）、调节器输出电压和/或其它参数。测试系统进一步执行搜索功能以确定用于每个I/O电路参数的值，在该值下，操作裕度满足最小阈值，并且I/O电路参数中的至少一个的性能增加。在一个实施例中，系统基于搜索功能来设置用于I/O电路参数的运行时间值。可以基于测试针对特定系统的特定部件动态地改变设置。
在一个实施例中，可以使用所述的测试系统或测试引擎来测试存储器子系统以及更具体地平台部件（例如，处理器、存储器控制器）与存储器设备之间的通信。使用具有调度器或等价逻辑的存储器控制器的任何存储器子系统可以实现测试引擎的至少一个实施例。在本文中对存储器设备进行的提及可以包括不同的存储器类型。例如，存储器子系统一般地使用DRAM，其是如本文所述的存储器设备的一个示例。因此，本文所述的测试引擎与多个存储器技术中的任何一个兼容，该多个存储器技术诸如DDR3（双倍数据速率版本3，由JEDEC（电子设备工程师联合委员会）在2007年6月27日最初发行，当前为版本21）、DDR4（DDR版本4，由JEDEC在2012年9月中公布的初始规范）、LPDDR4（低功率双倍数据速率版本4，在本申请提交时在由JEDEC开发中的规范）、WIDEIO（在本申请提交时在由JEDEC开发中的规范）和/或其它，以及基于此类规范的衍生或扩展的技术。
图1B是已知双NMOS输出驱动器的框图。系统104类似于图1A的系统102，但是具有n型上拉元件144和n型下拉元件142。输出信号的摆幅在系统104中比在系统102中低，因为n型上拉元件或设备具有将元件144接通所需的阈值电压，这相比于使用互补驱动器设计而言减小了输出摆幅。除如所述的之外，元件110、120、R122、130、132、134、152以及154与在系统104中相同。从驱动器134来看，输出阻抗R148通常被设计成与延长器152和传输线154的阻抗匹配。
系统104的使用示例是针对用于LPDDR4的驱动器，其提出了一种类似于系统104的设计。系统102导致用以驱动输出信号的输出电压的全摆幅，其使用比系统104更高的功率。然而，系统104增加padcap（延长器电容（pad capacitance）），并要求与在系统102中使用的不同的转换速率控制。因此，接口系统不能容易地将用于传统设备支持的LPDDR3驱动器连接到被连接至LPDDR4驱动器的同一延长器上。另外，系统104的设计导致跨PVT（过程、电压以及温度）未被很好地控制的上拉电压和Ron（输出阻抗）值。另外，上拉电压和Ron在系统104中难以补偿。
图2是具有用以减小I/O传输上的摆幅的调压器的系统的实施例的框图。系统200包括本地设备210，其与远程设备220通信。针对系统200的讨论的主要焦点是关于信号从本地设备210到远程设备220的传输。本地设备210在传输线接口电路的“本地”，该传输线接口电路在发射时驱动传输线240。因此，对于从设备210至设备220的发射而言，远程设备220远离传输线接口电路。将理解的是，可以使两个设备作为发射机和接收机的角色颠倒。设备210和220的传输驱动电路不需要是相同的。
本地设备210包括I/O电路230，其经由延长器212与传输线240对接。电路230包括驱动器232，其驱动传输线240以进行到远程设备220的通信。在一个实施例中，传输线240是将本地设备210的I/O引脚与远程设备220相连的信号线（例如，迹线）。传输线240可以替换地是导线或其它互连。
在一个实施例中，驱动器232是CMOS（互补金属氧化物半导体）结构，具有等效于上拉元件和下拉元件的电路。可以将驱动器232的上拉和下拉支路中的任一者或两者经由调压器连接到相应的电压参考。在一个实施例中，在上拉支路中提供调压器。在一个实施例中，在下拉支路中提供调压器。在一个实施例中，在上拉和下拉支路两者中提供调压器。例如，可以将上拉支路经由调压器（VR）234连接到VDD，并且可以将下拉支路经由VR 236连接到VSS。因此，用于由本地设备210进行的传输的有效逻辑高值可以是VDD-VVR234或VDD减去由VR 234提供的电压递降。用于由本地设备210进行的传输的有效逻辑低值可以是VSS+VVR236或VSS加上由VR 236提供的电压递升。将理解的是，由VR 234和VR 236提供的电压变化不一定是相同的。在两种情况下，将在没有调压器的情况下从等效电路减小电压摆幅。
输出电压摆幅的减小与轨到轨摆动的设计相比可以为电路230提供功率节省。假设在电路230中包括VR 234，提供VDD - VVR234的输出电压。如果VR 234是线性调压器，则系统200的设计将以与由VVR234提供的电压降低的线性关系来降低发射功率。如果VR 234被设计为开关调压器或开关电路调节器（例如，开关电容器调节器、开关电感器调节器），则系统200的设计可以以与由VVR234提供的电压降低的几乎二次关系来降低发射功率。在一个实施例中，如下面相对于图4和5更详细地描述的，可以通过使用来自测试系统的训练流程来在实际物理设备的生产之后优化用于一个或两个调压器的精确摆幅目标，所述测试系统可以设法在保持某些眼高和/或眼宽目标的同时降低总功率。
在一个实施例中，可以将一个或两个调压器234和236本地地集成在与电路230相同的半导体管芯或集成电路上，具有非常低的面积开销。例如，设备设计常常具有足够的空白空间以适应电路230中的调压器的实现。存在用以设计线性调节器的已知技术，该线性调节器可以在不要求大量的片上解耦电容的情况下实现低开销功率。在一个实施例中，在没有在同一半导体基底上的情况下，在与电路230相同的封装或相同的板上实现一个或两个调压器234和236。将调压器放在片外可强加较高的设计和/或实现成本。
在一个实施例中（未明确地示出），可以经由旁路路径来选择性地绕过一个或两个调压器234和236。可以选择性地激活旁路路径以切换通过调压器连接到电压参考或者直接地连接到电压参考。因此，例如，可以通过在被激活时将绕过调节器的选择性（例如，开关）低阻抗路径来耦接到调节器的输入和调节器的输出。可以使用此设计来与不同类型的系统（例如，与LPDDR3（被绕过以获得全摆幅）和LPDDR4（激活调节器以获得低摆幅）两者对接）对接。另外，调压器在不需要时可以被关断，诸如以便接收信号而不是驱动信号的发射。因此，在低功率状态下，调压器可以兼作电源门并在不使用时关断到驱动器的供电，这可以减少电路漏泄。
图3A是具有被耦接以相对于输出信号的高压参考减小摆幅的调压器的系统的实施例的框图。系统302可以是系统200的实施例的一个示例。发射机310是本地设备，并且接收机320是远程设备。出于发射的目的，在系统302中将接收机320表示为负载阻抗R2322。发射机310包括将为驱动器334提供控制和信令以经由延长器352来驱动传输线354上的输出或发射信号的预驱动器332。
驱动器334包括上拉元件342和下拉元件344。元件344是将传输线354下拉以生成逻辑低信号的n型（例如，NMOS）元件。元件342是将传输线354上拉以生成逻辑高信号的p型（例如，PMOS）元件。将理解的是，“逻辑低”和“逻辑高”指的是电压水平而不是设备310与320之间所使用的通信协议或信令。例如，在一个信令方案中，逻辑低可以对应于发射“零”且逻辑高可以对应于发射“一”。然而，可以将该信令方案颠倒，其中，逻辑高可以对应于发射零且逻辑低可以对应于发射一。
发射机310包括用以将发射高压水平从VDD降低至VDDTX的调压器362，该VDDTX是VDD减去调压器362的电压降。在一个实施例中，发射机310包括旁路路径372，其允许绕过调压器362。可以从VDDTX至VSS放置平滑电容器以对可能由调压器362引入的噪声进行滤波。驱动器334包括耦接在互补输出元件342和344与延长器352之间的输出阻抗、Ron、R346。系统302的设计提供很好地控制的Ron和输出电压水平。另外，输出电压水平可以通过调整调压器362的输出而是可调谐的。
系统302可以用作LPDDR4低摆幅VSS终止方案的实施方式。另外，可以例如通过选择性地绕过调压器362而针对LPDDR3和LPDDR4两者实现系统302。因此，系统302支持高性能组合LPDDR3/4设计。在一个实施例中，旁路路径372是调压器362的一部分或者由其实现，以允许调节器将VDD短接至VDDTX。本领域的技术人员将认识到，系统302的设计将不影响发射机310的padcap（延长器电容）或整体性能。
CMOS缓冲器的使用通过向延长器352呈现Ron的恒定阻抗来提供固有信号完整性优点。因此，发射机310可以与传输线354的特性阻抗匹配并吸收由于反射而引起的任何多余能量。然而，通过调整调压器362的目标电压，系统302可以调整呈现给接收机320的摆幅以实现期望的摆幅或共模电压。结果，系统302提供对I/O缓冲器摆幅和Ron的独立控制。
图3B是具有被耦接以相对于输出信号的低压参考减小摆幅的调压器的系统的实施例的框图。系统304可以是系统200的实施例的一个示例。发射机310是本地设备，并且接收机320是远程设备。出于发射的目的，在系统304中将接收机320表示为负载阻抗R322，其可以终结到VDD、共模电压或接地，这取决于特定实施方式。发射机310包括用以为驱动器334提供控制和信令以经由延长器352来驱动传输线354上的输出或发射信号的预驱动器332。驱动器334包括上拉元件342和下拉元件344。元件344是将传输线354下拉以生成逻辑低信号的n型（例如，NMOS）元件。元件342是将传输线354上拉以生成逻辑高信号的p型（例如，PMOS）元件。
发射机310包括用以将发射低压水平从VSS提升至VSSTX的调压器364，该VSSTX是VSS加上调压器364的电压。在一个实施例中，发射机310包括旁路路径374，其允许绕过调压器364。可以从VSSTX至VSS（或者至VDD，取决于环境）放置平滑电容器以对可能由调压器364引入的噪声进行滤波。驱动器334包括耦接在互补输出元件342和344与延长器352之间的输出阻抗、Ron、R346。系统304的设计提供很好地控制的Ron和输出电压水平。另外，输出电压水平可以通过调整调压器364的输出而是可调谐的。
图3C是具有被耦接以相对于输出信号的低压参考和高压参考两者减小摆幅的调压器的系统的实施例的框图。系统306可以是系统200的实施例的一个示例。发射机310是本地设备，并且接收机320是远程设备。出于发射的目的，在系统306中将接收机320表示为负载阻抗R322，其可以终结到共模电压或VDD。发射机310包括用以为驱动器334提供控制和信令以经由延长器352来驱动传输线354上的输出或发射信号的预驱动器332。驱动器334包括上拉元件342和下拉元件344。元件344是将传输线354下拉以生成逻辑低信号的n型（例如，NMOS）元件。元件342是将传输线354上拉以生成逻辑高信号的p型（例如，PMOS）元件。
发射机310包括用以将发射高压水平从VDD降低至VDDTX的调压器366，该VDDTX是VDD减去调压器366的电压降。在一个实施例中，发射机310包括用以绕过调压器366的旁路路径（未明确地示出）。发射机310还包括用以将发射低压水平从VSS提升至VSSTX的调压器368，该VSSTX是VSS加上调压器368的电压。在一个实施例中，发射机310包括用以绕过调压器368的旁路路径（未明确地示出）。可以在VDDTX至VSSTX之间放置电容器以对输出信号进行噪声滤波。驱动器334未被明确地示出包括输出阻抗，但是可以提供输出阻抗。可以相对于高压和低压两者来调整驱动器334的输出电压水平。
可以使用系统306作为WIDEIO输出驱动器以及LPDDR3输出驱动器的实施方式，并且其可应用于其中使摆幅以VDD/2为参考的任何I/O。用WIDEIO，已知设计使延长器352在整个轨（VSS至VDD）摆动。用LPDDR3，接收机预期VDD/2的共模。驱动器消耗等于CV2F的功率（其中，C是电容，V是电压，并且F是信号的频率）。诸如用于LPDDR3的规范和用于WIDEIO所提出的规范之类的由JEDEC实现的标准允许从约0.2*VDD至0.8*VDD的延长器摆幅在所需公差内。然而，已知设计使得全轨摆动。如果调压器366和368被设置成VDD的20%，则输出摆幅仍将遵守标准，同时与从0至VDD的摆动相比将功率消耗减少40%。替换地，可以将调压器366和368设置成不同的值，并且不一定需要被设置成相等电压步幅。将理解的是，可以将调压器366和368配置成对称地操作（例如，将电压摆幅调整相等的量）以保持用于接收机320的VDD/2的共模。
在用于WIDEIO的实施方式中，一般地将接收机电路实现为简单反相器。因此，当延长器352并不全轨摆动时，漏泄功率消耗呈指数增加。在空闲时段期间使用旁路路径来将延长器352拉到电压参考轨（VDD或VSS）可以减少漏泄功率消耗。在其中CV2F功率占主导的高活动性时段期间，系统306可以将输出电压摆幅向下调整以节省功率。在其中漏泄功率占主导的空闲时段期间，系统306可以绕过调压器以促使延长器352全轨摆动，这将减少或消除漏泄。在一个实施例中，可以将旁路路径实现为弱上拉/下拉路径以在空闲时段期间将延长器352拉动至VDD/VSS。一般地，可以将旁路路径实现为低阻抗路径以促使发射电压等于参考电压而不是具有调压器偏移或者作为高阻抗路径（例如，电源门）。
在图3A、3B或3C中的任何一个的任何实施例中，可以另外添加测试系统以基于特定生产设备对输出电压摆幅进行编程（例如，在现场调整设备的操作）。因此，可以由测试系统基于用于功率的眼高和/或眼宽的评估来调谐VSSTX和/或VDDTx的精确目标值。VSSTX和VDDTX的非对称值可以允许系统在进一步降低功率的同时均衡高和低侧电压裕度。下面进一步描述此类技术。
图4是具有提供系统内测试以控制输出电压摆幅的测试系统的存储器子系统的实施例的框图。可以在操作中针对特定设备计算特定输出电压摆幅以确定眼高和/或眼宽与总功率之间的权衡。虽然具体地图示出存储器子系统400，但将理解的是，可以同样地使用利用设备间通信的另一电子设备子系统。存储器子系统400可以包括存储器设备410、测试系统420、参数调整逻辑430、测量逻辑440以及搜索逻辑450。此功能逻辑可以指代硬件、软件、固件或组合。还可以直接地在SoC（片上系统）内实现功能逻辑，或者功能逻辑可以是远程的并通过单独I/O接口通信。
存储器设备410表示存储器子系统中的一个或多个存储设备。测试系统420提供与存储器设备410的通信的测试以确定如何相对于与存储器设备410通信来设置I/O操作参数。在其它I/O操作参数之中，测试系统420可以确定特定调压器设置以减小到特定存储器设备410（或来自发射设备的其它接收设备）的输出的电压摆幅。在一个实施例中，测试系统420包括测试环路422，其表示用以执行该测试的环路。特别地，在一个实施例中，在环路422中重复地执行测试和测量以确定存储器设备410在多种条件下表现如何。在一个实施例中，测试系统420包括外推逻辑（未明确地示出），其可以用来基于用于不同参数设置的多个测量结果来对存储器设备410的性能（例如，最坏情况性能）进行外推。在一个实施例中，测试系统420包括相关逻辑（未具体地示出），其可以用来使多个测试结果彼此相关以减少或补偿测试结果中的噪声。
参数调整逻辑430表示用以改变性能参数的逻辑。在一个实施例中，逻辑430表示调整调压器值或调整存储器设备410的电压参考的逻辑。调压器可以包括用以提供可变电压以响应于控制逻辑而调整输出电压摆幅的可变输出电路。在一个实施例中，逻辑430表示调整一个或多个等待时间参数的逻辑。例如，逻辑430可以调整电参数，诸如Ron（输出阻抗）、Rodt（片上终结阻抗）、转换速率、均衡、数据选通之间的定时居中、频率或其它电参数。在一个实施例中，逻辑430表示调整一个或多个频率参数的逻辑。例如，逻辑430可以调整与上述的等待时间参数或其它定时参数、周转时间或其它I/O参数中的任何一个有关的参数。等待时间和/或频率可以影响用于调压器的设置。
在一个实施例中，参数调整逻辑430是存储器控制器的一部分，并且影响控制延迟的存储器控制器内的配置设置。在一个实施例中，逻辑430存在于存储器控制器外面，诸如在接近于存储器控制器的测试引擎中。在一个实施例中，逻辑430促使存储器控制器诸如通过设置配置选项来调整存储器设备本身中的设置。在一个实施例中，参数调整逻辑430可以用细粒度步长来调整存储器子系统运行的频率。测试系统420基于该测试来确定存储器子系统400所特定的操作设置。在存储器子系统400中，输出驱动器存在于存储器控制器内，并包括（一个或多个）调压器以根据本文所述的任何实施例来调整电压摆幅。
测量逻辑440表示测量性能的一个或多个指标的逻辑。例如，逻辑440可以测量信号眼宽、信号眼高或两者。在一个实施例中，逻辑440通过在除0或90度之外的角度下进行测量来测量眼高/眼宽的二维型式。在一个实施例中，逻辑440测量存储器子系统400的功率消耗。将理解的是，由参数调整逻辑430根据测量逻辑440的测量的粒度来调整设置（即，改变参数设置至足以实现可检测的差异）。搜索逻辑450表示根据测量值来确定什么设置将用于与存储器设备410的I/O的逻辑。在一个实施例中，使用测量逻辑440来生成用于被测试的特定存储器子系统400的一个或多个典型性能曲线。基于该典型曲线，搜索逻辑450可以执行搜索功能以确定要使用什么设置来满足针对至少一个参数的更好性能，同时至少保持针对其它参数的要求的（按标准或配置）性能。搜索逻辑450可以包括n维搜索逻辑、1维搜索逻辑（以执行n次1维搜索）、线性拟合搜索逻辑、二次拟合搜索逻辑、最陡下降搜索逻辑、曲线拟合搜索逻辑等中的任何一个。将理解的是，n表示指示要搜索的独立参数的数目的整数。搜索逻辑450还可以将多个测量结果组合在一起以减少可重复性噪声或外推至最坏情况条件。在一个实施例中，管理员可以确定哪个考虑因素（I/O功率、I/O频率或I/O等待时间）对于存储器子系统400的系统部署而言是最重要特性，并运行测试操作以改善该特定目标特性。
I/O功率指代被用来在设备之间发送通信的功率，并且构成许多电子设备中的大量功率消耗。I/O等待时间影响对于访问事务而言要花费多长时间来访问存储器设备。较低的I/O等待时间可以导致较快的访问，并因此由于更快地获得数据而导致系统中的增加的性能。I/O频率影响对于访问事务而言要花费多长时间来访问存储器设备。较高的I/O频率可以导致较高带宽，并因此由于更快地获得数据而导致系统中的增加的性能。较高的带宽在给定时间段内允许更多的操作，这可以允许数据有限系统在较高性能下操作。其还可以通过减少I/O活动的时间量并增加I/O处于低功率状态的时间量来降低功率。
当前，设备相对于I/O功率、I/O等待时间以及I/O频率的性能由固定值设置支配，该固定值设置确保特定DPM（每百万缺陷）水平下的功能，但对于单独的特定设备而言并未实现最低可能的操作I/O等待时间。在一个实施例中，如本文所述，测试系统凭经验来测试和确定可以设置用于特定设备的操作功率、等待时间和/或频率的设置，同时仍保持DPM目标。每个设置可以影响调压器应被设置在其处以提供减小的输出摆幅的水平或者受该水平影响。测试系统420可以凭经验来测试什么设置将用于调压器，同时针对通信的不同度量实现期望性能。
对于任何目标I/O性能特性（例如，I/O功率、I/O等待时间、I/O频率）而言，测试系统可以调整影响目标性能特性的任何数目的I/O电路参数。该测试系统可以例如通过使用PLL（锁相环）电路中的分数N分频器来调整频率，其可以仅针对存储器子系统而不针对总体上的计算设备调整频率。超频系统领域的技术人员还将理解用以调整存储器子系统频率的其它方法。测试系统然后跨每个设置测量一个或多个操作裕度（例如，定时、最大频率和/或电压）。测试系统基于测量值来执行搜索以识别保持最低要求的设置（例如，允许设备满足DPM要求的设置），同时改善目标性能特性的性能。可以将测试系统的操作说成是“优化”系统。将理解的是，“优化”不一定指代可能的绝对最佳性能。优化可以替代地指代相对于某些条件或者在特定情况中或者在某些约束内改善性能或使性能最大化。
测试从如上述示例所提供的感兴趣的一个或多个性能参数的角度出发在存储器设备上提供应力。将理解的是，可以由测试系统来评估其它性能参数。从一个角度出发，具体地在系统内测试存储器设备和存储器子系统（或其它子系统）以确定子系统是否可以超过相对于I/O而言适用于存储器子系统和存储器设备的规范或标准进行操作。可以在不需要外面测试设备的情况下仅仅基于系统本身来执行测试。
关于该测试，如在本文中提及的测试系统包括位于存储器控制器中和/或附近（例如，在共享管芯空间上、在SoC（片上系统）上）或者其它目标设备中和/或附近的硬件元件，所述其它目标设备的I/O性能将被用调压器进行控制以减小输出摆幅。测试系统可以产生I/O（输入/输出）的精确组合，其导致I/O引发的电源噪声、符号间干扰（ISI）、信号串话和/或其它条件。可以通过精确地控制每个I/O通道上的数据、每个命令通道上的模式和/或数据信号如何跨各通道相互对准来产生这些效果中的任何一个。
图5是具有用以控制信号摆幅的电压调节的存储器控制器和存储器设备通信子系统的实施例的框图。在一个实施例中，系统500包括存储器子系统，其包括存储器控制器530和存储器设备550。系统500表示生产系统或其中存储器设备550被放置成供消费者使用的系统。系统500包括主机处理器502常驻于其上面的硬件平台（未明确地示出）以及包括存储器控制器530和存储器设备550的存储器子系统。BIOS（基本输入/输出系统）520或用于将系统（包括存储器子系统）初始化的等价固件也常驻于硬件平台上。
主机处理器502除其它之外还执行主机操作系统（OS）510。主机OS 510一般地在运行时间期间提供系统500的操作控制。主机OS 510提供软件至硬件和硬件至软件接口以允许用户与系统500相交互。BIOS 520提供对系统500的启动控制直至主机OS 510被加载为止。
主机OS 510向存储器控制器530提供用于访问存储器设备550以便读取和/或写入数据的存储器访问请求。类似地，BIOS 520可以向存储器控制器530提供存储器访问请求。存储器控制器530响应于数据访问请求而访问存储器设备550。在一个实施例中，测试引擎540生成用于存储器控制器530发送到存储器设备550的数据访问请求和/或访问事务。在一个实施例中，测试引擎540可以直接地向存储器设备550提供测试数据。
在一个实施例中，BIOS 520经由测试程序522来发起测试，并访问测试引擎540以生成测试数据542以经由存储器控制器530来测试与存储器设备550的通信。在一个实施例中，测试数据542表示在测试存储器设备550的监视期间存储的数据，诸如被用来在不同的参数设置下识别存储器设备550的性能的数据。响应于识别存储器设备的性能，系统500可以动态地设置用于与存储器设备550的I/O的操作参数。动态地设置操作参数允许系统根据特定设备而不是使用一般地适用于所有设备的标准或默认设置来设置性能。这样，特定系统不限于最坏情况可能系统的性能。
在一个实施例中，配置552表示存储器设备550内的机制，诸如寄存器或存储用于TX/RX 554的I/O设置的其它配置机制。TX/RX 554表示控制存储器设备550的I/O性能的存储器设备550的发射和接收电路。VR 536表示被用来控制TX/RX 554的输出摆幅的一个或多个调压器。在一个实施例中，配置532表示存储用于TX/RX 534的I/O设置的存储器控制器530处的机制。TX/RX 534表示控制到存储器设备550的I/O性能的存储器控制器530的发射和接收电路。配置532还可以存储用于VR 536的设置，以调整TX/RX 534的输出摆幅。将理解的是，还可以经由TX/RX电路将其它部件连接到存储器设备550，并且将具有类似配置机制。
配置532和522可以包括用于发射和接收功能的设置。例如，可以应用各种设置来控制定时、功率、输出电压水平、调压器水平、输出阻抗、转换速率或其它发射参数。在接收侧，可以经由各种设置来控制片上终结点（ODT）、放大器增益、均衡及其它接收机参数。测试引擎540可以在发射和接收参数的各种不同设置下执行测试，进行测量，并确定用于系统的操作裕度（例如，系统与所需最低性能相比表现如何）。可以例如通过具有用于各种性能特性的最小阈值（其在一个实施例中包括保护带）来确定操作裕度。因此，确定操作裕度可以包括确定与阈值相比较的实际性能。可以基于不同操作电压、温度或测试下的多个测量结果来动态地计算阈值，并外推至最坏情况条件。另外，一个或多个阈值对于被测试的不同操作裕度中的每一个可以是不同的。
在一个实施例中，系统500被配置成降低I/O功率，在这种情况下，配置532和522至少包括用以改变影响I/O功率使用的I/O电路参数的能力。参数的示例包括但不限于终结值、偏置、转换速率、驱动器摆幅、驱动器阻抗以及操作电压（包括用于VR 536的设置）。在此实施例中，测试引擎540生成测试内容，其用与最坏情况刺激具有已知相关性的某些东西来激励I/O。测试引擎540测量用于各种电路设置的操作电压和/或定时裕度。测试引擎540然后分析测量电路参数裕度数据（例如，经由如本文所述的搜索功能），并确定最低操作I/O功率，其仍保持用于被测试和测量的参数和设置的所述产品DPM要求。
在一个实施例中，系统500被配置成增加I/O频率，在这种情况下，配置532和522至少包括改变影响I/O频率的I/O电路参数的能力。参数的示例包括但不限于终结值、偏置、转换速率、电流模式驱动器以及操作电压（包括用于VR 536的设置）。频率参数可以受到可以包括但不限于DLL（延迟锁定环）、PLL（锁相环）和/或时钟芯片的部件影响。在此实施例中，测试引擎540生成测试内容，其用与最坏情况刺激具有已知相关性的某些东西来激励I/O。测试引擎540测量用于各种电路设置的操作电压、操作频率和/或定时裕度。测试引擎540然后分析测量电路参数裕度数据（例如，经由搜索功能），并确定最高操作I/O频率，其仍保持用于被测试和测量的参数和设置的所述产品DPM要求。
在一个实施例中，系统500被配置成减少I/O等待时间，在这种情况下，配置532和522至少包括用以改变影响I/O等待时间的I/O电路参数的能力。参数的示例包括但不限于周转值、FIFO（先进先出缓冲器）指针、往返等待时间计数器、终结值、偏置、转换速率和/或电流模式驱动器。在此实施例中，测试引擎540生成测试内容，其用与最坏情况刺激具有已知相关性的某些东西来激励I/O。测试引擎540测量用于各种电路设置的操作电压和/或定时裕度。测试引擎540然后分析测量的电路参数裕度数据（例如，经由如本文所述的搜索功能），并确定最低操作I/O等待时间，其仍保持用于被测试和测量的参数和设置的所述产品DPM要求。
将理解的是，在历史上许多或所有操作参数被设置成用于操作的静态值。相反地，如本文所述，测试引擎540测试并测量增加系统500的性能的参数设置。测试引擎540执行搜索功能，其可以包括许多已知搜索技术中的任何一个或多个。例如，可以使用二次拟合、线性拟合、n维搜索、n次1维搜索、遗传搜素、最陡下降、曲线拟合或其它技术或某种组合。搜索的维度取决于参数设置的操纵。在一个实施例中，搜索的n个维度包括影响发射和接收操作两者的N个参数。在一个实施例中，所述n个维度包括X个发射参数乘以Y个接收机参数，其中，N等于要测试的独特的X和Y个参数的组合。测试引擎540可以运行测试，测量操作裕度，测试可靠性，调整参数并重复。
图6A是多支路上拉阻抗电路的实施例的框图。在一个实施例中，输出驱动器通过在上拉电路或上拉系统的不同数目的支路中使用切换来实现不同的上拉阻抗。上拉电路602包括N个开关610-0至610-N以及相应数目的电阻器R620-0至R620-N。开关610-n和电阻器R620-n的每个组合是上拉电路602的一个支路。预驱动器630可以选择多个支路进行接通以产生期望阻抗。在一个实施例中，每个电阻器具有大致等价的尺寸（例如，除过程变化之外是相同的），并且期望数目的电阻器被并行地开启以给出期望阻抗。在替换实施例中，电阻器中的一个或多个具有不同的值，其可以被选择性地组合以调整至期望输出阻抗。将理解的是，所有上拉支路被并行地连接至延长器640，其表示用于上拉电路602的输出点。如所示，可以经由VR 670将所有上拉支路耦接到VDD，其表示用以将最大输出电压从VDD向下调整至较低值的电压调节部件。VR 670可以是可变的以允许调整电路602被集成在其中的特定设备所特有的输出。
图6B是多支路下拉阻抗电路的实施例的框图。在一个实施例中，输出驱动器通过在下拉电路或下拉系统的不同数目的支路中使用切换来实现不同的下拉阻抗。下拉电路604包括M个开关660-0至660-M以及相应数目的电阻器R650-0至R650-M。开关660-m和电阻器R650-n的每个组合是下拉电路604的一个支路。在一个实施例中，M是与N相同的数。在一个实施例中，存在不同数目的上拉支路和下拉支路。如所示，可以经由VR 680将所有下拉支路耦接到VSS，其表示用以将最小输出电压从VSS向上调整至较高值的电压调节部件。VR 680可以是可变的以允许调整电路604被集成在其中的特定设备所特有的输出。
预驱动器630可以选择要接通的多个支路以产生期望的阻抗。在一个实施例中，每个电阻器具有大致等价的尺寸（例如，除过程变化之外是相同的），并且期望数目的电阻器被并行地开启以给出期望阻抗。在替换实施例中，电阻器中的一个或多个具有不同的值，其可以被选择性地组合以调整至期望输出阻抗。单独的下拉电阻器可以是与单独的上拉电阻器相同的值或者可不这样。将理解的是，所有下拉支路被并行地连接到延长器640，其表示用于下拉电路604的输出点。
还将理解的是，上拉电路602和下拉电路604被连接到延长器640。实现不同阻抗的传统方法涉及到向下拉电路604或上拉电路602中的任一者或两者添加更多支路。然而，添加更多支路增加延长器电容（一般地称为PAD CAP或Cpad）。增加寄生PAD CAP值可以负面地影响定时和带宽性能。另外，添加更多支路要求预驱动器630中的更多电路/逻辑，其要求更多功率。作为添加更多下支路或下拉支路的替代，预驱动器630可以选择性地接通一定比率的上和下支路以实现期望的输出阻抗。因此，可以在不增加系统中的支路的数目的情况下实现不同的输出阻抗配置，这意味着PAD CAP未改变，并且可以保持定时性能。
将理解的是，要接通的上拉支路和/或下拉支路的数目取决于系统设计以及期望的输出阻抗。被接通的上拉支路的数目对于逻辑低和逻辑高而言是不同的。在一个实施例中，多个上拉支路可以被开启并在驱动器驱动传输线的全部时间内被置于开启状态，其中只是其它上支路和下支路被接通和关断以在一与零或者逻辑低与逻辑高之间进行区别。因此，预驱动器可以接通一定比率的上和下支路以产生有效的输出阻抗。在一个实施例中，所选比率是促使用于逻辑低的有效输出阻抗与用于逻辑高的有效输出阻抗相同的比率。特定有效输出阻抗可以影响在VR 670和/或VR 680中被用来设置关于输出电压摆幅的输出阈值的值。
图7是用于输出具有减小的电压摆幅的信号的过程的实施例的流程图。在一个实施例中，主机平台的部件生成用以经由传输线发送到另一部件的信号，702。部件经由诸如迹线或导线之类的传输线进行对接。具有要发送的信号的部件是用于信号交换的目的的发射机，并且该向其发送信号的部件是用于信号交换的目的的接收机。在一个实施例中，发射机将生成的信号提供给其串行输出部分或收发机，其可以是或者包括传输线接口电路，704。传输线接口包括用以驱动传输线上的信号的驱动器。驱动器将传输线驱动至逻辑高和逻辑低以向接收机提供信号。
传输线接口电路包括上拉支路中或下拉支路中或者上拉和下拉支路两者中的调压器。在一个实施例中，（一个或多个）调压器被选择性地启用，例如只是为了用驱动器来驱动输出而被启用。如果（一个或多个）调压器需要被启用，则传输线接口电路启用（一个或多个）调压器，706。
传输线接口电路处理信号以确定要经由传输线发送到接收机的位，708。如果驱动器将驱动逻辑高，710 HIGH（高）分支，则传输线接口电路用上拉元件将传输线上拉至最大传输电压，712。该最大传输电压在传统电路中通常是VDD，并且可以被上拉元件与VDD之间的调压器减小。如果驱动器将驱动逻辑低，710 LOW（低）分支，则传输线接口电路用下拉元件来将传输线拉至最小传输电压，714。最小传输电压在传统电路中通常是VSS，并且可以被下拉元件与VSS之间的调压器向上调整。
无论是逻辑高还是逻辑低，在驱动该位之后，传输线接口电路可以确定是否已经发送了最后一位，718。如果最后一位尚未被发送，716 NO（否）分支，则传输线接口电路处理下一位，708，并重复该输出过程。如果最后一位已被发送，716 YES（是）分支，则传输线接口电路可以可选地绕过和/或禁用用于接收或空闲状态的调压器，718。
图8是用于凭经验使用可能值的穷举搜索来测试和确定通信设置的过程的实施例的流程图。虽然提供了存储器子系统的示例，但将理解的是，可以使用其中各部件交换通信的另一子系统来代替存储器子系统。因此，存储器子系统仅仅是其中各设备相互进行通信的系统的一个示例，其中可以使用调压器来控制输出或传输电压摆幅。制造商制造包括主机硬件平台和该平台上的存储器子系统的设备，802。同一或不同实体（制造商或最终用户）然后可以将一个或多个存储器设备连接到设备中的存储器子系统，804。平台上的一个或多个部件（例如，诸如存储器控制器）将与存储器设备执行I/O操作。
测试引擎或测试系统执行测试程序以对系统内的（一个或多个）存储设备进行应力测试以确定什么设置将用于I/O电路。测试系统识别与目标性能特性（例如，功率、定时）有关的I/O电路参数，806。可以根据本文所述的任何实施例来执行测试。测试引擎被嵌入主机平台上，并且不要求外部测试设备执行测试。在一个实施例中，平台上的BIOS包括在存储器被连接到存储器子系统时执行的测试程序或测试例程。该测试程序或例程命令测试引擎执行包括测量和分析的测试以确定在被测试的东西的极限内的用于特定系统的最佳设置。在一个实施例中，诸如通过网络连接从远离包括要测试的（一个或多个）存储器设备的设备的位置触发测试引擎。
在一个实施例中，测试系统对于每个所识别的电路参数通过各种测试操作进行重复或循环，808。测试系统还可以通过任何给定参数的N个不同设置进行循环（其中，N不一定对于要测试的多个参数中的任何一个而言都是相同的），810。针对每次测试重复，存储器子系统在测试程序和/或测试系统的控制下可以调整或设置用于相关I/O电路参数的一个或多个值，包括将控制输出电压摆幅的调压器设置，812。
在一个实施例中，测试系统用嵌入测试引擎来生成测试业务，814。测试内容可以包含在诸如电压、温度、频率或其它条件之类的一个或多个环境条件下以功能方式针对设计中的不同边际性进行测试的单个或多个测试。在一个实施例中，测试系统然后测量目标性能特性的一个或多个操作裕度，816。测试系统针对每个不同设置重复测试和测量直至最后的设置被测试为止，818 YES（是）分支。在一个实施例中，测试系统通过可以影响感兴趣的I/O性能的每个所识别的I/O参数进行重复直至所有参数被测试为止，820YES（是）分支。在到达最后参数之前，820 NO（否）分支，测试引擎继续针对N个不同设置中的每一个进行重复，810。测试引擎可以使用如下面更详细地描述的各种不同应力测试模式，所述模式可以包括LFSR、受害者-入侵者、串话、ISI、电源噪声、电源值或其它模式。
在一个实施例中，测试系统执行搜索功能以确定用于将在被测试系统的运行时间操作中使用的每个I/O电路参数的值，822。所确定的值应是这样的值：在该值处每个I/O电路参数满足用于特定系统的最小阈值并改善I/O电路参数中的至少一个的性能。测试系统然后可以促使被测试系统基于搜索功能的结果来设置用于I/O电路参数的运行时间值，824。运行时间设置可以由搜索功能具体地确定，或者搜索功能可以识别值，并且系统可以将运行时间设置刚好设置在确定值以上。在一个实施例中，搜索功能添加明确的保护带。在一个实施例中，搜索功能可以基于多个测试或环境条件将一个或多个测量结果外推至最坏情况条件以使任何保护带最小化。
图9是其中可以实现电压摆幅控制的计算系统的实施例的框图。系统900表示根据本文所述的任何实施例的计算设备，并且可以是膝上型计算机、台式计算机、服务器、游戏或娱乐控制系统、扫描仪、复印机、打印机、路由或交换设备或其它电子设备。系统900包括处理器920，其提供用于系统900的处理、操作管理以及指令执行。处理器920可以包括任何类型的微处理器、中央处理单元（CPU）、处理核或其它处理硬件以提供用于系统900的处理。处理器920控制系统900的总体操作，并且可以是或者包括一个或多个可编程通用或专用微处理器、数字信号处理器（DSP）、可编程控制器、专用集成电路（ASIC）、可编程逻辑器件（PLD）等或此类设备的组合。
存储器子系统930表示系统900的主存储器，并且提供用于将被处理器920执行的代码或将在执行例程时使用的数据值的临时存储。存储器子系统930可以包括一个或多个存储器设备，诸如只读存储器（ROM）、闪速存储器、一个或多个种类的随机存取存储器（RAM）或其它存储器设备或此类设备的组合。存储器子系统930除了其它之外还存储并主控操作系统（OS）936以提供用于系统900中的指令执行的软件平台。另外，其它指令938被存储并从存储器子系统930执行以提供系统900的逻辑和处理。OS 936和指令938被处理器920执行。
存储器子系统930包括存储器设备932，在那里其存储数据、指令、程序或其它项目。在一个实施例中，存储器子系统包括存储器控制器934，其是根据本文所述的任何实施例的存储器控制器，并且其包括用于生成并向存储器设备932发布命令的调度器。
在一个实施例中，系统900的一个或多个部件包括被用来控制传输线接口的输出电压的一个或多个调压器。该（一个或多个）调压器可以被选择性地启用，并且将调整输出或发射电压摆幅。在一个实施例中，系统900包括测试引擎（未具体地示出），其可以凭经验测试系统内通信，包括测试用于调压器的值设置。
处理器920和存储器子系统930被耦接到总线/总线系统910。总线910是表示被适当桥接器、适配器和/或控制器连接的任何一个或多个分别的物理总线、通信线路/接口和/或点到点连接的抽象。因此，总线910可以包括例如系统总线、外围部件互连（PCI）总线、超传输或工业标准架构（ISA）总线、小型计算机系统接口（SCSI）总线、通用串行总线（USB）或电气和电子工程师协会（IEEE）标准1394总线（一般地称为“火线”）中的一个或多个。总线910的总线还可以对应于网络接口950中的接口。
系统900还包括被耦接到总线910的一个或多个输入/输出（I/O）接口940、网络接口950、一个或多个内部大容量存储设备960以及外围接口970。I/O接口940可以包括一个或多个接口部件，用户通过该接口部件与系统900相交互（例如，视频、音频和/或字母数字对接）。网络接口950为系统900提供了通过一个或多个网络与远程设备（例如，服务器、其它计算设备）通信的能力。网络接口950可以包括以太网适配器、无线互连部件、USB（通用串行总线）或其它基于有线或无线标准的或专有接口。
储存器960可以是或者包括用于以非易失性方式存储大量数据的任何常规介质，诸如一个或多个磁性、固态或基于光学的盘或组合。储存器960在持久性状态下保持代码或指令和数据962（即，尽管有到系统900的供电的中断，该值仍被保持）。储存器960一般地可以被视为“存储器”，尽管存储器930是用于向处理器920提供指令的执行或操作的存储器。而储存器960是非易失性的，存储器930可以包括易失性存储器（即，如果到系统900的供电被中断，则数据的值或状态是不确定的）。
外围接口970可包括上文并未具体地提及的任何硬件接口。外围设备一般地指代从属地连接到系统900的设备。从属连接是这样的连接，其中系统900提供在其上面执行操作且用户与其相交互的软件和/或硬件平台。
图10是其中可以实现电压摆幅控制的移动设备的实施例的框图。设备1000表示移动计算设备，诸如计算平板电脑、移动电话或智能电话、无线使能电子阅读器或其它移动设备。将理解的是，一般地示出了部件中的某些，并且在设备1000中并未示出此设备的所有部件。
设备1000包括处理器1010，其执行设备1000的主要处理操作。处理器1010可以包括一个或多个物理设备，诸如微处理器、应用处理器、微控制器、可编程逻辑器件或其它处理装置。在一个实施例中，除处理器管芯之外，处理器1010还包括光学接口部件。因此，处理器管芯和光子部件在同一封装中。根据本文所述的任何实施例，此处理器封装可以以光学方式与光学连接器对接。
由处理器1010执行的处理操作包括在其上面执行应用和/或设备功能的操作平台或操作系统的执行。处理操作包括关于与人类用户或与其它设备的I/O（输入/输出）的操作、关于功率管理的操作和/或关于将设备1000连接到另一设备的操作。处理操作还可以包括关于音频I/O和/或显示I/O的操作。
在一个实施例中，设备1000包括音频子系统1020，其表示与向计算设备提供音频功能相关联的硬件（例如，音频硬件和音频电路）和软件（例如，驱动器、编解码器）部件。音频功能可以包括扬声器和/或头戴受话器输出以及扩音器输入。用于此类功能的设备可以被集成到设备1000中或连接到设备1000。在一个实施例中，用户通过提供被处理器1010接收和处理的音频命令来与设备1000相交互。
显示子系统1030表示提供用于用户与计算设备相交互的视觉和/或触觉显示的硬件（例如，显示设备）和软件（例如，驱动器）部件。显示子系统1030包括显示接口1032，其包括被用来向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示接口1032包括与处理器1010分离以执行与显示有关的至少某处理的逻辑。在一个实施例中，显示子系统1030包括向用户提供输出和输入两者的触摸屏设备。
I/O控制器1040表示关于与用户的交互的硬件设备和软件部件。I/O控制器1040可以进行操作以管理作为音频子系统1020和/或显示子系统1030的一部分的硬件。另外，I/O控制器1040图示出用于连接到设备1000的附加设备的连接点，用户可以通过该设备与系统相交互。例如，可以被附接到设备1000的设备可能包括扩音器设备、扬声器或立体声系统、视频系统或其它显示设备、键盘或键区设备或供与特定应用一起使用的其它I/O设备，诸如读卡器或其它设备。
如上所述，I/O控制器1040可以与音频子系统1020和/或显示子系统1030相交互。例如，通过扩音器或其它音频设备的输入可以为设备1000的一个或多个应用或功能提供输入或命令。另外，可以作为显示输出的替代或除显示输出之外提供音频输出。在另一示例中，如果显示子系统包括触摸屏，则显示设备还充当输入设备，其可以至少部分地被I/O控制器1040管理。在设备1000上还可以存在附加按钮或开关以提供由I/O控制器1040管理的I/O功能。
在一个实施例中，I/O控制器1040管理诸如加速度计、照相机、光传感器或其它环境传感器、陀螺仪、全球定位系统（GPS）或可以包括在设备1000中的其它硬件之类的设备。输入可以是直接用户交互以及向系统提供环境输入以影响其操作（诸如，针对噪声的滤波、针对亮度检测调整显示器、对照相机应用闪光、或其它特征）的一部分。在一个实施例中，设备1000包括管理电池功率使用、电池的充电以及与电力节省操作有关的特征的功率管理1050。
存储器子系统1060包括用于将信息存储在设备1000中的（一个或多个）存储器设备1062。存储器子系统1060可以包括非易失性（如果到存储器设备的供电被中断，状态不改变）和/或易失性（如果到存储器设备的供电被中断，则状态是不确定的）存储器设备。存储器1060可以存储应用数据、用户数据、音乐、照片、文档或其它数据以及与系统1000的应用和功能的执行有关的系统数据（无论是长期的还是临时的）。在一个实施例中，存储器子系统1060包括存储器控制器1064（其也可以被视为系统1000的控制的一部分，并且可以潜在地被视为处理器1010的一部分）。存储器控制器1064包括用以生成并向存储器设备1062发布命令的调度器。
连接性1070包括硬件设备（例如，无线和/或有线连接器和通信硬件）和软件部件（例如，驱动器、协议栈）以使得设备1000能够与外部设备通信。设备可以是分别的设备，诸如其它计算设备、无线接入点或基站以及外围设备，诸如头戴受话器、打印机或其它设备。
连接性1070可以包括多个不同类型的连接性。广义地，用蜂窝连接性1072和无线连接性1074来举例说明设备1000。蜂窝连接性1072一般地涉及由无线运营商提供的蜂窝式网络连接性，诸如经由GSM（全球移动通信系统）或变体或衍生物、CDMA（码分多址）或变体或衍生物、TDM（时分复用）或变体或衍生物、LTE（长期演进-也称为“4G”）或其它蜂窝服务标准提供的。无线连接性1074指代并非蜂窝式的无线连接性，并且可以包括个域网（诸如蓝牙）、局域网（诸如 WiFi）和/或广域网（诸如WiMax）或其它无线通信。无线通信指代通过使用已调制的电磁辐射通过非固体介质进行的数据传输。有线通信通过固体通信介质发生。
外围连接1080包括硬件接口和连接器以及软件部件（例如，驱动器、协议栈）以实现外围连接。将理解的是，设备1000可以是到其它计算设备的外围设备（“至”1082）以及具有被连接到其的外围设备（“从”1084）。设备1000一般地具有用于出于诸如管理（例如，下载和/或上传、改变、同步）设备1000上的内容之类的目的而连接到其它计算设备的“接埠”连接器。另外，接埠连接器可以允许设备1000连接到某些外围设备，其允许设备1000控制例如到视听或其它系统的内容输出。
除专有接埠连接器或其它专有连接硬件之外，设备1000可以经由公共或基于标准的连接器来实现外围连接1080。常见类型可以包括通用串行总线（USB）连接器（其可以包括多个不同硬件接口中的任何一个）、包括MiniDisplayPort（MDP）的DisplayPort（显示端口）、高清晰度多媒体接口（HDMI）、火线或其它类型。
在一个实施例中，系统1000的一个或多个部件包括被用来控制传输线接口的输出电压的一个或多个调压器。该（一个或多个）调压器可以被选择性地启用，并且将调整输出或发射电压摆幅。在一个实施例中，系统1000包括一个或多个测试引擎（未具体地示出），其可以凭经验测试系统内通信，包括测试用于调压器的值设置。
在一个方面，传输线接口电路包括多个驱动器元件，包括p型驱动器元件，其被耦接在传输线与用于传输线接口电路的高压参考之间，以响应于要在传输线上驱动的输入信号的逻辑高值而将传输线上拉；以及n型驱动器元件，其被耦接在传输线与用于传输线接口电路的低压参考之间，以响应于输入信号的逻辑低值而将传输线下拉；以及调压器，其被本地地耦接在驱动器元件中的一个与相应电压参考之间的传输线接口电路中以减小传输线接口电路的电压摆幅。
在一个实施例中，调压器包括线性调压器。在一个实施例中，调压器包括开关电路调压器。在一个实施例中，调压器被与传输线接口电路一起集成在公共集成电路上。在一个实施例中，调压器被耦接在p型驱动器元件与高压参考之间。在一个实施例中，调压器是第一调压器，并且传输线接口还包括被耦接在n型驱动器元件与低压参考之间的第二调压器。在一个实施例中，传输线接口还包括被选择性地激活以绕过调压器以在传输线上接收信号的旁路路径。在一个实施例中，调压器还包括用于从测试电路接收设置值以配置调压器的输出以控制传输线接口电路的电压摆幅的控制元件。在一个实施例中，多个驱动器元件包括用于驱动与存储器设备互连的延长器的存储器控制器设备的输出驱动器元件。在一个实施例中，存储器设备包括低功率双倍数据速率（LPDDR）存储器设备、双倍数据速率（DDR）存储器设备或WIDEIO存储器设备中的一个。
在一方面，一种电子设备包括主机硬件平台，其包括处理器；在所述主机硬件平台上的存储器控制器设备，其具有用以与存储器设备通信的传输线接口电路，该传输线接口电路包括多个驱动器元件，包括p型驱动器元件，其被耦接在传输线与用于传输线接口电路的高压参考之间，以响应于要在传输线上驱动的输入信号的逻辑高值而将传输线上拉；以及n型驱动器元件，其被耦接在传输线与用于传输线接口电路的低压参考之间，以响应于输入信号的逻辑低值而将传输线下拉；以及调压器，其被本地地耦接在驱动器元件中的一个与相应电压参考之间的传输线接口电路中以减小传输线接口电路的电压摆幅；以及触摸屏显示器，其被耦接以基于被存储器控制器设备访问的数据而生成显示。
在一个实施例中，调压器被集成在存储器控制器设备上。在一个实施例中，调压器被耦接在p型驱动器元件与高压参考之间。在一个实施例中，调压器是第一调压器，并且传输线接口还包括被耦接在n型驱动器元件与低压参考之间的第二调压器。在一个实施例中，存储器控制器设备还包括被选择性地激活以绕过调压器以在传输线上接收信号的旁路路径。在一个实施例中，传输线接口还包括测试电路，其被耦接到存储器控制器设备以配置调压器以控制传输线接口电路的电压摆幅。在一个实施例中，所述存储器设备包括低功率双倍数据速率（LPDDR）存储器设备。
在一方面，一种方法包括接收要在传输线上驱动至存储器设备的信号；响应于接收到所述信号，激活调压器，该调压器被本地地耦接在驱动器元件与相应电压参考之间的传输线接口电路中以减小传输线接口电路的电压摆幅；以及响应于输入信号的逻辑高值，用被耦接在传输线与用于传输线接口电路的高压参考之间的p型驱动器元件来将传输线驱动为高；以及响应于输入信号的逻辑低值，用被耦接在传输线与用于传输线接口电路的低压参考之间的n型驱动器元件来将传输线驱动为低。
在一个实施例中，激活调压器包括激活被耦接在p型驱动器元件与高压参考之间的调压器。在一个实施例中，所述方法还包括确定电压水平（在该电压水平下激活调压器），包括针对用于针对传输线接口电路的目标I/O性能特性的多个不同I/O（输入/输出）电路参数的多个不同设置中的每一个，设置每个I/O电路参数的值；生成用于该设置的测试业务；以及测量所述I/O性能特性的操作裕度；执行搜索功能以确定每个I/O电路参数的值，在该值下，操作裕度满足最小阈值，并且I/O电路参数中的至少一个的性能增加；以及基于搜索功能来设置I/O电路参数的运行时间值。
如在本文中所示的流程图提供了各种过程动作序列的示例。虽然是按照特定序列或顺序示出，但除非另外说明，否则动作的顺序可以被修改。因此，应仅将所示实施例理解为示例，并且可以按照不同顺序来执行该过程，并且某些动作可以并行地执行。另外，在各种实施例中可以省略一个或多个动作；因此，并不是在每个实施例中都要求所有动作。可以有其它过程流程。
在已在本文中描述了各种操作或功能的程度上，可以将其描述或定义为软件代码、指令、配置和/或数据。该内容可以是可直接地执行的（“对象”或“可执行”形式）、源代码或差代码（“Δ”或“补丁”代码）。本文所述实施例的软件内容可以经由具有存储在其上面的内容的制品或者经由操作通信接口以经由通信接口来发送数据的方法而提供。机器可读存储介质可以促使机器执行所述的功能或操作，并且包括以可被机器（例如，计算设备、电子系统等）访问的形式存储信息的任何机制，诸如可记录/不可记录介质（例如，只读存储器（ROM）、随机存取存储器（RAM）、磁盘存储介质、光学存储介质、闪速存储设备等）。通信接口包括对接到硬接线、无线、光学等中的任何一个的介质以向诸如存储器总线接口、处理器总线接口、因特网连接、盘控制器等另一设备进行通信的任何机制。可以通过提供配置参数和/或发送信号以使通信接口准备提供描述软件内容的数据信号来配置通信接口。通信接口可以经由被发送到通信接口的一个或多个命令或信号被访问。
本文所述的各种部件可以是用于执行所述操作或功能的装置。本文所述的每个部件包括软件、硬件或这些的组合。可以将这些部件实现为软件模块、硬件模块、特殊用途硬件（例如，专用硬件、专用集成电路（ASIC）、数字信号处理器（DSP）等）、嵌入式控制器、硬接线电路等。
除在本文中描述的之外，在不脱离本发明的范围的情况下可以对本发明的公开实施例和实施方式进行各种修改。因此，应在说明性而不是限制性意义上理解本文中的说明和示例。应仅仅参考随后的权利要求来估量本发明的范围。

Claims (23)

1.一种传输线接口电路，包括：
多个驱动器元件，包括
p型驱动器元件，其被耦接在传输线与用于所述传输线接口电路的高压参考之间，以响应于要在所述传输线上驱动的输入信号的逻辑高值而将所述传输线上拉；以及
n型驱动器元件，其被耦接在所述传输线与用于所述传输线接口电路的低压参考之间，以响应于所述输入信号的逻辑低值而将所述传输线下拉；以及
调压器，其被本地地耦接在所述驱动器元件中的一个与相应电压参考之间的传输线接口电路中以减小所述传输线接口电路的电压摆幅。
2.权利要求1的传输线接口电路，其中，所述调压器包括线性调压器。
3.权利要求1的传输线接口电路，其中，所述调压器包括开关电路调压器。
4.权利要求1的传输线接口电路，其中，所述调压器被与所述传输线接口电路一起集成在公共集成电路上。
5.权利要求1的传输线接口电路，其中，所述调压器被耦接在所述p型驱动器元件与所述高压参考之间。
6.权利要求5的传输线接口电路，其中，所述调压器是第一调压器，并且还包括被耦接在所述n型驱动器元件与所述低压参考之间的第二调压器。
7.权利要求1的传输线接口电路，还包括：
旁路路径，其被选择性地激活以绕过所述调压器以在所述传输线上接收信号。
8.权利要求1的传输线接口电路，所述调压器还包括用于从测试电路接收设置值以配置所述调压器的输出以控制所述传输线接口电路的电压摆幅的控制元件。
9.权利要求1的传输线接口电路，其中，所述多个驱动器元件包括用于驱动与存储器设备互连的延长器的存储器控制器设备的输出驱动器元件。
10.权利要求9的传输线接口电路，其中，所述存储器设备包括低功率双倍数据速率（LPDDR）存储器设备、双倍数据速率（DDR）存储器设备或WIDEIO存储器设备中的一个。
11.一种传输线接口电路，包括：
p型驱动器元件，其被耦接在传输线与用于所述传输线接口电路的高压参考之间，以响应于要在所述传输线上驱动的输入信号的逻辑高值而将所述传输线上拉；以及
n型驱动器元件，其被耦接在所述传输线与用于所述传输线接口电路的低压参考之间，以响应于所述输入信号的逻辑低值而将所述传输线下拉；以及
调压器，其被本地地耦接在所述p型驱动器元件与所述高压参考之间的传输线接口电路中以减小所述传输线接口电路的电压摆幅。
12.一种传输线接口电路，包括：
p型驱动器元件，其被耦接在传输线与用于所述传输线接口电路的高压参考之间，以响应于要在所述传输线上驱动的输入信号的逻辑高值而将所述传输线上拉；以及
n型驱动器元件，其被耦接在所述传输线与用于所述传输线接口电路的低压参考之间，以响应于所述输入信号的逻辑低值而将所述传输线下拉；以及
调压器，其被本地地耦接在所述n型驱动器元件与所述低压参考之间的传输线接口电路中以减小所述传输线接口电路的电压摆幅。
13.一种传输线接口电路，包括：
p型驱动器元件，其被耦接在传输线与用于所述传输线接口电路的高压参考之间，以响应于要在所述传输线上驱动的输入信号的逻辑高值而将所述传输线上拉；以及
n型驱动器元件，其被耦接在所述传输线与用于所述传输线接口电路的低压参考之间，以响应于所述输入信号的逻辑低值而将所述传输线下拉；
第一调压器，其被本地地耦接在所述p型驱动器元件与所述高压参考之间的传输线接口电路中以减小所述传输线接口电路的高压摆幅；以及
第二调压器，其被本地地耦接在所述n型驱动器元件与所述低压参考之间的传输线接口电路中以减小所述传输线接口电路的低压摆幅。
14.一种电子设备，包括：
主机硬件平台，其包括处理器；
在所述主机硬件平台上的存储器控制器设备，其具有用以与存储器设备通信的传输线接口电路，所述传输线接口电路包括
多个驱动器元件，其包括
p型驱动器元件，其被耦接在传输线与用于所述传输线接口电路的高压参考之间，以响应于要在所述传输线上驱动的输入信号的逻辑高值而将所述传输线上拉；以及
n型驱动器元件，其被耦接在所述传输线与用于所述传输线接口电路的低压参考之间，以响应于所述输入信号的逻辑低值而将所述传输线下拉；以及
调压器，其被本地地耦接在所述驱动器元件中的一个与相应电压参考之间的传输线接口电路中以减小所述传输线接口电路的电压摆幅；以及
触摸屏显示器，其被耦接以基于被所述存储器控制器设备访问的数据而生成显示。
15.权利要求14的电子设备，其中，所述调压器被集成在存储器控制器设备上。
16.权利要求14的电子设备，其中，所述调压器被耦接在所述p型驱动器元件与所述高压参考之间。
17.权利要求16的电子设备，其中，所述调压器是第一调压器，并且还包括被耦接在所述n型驱动器元件与所述低压参考之间的第二调压器。
18.权利要求14的电子设备，所述存储器控制器设备还包括：旁路路径，其被选择性地激活以绕过所述调压器以在所述传输线上接收信号。
19.权利要求14的电子设备，还包括：
测试电路，其被耦接到所述存储器控制器设备以配置所述调压器以控制所述传输线接口电路的电压摆幅。
20.权利要求14的电子设备，其中，所述存储器设备包括低功率双倍数据速率（LPDDR）存储器设备。
21.一种方法，包括：
接收用于在传输线上驱动至存储器设备的信号；
响应于接收到所述信号，激活调压器，所述调压器被本地地耦接在驱动器元件与相应电压参考之间的传输线接口电路中以减小所述传输线接口电路的电压摆幅；以及
响应于输入信号的逻辑高值，用被耦接在所述传输线与用于所述传输线接口电路的高压参考之间的p型驱动器元件来将所述传输线驱动为高；以及
响应于所述输入信号的逻辑低值，用被耦接在所述传输线与用于所述传输线接口电路的低压参考之间的n型驱动器元件来将所述传输线驱动为低。
22.权利要求21的方法，其中，激活所述调压器包括激活被耦接在所述p型驱动器元件与所述高压参考之间的调压器。
23.权利要求21的方法，还包括确定电压水平，在该电压水平下激活所述调压器，包括
针对用于针对传输线接口电路的目标I/O性能特性的多个不同I/O（输入/输出）电路参数的多个不同设置中的每一个，
设置每个I/O电路参数的值；
生成用于该设置的测试业务；以及
测量所述I/O性能特性的操作裕度；
执行搜索功能以确定每个I/O电路参数的值，在该值下，操作裕度满足最小阈值，并且I/O电路参数中的至少一个的性能增加；以及
基于搜索功能来设置I/O电路参数的运行时间值。
CN201480030661.7A 2013-06-28 2014-06-19 I/o驱动器发射摆幅控制 Active CN105247791B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/931604 2013-06-28
US13/931,604 US9374004B2 (en) 2013-06-28 2013-06-28 I/O driver transmit swing control
PCT/US2014/043285 WO2014209765A1 (en) 2013-06-28 2014-06-19 I/o driver transmit swing control

Publications (2)

Publication Number Publication Date
CN105247791A true CN105247791A (zh) 2016-01-13
CN105247791B CN105247791B (zh) 2018-09-21

Family

ID=52115082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480030661.7A Active CN105247791B (zh) 2013-06-28 2014-06-19 I/o驱动器发射摆幅控制

Country Status (8)

Country Link
US (1) US9374004B2 (zh)
EP (1) EP3014772B1 (zh)
JP (1) JP6295486B2 (zh)
KR (1) KR101852670B1 (zh)
CN (1) CN105247791B (zh)
BR (1) BR112015029866B1 (zh)
RU (1) RU2644536C2 (zh)
WO (1) WO2014209765A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107408086A (zh) * 2015-05-14 2017-11-28 美光科技公司 用于存储器的非对称输入/输出接口的装置及方法
TWI627539B (zh) * 2016-01-22 2018-06-21 美光科技公司 用於編碼及解碼多階層通信架構之信號線之設備及方法
US10283187B2 (en) 2017-07-19 2019-05-07 Micron Technology, Inc. Apparatuses and methods for providing additional drive to multilevel signals representing data
CN109741778A (zh) * 2018-12-29 2019-05-10 西安紫光国芯半导体有限公司 一种dram输出驱动电路及其减小漏电的方法
CN110660431A (zh) * 2018-06-29 2020-01-07 瑞昱半导体股份有限公司 第四代双倍数据率内存的输入输出驱动器
CN110990305A (zh) * 2019-11-27 2020-04-10 西安紫光国芯半导体有限公司 存储控制物理接口、数据传输装置及数据传输系统
CN111936949A (zh) * 2020-03-25 2020-11-13 深圳市汇顶科技股份有限公司 驱动电路以及相关芯片
CN114189239A (zh) * 2021-12-08 2022-03-15 上海爻火微电子有限公司 接口电路、信号传输电路与电子设备

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101800523B1 (ko) 2013-06-28 2017-11-22 인텔 코포레이션 피드-포워드 및 피드백 제어를 갖는 전압 조정기
US9231796B2 (en) * 2013-11-25 2016-01-05 Globalfoundries Inc. Power aware equalization in a serial communications link
US20150169042A1 (en) * 2013-12-16 2015-06-18 Sandisk Technologies Inc. Low power interface for a data storage device
US9933834B2 (en) 2014-10-03 2018-04-03 Qualcomm Incorporated Clock-free dual-data-rate link with built-in flow control
US9910482B2 (en) 2015-09-24 2018-03-06 Qualcomm Incorporated Memory interface with adjustable voltage and termination and methods of use
US9680474B1 (en) * 2016-03-17 2017-06-13 Xilinx, Inc. System and method to reduce footprint and improve yield of fabric muxes in programmable logic devices
US10840157B2 (en) * 2017-06-02 2020-11-17 University of Viriginia Patent Foundation Methods for reducing chip testing time using trans-threshold correlations
US10373674B2 (en) * 2017-08-31 2019-08-06 Micron Technology, Inc. Apparatuses and methods for data transmission offset values in burst transmissions
TWI645414B (zh) * 2017-11-07 2018-12-21 瑞昱半導體股份有限公司 記憶體控制器
KR102401182B1 (ko) * 2018-01-19 2022-05-24 삼성전자주식회사 메모리 장치 및 메모리 패키지
JP2019134622A (ja) * 2018-02-01 2019-08-08 ローム株式会社 ドライバ回路及びスイッチングレギュレータ
US10782902B2 (en) * 2018-08-27 2020-09-22 Seagate Technology Llc Device parameter tuning
US10923164B2 (en) * 2018-09-29 2021-02-16 Intel Corporation Dual power I/O transmitter
US11069420B2 (en) 2019-07-25 2021-07-20 Micron Technology, Inc. In-system test of a memory device
RU194305U1 (ru) * 2019-09-30 2019-12-05 Общество с ограниченной ответственностью "МГБот" Контроллер с защитой от короткого замыкания
WO2022259585A1 (ja) * 2021-06-09 2022-12-15 ソニーセミコンダクタソリューションズ株式会社 半導体集積回路、電子装置、および、半導体集積回路の制御方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568062A (en) * 1995-07-14 1996-10-22 Kaplinsky; Cecil H. Low noise tri-state output buffer
CN101789775A (zh) * 2009-01-23 2010-07-28 中芯国际集成电路制造(上海)有限公司 传输线驱动电路
WO2013009418A1 (en) * 2011-07-08 2013-01-17 Rambus Inc. High-speed low-power stacked transceiver

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4491930A (en) 1970-12-28 1985-01-01 Hyatt Gilbert P Memory system using filterable signals
GB9106372D0 (en) * 1991-03-26 1991-05-15 Thomson Consumer Electronics Microcomputer reset circuit
KR950019786A (ko) * 1993-12-21 1995-07-24 이헌조 통신용 광섬유
JPH10229165A (ja) * 1997-02-17 1998-08-25 Ricoh Co Ltd 半導体集積回路装置
JP3967002B2 (ja) 1997-09-11 2007-08-29 株式会社ルネサステクノロジ 半導体集積回路
JP3090138B2 (ja) 1999-02-04 2000-09-18 日本電気株式会社 受信機
US6847617B2 (en) 2001-03-26 2005-01-25 Intel Corporation Systems for interchip communication
US6522174B2 (en) 2001-04-16 2003-02-18 Intel Corporation Differential cascode current mode driver
US7155006B2 (en) 2001-09-21 2006-12-26 Intel Corporation Method and apparatus for outbound wave subtraction using a variable offset amplifier
JP3927788B2 (ja) * 2001-11-01 2007-06-13 株式会社ルネサステクノロジ 半導体装置
US6894536B2 (en) 2001-12-10 2005-05-17 Intel Corporation Low power NRZ interconnect for pulsed signaling
RU2258302C2 (ru) * 2003-07-22 2005-08-10 Открытое акционерное общество "Ракетно-космическая корпорация "Энергия" им. С.П. Королева" Коммутатор напряжения с защитой от перегрузки по току
KR100919761B1 (ko) * 2004-03-10 2009-10-07 퀄컴 인코포레이티드 고 데이터 레이트 인터페이스 장치 및 방법
US7272707B2 (en) 2004-05-19 2007-09-18 International Business Machines Corporation Methods and apparatus for automatic system parameter configuration for performance improvement
US7246274B2 (en) 2004-09-10 2007-07-17 Rambus Inc. Method and apparatus for estimating random jitter (RJ) and deterministic jitter (DJ) from bit error rate (BER)
US7630489B2 (en) 2004-09-16 2009-12-08 Infineon Technologies Ag Adaptive communication systems and methods
KR100706239B1 (ko) * 2005-01-28 2007-04-11 삼성전자주식회사 대기모드에서 소비 전력을 감소시킬 수 있는 전압레귤레이터
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US20070245177A1 (en) 2006-03-24 2007-10-18 General Instrument Corporation Method and apparatus for determining the total power margin available for an hfc network
US7627730B1 (en) 2006-05-02 2009-12-01 Sun Microsystems, Inc. System and method for optimizing a memory controller
US7647467B1 (en) 2006-05-25 2010-01-12 Nvidia Corporation Tuning DRAM I/O parameters on the fly
US7602056B2 (en) 2006-06-14 2009-10-13 Intel Corporation On-die termination method for multi-chip packages
KR101206503B1 (ko) 2006-06-30 2012-11-29 삼성전자주식회사 스큐 제거 회로 및 그에 의한 스큐 제거 방법
US20080054860A1 (en) * 2006-09-01 2008-03-06 2Wire, Inc. Hybrid linear switching voltage regulator
KR100862341B1 (ko) 2006-11-13 2008-10-13 삼성전기주식회사 사람의 피부 영역 검출장치 및 그 방법
US7624225B2 (en) 2007-03-22 2009-11-24 International Business Machines Corporation System and method for providing synchronous dynamic random access memory (SDRAM) mode register shadowing in a memory system
US7886174B2 (en) 2007-06-27 2011-02-08 Intel Corporation Memory link training
US8767450B2 (en) * 2007-08-21 2014-07-01 Samsung Electronics Co., Ltd. Memory controllers to refresh memory sectors in response to writing signals and memory systems including the same
US7979039B2 (en) 2007-09-24 2011-07-12 Intel Corporation Pre-distorting a transmitted signal for offset cancellation
US7945050B2 (en) * 2007-09-28 2011-05-17 Intel Corporation Suppressing power supply noise using data scrambling in double data rate memory systems
US7622946B2 (en) 2007-11-05 2009-11-24 International Business Machines Corporation Design structure for an automatic driver/transmission line/receiver impedance matching circuitry
PT2093737E (pt) * 2008-02-22 2013-12-05 Minimax Gmbh & Co Kg Módulo de fim de linha ativo
US7924637B2 (en) 2008-03-31 2011-04-12 Advanced Micro Devices, Inc. Method for training dynamic random access memory (DRAM) controller timing delays
KR100930391B1 (ko) 2008-05-08 2009-12-08 주식회사 하이닉스반도체 전원전압 공급 제어 장치
US8687497B2 (en) 2008-07-01 2014-04-01 Ikanos Communications, Inc. Reduced memory vectored DSL
JP2010026651A (ja) 2008-07-16 2010-02-04 Toshiba Storage Device Corp シリアルインターフェース回路の自動調整方法及びシリアルインターフェース回路を備えた電子装置
US8008944B2 (en) 2008-11-25 2011-08-30 Qualcomm Incorporated Low voltage differential signaling driver with programmable on-chip resistor termination
KR100991383B1 (ko) 2008-12-26 2010-11-02 주식회사 하이닉스반도체 반도체 장치의 출력 드라이버
US7898295B1 (en) 2009-03-19 2011-03-01 Pmc-Sierra, Inc. Hot-pluggable differential signaling driver
US8819474B2 (en) 2009-04-03 2014-08-26 Intel Corporation Active training of memory command timing
US20110022870A1 (en) 2009-07-21 2011-01-27 Microsoft Corporation Component power monitoring and workload optimization
CN102292950B (zh) 2009-11-13 2014-12-03 松下电器产业株式会社 驱动器电路、接收器电路以及包括这些电路的通信系统的控制方法
US8331176B2 (en) 2009-11-30 2012-12-11 Intel Corporation Method and system for evaluating effects of signal phase difference on a memory system
US8582374B2 (en) 2009-12-15 2013-11-12 Intel Corporation Method and apparatus for dynamically adjusting voltage reference to optimize an I/O system
US8868992B2 (en) 2009-12-31 2014-10-21 Intel Corporation Robust memory link testing using memory controller
US8681571B2 (en) 2010-06-15 2014-03-25 International Business Machines Corporation Training a memory controller and a memory device using multiple read and write operations
KR101791456B1 (ko) 2010-10-11 2017-11-21 삼성전자주식회사 라이트 트레이닝 방법 및 이를 수행하는 반도체 장치
US9830954B2 (en) 2011-03-23 2017-11-28 Intel Corporation Method and system for dynamic power management of memories
WO2012145117A2 (en) 2011-04-22 2012-10-26 Rambus Inc. Memory components and controllers that calibrate multiphase synchronous timing references
US8934311B2 (en) 2011-09-06 2015-01-13 Samsung Electronics Co., Ltd. Semiconductor memory device capable of screening a weak bit and repairing the same
CN103988140B (zh) 2011-12-22 2017-08-11 英特尔公司 利用封装上的输入/输出接口互连在封装中封装的芯片与晶片
US8988106B2 (en) * 2012-02-29 2015-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Voltage mode driver with current booster (VMDCB)
RU123272U1 (ru) * 2012-06-29 2012-12-20 Открытое акционерное общество "Специализированный научно-исследовательский институт приборостроения" (ОАО "СНИИП") Универсальный конвертер интерфейсов
US9003246B2 (en) 2012-09-29 2015-04-07 Intel Corporation Functional memory array testing with a transaction-level test engine
US8996934B2 (en) 2012-09-29 2015-03-31 Intel Corporation Transaction-level testing of memory I/O and memory device
US9009531B2 (en) 2012-12-05 2015-04-14 Intel Corporation Memory subsystem data bus stress testing
US9009540B2 (en) 2012-12-05 2015-04-14 Intel Corporation Memory subsystem command bus stress testing
US9489199B2 (en) 2012-12-28 2016-11-08 Intel Corporation Vector compare instructions for sliding window encoding
US9152257B2 (en) 2012-12-28 2015-10-06 Intel Corporation Low swing voltage mode driver
US9024665B2 (en) 2013-03-13 2015-05-05 Intel Corporation Transmitter with voltage and current mode drivers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568062A (en) * 1995-07-14 1996-10-22 Kaplinsky; Cecil H. Low noise tri-state output buffer
CN101789775A (zh) * 2009-01-23 2010-07-28 中芯国际集成电路制造(上海)有限公司 传输线驱动电路
WO2013009418A1 (en) * 2011-07-08 2013-01-17 Rambus Inc. High-speed low-power stacked transceiver

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107408086A (zh) * 2015-05-14 2017-11-28 美光科技公司 用于存储器的非对称输入/输出接口的装置及方法
CN107408086B (zh) * 2015-05-14 2020-09-04 美光科技公司 用于存储器的非对称输入/输出接口的装置及方法
TWI627539B (zh) * 2016-01-22 2018-06-21 美光科技公司 用於編碼及解碼多階層通信架構之信號線之設備及方法
US10365833B2 (en) 2016-01-22 2019-07-30 Micron Technology, Inc. Apparatuses and methods for encoding and decoding of signal lines for multi-level communication architectures
US11809715B2 (en) 2016-01-22 2023-11-07 Micron Technology, Inc. Apparatuses and methods for encoding and decoding of signal lines for multi-level communication architectures
US11106367B2 (en) 2016-01-22 2021-08-31 Micron Technology, Inc. Apparatuses and methods for encoding and decoding of signal lines for multi-level communication architectures
US10283187B2 (en) 2017-07-19 2019-05-07 Micron Technology, Inc. Apparatuses and methods for providing additional drive to multilevel signals representing data
US10861531B2 (en) 2017-07-19 2020-12-08 Micron Technology, Inc. Apparatuses and methods for providing additional drive to multilevel signals representing data
CN110660431B (zh) * 2018-06-29 2021-07-27 瑞昱半导体股份有限公司 第四代双倍数据率内存的输入输出驱动器
CN110660431A (zh) * 2018-06-29 2020-01-07 瑞昱半导体股份有限公司 第四代双倍数据率内存的输入输出驱动器
CN109741778A (zh) * 2018-12-29 2019-05-10 西安紫光国芯半导体有限公司 一种dram输出驱动电路及其减小漏电的方法
CN110990305A (zh) * 2019-11-27 2020-04-10 西安紫光国芯半导体有限公司 存储控制物理接口、数据传输装置及数据传输系统
CN110990305B (zh) * 2019-11-27 2024-01-30 西安紫光国芯半导体有限公司 存储控制物理接口、数据传输装置及数据传输系统
CN111936949A (zh) * 2020-03-25 2020-11-13 深圳市汇顶科技股份有限公司 驱动电路以及相关芯片
CN114189239A (zh) * 2021-12-08 2022-03-15 上海爻火微电子有限公司 接口电路、信号传输电路与电子设备

Also Published As

Publication number Publication date
EP3014772B1 (en) 2021-01-13
JP2016525302A (ja) 2016-08-22
BR112015029866B1 (pt) 2022-04-26
BR112015029866A2 (zh) 2017-10-03
RU2015151136A (ru) 2017-06-01
KR20150139925A (ko) 2015-12-14
US20150002408A1 (en) 2015-01-01
JP6295486B2 (ja) 2018-03-20
US9374004B2 (en) 2016-06-21
KR101852670B1 (ko) 2018-04-26
CN105247791B (zh) 2018-09-21
EP3014772A1 (en) 2016-05-04
EP3014772A4 (en) 2017-03-08
RU2644536C2 (ru) 2018-02-12
WO2014209765A1 (en) 2014-12-31

Similar Documents

Publication Publication Date Title
CN105247791A (zh) I/o驱动器发射摆幅控制
US9397661B2 (en) On-die termination circuit and on-die termination method
US10324490B2 (en) Timing control for unmatched signal receiver
US9218575B2 (en) Periodic training for unmatched signal receiver
US10565154B2 (en) Mobile device and interfacing method thereof that adjusts clock frequency based on access mode
US9892483B2 (en) Timing controller, display system including the same, and method of use thereof
KR101921971B1 (ko) I/o ac 타이밍을 위한 듀티 사이클 기반 타이밍 마지닝
US20140082398A1 (en) EMBEDDED MULTIMEDIA CARD (eMMC), HOST CONTROLLING eMMC, AND METHOD OPERATING eMMC SYSTEM
US9348356B2 (en) Embedded multimedia card (eMMC), host controlling eMMC, and method operating eMMC system
US9430423B2 (en) Embedded multimedia card (eMMC), host controlling eMMC, and method operating eMMC system
US8786323B2 (en) Driver with resistance calibration capability
KR20180122146A (ko) 열화를 보상하는 반도체 장치 및 이를 이용하는 반도체 시스템
WO2016094052A1 (en) Adjustable low swing memory interface
CN109791928A (zh) 用于裸片到裸片SerDes的分离式芯片解决方案
US20130147556A1 (en) Squelch Detection Method and Circuit Using Rectifying Circuit for Detecting Out-of-Band Signal
US20190103889A1 (en) Transmitter with power supply rejection
KR101978976B1 (ko) 임베디드 멀티미디어 카드（ｅＭＭＣ）와 상기 ｅＭＭＣ를 제어하는 호스트
KR20160105085A (ko) 고속 통신을 위한 버퍼 회로를 포함하는 인터페이스 회로, 이를 포함하는 반도체 장치 및 시스템
KR20210089811A (ko) 외부 신호에 기초하여, 전력 모드의 변경을 감지하는 전자 장치
US20240230725A9 (en) Localized ir drop detection and calibration scheme to create high accuracy voltage supply across physical circuit partitions for performance gain

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant