CN105244371A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN105244371A
CN105244371A CN201510381995.5A CN201510381995A CN105244371A CN 105244371 A CN105244371 A CN 105244371A CN 201510381995 A CN201510381995 A CN 201510381995A CN 105244371 A CN105244371 A CN 105244371A
Authority
CN
China
Prior art keywords
layer
sic substrate
electrode
semiconductor device
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510381995.5A
Other languages
English (en)
Inventor
贝沼隆浩
五十岚崇
稻川浩巳
新井岳
藤井裕二
冈村孝宏
豊田久志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN105244371A publication Critical patent/CN105244371A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/411—PN diodes having planar bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种半导体器件，其降低SiC衬底和电极之间的接触电阻。当在从钛层侧至SiC衬底侧的方向上通过俄歇电子能谱(AES)溅射分析硅化物层时，对应于硅化物层的深度分布的溅射时间被定义为ts。在这种情况下，在从0.4ts至ts的溅射时间的范围内从钛层侧的硅化物层的深度分布包含其中由AES溅射确定的钛原子占由AES溅射确定的所有原子的5原子％或更多的区域。

Description

半导体器件
相关申请的交叉引用
将2014年7月2日提交的日本专利申请No.2014-137200的公开内容(包括说明书，附图和摘要)整体并入本文作为参考。
技术领域
本发明涉及一种半导体器件，并提供一种适用于例如包括碳化硅(SiC)衬底的半导体器件的技术。
背景技术
需要用于半导体器件中的衬底具有高耐压。SiC衬底可用作这种衬底。
当SiC衬底用于半导体器件中时，可设置将要欧姆连接至SiC衬底的电极。日本未审专利申请公布No.2010-86999描述了一种形成这样的电极的方法。在日本未审专利申请公布No.2010-86999中，具体地，镍层首先形成在SiC衬底的表面上。随后，加热SiC衬底和镍层。因此，硅化物层形成在SiC衬底的表面中。在此步骤中，残留了一部分镍层，而没有对硅化物的形成做出贡献。随后，没有对硅化物的形成做出贡献的该一部分镍层部分被去除。随后，钛层形成在硅化物层上。随后，金属层(例如镍层)形成在钛层上。
发明内容
SiC衬底具有优良的特性，例如高耐压。目前各种半导体器件(例如，晶体管和二极管)都利用SiC衬底形成且正在进行研究以便应用这些特性。本发明人已经研究了一种降低SiC衬底和电极之间的接触电阻的结构，以便使得这样的半导体器件能有效地操作。其他问题和新颖的特征将从本说明书和附图的描述而变得清晰。
根据本发明的一个实施例，提供一种半导体器件，其中包含镍和钛的硅化物层设置在SiC衬底的表面中。金属层堆叠在硅化物层上。当通过从金属层侧至SiC衬底侧的方向上的俄歇电子能谱溅射分析硅化物层时，对应于硅化物层的深度分布的溅射时间被定义为ts。在这种情况下，在从0.4ts至ts的溅射时间范围内的从金属层侧的硅化物层的深度分布包含由AES溅射确定的钛原子占由AES溅射确定的所有原子的5原子％或更多的区域。
根据本发明的上述一个实施例，可降低SiC衬底和电极之间的接触电阻。
附图说明
图1是说明用于根据第一实施例的半导体器件中的层结构的示意图。
图2是说明用于形成图1中所示的半导体器件的结构的方法的示意图。
图3是说明用于形成图1中所示的半导体器件的结构的方法的示意图。
图4是说明用于形成图1中所示的半导体器件的结构的方法的示意图。
图5是说明图3的构造的变形的示意图。
图6是说明用于根据比较示例的半导体器件中的层结构的示意图。
图7是说明用于形成图6中所示的半导体器件的结构的方法的示意图。
图8是说明用于形成图6中所示的半导体器件的结构的方法的示意图。
图9A是说明根据第一实施例的层结构的深度分布的曲线图。图9B是说明根据比较示例的层结构的深度分布的曲线图。
图10是说明根据第二实施例的半导体器件的构造的示意图。
图11是说明图10的构造的变形的示意图。
图12是说明图11的构造的变形的示意图。
图13是说明根据第三实施例的半导体器件的构造的示意图。
图14是说明图13的构造的变形的示意图。
图15是说明根据第四实施例的半导体器件的构造的示意图。
具体实施方式
以下参考附图说明本发明的某些实施例。在所有附图中，相同的部件由相同数字指定，且适当省略其重复说明。
第一实施例
图1是说明用于根据第一实施例的半导体器件中的层结构的示意图。半导体器件包括SiC衬底SCS，硅化物层SLD以及金属层ML(钛层TL、镍层NL以及金层AL)。SiC衬底SCS在其表面中包括硅化物层SLD。如下文详细说明的，硅化物层SLD包含镍(Ni)和钛(Ti)。钛层TL、镍层NL以及金层AL以靠近硅化物层SLD的顺序布置。但是，金属层ML的层结构不限于图1中所示的示例结构(钛层TL、镍层NL以及金层AL)。
图2至4各为说明形成图1中所示的半导体器件的结构的方法的示意图。首先，如图2中所示，提供SiC衬底SCS。
随后，如图3中所示，例如通过溅射在SiC衬底SCS上形成钛层TL1。如下文所述，钛层TL1有助于形成硅化物层SLD。钛层TL1例如具有5至10nm的厚度。随后，例如通过溅射在钛层TL1上形成镍层NL1。如下文所述，镍层NL1也有助于形成硅化物层SLD。镍层NL1例如具有5至200nm的厚度。镍层NL1可以不直接形成在钛层TL1上。例如，镍层NL1可形成在钛层TL1上，同时不同于镍层NL1的金属层设置在其间。
随后，如图4中所示，硅化物层SLD形成在SiC衬底SCS的表面中。具体地，SiC衬底SCS、钛层TL1以及镍层NL1(图3)例如通过激光退火而被加热。因此，硅化物层SLD形成在SiC衬底SCS的表面中。在这种情况下，SiC衬底SCS包含分别来自钛层TL1和镍层NL1的钛(Ti)和镍(Ni)。
随后，在硅化物层SLD上依次形成钛层TL，镍层NL以及金层AL。以此方式，形成图1中所示的结构。
图5是说明图3的构造的变形的示意图。如图5中所示，例如通过溅射在SiC衬底SCS上形成钛镍合金层TNL。在这种情况下，如图4中所示，也可通过加热SiC衬底SCS以及钛镍合金层TNL而形成硅化物层SLD。
图6是说明用于根据比较示例的半导体器件中的层结构的示意图，且对应于第一实施例的图1。半导体器件包括SiC衬底SCS，硅化物层SLD、钛层TL、镍层NL以及金层AL。SiC衬底SCS在其表面中包括硅化物层SLD。如下文详细说明的，硅化物层SLD包含镍(Ni)。钛层TL、镍层NL以及金层AL以靠近硅化物层SLD的顺序布置。
图7和8各为说明形成图6中所示的半导体器件的结构的方法的示意图。首先，与第一实施例相同，执行图2中所示的步骤。
随后，如图7中所示，在SiC衬底SCS上形成镍层NL1。如下文所述，镍层NL1有助于形成硅化物层SLD。
随后，如图8中所示，硅化物层SLD形成在SiC衬底SCS的表面中。具体地，SiC衬底SCS以及镍层NL1(图7)例如通过激光退火而被加热。因此，硅化物层SLD形成在SiC衬底SCS的表面中。在这种情况下，SiC衬底SCS包含来自镍层NL1的镍(Ni)。
随后，在硅化物层SLD上依次形成钛层TL、镍层NL以及金层AL。以此方式，形成图6中所示的结构。
图9A是说明根据第一实施例的层结构的深度分布的曲线图。图9B是说明根据比较示例的层结构的深度分布的曲线图。图9A和9B中所示的深度分布各通过在从钛层TL侧至SiC衬底SCS的方向上借助俄歇电子能谱(AES)溅射而获得。氩(Ar)溅射用于AES溅射。
首先，利用图9A说明第一实施例。在图9A中所示的示例情况下，其中镍(Ni)光谱具有等于或大于半峰值的区域(溅射时间：约55至95分钟)对应于硅化物层SLD。至这个区域左侧的区域(溅射时间：约55分钟或更少)对应于钛层TL。至硅化物层SLD的区域右侧的区域(溅射时间：约95分钟或更多)对应于SiC衬底SCS。在图9A中所示的示例情况下，硅化物层SLD的区域(溅射时间：约55至95分钟)的宽度对应于相应于硅化物层SLD的深度分布的溅射时间ts。
在图9A中所示的示例情况下，在从0.4ts至ts的溅射时间范围内的从钛层TL侧的硅化物层SLD的深度分布包含其中由AES溅射确定的钛(Ti)原子占由AES溅射确定的所有原子的5原子％或更多的区域。换言之，硅化物层SLD在靠近SiC衬底SCS侧包含一定量的钛(Ti)。
通过研究，本发明人已经发现靠近于SiC衬底SCS侧(图9A)的硅化物层SLD包含的钛(Ti)可能来自于钛层TL1(图3)。在第一实施例中，如图3和4中所示，硅化物层SLD在SiC衬底SCS、钛层TL1以及镍层NL1依次布置的同时形成。换言之，在硅化物层SLD形成之前，钛(钛层TL1)位于硅化物层SLD的靠近SiC衬底SCS的一侧。在这种情况下，即使硅化物层SLD形成在SiC衬底SCS的表面中，一定量的钛(Ti)可能残留在硅化物层SLD的靠近SiC衬底SCS的一侧。
如上所述，镍层NL1(图3)可不直接形成在钛层TL1(图3)上。在这种情况下，例如，不是钛层TL1也不是镍层NL1的金属层位于钛层TL1和镍层NL1之间。在这种情况下，硅化物层SLD在靠近SiC衬底SCS的一侧也可包含来自钛层TL的钛(Ti)。而且，即使如图5中所示设置钛镍合金层TNL，硅化物层SLD在靠近SiC衬底SCS的一侧也可包含来自钛镍合金层TNL的钛(Ti)。
而且，在图9A中所示的示例情况下，在从0.1ts至ts的溅射时间范围内的从钛层TL侧的硅化物层SLD的深度分布包含由AES溅射确定的镍(Ni)原子占由AES溅射确定的所有原子的2原子％或更多的区域。换言之，硅化物层SLD包含靠近SiC衬底SCS侧的一定量的镍(Ni)。通过研究，发明人已经发现这样的镍(Ni)可能来自镍层NL1(图3)。
而且，在图9A中所示的示例情况下，在从0.4ts至ts的溅射时间范围内的从钛层TL侧的硅化物层SLD的深度分布示出镍(Ni)原子数在任意区域中都大于钛(Ti)原子数。通过控制图3中所示的步骤中的各个钛层TL1以及镍层NL1的厚度实现这种分布。详细来说，将镍层NL1的厚度以及镍层NL1中包含的镍原子数分别控制为大于钛层TL1的厚度以及钛层TL1中包含的钛原子数。
但是，镍(Ni)原子数和钛(Ti)原子数之间的数量关系不限于图9A中的示例关系。例如，在从0.4ts至ts的溅射时间范围内的从钛层TL侧的硅化物层SLD的深度分布可示出镍(Ni)原子数在任意区域中都小于钛(Ti)原子数。以与上述相同的方式，通过控制图3中所示的步骤中的各个钛层TL1和镍层NL1的厚度实现这种分布。
而且，在图9A中所示的示例情况下，碳(C)、镍(Ni)以及钛(Ti)分别均匀地分散在硅化物层SLD的中心区中(溅射时间：约55至95分钟)。具体地，在从0.25ts至0.75ts的溅射时间范围内的从钛层TL侧的硅化物层SLD的深度分布示出碳(C)原子数(原子浓度)的最大值和最小值之间的差是最大值和最小值的算术平均值的10％或更小。类似地，深度分布示出镍(Ni)原子数(原子浓度)的最大值和最小值之间的差是最大值和最小值的算术平均值的10％或更小。类似地，深度分布示出钛(Ti)原子数(原子浓度)的最大值和最小值之间的差是最大值和最小值的算术平均值的10％或更小。
随后，利用图9B说明比较示例。在图9B中所示的示例情况下，其中镍(Ni)光谱具有等于或大于半峰值的区域(溅射时间：约52.5至70分钟)对应于硅化物层SLD。至这个区域左侧的区域(溅射时间：约52.5分钟或更少)对应于钛层TL。至硅化物层SLD的区域右侧的区域(溅射时间：约70分钟或更多)对应于SiC衬底SCS。
在图9B中所示的示例情况下，硅化物层SLD的上述区域的宽度(溅射时间：约52.5至70分钟)对应于相应于硅化物层SLD的深度分布的溅射时间ts。在图9B中所示的情况下，在从0.4ts至ts的溅射时间范围内的从钛层TL侧的硅化物层SLD的深度分布示出由AES溅射确定的钛原子数基本上为零。换言之，硅化物层SLD在靠近SiC衬底SCS侧基本上不含钛(Ti)。
在比较示例中，如图7和8中所示，在SiC衬底SCS上设置镍层NL1的同时形成硅化物层SLD。换言之，再没有钛层的情况下形成硅化物层SLD，允许硅化物层SLD主要包含钛(Ti)。因此，在比较示例中，硅化物层SLD在靠近SiC衬底SCS侧基本上不含钛(Ti)。
而且，在图9B中所示的情况下，与图9A中所示的情况相比，硅化物层SLD中的碳(C)原子浓度(溅射时间：约52.5至70分钟)大幅改变。而且，硅化物层SLD中的碳(C)原子浓度在靠近SiC衬底SCS侧具有峰值。这种峰值提示了碳(C)局部分布在靠近SiC衬底SCS的硅化物层SLD的区域中。
碳可具有高于硅化物层SLD的电阻率。在这种情况下，其中局部分布碳的区域具有相对高的电阻。因此，碳的局部分布导致这种高电阻，且会影响包括SiC衬底SCS的半导体器件的操作。
通过研究，发明人已经发现局部分布在靠近SiC衬底SCS侧的硅化物层SLD中(图9B)的碳(C)来自SiC衬底SCS中包含的碳(C)。这样的碳(C)例如会在用于形成硅化物层SLD的退火(如图8中示例性示出)期间沉淀。
现在将图9A和9B彼此比较。在图9A中，抑制碳(C)局部分布在硅化物层SLD的部分区域中。在图9B中，碳(C)局部分布在靠近SiC衬底SCS侧的硅化物层SLD中。通过研究，发明人已经发现硅化物层SLD中包含的钛(Ti)可能会抑制第一实施例中的碳(C)的局部分布。
详细来说，如上所述，第一实施例中的硅化物层SLD在靠近SiC衬底SCS侧(图9A)包含大量钛(Ti)。因此，在第一实施例中，可能能抑制碳(C)的局部分布。在比较示例中，在靠近SiC衬底SCS侧(图9B)的硅化物层SLD中没有包含这样的大量的钛(Ti)。因此，在比较示例中，可能不能抑制碳(C)的局部分布。
通过研究，发明人已经推断钛(Ti)可能能以下述方式抑制碳(C)的局部分布。在第一实施例和比较示例每一个中都执行用于形成硅化物层SLD的退火(加热)。因此，碳(C)从SiC衬底SCS沉淀进入硅化物层SLD。在第一实施例中，如上所述，硅化物层SLD包含大量钛(Ti)。通常，钛(Ti)容易与碳(C)结合。因此，在第一实施例中，当从SiC衬底SCS沉淀碳(C)时，碳(C)与硅化物层SLD中包含的钛(Ti)结合。这种与钛(Ti)结合的碳(C)基本上均匀地在硅化物层SLD中扩散。因此，抑制了碳(C)的局部分布。
在比较示例中，硅化物层SLD不包含大量钛(Ti)。因此，当从SiC衬底SCS沉淀碳(C)时，碳(C)几乎不与钛(Ti)结合。在这种情况下，碳(C)几乎不在硅化物层SLD中扩散。因此，碳(C)局部分布在靠近SiC衬底SCS侧的硅化物层SLD中。
而且，在图9A中，镍(Ni)基本上均匀地分散在硅化物层SLD中。在图9B中，镍(Ni)局部分布在靠近钛层TL侧的硅化物层SLD中。
通过研究，发明人已经推断由于以下原因而在第一实施例和比较示例之间可能出现差异。其中局部分布碳的区域会阻挡镍的扩散。在第一实施例中，抑制碳局部分布在硅化物层SLD的某个区域中。这基本上消除了由碳的局部分布而对镍扩散的阻挡。在比较示例中，碳局部分布在靠近SiC衬底SCS侧的硅化物层SLD中。因此，来自镍层NL1的镍(图7)不会扩散至SiC衬底SCS侧。
如上所述，根据第一实施例，硅化物层SLD在靠近SiC衬底SCS侧包含大量钛。这抑制了SiC衬底SCS中包含的碳局部分布在硅化物层SLD的某个区域中。
第二实施例
图10是说明根据第二实施例的半导体器件的构造的示意图。半导体器件包括二极管。借助图1中所示的层结构构造半导体器件。具体地，半导体器件包括SiC衬底SCS、第一导电类型半导体层NSL、第二导电类型区PR、第一电极EL1以及第二电极EL2。借助图1中所示的层结构共同构造SiC衬底SCS和第一电极EL1。
在图10中所示的示例性构造中，第一导电类型是n型，而第二导电类型是p型。但是，第一导电类型和第二导电类型可以分别是p型和n型。以下，假设第一导电类型是n型而第二导电类型是p型而进行说明。
SiC衬底SCS具有彼此相对的第一表面以及第二表面。第一电极EL1位于第一表面侧。第二电极EL2位于第二表面侧。如下文详细说明的，在图10中所示的构造中，第一电极EL1作为二极管的阴极。第二电极EL2作为二极管的阳极。换言之，二极管设计为电流在SiC衬底SCS的厚度方向上流动。在图10中所示的构造中，SiC衬底SCS是n+衬底(第一导电类型衬底)。
SiC衬底SCS具有第一表面上的硅化物层SLD。第一电极EL1堆叠在硅化物层SLD上。第一电极EL1对应于图1中所示的金属层ML(钛层TL、镍层NL以及金层AL)。以此方式，图1中所示的层结构用于图10中所示的构造中。在这种构造中，第一电极EL1通过硅化物层SLD耦合至SiC衬底SCS。这使得第一电极EL1欧姆连接至SiC衬底SCS。
第一导电类型半导体层NSL设置在SiC衬底SCS的第二表面上。第一导电类型半导体层NSL是外延层(例如SiC外延层或GaN外延层)，其例如借助作为基础材料的SiC衬底SCS形成。在图10中所示的构造中，第一导电类型半导体层NSL是n-层。第一导电类型半导体层NSL具有低于SiC衬底SCS的杂质浓度。
第二导电类型区PR设置在第一导电类型半导体层NSL的表面中。在这种构造中，pn结形成在第二导电类型区PR和第一导电类型半导体层NSL之间的界面处。借助这种pn结形成二极管。
绝缘层DL设置在第一导电类型半导体层NSL上。绝缘层DL例如由二氧化硅(SiO2)膜或氮化硅(SiN)膜形成。例如，绝缘层DL用作保护第一导电类型半导体层NSL的表面的保护层。绝缘层DL具有在平面图中在其中包括至少一部分第二导电类型区PR的开口。如下所述，借助第二电极EL2填充开口。
第二电极EL2设置在第一导电类型半导体层NSL上。第二电极EL2由与第二导电类型区PR形成欧姆结的金属形成。当第二导电类型区PR由p型SiC组成时，诸如钛(Ti)的金属可用作这种金属。
在图10中所示的构造中，第二电极EL2具有在平面图中与开口重叠并填充绝缘层DL的开口的部分。另一方面，这种部分外部的第二电极EL2的区域位于绝缘层DL上。在这种情况下，该部分外部的第二电极EL2的区域用作场板。电场可聚集在绝缘层DL下的区域中。上述场板缓解这种电场聚集。
如上所述，根据第二实施例，pn结二极管借助SiC衬底SCS构造。在二极管中，图1中所示的层结构用于耦合至SiC衬底SCS的电极(第一电极EL1)。在这种构造中，与第一实施例相同，通过图1中所示的层结构中包含的硅化物层(硅化物层SLD)抑制碳的局部分布。因此，可降低二极管的导通电阻。
图11是说明图10的构造的变形的示意图。如图11中所示，半导体器件可具有肖特基势垒二极管(SBD)。具体地，在图11中所示的示例性构造中，第二导电类型区PR(图10)没有形成在第一导电类型半导体层NSL的表面中。第二电极EL2由与第一导电类型半导体层NSL形成肖特基结的金属形成。在这种构造中，跨越第二电极EL2和第一导电类型半导体层NSL之间的界面形成SBD。当第一导电类型半导体层NSL由n型SiC组成时，诸如钛(Ti)的金属可用作所述金属。
在图11中所示的构造中，与第二实施例相同，也可降低二极管(SBD)的导通电阻。
图12是说明图11的构造的变形的示意图。如图12中所示，半导体器件可包括结型势垒肖特基二极管(JBS)。在JBS二极管中，如下所述，借助第一导电类型半导体层NSL构造SBD，且多个第二导电类型区PR设置在第一导电类型半导体层NSL中。
详细来说，在图12中所示的示例性构造中，第二导电类型区PR设置在第一导电类型半导体层NSL的表面中。各个第二导电类型区PR与第一导电类型半导体层NSL形成pn结。第二导电类型区PR在平面图中沿第一方向(图12中的x轴方向)排列。
第二电极EL2设置在第一导电类型半导体层NSL上。在图12中所示的构造中，第二电极EL2跨越第二导电类型区PR。第二电极EL2与彼此相邻的第二导电类型区PR之间的第一导电类型半导体层NSL形成肖特基结。因此，跨越第二电极EL2和其中没有设置第一导电类型半导体层NSL的第二导电类型区PR之间的界面形成SBD。
在JBS二极管中，当施加正向偏压时，SBD执行整流动作。当施加反向偏压时，SBD通常泄漏电流较大。在JBS二极管中，pn结由多个第二导电类型区PR和第一导电类型半导体层NSL构造。在这种构造中，当施加反向偏压时，围绕各个第二导电类型区PR形成耗尽层。在这种情况下，允许第一导电类型半导体层NSL的区域完全耗尽，该区域位于彼此相邻的第二导电类型区PR之间。即使在对其施加反向偏压的情况下，JBS二极管也能通过这种耗尽层抑制泄漏电流。
在图12中所示的构造中，与第二实施例相同，二极管(SBD)的导通电阻也可被降低。
第三实施例
图13是说明根据第三实施例的半导体器件的构造的示意图。半导体器件包括双扩散MOS(DMOS)。借助图1中所示的层结构构造半导体器件。具体地，半导体器件包括SiC衬底SCS、第一导电类型半导体层NSL、第二导电类型区PR、源区SR、栅电极GE、漏电极DE以及源电极SE。SiC衬底SCS和漏电极DE借助图1中所示的层结构共同构造。
SiC衬底SCS具有彼此相对的第一表面和第二表面。漏电极DE位于第一表面侧。栅电极GE和源电极SE位于第二表面侧。在图13中所示的示例性构造中，SiC衬底SCS是n+衬底(第一导电类型衬底)。
SiC衬底SCS具有在第一表面上的硅化物层SLD。漏电极DE堆叠在硅化物层SLD上。漏电极DE对应于图1中所示的金属层ML(钛层TL、镍层NL以及金层AL)。以此方式，图1中所示的层结构用于图13中所示的构造中。在这种构造中，漏电极DE通过硅化物层SLD耦合至SiC衬底SCS。这允许漏电极DE欧姆连接至SiC衬底SCS。
第一导电类型半导体层NSL设置在SiC衬底SCS的第二表面上。第一导电类型半导体层NSL是外延层(例如SiC外延层或GaN外延层)，其例如借助作为基础材料的SiC衬底SCS形成。在图13中所示的构造中，第一导电类型半导体层NSL是n-层。第一导电类型半导体层NSL具有低于SiC衬底SCS的杂质浓度。
第二导电类型区PR设置在第一导电类型半导体层NSL的表面中。在图13中所示的构造中，两个第二导电类型区PR沿平面图中的第一方向(图13中的x轴方向)彼此相对。如下所述，栅电极GE位于两个第二导电类型区PR之间。
源区SR设置在各个第二导电类型区PR的表面中。源区SR是第一导电类型区(n+区)。在图13中所示的构造中，源区SR比第二导电类型区PR浅。
栅绝缘膜GI设置在第一导电类型半导体层NSL上。在图13中所示的构造中，栅绝缘膜GI跨越相对的第二导电类型区PR。栅绝缘膜GI例如由二氧化硅(SiO2)膜形成。
栅电极GE设置在栅绝缘膜GI上。栅电极GE由此跨越相对的第二导电类型区PR。栅电极GE例如由多晶硅形成。而且，在图13中所示的构造中，栅电极GE由层间绝缘膜ILD覆盖。层间绝缘膜ILD例如由二氧化硅(SiO2)膜形成。
源电极SE设置在第二导电类型区PR上。在这种构造中，在平面图中，源电极SE包括至少一些源区SR。因此，源电极SE可电耦合至各个源区SR。源电极SE由与源区SR形成欧姆结的金属形成。具体地，当源区SR由n型SiC组成时，源电极SE例如由钛(Ti)形成。在图13中所示的构造中，源电极SE覆盖层间绝缘膜ILD以及第一导电类型半导体层NSL。
如上所述，根据第三实施例，DMOS利用SiC衬底SCS构造。在DMOS中，图1中所示的层结构用于耦合至SiC衬底SCS的电极(漏电极DE)。在这种构造中，与第一实施例相同，通过图1中所示的层结构中包含的硅化物层(硅化物层SLD)抑制碳的局部分布。因此，可降低DMOS的导通电阻。
图14是说明图13的构造的变形的示意图。如图14中所示，栅电极GE可埋入第一导电类型半导体层NSL中。换言之，图13中所示的DMOS可以是沟槽DMOS。
详细来说，第一导电类型半导体层NSL在相对的第二导电类型区PR之间具有沟槽。栅绝缘膜GI沿沟槽的底部和内侧面设置。而且，借助栅电极GE填充沟槽。在图14中所示的示例性构造中，沟槽比各个源区SR和各个第二导电类型区PR深。
在图14中所示的构造中，与第三实施例相同，也可降低DMOS的导通电阻。
第四实施例
图15是说明根据第四实施例的半导体器件的构造的示意图。半导体器件包括平面型MOS。半导体器件借助图1中所示的层结构构造。但是，如下文详细说明的，图15中所示的示例性构造与图1中所示的构造的不同在于构成金属层ML的材料。具体地，半导体器件包括SiC衬底SCS、扩散层DIF、栅电极GE、绝缘层DL以及接触CT。SiC衬底SCS和各个接触CT借助图1中所示的层结构共同构造。
详细来说，栅绝缘膜GI设置在SiC衬底SCS的表面上。栅电极GE设置在栅绝缘膜GI上。侧壁SW设置在栅电极GE的侧面上。栅绝缘膜GI例如由二氧化硅(SiO2)膜形成。栅电极GE例如由多晶硅形成。侧壁SW例如由二氧化硅(SiO2)膜或氮化硅(SiN)膜形成。
扩散层DIF设置在SiC衬底SCS的表面中。在图15中所示的构造中，彼此相对的两个扩散层DIF跨越栅电极GE。各个扩散层DIF都用作源极和漏极中的一个。扩散层DIF在其表面中包括图1中所示的硅化物层SLD。
绝缘层DL设置在SiC衬底SCS，栅电极GE以及侧壁SW上以便覆盖SiC衬底SCS、栅电极GE和侧壁SW。绝缘层DL例如由二氧化硅(SiO2)膜或低k材料(例如SiCOH)形成。
接触CT埋入绝缘层DL中。在图15中所示的构造中，各个接触CT都设置在各个扩散层DIF上。接触CT耦合至扩散层DIF，同时贯穿绝缘层DL。在这种构造中，接触CT的下端通过图1中所示的硅化物层SLD耦合至扩散层DIF。换言之，接触CT对应于图1中所示的构造中的金属层ML。接触CT例如由钨(W)或铜(Cu)形成。
如上所述，根据第四实施例，平面型MOS借助SiC衬底SCS构造。在MOS中，图1中所示的硅化物层SLD用作允许接触CT耦合至SiC衬底SCS(扩散层DIF)的硅化物层(硅化物层SLD)。在这种构造中，与第一实施例相同，可通过硅化物层SLD抑制碳的局部分布。因此，可降低MOS的导通电阻。
虽然已经根据上述某些实施例具体说明了本发明人实现的本发明，但是本发明不应局限于此，且显然在不脱离本发明主旨的范围内可对本发明进行各种变形或替换。

Claims (10)

1.一种半导体器件，包括：
SiC衬底；
设置在所述SiC衬底的表面中并且包含镍和钛的硅化物层；以及
堆叠在所述硅化物层上方的金属层，
其中，在从所述金属层侧至所述SiC衬底侧的方向上通过俄歇电子能谱(AES)溅射分析所述硅化物层的情况下，当对应于所述硅化物层的深度分布的溅射时间被定义为ts时，在从0.4ts至ts的溅射时间的范围内从所述金属层侧的所述硅化物层的深度分布包含由AES溅射确定的钛原子占由AES溅射确定的所有原子的5原子％或更多的区域。
2.根据权利要求1所述的半导体器件，其中，在从0.1ts至ts的溅射时间的范围内从所述金属层侧的所述硅化物层的深度分布包含由AES溅射确定的镍原子占由AES溅射确定的所有原子的2原子％或更多的区域。
3.根据权利要求2所述的半导体器件，其中，在从0.4ts至ts的溅射时间的范围内从所述金属层侧的所述硅化物层的深度分布显示出由AES溅射确定的镍原子数在任意区域中都大于由AES溅射确定的钛原子数。
4.根据权利要求1所述的半导体器件，其中，在从0.25ts至0.75ts的溅射时间的范围内从所述金属层侧的所述硅化物层的深度分布显示出：
由AES溅射确定的碳原子数的最大值和最小值之间的差是该最大值和最小值的算术平均值的10％或更小，
由AES溅射确定的镍原子数的最大值和最小值之间的差是该最大值和最小值的算术平均值的10％或更小，并且
由AES溅射确定的钛原子数的最大值和最小值之间的差是该最大值和最小值的算术平均值的10％或更小。
5.根据权利要求1所述的半导体器件，
其中，所述SiC衬底包括：
第一表面，在所述第一表面上方具有所述硅化物层；以及
位于与所述第一表面相对侧的第二表面，并且
其中，所述半导体器件还包括：
位于第一表面侧并且对应于所述金属层的第一电极；
位于第二表面侧的半导体层；
第二电极，所述第二电极与所述第二表面相对并且所述半导体层插入在所述第二电极和所述第二表面之间；以及
由所述第一电极、所述半导体层和所述第二电极构造的二极管。
6.根据权利要求5所述的半导体器件，还包括设置在所述半导体层的表面上方的第二导电类型区，所述半导体层为第一导电类型，
其中，所述二极管具有由所述半导体层和所述第二导电类型区形成的pn结。
7.根据权利要求5所述的半导体器件，
其中，所述第二电极由与所述半导体层形成肖特基结的金属组成，以及
其中，所述二极管具有由所述第二电极和所述半导体层形成的肖特基结。
8.根据权利要求7所述的半导体器件，
其中，所述半导体器件包括：
第一导电类型的半导体层；
设置在所述半导体层的表面中并且在平面图中布置在第一方向上的多个第二导电类型区，所述第二导电类型区的每一个都与所述半导体层形成pn结，并且
其中，所述第二电极跨越所述第二导电类型区，并且与彼此相邻的所述第二导电类型区之间的所述半导体层形成肖特基结。
9.根据权利要求1所述的半导体器件，
其中，所述SiC衬底包括：
第一表面，在所述第一表面上方具有所述硅化物层；以及
位于与所述第一表面相对侧的第二表面，并且
其中，所述半导体器件还包括：
位于第一表面侧并且对应于所述金属层的漏电极；
位于第二表面侧的半导体层；
位于所述半导体层的表面上或埋入所述半导体层的表面中的栅电极；以及
设置在所述半导体层的表面上的源极。
10.根据权利要求1所述的半导体器件，还包括：
位于所述SiC衬底上的栅电极；
设置在所述SiC衬底中以便形成为源极和漏极的扩散层，所述扩散层中的每一个都具有在其中具有所述硅化物层的表面；
覆盖所述SiC衬底和所述栅电极的绝缘层；以及
埋入所述绝缘层中以便耦合至所述扩散层的接触，所述接触中的每一个都对应于所述金属层。
CN201510381995.5A 2014-07-02 2015-07-02 半导体器件 Pending CN105244371A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014137200A JP2016015424A (ja) 2014-07-02 2014-07-02 半導体装置
JP2014-137200 2014-07-02

Publications (1)

Publication Number Publication Date
CN105244371A true CN105244371A (zh) 2016-01-13

Family

ID=55017584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510381995.5A Pending CN105244371A (zh) 2014-07-02 2015-07-02 半导体器件

Country Status (4)

Country Link
US (1) US20160005819A1 (zh)
JP (1) JP2016015424A (zh)
CN (1) CN105244371A (zh)
TW (1) TW201603266A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7283053B2 (ja) * 2018-11-09 2023-05-30 富士電機株式会社 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法
JP7225873B2 (ja) * 2019-02-07 2023-02-21 富士電機株式会社 半導体装置及び半導体装置の製造方法
WO2024154676A1 (ja) * 2023-01-16 2024-07-25 ローム株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110233560A1 (en) * 2010-03-16 2011-09-29 Advanced Interconnect Materials, Llc Electrode for silicon carbide, silicon carbide semiconductor element, silicon carbide semiconductor device and method for forming electrode for silicon carbide
JP5352954B2 (ja) * 2006-11-22 2013-11-27 日産自動車株式会社 電極膜／炭化珪素構造体
CN103548119A (zh) * 2011-05-30 2014-01-29 富士电机株式会社 SiC半导体器件及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4192281B2 (ja) * 1997-11-28 2008-12-10 株式会社デンソー 炭化珪素半導体装置
JP4699812B2 (ja) * 2005-06-07 2011-06-15 株式会社デンソー 半導体装置およびその製造方法
JP5391643B2 (ja) * 2008-10-22 2014-01-15 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP5728339B2 (ja) * 2011-09-08 2015-06-03 株式会社東芝 半導体装置および半導体装置の製造方法
JP6261155B2 (ja) * 2012-02-20 2018-01-17 富士電機株式会社 ＳｉＣ半導体デバイスの製造方法
JP2013219150A (ja) * 2012-04-06 2013-10-24 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置のオーミック電極の製造方法
ITTO20120646A1 (it) * 2012-07-23 2014-01-24 St Microelectronics Srl Metodo di formazione di regioni di interfaccia di contatto elettrico di un dispositivo elettronico
WO2014038225A1 (ja) * 2012-09-06 2014-03-13 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP6160708B2 (ja) * 2013-11-22 2017-07-12 富士電機株式会社 炭化珪素半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5352954B2 (ja) * 2006-11-22 2013-11-27 日産自動車株式会社 電極膜／炭化珪素構造体
US20110233560A1 (en) * 2010-03-16 2011-09-29 Advanced Interconnect Materials, Llc Electrode for silicon carbide, silicon carbide semiconductor element, silicon carbide semiconductor device and method for forming electrode for silicon carbide
CN103548119A (zh) * 2011-05-30 2014-01-29 富士电机株式会社 SiC半导体器件及其制造方法

Also Published As

Publication number Publication date
US20160005819A1 (en) 2016-01-07
TW201603266A (zh) 2016-01-16
JP2016015424A (ja) 2016-01-28

Similar Documents

Publication Publication Date Title
JP6930197B2 (ja) 半導体装置および半導体装置の製造方法
JP7059555B2 (ja) 半導体装置
CN101964357B (zh) 半导体装置及半导体装置的制造方法
US9601581B2 (en) Semiconductor device and method for producing the same
CN101350369B (zh) 底部阳极肖特基二极管的结构和制造方法
US9024330B2 (en) Semiconductor device and manufacturing method thereof
CN102130157B (zh) 具有金属载体的半导体器件及其制造方法
TW200937639A (en) Structure and method for forming power devices with carbon-containing region
JP6242724B2 (ja) 半導体装置およびその製造方法
JP7176239B2 (ja) 半導体装置
US10411141B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20150279983A1 (en) Semiconductor device
JP7155641B2 (ja) 半導体装置
JP2018182032A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN106409897B (zh) 半导体装置及其制造方法
JP6069059B2 (ja) 炭化珪素半導体装置
CN105244371A (zh) 半导体器件
US20080191274A1 (en) Integrated mosfet and schottky device
US8766277B2 (en) Semiconductor device and manufacturing method of the same
CN111712925A (zh) 半导体装置
JP7243173B2 (ja) 半導体装置および半導体装置の製造方法
JP6992388B2 (ja) 半導体装置
JP4844125B2 (ja) 半導体装置およびその製造方法
CN115084279B (zh) 半导体装置
US12057416B2 (en) Semiconductor device with metal film on surface between passivation film and copper film

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160113

WD01 Invention patent application deemed withdrawn after publication