CN105225966A - 封装结构及其制法与定位构形 - Google Patents

封装结构及其制法与定位构形 Download PDF

Info

Publication number
CN105225966A
CN105225966A CN201410333328.5A CN201410333328A CN105225966A CN 105225966 A CN105225966 A CN 105225966A CN 201410333328 A CN201410333328 A CN 201410333328A CN 105225966 A CN105225966 A CN 105225966A
Authority
CN
China
Prior art keywords
positioning unit
making
base portion
electronic component
locating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410333328.5A
Other languages
English (en)
Inventor
戴瑞丰
黄晓君
卢俊宏
许习彰
陈仕卿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN105225966A publication Critical patent/CN105225966A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

一种封装结构及其制法与定位构形,该封装结构的制法，通过于一基部的表面上形成至少一突起、齐平或为两者的组合者的定位单元，再利用该定位单元制作至少一线路层于该基部的表面上，以藉由该些定位单元利于后续线路层的制作。

Description

封装结构及其制法与定位构形
技术领域
本发明涉及一种封装结构的制法，尤指一种定位构形与具定位功能的封装结构及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足半导体封装件微型化(miniaturization)的封装需求，即发展出晶圆级封装(WaferLevelPackaging,WLP)的技术。
如图1A至图1F，其为现有晶圆级扇出型(Fan-out)半导体封装件1的制法的剖面示意图。
如图1A所示，形成一热化离型胶层(thermalreleasetape)11于一承载件10上。
接着，置放多个半导体元件12于该热化离型胶层11上，该些半导体元件12具有相对的主动面12a与非主动面12b，各该主动面12a上均具有多个电极垫120，且各该主动面12a粘着于该热化离型胶层11上。
如图1B所示，以压合方式形成一封装胶体13于该热化离型胶层11上，以包覆该半导体元件12。
如图1C及图1C’所示，将另一承载件10’设于该封装胶体13上，再进行烘烤制程以硬化该封装胶体13，而同时该热化离型胶层11因受热后会失去粘性，所以可一并移除该热化离型胶层11与该承载件10，以外露该半导体元件12的主动面12a。接着，于该封装胶体13的表面上绘示多个定位符号K,X,Y，如十字形，其位置是位于该半导体元件12的周围，图示仅简略绘示部分定位符号K,X,Y，并未全部绘示定位符号。
如图1D至图1E所示，进行线路重布层(Redistributionlayer,RDL)制程，其使用曝光显影对位技术形成光阻开口区(图略)，再于该光阻开口区中形成多个线路重布层14a,14b于该封装胶体13与该半导体元件12的主动面12a上，之后移除该光阻。其中，各该线路重布层14a,14b具有相迭的介电部140与线路部141，且该线路部141具有位于该该介电部140中的导电盲孔部142，以电性连接该电极垫120。
当置放该些半导体元件12于该热化离型胶层11上及压合该封装胶体13时，容易造成该些半导体元件12位移，所以曝光对位方式于先前制程所制作的定位符号K,X,Y作为曝光机对位标靶(如图1C所示)，以准确连结各该线路重布层14a,14b的上、下位置，而令各该线路重布层14a,14b藉由其导电盲孔部142能电性连接至该电极垫120，以避免受该些半导体元件12的偏移而影响该导电盲孔部142的对位连接的准确度。
如图1F所示，形成一绝缘保护层15于该线路重布层14b上，且该绝缘保护层15藉由曝光显影对位技术(如图1C所示的定位符号K”)外露该线路部141的部分表面，以供结合如焊球的导电元件16。之后沿切割路径S进行切单制程，以获取多个半导体封装件1。
然而，现有半导体封装件1的制法中，当使用上述曝光对位技术时，因曝光机读取各层光阻的定位符号K,K’,K”,X,Y时容易受如该线路部141的金属材的干扰，而不易进行判读，导致各层间容易产生对位误差，所以当该线路重布层14a,14b的层数越多时，该对位误差越大，致使越上层的导电盲孔部142越不易准确连结下层的线路部141。
此外，由于该线路重布层14a,14b的层数越多，各层的对位误差(即偏移量)逐渐累积，如图1F’所示，每一迭层曝光对位将造成每一半导体封装件1的对位偏移量累加，例如，三层迭层(绝缘保护层15与两线路重布层14a,14b)则为三个对位偏移量e之和，即原先预定面积范围L与各层偏移量e之和为最终面积范围(即L+6e)，所以该半导体封装件1的体积会大幅增加，且该半导体封装件1于切割制程时的路径将因缩小而增加切单困难度，并使该承载件10所能摆放的半导体元件12的数量减少，即该承载件10的利用率下降。
因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺失，本发明的目的为提供一种封装结构及其制法与定位构形，以利于后续线路层的制作。
本发明的封装结构的制法，包括：提供一具有相对的第一表面与第二表面的基部，该基部中埋设有至少一电子元件，且位于该电子元件周围设有至少一定位单元，该定位单元相对该第一表面突起、齐平或为两者的组合者，又该电子元件具有相对的主动面与非主动面，该主动面上并具有多个电极垫；以及形成至少一线路层于该基部的第一表面与该电子元件上，且该线路层藉由该定位单元对位连接该电子元件。
前述的制法中，形成该线路层的制程包括形成阻层于该基部的第一表面、定位单元与该电子元件上；形成多个开口区于该阻层上，以令该开口区对应该电子元件，且利用该定位单元以定位该些开口区；形成该线路层于该些开口区中；以及移除该阻层。
前述的制法中，还包括于形成该线路层后，进行切单制程，以移除该定位单元。
本发明还提供一种定位构形，其包括：一基部，其具有相对的第一表面与第二表面；以及至少一定位单元，其接触该基部且相对该第一表面突起、齐平或为两者的组合者。因此，本发明还提供一种封装结构，其包括：至少一前述的定位构形；以及至少一电子元件，其埋设于该基部中，且该电子元件具有相对的主动面与非主动面，该主动面上具有多个电极垫。
前述的封装结构中，还包括至少一线路层，其形成于该基部的第一表面与该电子元件上，且该线路层藉由该定位单元以对位连接该电子元件。
前述的封装结构及其制法中，该线路层包含介电部与结合该介电部的线路部，且该电子元件的主动面外露于该基部的第一表面，使各该电极垫电性连接该线路层。又该电子元件为主动元件、被动元件或二者的组合。
前述的封装结构及其制法中，形成该定位单元的材质包含金属材或非金属材。
前述的封装结构及其制法中，该定位单元相对该第一表面突起时，该线路层于对应该定位单元的位置形成有非平整部，使该线路层藉由该定位单元对位连接该电子元件。
前述的封装结构及其制法中，该定位单元齐平于该第一表面时，形成该定位单元与该基部的材质不同，使该线路层藉由该定位单元对位连接该电子元件。
前述的封装结构及其制法中，该定位单元为自该第一表面突起的块体。例如，该些定位单元部分嵌埋于该基部的第一表面下。
前述的封装结构及其制法中，该定位单元为表面齐平该第一表面的块体。
前述的封装结构及其制法中，该定位单元具有接触该基部的定位本体与设于该定位本体上的定位部。
依上述，该定位本体为自该第一表面突起的块体。
依上述，该定位本体部分嵌埋于该基部的第一表面下。
依上述，该定位本体埋入该基部中且相对该第一表面齐平，该定位部为自该第一表面凹下的开口，且该开口为蚀刻该定位本体而形成者。例如，形成该定位单元的制程包括：提供一具有开口的定位本体；以及将该定位本体嵌埋于该基部的第一表面下，且该开口外露于该第一表面，使该开口自该第一表面凹下。
依上述，该定位本体为金属块或非金属块，且该定位部为至少一定位垫。形成该定位垫的材质为金属材、绝缘材、半导体材或至少任二者的组合。
由上可知，本发明的封装结构及其制法与定位构形，藉由相较于基部表面突起、齐平或为两者的组合者的定位单元的设计，使制作多层线路层时，可利用该定位单元而形成多个开口区于阻层上，以令该开口区对应该电子元件，且对位设备易于侦测该些定位单元的位置，所以每一线路层可于相同位置进行对位，以避免发生种种现有的问题。
附图说明
图1A至图1F为现有半导体封装件的制法的剖面示意图；其中，图1C’为图1C的上视图，图1F’为图1F的局部上视图；
图2A至图2C-1为本发明的封装结构的制法的第一实施例的剖面示意图；其中，图2A’及图2A”为图2A的不同实施例的上视图，图2C-2至图2C-3为图2C-1的不同实施例；
图2D为本发明的封装结构的后续制程的剖面示意图；
图3A至图3E为本发明的封装结构的制法的第二实施例的剖面示意图；
图4A至图4D为本发明的封装结构的制法的第三实施例的剖面示意图；其中，图4A’为图4A的不同方式；
图5-1至图5-6为本发明的定位构形的不同实施例的局部放大剖面示意图；
图6及图6’为本发明的定位构形的定位部的不同实施例的上视平面示意图；以及
图7为本发明的封装结构的制法的第四实施例的剖面示意图。
符号说明
1半导体封装件
10,10’,40承载件
11热化离型胶层
12半导体元件
12a,22a主动面
12b,22b非主动面
120,220电极垫
13封装胶体
14a,14b线路重布层
140,41介电部
141,44线路部
142,242导电盲孔部
15,25绝缘保护层
16,26导电元件
2,2’,2b,3,4,7封装结构
20封装体
21,21’,21”,21b,31,31’,31”,31a,51,51’定位单元
22电子元件
23基部
23a第一表面
23b第二表面
24a第一线路层
24b第二线路层
240第一介电部
241第一线路部
243,243a,243b,340,340’非平整部
24b第二线路层
240’第二介电部
241’第二线路部
310,310’定位部
310”开口
311定位本体
34a,34b线路层
400结合层
42晶种层
43光阻层
430开口区
510定位垫
S切割路径
K,K’,K”,X,Y定位符号
L预定面积范围
e偏移量。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、及“一”等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2C-1为本发明的封装结构2的制法的第一实施例的剖面示意图。
如图2A所示，提供一封装体20，该封装体20具有一基部23、埋设于该基部23中的多个电子元件22、及形成于该基部23上且位于该电子元件22周围的多个定位单元21，该基部23具有相对的第一表面23a与第二表面23b，且该些定位单元21凸出该第一表面23a。
于本实施例中，该基部23与该些电子元件22的制程可参考现有技术图1A至图1C的制程(图2A中省略承载件)，之后再将四个块体形成于该基部23的第一表面23a的角落上以作为定位单元21(如图2A’所示)，藉以完成该封装体20的制作。具体地，该定位单元21的数量需至少一个，以利于校正该电子元件22的位置及后续制程中的线路的对位，且该定位单元21的形状可为圆形、十字形、方形、荾形等各种形状的块体，并无特别限制。
此外，形成该定位单元21的材质包含金属材或非金属材，且形成该基部23的材质为绝缘材，例如，陶瓷、介电材、干膜型(DryFilmType)环氧树脂(Epoxy)或流体状环氧树脂、或为有机材质，如ABF(AjinomotoBuild-upFilm)树脂、干膜(DryFilm)高分子材质等。
又，该电子元件22具有相对的主动面22a与非主动面22b，该主动面22a上具有多个电极垫220，且该主动面22a外露于该基部23的第一表面23a。
另外，该电子元件22为半导体元件或被动元件，且该电子元件22与该定位单元21可排列成阵列，如矩形阵列(如图2A’所示)或圆形阵列(如图2A”所示)。
如图2B所示，进行线路重布层(Redistributionlayer,RDL)的制程，以形成一第一线路层24a于该基部23的第一表面23a与该电子元件22的主动面22a上，且该第一线路层24a于对应该些定位单元21的位置形成有隆起的非平整部243a，使该第一线路层24a藉由该定位单元21以对位连接该电子元件22。
于本实施例中，该第一线路层24a包含第一介电部240与嵌埋于该第一介电部240的第一线路部241，该第一介电部240形成于该基部23的第一表面23a上，且该第一线路部241电性连接该电子元件22的电极垫220。
具体地，形成线路层的制程包含：a、图形化介电层(即形成该第一介电部240)；b、溅镀晶种层(seedlayer)(图略)于介电层上；c、形成光阻层(图略)于该晶种层上，并图形化该光阻层；d、电镀一铜层于该晶种层上，以形成该第一线路部241；e、移除该光阻层及其下的晶种层。
因此，当图形化该光阻层之前，需先利用该定位单元21进行曝光前对位，以定义该光阻层的图形。若形成N层线路层(N≧1)，则需重复步骤a至e，所以需曝光对位N次，以定义出N个图形化光阻层。
此外，本发明的制法于进行对位时，并不限以四个角落的定位单元21的对位方式，也可于不同位置的定位单元进行对位。
如图2C-1所示，进行另一线路重布层(Redistributionlayer,RDL)的制程，以形成一第二线路层24b于该第一线路层24a上，且该第二线路层24b于对应该些非平整部243a的位置形成有隆起的非平整部243b，使该第二线路层24b藉由该非平整部243b以对位连接该第一线路层24a，而制成多个具有定位功能的封装结构2。
于本实施例中，该第二线路层24b包括相迭的第二介电部240’与第二线路部241’，该第二介电部240’形成于该第一介电部240上，且该第二线路部241’具有位于该该第二介电部240’中的导电盲孔部242以电性连接该第一线路部241，并令该电子元件22得以电性导通至该第二线路层24b。
接着，形成一绝缘保护层25于该第二线路层24b上，且该绝缘保护层25外露该第二线路部241’的部分表面，以供形成多个如焊球(即植球制程)的导电元件26于其上。
于另一实施例中，如图2C-2所示的封装结构2’，该些定位单元21’也可部分嵌埋于该基部23的第一表面23a下。
于另一实施例中，如图2C-3所示的封装结构2b，该定位单元21b的表面相对该第一表面23a齐平。具体地，该定位单元21b埋入该第一表面23a下的块体，且该块体的表面齐平该第一表面23a。
本发明的制法中，主要藉由该些定位单元21,21’相对该基部23的第一表面23a突起，以当制作图案化线路层时，虽然介电材表面不透光，但仍可利用该些定位单元21,21’的凸起状作为曝光对位的标靶，所以曝光机藉由高低差对比对位的判独，仍可有效读取曝光对位标靶。
此外，当进行多层线路制作时，每一层均会产生对应该定位单元21,21’的非平整部243a,243b，使每一层的光阻于相同位置处进行对位，因而不会引起对位偏移量累加的问题，所以能避免封装件体积增加、增加封装件的切单困难度、及载体利用率下降等问题。
另外，当该些定位单元21b完全嵌埋于该基部23的第一表面23a下时(即该定位单元21b相对该第一表面23a齐平时)，可藉由该基部23与该些定位单元21b的材质不同，使曝光机读取不同的材质，以作为定位点的判断。
如图2D所示，沿如图2C-1、图2C-2或图2C-3所示的切割路径S进行切单制程，以移除各该定位单元21,21’,21b与该非平整部243a,243b，而获取多个封装单元。
图3A至图3E为本发明的封装结构3的制法的第二实施例的剖面示意图。本实施例的定位单元31具有一定位本体311与设于该定位本体311上的至少一定位部310，且可将该定位单元31与该些电子元件22进行相同制程以一同嵌埋于该基部23中。
如图3A所示，置放至少一定位单元31与该电子元件22于该承载件40的结合层400上。
于本实施例中，该定位本体311可为无电性功能的仿晶粒(dummydie)或为具特定功能的半导体晶粒，且该定位本体311上具有一作为该定位部310的定位垫，以令该定位部310埋入该结合层400。
此外，形成该定位部310的方式为电镀铝材、电镀铜材、涂布后蚀刻金属材、微影黄光如聚酰亚胺(Polyimide，简称PI)的绝缘材、半导体材或上述任二者的组合。
又，该定位本体311与定位部310的材质可为相同或不相同。
如图3B所示，形成该基部23于该结合层400上，以包覆该定位本体311与该电子元件22。
如图3C所示，移除该结合层400与该承载件40，以外露该电子元件22的主动面22a，且该定位本体311的表面与该基部23的第一表面23a齐平，而该定位部310凸出该基部23的第一表面23a。
如图3D所示，于该基部23的第一表面23a图形化一介电部41，再溅镀一晶种层42于该介电部41上。接着，形成一光阻层43于该晶种层42上，并图形化该光阻层43，使该光阻层43形成有多个开口区430，且该些开口区430可连通至该电子元件22的电极垫220。
如图3E所示，利用该晶种层42电镀铜材于该些开口区430中以形成一线路部44，再移除该光阻层43及其下的晶种层42，令该介电部41与该线路部44作为线路层34a。当形成该线路层34a时，该线路层34a于对应该定位部310的位置会形成隆起的非平整部340。
此外，可于制作该线路部44时，形成金属材于该定位部310上。因此，该定位部310上方的结构可为金属材、介电材或其二者的组合。
图4A至图4D为本发明的封装结构4的制法的第三实施例的剖面示意图。本实施例与第二实施例的差异在于该定位部为开口310”，使该定位单元31”相对该第一表面23a凹下，且该开口310”的形状可为四边形、圆形、椭圆形或其它各式几何图形，但无任何限制。
如图4A所示，置放该定位本体311与该电子元件22于该承载件40的结合层400上。
如图4B所示，形成该基部23于该结合层400上，以包覆该定位本体311与该电子元件22。
如图4C所示，移除该结合层400与该承载件40，以外露该电子元件22的主动面22a，且该定位本体311的表面与该基部23的第一表面23a齐平。
如图4D所示，蚀刻该定位本体311的表面以形成该开口310”，使该开口310”外露于该第一表面23a。之后，当形成该线路层34a,34b时，该线路层34a,34b于对应该开口310”的位置会形成凹陷的非平整部340’，如图5-4所示。
又，如图4A’所示，于其它方式中，于使用该具有开口310”的定位单元31”(即块体)时，可将该定位单元31”与该些电子元件22进行相同制程以一同嵌埋于该基部23中，即设置具有该开口310”的定位单元31”与该电子元件22于该承载件40的结合层400上，以当移除该结合层400与该承载件40后，该开口310”直接外露于该第一表面23a，使该开口310”自该第一表面23a凹下。
于第二实施例中，该定位部310位于该定位本体311上方，如图5-1所示；或者，该定位部310’部分嵌入该定位本体311中，如图5-2所示的定位单元31’。
此外，该定位部310的表面也可与该基部23的第一表面23a齐平，如图5-3所示的定位单元31a。
又，该定位单元31”的定位部为自该第一表面23a凹下的开口310”，使该定位单元31”相对该第一表面23a凹下，如图5-4所示。
另外，依据图5-1及图5-4，可改良出多种定位构形的形式。如图5-5所示，该定位单元51上具有由相连的定位垫510与开口310”所构成的定位部；如图5-6所示，该定位单元51’上具有由分离的定位垫510与开口310”所构成的定位部。
由上可知，第二与第三实施例的定位本体311的布设位置可参考第一实施例的定位单元21,21’,21b的布设位置。
此外，第二与第三实施例的定位部310或开口310”的位置位于该定位本体311的表面中心处，如图6所示；但该定位部310或开口310”的位置也可位于该定位本体311的非中心处，如图6’所示。
又，单一定位本体上311不限于仅有一个定位垫，也可依需求而有多个定位垫(如图5-5所示)，且该定位垫的垫面形状可为四边形、圆形、椭圆形或其它各式几何图形，但无任何限制。
另外，于其它实施例中，该定位本体311也可为金属块状、或如陶瓷、介电材的绝缘块，并不限于半导体材。
图7为本发明的封装结构7的制法的第四实施例的剖面示意图。本实施例为第一实施例的应用，通过于封装结构7中设置不同形式的定位单元。
如图7所示，该封装结构7具有自该第一表面23a凸出的定位单元21与自该第一表面23a凹下的定位单元21”。于其它实施例中，也可参考图2C-1至图2C-3及图5-1至图5-6的各种定位单元进行组合变化。
本发明提供一种定位构形，包括：一具有相对的第一表面23a与第二表面23b的基部23、以及接触该基部23的至少一定位单元21,21’,21”,21b,31,31’,31”,31a,51,51’。此外，还提供一种封装结构2,2’,2b,3,4,7，包括所述的定位构形、以及埋设于该基部23中的至少一电子元件22。
所述的电子元件22具有相对的主动面22a与非主动面22b，该主动面22a上具有多个电极垫220，且该电子元件22的主动面22a外露于该基部23的第一表面23a。此外，该电子元件22为半导体元件、被动元件或二者的组合。
所述的定位单元21,21’,21”,21b,31,31’,31”,31a,51,51’位于该电子元件22周围并相对该第一表面23a突起、齐平或为两者的组合者，且该定位单元21,21’,21”,21b,31,31’,31”,31a,51,51’包含金属材或非金属材。
于一实施例中，该定位单元21,21’为自该第一表面突起的块体。另外，该定位单元21’部分嵌埋于该基部23的第一表面23a下。
于一实施例中，该定位单元21b,21”为完全埋入该第一表面23a下的块体，且该定位单元21b,21”的表面齐平该第一表面23a。
于一实施例中，所述的封装结构2,2’,2”还包括第一与第二线路层24a,24b，形成于该基部23的第一表面23a与该电子元件22的主动面22a上，且该第一与第二线路层24a,24b藉由该定位单元21,21’,21”,21b以对位连接该电子元件22。此外，该第一与第二线路层24a,24b包含第一与第二介电部240,240’、及结合该第一与第二介电部240,240’的第一与第二线路部241,241’，且该第一与第二线路部241,241’电性连接该电子元件22。
因此，当该定位单元21,21’,31”相对该第一表面23a突起时，该第一与第二线路层24a,24b于对应该定位单元21,21’,31”的位置形成有非平整部243a,243b,340’，使该第一与第二线路层24a,24b藉由该定位单元21,21’,31”对位连接该电子元件22。
或者，该定位单元21b相对该第一表面23a齐平时，藉由该定位单元21b与该基部23的材质不同，使该第一与第二线路层24a,24b藉由该定位单元21b对位连接该电子元件22。
于一实施例中，所述的封装结构3,4中，该定位单元31,31’,31”,31a,51,51’具有定位本体311与设于该定位本体311上的定位部310,310’,310”，该定位本体311为金属块或非金属块。
所述的定位本体311为自该第一表面23a突起的块体、部分嵌埋于该基部23的第一表面23a下、或埋入该基部23中且相对该第一表面23a齐平。
所述的定位部310,310’为至少一定位垫，且形成该定位垫的材质为金属材、绝缘材、半导体材或任二者的组合。或者，该定位部为自该第一表面23a凹下的开口310”。
综上所述，本发明的封装结构及其制法与定位构形，藉由在该基部上形成突起、齐平或两者的组合的定位单元，使制作各层线路层时，每一层的光阻层于相同位置进行对位以曝光形成开口区，所以能避免对位偏移量累加的问题，且能使线路有效电性连接该电子元件。
上述实施例仅用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (42)

1.一种封装结构的制法，其包括：
提供一具有相对的第一表面与第二表面的基部，该基部中埋设有至少一电子元件，且位于该电子元件周围设有至少一定位单元，该定位单元相对该第一表面突起、齐平或为两者的组合者，又该电子元件具有相对的主动面与非主动面，该主动面上并具有多个电极垫；以及
形成至少一线路层于该基部的第一表面与该电子元件上，且该线路层藉由该定位单元对位连接该电子元件。
2.如权利要求1所述的封装结构的制法，其特征为，该定位单元具有接触该基部的定位本体与设于该定位本体上的定位部。
3.如权利要求2所述的封装结构的制法，其特征为，该定位本体为自该第一表面突起的块体。
4.如权利要求3所述的封装结构的制法，其特征为，该定位本体部分嵌埋于该基部的第一表面下。
5.如权利要求2所述的封装结构的制法，其特征为，该定位本体埋入该基部中且齐平于该第一表面。
6.如权利要求5所述的封装结构的制法，其特征为，该定位部为自该第一表面凹下的开口。
7.如权利要求6所述的封装结构的制法，其特征为，该开口蚀刻该定位本体而形成者。
8.如权利要求6所述的封装结构的制法，其特征为，形成该定位单元的制程包括：
提供一具有开口的定位本体；以及
将该定位本体嵌埋于该基部的第一表面下，且该开口外露于该第一表面，使该开口自该第一表面凹下。
9.如权利要求2所述的封装结构的制法，其特征为，该定位本体为金属块或非金属块。
10.如权利要求2所述的封装结构的制法，其特征为，该定位部为至少一定位垫。
11.如权利要求2所述的封装结构的制法，其特征为，形成该定位部的材质为金属材、绝缘材、半导体材或其至少任二者的组合。
12.如权利要求1所述的封装结构的制法，其特征为，该定位单元为自该第一表面突起的块体。
13.如权利要求11所述的封装结构的制法，其特征为，该定位单元部分嵌埋于该基部的第一表面下。
14.如权利要求1所述的封装结构的制法，其特征为，该定位单元为表面齐平该第一表面的块体。
15.如权利要求1所述的封装结构的制法，其特征为，形成该线路层的制程包括：
形成阻层于该基部的第一表面、定位单元与该电子元件上；
形成多个开口区于该阻层上，以令该开口区对应该电子元件，且利用该定位单元以定位该些开口区；
形成该线路层于该些开口区中；以及
移除该阻层。
16.如权利要求1所述的封装结构的制法，其特征为，形成该定位单元的材质包含金属材或非金属材。
17.如权利要求1所述的封装结构的制法，其特征为，该定位单元相对该第一表面突起时，该线路层于对应该定位单元的位置形成有非平整部，使该线路层藉由该定位单元对位连接该电子元件。
18.如权利要求1所述的封装结构的制法，其特征为，该定位单元相对该第一表面齐平时，该定位单元与该基部的材质不同，使该线路层藉由该定位单元对位连接该电子元件。
19.如权利要求1所述的封装结构的制法，其特征为，该电子元件的主动面外露于该基部的第一表面，使各该电极垫电性连接该线路层。
20.如权利要求1所述的封装结构的制法，其特征为，该电子元件为主动元件、被动元件或其二者的组合。
21.如权利要求1所述的封装结构的制法，其特征为，该线路层包含介电部与结合该介电部的线路部，且该线路部电性连接该电子元件的电极垫。
22.如权利要求1所述的封装结构的制法，其特征为，该制法还包括于形成该线路层后，进行切单制程，以移除该定位单元。
23.一种定位构形，其包括：
一基部，其具有相对的第一表面与第二表面；以及
至少一定位单元，其接触该基部且相对该第一表面突起、齐平或为两者的组合者。
24.如权利要求23所述的定位构形，其特征为，该定位单元具有接触该基部的定位本体与设于该定位本体上的定位部。
25.如权利要求24所述的定位构形，其特征为，该定位本体为自该第一表面突起的块体。
26.如权利要求25所述的定位构形，其特征为，该定位本体部分嵌埋于该基部的第一表面下。
27.如权利要求24所述的定位构形，其特征为，该定位本体埋入该基部中且齐平该第一表面。
28.如权利要求27所述的定位构形，其特征为，该定位部为自该第一表面凹下的开口。
29.如权利要求24所述的定位构形，其特征为，该定位本体为金属块或非金属块。
30.如权利要求24所述的定位构形，其特征为，该定位部为至少一定位垫。
31.如权利要求24所述的定位构形，其特征为，形成该定位部的材质为金属材、绝缘材、半导体材或其至少任二者的组合。
32.如权利要求23所述的定位构形，其特征为，形成该定位单元的材质包含金属材或非金属材。
33.如权利要求23所述的定位构形，其特征为，该定位单元为自该第一表面突起的块体。
34.如权利要求33所述的定位构形，其特征为，该定位单元部分嵌埋于该基部的第一表面下。
35.如权利要求23所述的定位构形，其特征为，该定位单元为表面齐平该第一表面的块体。
36.一种封装结构，其包括：
至少一如权利要求23至35中任一者的定位构形；以及
至少一电子元件，其埋设于该基部中，且该电子元件具有相对的主动面与非主动面，该主动面上并具有多个电极垫。
37.如权利要求36所述的封装结构，其特征为，该电子元件的主动面外露于该基部的第一表面。
38.如权利要求36所述的封装结构，其特征为，该电子元件为主动元件、被动元件或其二者的组合。
39.如权利要求36所述的封装结构，其特征为，该封装结构还包括至少一线路层，其形成于该基部的第一表面与该电子元件上，且该线路层藉由该定位单元对位连接该电子元件。
40.如权利要求39所述的封装结构，其特征为，该线路层包含介电部与结合该介电部的线路部，且该线路部电性连接该电子元件的电极垫。
41.如权利要求39所述的封装结构，其特征为，该定位单元相对该第一表面突起时，该线路层于对应该定位单元的位置形成有非平整部，使该线路层藉由该定位单元对位连接该电子元件。
42.如权利要求39所述的封装结构，其特征为，该定位单元相对该第一表面齐平时，该定位单元与该基部的材质不同，使该线路层藉由该定位单元对位连接该电子元件。
CN201410333328.5A 2014-07-03 2014-07-14 封装结构及其制法与定位构形 Pending CN105225966A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103122955A TWI549235B (zh) 2014-07-03 2014-07-03 封裝結構及其製法與定位構形
TW103122955 2014-07-03

Publications (1)

Publication Number Publication Date
CN105225966A true CN105225966A (zh) 2016-01-06

Family

ID=54994841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410333328.5A Pending CN105225966A (zh) 2014-07-03 2014-07-14 封装结构及其制法与定位构形

Country Status (3)

Country Link
US (2) US20160005695A1 (zh)
CN (1) CN105225966A (zh)
TW (1) TWI549235B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630631A (zh) * 2017-05-30 2018-10-09 日月光半导体制造股份有限公司 半导体封装结构和其制造方法
CN109256360A (zh) * 2017-07-14 2019-01-22 矽品精密工业股份有限公司 封装结构及其制法
CN110610905A (zh) * 2018-06-15 2019-12-24 台湾积体电路制造股份有限公司 集成扇出型封装及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10043769B2 (en) 2015-06-03 2018-08-07 Micron Technology, Inc. Semiconductor devices including dummy chips
JP6780710B2 (ja) * 2016-12-28 2020-11-04 株式会社村田製作所 回路モジュール
CN116995013B (zh) * 2023-09-25 2023-12-08 甬矽电子(宁波)股份有限公司 扇出型封装方法和扇出型封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1705092A (zh) * 2004-05-31 2005-12-07 新光电气工业株式会社 芯片内置基板的制造方法
CN1941339A (zh) * 2005-09-28 2007-04-04 Tdk株式会社 嵌入有半导体ic的基板及其制造方法
US20110018124A1 (en) * 2009-07-23 2011-01-27 Advanced Semiconductor Engineering, Inc. Semiconductor Device Packages, Redistribution Structures, and Manufacturing Methods Thereof
US20140015131A1 (en) * 2012-07-13 2014-01-16 Intel Mobile Communications GmbH Stacked fan-out semiconductor chip

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008085118A (ja) * 2006-09-28 2008-04-10 Toshiba Corp 半導体装置の製造方法
US7588993B2 (en) * 2007-12-06 2009-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment for backside illumination sensor
EP2259668A4 (en) * 2008-03-27 2011-12-14 Ibiden Co Ltd METHOD FOR PRODUCING A MULTILAYER CONDUCTOR PLATE
US8283192B2 (en) * 2010-06-02 2012-10-09 Canon Kabushiki Kaisha Method of forming pattern and method of producing solid-state image pickup device
US8939226B2 (en) * 2011-06-28 2015-01-27 John Corsini V-shaped weed cutting garden tool and edge trimmer
TWI458073B (zh) * 2011-07-08 2014-10-21 Orise Technology Co Ltd 校準標記及製造方法
JP6055598B2 (ja) * 2012-02-17 2016-12-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6202566B2 (ja) * 2013-10-29 2017-09-27 日東電工株式会社 光電気混載基板およびその製法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1705092A (zh) * 2004-05-31 2005-12-07 新光电气工业株式会社 芯片内置基板的制造方法
CN1941339A (zh) * 2005-09-28 2007-04-04 Tdk株式会社 嵌入有半导体ic的基板及其制造方法
US20110018124A1 (en) * 2009-07-23 2011-01-27 Advanced Semiconductor Engineering, Inc. Semiconductor Device Packages, Redistribution Structures, and Manufacturing Methods Thereof
US20140015131A1 (en) * 2012-07-13 2014-01-16 Intel Mobile Communications GmbH Stacked fan-out semiconductor chip

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630631A (zh) * 2017-05-30 2018-10-09 日月光半导体制造股份有限公司 半导体封装结构和其制造方法
CN108630631B (zh) * 2017-05-30 2020-09-11 日月光半导体制造股份有限公司 半导体封装结构和其制造方法
CN109256360A (zh) * 2017-07-14 2019-01-22 矽品精密工业股份有限公司 封装结构及其制法
CN110610905A (zh) * 2018-06-15 2019-12-24 台湾积体电路制造股份有限公司 集成扇出型封装及其制造方法
CN110610905B (zh) * 2018-06-15 2021-08-06 台湾积体电路制造股份有限公司 集成扇出型封装及其制造方法
US11114407B2 (en) 2018-06-15 2021-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package and manufacturing method thereof

Also Published As

Publication number Publication date
TWI549235B (zh) 2016-09-11
US20190109092A1 (en) 2019-04-11
US20160005695A1 (en) 2016-01-07
TW201603200A (zh) 2016-01-16

Similar Documents

Publication Publication Date Title
CN105225966A (zh) 封装结构及其制法与定位构形
US8119454B2 (en) Manufacturing fan-out wafer level packaging
CN104851842B (zh) 包括嵌入式表面安装器件的半导体器件及其形成方法
TWI460845B (zh) 具有區域陣列單元連接器之可堆疊模製微電子封裝
CN103794569B (zh) 封装结构及其制法
CN102144291B (zh) 半导体基板、封装与装置
CN103515325B (zh) 半导体封装件的制法
CN110890320A (zh) 半导体封装件及其制造方法
TWI591758B (zh) 用於只包含已驗證的電路板的三維電子模組之集體製造的方法
US9881859B2 (en) Substrate block for PoP package
US20150170980A1 (en) Semiconductor device
US9799619B2 (en) Electronic device having a redistribution area
CN105870023A (zh) 封装结构及其制法
CN103579022A (zh) 半导体封装件的结构及制法
CN207458927U (zh) 接合的半导体封装
CN102412208A (zh) 芯片尺寸封装件及其制法
JP2014096547A (ja) 半導体装置及びその製造方法
CN113496983A (zh) 半导体封装载板及其制法与半导体封装制程
CN106611747A (zh) 模封互连基板及其制造方法
CN103715107A (zh) 封装堆栈结构的制法
US9041229B1 (en) Merged fiducial for semiconductor chip packages
KR102647476B1 (ko) 패키지 구조물들 내의 전원 접지의 배열
CN111128949B (zh) 一种埋入式转接板及其封装结构的制造方法
CN111128948B (zh) 一种实现埋入式转接板与基板共面性的结构及其制造方法
CN103474401B (zh) 载板结构与芯片封装结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160106