CN105187740B - 固态成像装置 - Google Patents
固态成像装置 Download PDFInfo
- Publication number
- CN105187740B CN105187740B CN201510325939.XA CN201510325939A CN105187740B CN 105187740 B CN105187740 B CN 105187740B CN 201510325939 A CN201510325939 A CN 201510325939A CN 105187740 B CN105187740 B CN 105187740B
- Authority
- CN
- China
- Prior art keywords
- signal
- level
- offset
- analog signal
- solid state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明涉及固态成像装置。本发明的固态成像装置包括:输出模拟信号的输出单元;以及偏移添加单元,在模拟信号处于能够在A/D转换单元中实现A/D转换的范围之外的情况下,向输出单元中的模拟信号添加偏移,使得模拟信号不处于能够实现A/D转换的范围之外。
Description
技术领域
本发明涉及固态成像装置。
背景技术
国际公布No.WO 10/109815公开了包括放大像素信号的列放大器和向列放大器输出具有与经受A/D转换的各数据位对应的不同电平的信号的多个依次比较电容器单元的固态成像装置。
发明内容
在上述的现有技术中有一个问题,即,如果像素信号大,那么列放大器的输出处的像素信号将超过A/D转换器的输入上限或下限,并且,像素信号的动态范围将因此减小。
根据本发明的固态成像装置包括:输出单元,其输出模拟信号;A/D转换单元,其将所述模拟信号转换成数字信号;以及偏移添加单元,在所述模拟信号处于能够在A/D转换单元中进行A/D转换的范围之外的情况下,所述偏移添加单元向输出单元中的所述模拟信号添加根据所述模拟信号的大小的偏移,使得该模拟信号落在所述范围内。
根据本发明,获得防止模拟信号的动态范围减小的有利效果。
参照附图阅读示例性实施例的以下说明,本发明的其它特征将变得清晰。
附图说明
图1是根据第一实施例的固态成像装置的框图。
图2是根据第一实施例的像素的配置图。
图3是根据第一实施例的放大器和信号电平检测电路的框图。
图4是示出根据第一实施例的操作的定时图。
图5是示出根据第一实施例的放大器的输入-输出特性的示图。
图6是示出根据第一实施例的放大器和限幅电路的示图。
图7是示出根据第一实施例的放大器和限幅电路的操作的定时图。
图8是根据第二实施例的固态成像装置的框图。
图9是根据第三实施例的放大器和信号电平检测电路的框图。
图10是用于描述根据第三实施例的操作的定时图。
图11是示出根据第三实施例的放大器的输入-输出特性的示图。
图12是根据第四实施例的放大器和信号检测电路的框图。
图13是用于描述根据第四实施例的操作的定时图。
图14是根据第五实施例的固态成像装置的框图。
图15是根据第六实施例的固态成像装置的框图。
具体实施方式
现在根据附图详细描述本发明的优选实施例。
第一实施例
图1是根据本发明的第一实施例的固态成像装置的框图。在图1中,固态成像装置包括像素阵列101、垂直扫描电路102、放大器103、比较信号产生电路104、信号电平检测电路105、比较器106、计数器107和存储器108。像素阵列101由以具有m行×n列的矩阵形状布置的多个像素100构成,其中,像素阵列的各列的像素100分别与垂直信号线30连接。垂直扫描电路102由解码器或移位寄存器等构成,并且,以行为单位扫描像素阵列101。通过垂直扫描电路102从各行根据需要读出来自像素阵列101的图像信号,并且,通过垂直信号线30将读出的信号输出到放大器103。
用作输出单元的放大器103是由反相放大器构成的列放大器,并且,以预定的增益放大从像素100读出的各信号。放大的信号被输入到信号电平检测电路105。各信号电平检测电路105确定从放大器103输出的信号的电平是否处于放大器103的动态范围内,即,输出的信号电平是否处于能够实现A/D转换的范围之外。除了检测输出信号电平以外,还希望信号电平检测电路105还具有限制(限幅)输出使得输出信号电平不明显偏离动态范围的功能。用于输出信号电平的检测基准电压被设定为放大器103的饱和信号电平处的电压或者接近饱和信号电平的电压。
如果信号电平检测电路105检测到输出信号电平处于动态范围之外,那么信号电平检测电路105控制D/A转换器(dac)110以改变施加到放大器103的偏移电平。在一次或更多次重复上述的检测之后,信号电平检测电路105在相应的存储器108中存储检测结果。信号电平检测电路105和dac 110用作向作为模拟信号的像素信号添加偏移的偏移添加单元。比较信号产生电路104、各比较器106和各计数器107构成其中斜坡信号被用作比较信号的斜率型A/D转换单元。各比较器106比较相应放大器103的输出VOUT与比较信号产生电路104产生的比较信号VRMP。通过根据比较结果控制相应的计数器107,依次执行输出VOUT的A/D转换。通过执行A/D转换获得的结果作为数字信号存储于存储器108中,并且,被水平扫描电路109依次读出。
图2是像素100的配置图。像素100包含光电二极管10、传送晶体管11、复位晶体管12、放大晶体管13和选择晶体管14。信号PTX被施加到传送晶体管11的栅电极,信号PRES被施加到复位晶体管12的栅电极,信号PSEL被施加到选择晶体管14的栅电极。当信号PTX为“低”电平时,在光电二极管10中蓄积光电荷,并且,在使得信号PTX为“高”电平时,光电荷被传送到放大晶体管13的栅电极。光电荷通过放大晶体管13的栅电极部分即浮动扩散(FD)部分的静电电容被转换成电压,并且,通过接通各选择晶体管14所选择的行的各放大晶体管13的输出电压通过垂直信号线30作为像素信号被输出到各放大器103。
以下,主要详细描述放大器103、dac 110和信号电平检测电路105。
图3是根据本示例性实施例的放大器103、dac 110、信号电平检测电路105和比较器106的电路图。放大器103由反相放大器103a、连接反相放大器103a的输入和输出的复位开关SWr、输入电容Ci和反馈电容Cf构成。在图3中,输入电容Ci的静电电容值由2C表示,反馈电容Cf的静电电容值由1C表示。注意,2C和1C代表相对静电电容值,并且表示输入电容Ci的静电电容值的值为反馈电容Cf的静电电容值的值的两倍。因此,放大器103输出通过将输入信号VIN大致加倍而获得的信号VOUT。
dac 110包含电容Ca和可通过信号SEL0切换的开关SW0,并且,构成1位D/A转换器。电容Ca的静电电容值与反馈电容Cf的静电电容值相同。电容Ca的端子中的一个与反相放大器103a的输入连接,并且,其另一端子通过开关SW0可切换地与基准电压VRF或接地电压gnd连接。基准电压VRF是控制施加到放大器103的偏移值的电压,并且,被设定为比接地电压gnd高的电压。如果信号SEL0为“低”电平,那么向电容Ca施加接地电压gnd,而如果信号SEL0为“高”电平,那么向电容Ca施加基准电压VRF。当向电容Ca施加比接地电压高的基准电压VRF时,反相放大器103a的输出VOUT减小与基于基准电压VRF的偏移值(在这种情况下,为VRF电压)对应的量。
信号电平检测电路105基于作为检测基准电压的信号VCLP执行信号电平检测。即,信号电平检测电路105比较放大器103的输出VOUT与基于信号VCLP(检测基准电压)的阈值,并然后根据比较结果输出信号SEL0。如果输出VOUT不超过上限电平(阈值),那么信号电平检测电路105将信号SEL0控制到“低”电平,并且,向电容Ca施加接地电压gnd。另一方面,如果输出VOUT超过阈值,那么信号电平检测电路105将SEL0控制到“高”电平,并且,向电容Ca施加基准电压VRF。上限电平是与作为执行A/D转换的结果获得的数字信号的最大值对应的输出VOUT(模拟信号)的电压。因此,在输出VOUT接近饱和电平的情况下,输出VOUT的输出电压可降低以防止输出VOUT的饱和。比较器106比较比较信号VRMP和放大器103的输出VOUT的各大小。计数器107将时间计数,直到比较信号VRMP超过输出VOUT,并且,存储器108将计数值存储为A/D转换结果。
下面,参照图4所示的定时图,描述根据本示例性实施例的固态成像装置的操作。在图4中,情况1和情况2表示其中像素的信号电平相互不同的两个定时图。这里,将描述情况1中的光量比情况2中的光量少的例子。
首先,在时间T1,信号PSEL变为“高”电平并且像素100的选择晶体管14接通。然后,信号PRES变为“高”电平,复位晶体管12接通,并且,浮动扩散部分(FD)被复位。与信号PRES变为“高”电平同时地,信号PC0R变为“高”电平,反相放大器103a的复位开关SWr接通,并且,反馈电容Cf被复位。
然后,信号PRES在时间T2变为“低”电平,并且,信号PC0R在时间T3变为“低”电平。此时,由于信号SEL0处于“低”电平,因此,向电容Ca施加接地电压。在从像素100输出处于复位电平的信号的状态下,放大器103反向放大处于复位电平的输入信号VIN并且输出VOUT。关于输出VOUT执行第一A/D转换操作,并且,该时段在图4中表示为N_AD。计数器107通过测量(计数)直到信号VOUT与比较信号VRMP之间的大小关系逆转的时间来获得A/D转换码。对情况1和情况2来说,到这一点为止描述的操作是相同的。
在时间T4,当信号PTX变为“高”电平时,传送晶体管11接通,并且,从光电二极管10读出依赖于入射光量的信号。伴随此,放大器103的输出VOUT上升。用于放大器103的输入VIN的信号的变化量由通过排除作为信号的DC分量的复位电平而获得的δVIN代表。
首先,在像素的信号电平低且放大器103不饱和的情况(情况1)下,在信号SEL0保持在“低”电平时与第一A/D转换N_AD类似地执行第二A/D转换。在图4中,第二A/D转换表示为S_AD。信号SEL0的一个位被添加到第二A/D转换S_AD的计数值的最有效位MSB。在情况1中,由于信号SEL0处于“低”电平,因此,向S_AD的最有效位MSB添加码“0”。注意,在成像装置中执行从S_AD的码减去N_AD的码的数字CDS(相关双重采样)。
另一方面,在像素的信号电平高的情况(情况2)下,放大器103的输出VOUT饱和(T4~T5)。在时间T5,信号电平检测电路105检测到输出VOUT超过了基于信号VCLP的电平的上限电平,并且,将处于“高”电平的信号SEL0反馈到放大器103。作为该反馈的结果,开关SW0切换,并且,电容Ca的端子电压从接地电压gnd变为基准电压VRF。作为结果,从放大器103的输出VOUT减去与基于基准电压VRF的偏移电平对应的量。关于得到的输出VOUT执行第二A/D转换S_AD。即,计数器107计数直到信号VOUT与比较信号(斜坡信号)VRMP之间的大小关系逆转的时间段,并由此获得用于S_AD的码。向用于S_AD的计数值的最有效位MSB添加信号SEL0的一个位。在情况2中,由于信号SEL0处于“高”电平,因此向S_AD的最有效位MSB添加码“1”。以这种方式获得的A/D转换码存储于存储器108中。
图5示出关于图4中描述的操作的放大器103的输入-输出特性。横轴表示通过从输入信号VIN减去复位电平获得的δVIN。纵轴表示输出VOUT。当δVIN超过基于基准电压VCLP的上限电平(阈值)V0时,向电容Ca施加基准电压VRF,并且,从输出VOUT减去与偏移电压对应的量。因此,防止放大器103处的像素信号的饱和,并且,能够实现使得在放大器103处扩大动态范围的特性。
图6示出反相放大器103a和信号电平检测电路105的电路例子。信号电平检测电路105包含限幅电路205a和检测输出单元205b。检测输出单元205b检测放大器103的输出电平。限幅电路205a限制(限幅)输出,使得输出电平不处于放大器103的动态范围之外并且饱和,或者使得输出不明显偏离。反相放大器103a包含晶体管M1~M4,并且,构成NMOS源极接地放大器电路。输入由作为单个输入的AMP_IN表示,并且,输出由VOUT表示。晶体管M4是源极接地NMOS放大晶体管,并且,晶体管M3是栅极接地NMOS晶体管,并且,晶体管M1和M2是级联连接的恒流负载MOS晶体管,并且,例如供给4μA的恒定电流。电压VBPB、VBPG和VBNG是确定各操作点的DC偏压电压。
限幅电路205a包含用于限幅的PMOS晶体管,并且,作为栅极电压的信号VCLP确定作为输出限制的阈值。晶体管M6是当晶体管M5被接通时供给例如1μA的恒定电流的NMOS晶体管。晶体管M6的操作点由DC偏压电压VBNB确定。NMOS晶体管M11用作用于启用限幅晶体管M5的开关。此外,PMOS晶体管M10连接限幅晶体管M5的栅极电压与Vdd,并且,用作用于禁用限幅晶体管M5的开关。即,当信号PCLP_EN处于“低”电平时,晶体管M10接通且晶体管M11关断,并且,限幅晶体管M5被禁用。另一方面,当信号PCLP_EN处于“高”电平时,晶体管M10关断,晶体管M11接通,并且限幅晶体管M5被启用。
以下描述限幅电路205a的限幅操作。如果反相放大器103a的输出VOUT低,那么限幅晶体管M5处于“关”状态。由于晶体管M6处于“通”状态,因此晶体管M7的栅极电压大致为gnd电平,并且,晶体管M7处于“关”状态。由于限幅晶体管M5和晶体管M7均处于“关”状态,因此限幅电路205a对输出VOUT几乎没有影响。
另一方面,如果输入高亮度信号并且输出VOUT因此上升并超过由信号VCLP确定的上限电平(阈值),那么限幅晶体管M5进入“通”状态。同时,晶体管M7的栅极电压也上升,因此,限幅晶体管M5和晶体管M7均进入“通”状态。作为结果,来自作为反相放大器103a的负载电流源的晶体管M1和M2的电流也流向限幅电路205a,并且,反相放大器103a的输出VOUT限于预定的电平。因此,输出VOUT进入限幅状态,于是,能够限制输出VOUT。晶体管M12是用于实现第二输出限制的PMOS限幅晶体管,并且,用于输出限制的阈值由作为栅极电压的信号VCLP2确定。但是,假定信号VCLP2>信号VCLP的关系成立。
检测输出单元205b由两级反相器电路构成,并且,检测晶体管M7的栅极电压已上升的事实,并且输出指示输出限制处于活动期的信号。第一级反相器由PMOS晶体管M8和NMOS晶体管M9构成。晶体管M9是源极接地的。晶体管M8基于作为栅极电压的信号PJDG确定检测输出的定时。第一级的输出通过第二级反相器A1被反相并且被输出。
以下,参照图7中的定时图描述图6所示的电路的操作。首先,在时间T1,信号PCLP_EN被控制到“高”电平,使得限幅晶体管M5被启用,直到输入光信号。作为结果,向限幅晶体管M5的栅极电压施加信号VCLP。在这种情况下,虽然限幅晶体管M5和M12均被启用,但信号VCLP2>信号VCLP。因此,限幅晶体管M5在限幅晶体管M12之前接通并且限制输出VOUT。信号PJDG在信号PTX变为“高”电平之前的时间T2变为“高”电平。这样,由晶体管M8和M9构成的反相器的输出变为高阻抗输出,并且,输出通过寄生电容保持在“高”电平。在时间T3,当信号PTX变为“高”电平且输入高亮度信号时,限幅晶体管M5接通并且晶体管M7和M9的栅极电压上升。因此,由晶体管M8和M9构成的反相器的输出从“高”电平逆变为“低”电平。基于该信号,信号电平检测电路105将信号SEL0逆变为“高”电平。因此,在第二A/D转换S_AD开始之前,在时间T4,信号PCLP_EN和PJDG变为“低”电平并且限幅晶体管M5关断。此外,检测输出单元205b进入非操作状态,并且,只有限幅晶体管M12被启用。在输出VOUT比限幅晶体管M5的阈值电压稍低的情况下,限幅晶体管M5处于亚阈值操作的状态,并且不完全关断。因此,在一些情况下,在反相放大器103a的输出VOUT中出现误差。因此,在本示例性实施例中,通过设置第二限幅晶体管M12,可避免由限幅晶体管M5的亚阈值操作导致的误差。因此,在不出现误差的状态下执行第二A/D转换S_AD。
第二实施例
图8是根据本发明的第二实施例的固态成像装置的电路的框图。虽然在第一实施例中对各列电路设置计数器107,但是,在本示例性实施例中,单个共用计数器111被各列电路共享。对各列设置保持共用计数器111的计数值的锁存电路112。向保持于锁存电路112中的计数值的最有效位MSB添加信号SEL0的一个位,并且,得到的值存储于存储器108中。剩余的配置与根据第一实施例的配置相同,因此在这里省略其描述。
第三实施例
图9是根据本发明的第三实施例的放大器103、dac 110、信号电平检测电路105和比较器106的电路图。本示例性实施例与图3所示的配置的不同的方面在于,dac 110是2位D/A转换器,dac 110具有三个电容Ca0~Ca2,并且,输入电容Ci的静电电容值为4C。由于输入电容Ci的静电电容为4C且反馈电容Cf的静电容量为1C,因此放大器103的增益约为4倍。Dac 110是2位D/A转换器,向温度计码(thermometer code)分配信号SEL0~SEL2,并且,将温度计码编码成2位标准二进制(straight binary)码。可适当地在信号电平检测电路105或存储器108等中设置温度计码的编码器。向计数值的最有效位MSB添加以这种方式编码的2位二进制码,并由此限定码。
下面,参照图10中的定时图,描述根据本示例性实施例的固态成像装置的操作。像素的信号电平低的情况(情况1)中的操作与图4所示的操作几乎相同。在情况1中,由于输出VOUT等于或小于基于信号VCLP的上限电平,因此信号电平检测电路105输出处于“低”电平的信号SEL0~SEL2。施加到电容Ca0~Ca2中的每一个的电压是接地电压。在这种状态下,处于复位电平的信号被读出(T1~T3),并且,关于来自放大器103的输出VOUT执行第一A/D转换N_AD。然后,从光电二极管10读出依赖于入射光量的信号(T4),并且,关于输出VOUT执行第二A/D转换S_AD。在情况1中,信号SEL0~SEL2的温度计码为“000”,并且,向计数值的最有效位添加2位标准二进制码“00”。
在像素的信号电平高的情况(情况2)下,以与情况1相同的方式执行第一A/D转换(T1~T3,N_AD)。在时间T4,当信号PTX变为“高”电平时,放大器103放大依赖于入射光量的信号VIN并且输出信号VOUT。在时间T5,在检测到信号VOUT超过基于信号VCLP的电平的上限电平时,信号电平检测电路105向放大器103反馈作为“高”电平的信号SEL2。通过该反馈,开关SW2切换,向电容Ca2施加基准电压VRF,并且,从输出VOUT减去基于基准电压VRF的偏移电平。在时间T6,如果输出VOUT仍超过上限电平,那么信号电平检测电路105向放大器103反馈处于“高”电平的信号SEL1。在时间T7,如果输出VOUT仍超过上限电平,那么信号电平检测电路105向放大器103反馈处于“高”电平的信号SEL0。向电容Ca0~Ca2施加基准电压VRF,从输出VOUT减去偏移电平,并且,输出VOUT变得小于或等于上限电平。
与图4所示的操作类似,关于上述的输出VOUT执行第二A/D转换S_AD。由于信号SEL0~SEL2均为“高”电平,因此温度计码为“111”,并且,该温度计码被编码成标准二进制码“11”。向计数值的最有效位添加以这种方式获得的2位码“11”,并由此限制码。
图11示出关于在图10中描述的操作的放大器103的输入-输出特性。由于本示例性实施例中的dac 110是2位D/A转换器,因此获得特性,使得存在输出VOUT的电平折返的三个位置。即,每当δVIN分别超过三个阈值V0、V1和V2时,从输出VOUT减去偏移量。根据本示例性实施例,与第一实施例相比,能够进一步扩大放大器103的动态范围。
注意,虽然在本示例性实施例中控制偏移的dac 110的分辨率被设定为两个位,但可以使用任意数量的位(i个位)。因此,可以向A/D转换之后的数字码(j个位)添加代表偏移的数字码(i个位),以获得(i+j)位的数字码。
第四实施例
图12是根据本发明的第四实施例的放大器103、dac 110、信号电平检测电路105和比较器106的电路图。本示例性实施例的配置与图9所示的配置的不同的方面在于,dac 110包含被加权的两个电容Ca1和Ca2。即,电容Ca1的静电电容值为1C,电容Ca2的静电电容值为2C。此外,本示例性实施例的配置与图9所示的配置的不同的方面在于,信号电平检测电路105关于输出VOUT的上限电平和下限电平执行检测。上限电平和下限电平分别是与作为执行A/D转换的结果获得的数字信号的最大值与最小值对应的输出VOUT(模拟信号)的电压。信号电平检测电路105可基于用于上限电平的基准电压VCLPH和用于下限电平的基准电压VCLPL确定输出VOUT的上限电平和下限电平。
下面,参照图13中的定时图,描述根据本示例性实施例的固态成像装置的操作。像素的信号电平低的情况(情况1)中的操作与图4和图10所示的操作几乎相同。在像素的信号电平高的情况(情况2)下,以与情况1相同的方式执行第一A/D转换(T1~T3,N_AD)。随后,在时间T4,信号PTX变为“高”电平,放大器103放大信号VIN并且输出信号VOUT。与图4和图10所示的操作类似,在时间T5,在检测到输出VOUT超过基于信号VCLPH的电平的上限电平时,信号电平检测电路105向放大器103反馈为“高”电平的信号SEL1。向电容Ca2施加基准电压VRF,从输出VOUT减去基于基准电压VRF的偏移电平。
然后,在时间T6,在检测到输出VOUT低于基于信号VCLPL的下限电平时,信号电平检测电路105重新将信号SEL1控制到“低”电平。在时间T7,信号电平检测电路105检测到输出VOUT再次超过上限电平,于是,向放大器103反馈为“高”电平的信号SEL0。向电容Ca1施加基准电压VRF,并且,从输出VOUT减去偏移电平。由于电容Ca1的电容值为电容Ca2的电容值的一半,因此,基于电容Ca1的偏移电平小于基于电容Ca2的偏移电平。因此,输出VOUT处于上限电平与下限电平之间的范围中。比较器106和计数器107关于该输出VOUT执行第二A/D转换S_AD。在本示例性实施例中,通过向计数值添加作为最有效的两个位的信号SEL0和SEL1来限定码。在以上的描述中,向情况1下的计数值添加“00”,向情况2下的计数值添加“01”。
虽然在上述的示例性实施例中,由dac 110限定的最有效位为两个位或更少,但也可以增加dac 110的位数并且用更高的分辨率执行A/D转换。
第五实施例
图14是根据本发明的第五实施例的固态成像装置的电路框图。虽然图1和图8所示的固态成像装置输出图像信号作为数字信号,但在本示例性实施例中,一起输出基于偏移设定的数字码和在减去偏移之后获得的模拟信号。在图14中,模拟存储器201由例如采样和保持电路或浮动栅极晶体管构成,并且,各放大器103原样存储输出VOUT作为模拟信号。以与图1和图8所示的配置类似的方式,基于来自各dac 110的信号SEL的数据存储于相应的存储器108中。通过用水平扫描电路109扫描模拟存储器201和存储器108,依次读出模拟信号和相应的数字码。从输出缓冲器202输出读出的模拟信号作为图像信号。在固态成像装置的外部电路中,例如,可通过用偏移电路向或从图像信号添加或减去与由数字码代表的偏移电压对应的量,将模拟图像信号解码。根据本示例性实施例,能够在不具有A/D转换电路的固态成像装置中对图像信号应用本发明。
第六实施例
图15是示出根据本发明的第六实施例的成像系统的配置例子的示图。例如,成像系统800包括光学单元810、成像器件1、视频信号处理单元830、记录通信单元840、定时控制单元850、系统控制单元860和回放显示单元870。成像装置820包含成像器件1和视频信号处理单元830。在以上的示例性实施例中描述的成像器件1被用作成像器件1。成像系统可包含数字照相机、摄像机、智能电话或具有拍摄功能的各种其它装置。
光学单元810是使得来自被照体的光在其中以二维形状排列多个像素的成像器件1上成像以由此形成被照体的图像的光学系统,诸如透镜。在基于来自定时控制单元850的信号的定时,成像器件1输出根据在成像器件1上成像的光的信号。从成像器件1输出的信号被输入到作为视频信号处理单元的视频信号处理单元830,并且,视频信号处理单元830根据由程序等确定的方法执行信号处理。作为视频信号处理单元830处的处理的结果获得的信号作为图像数据被传送到记录通信单元840。记录通信单元840向回放显示单元870发送用于形成图像的信号,并且,回放显示单元870回放/显示移动图像或静止图像。此外,在接收到来自视频信号处理单元830的信号时,记录通信单元840实施与系统控制单元860的通信,并且,还执行导致在未示出的记录介质上记录用于形成图像的信号的操作。
系统控制单元860对成像系统的操作实施统一的控制,并且,控制光学单元810、定时控制单元850、记录通信单元840和回放显示单元870的驱动。系统控制单元860包含未示出的存储装置,该存储装置例如为记录介质。控制成像系统所需要的操作所需要的程序记录于记录介质上。系统控制单元860还将用于根例如用户操作切换驱动模式的信号供给到成像系统中。这种信号的特定例子包括用于改变读出的行或复位的行的信号、用于伴随电子变焦改变视角的信号和用于伴随电子振动控制偏移视角的信号。定时控制单元850基于系统控制单元860的控制来控制成像器件1和视频信号处理单元830的驱动定时。
如上所述,根据本发明,可通过向像素信号施加偏移来避免像素信号的饱和,使得像素信号不处于A/D转换器的输入的范围之外。这样,能够防止固态成像装置中的大像素信号的动态范围的减小。注意,本发明不限于上述的示例性实施例,并且,在不背离本发明的精神和范围的情况下,可实现适当的修改。
其它实施例
也可通过读出并执行记录于存储介质(也可被更完整地称为“非暂时性计算机可读存储介质”)上的计算机可执行指令(例如,一个或更多个程序)以执行上述实施例中的一个或更多个的功能并且/或者包含用于执行上述实施例中的一个或更多个的功能的一个或更多个电路(例如,应用特定集成电路(ASIC))的系统或装置的计算机,或者,通过由系统或装置的计算机通过例如读出并执行来自存储介质的计算机可执行指令以执行上述实施例中的一个或更多个的功能并且/或者控制一个或更多个电路以执行上述实施例中的一个或更多个的功能执行的方法,实现本发明的实施例。计算机可包括一个或更多个处理器(例如,中央处理单元(CPU)、微处理单元(MPU)),并且可包含单独的计算机或单独的处理器的网络,以读出并执行计算机可执行指令。计算机可执行指令可例如从网络或存储介质被提供给计算机。存储介质可包含例如硬盘、随机存取存储器(RAM)、只读存储器(ROM)、分布式计算系统的存储器、光盘(诸如紧致盘(CD)、数字万用盘(DVD)或蓝光盘(BD)TM)、快擦写存储器设备和记忆卡等中的一个或更多个。
虽然已参照示例性实施例说明了本发明,但应理解,本发明不限于公开的示例性实施例。以下的权利要求的范围应被赋予最宽的解释以包含所有这样的变更方式以及等同的结构和功能。
Claims (9)
1.一种固态成像装置,其特征在于,所述固态成像装置包括:
输出单元,所述输出单元输出模拟信号;
A/D转换单元,所述A/D转换单元包含通过在所述模拟信号和斜坡信号之间执行比较来产生比较结果信号的比较器,并且所述A/D转换单元被配置为通过所述比较来将所述模拟信号转换成具有多个位的数字信号,所述斜坡信号的电平在预定时段中从第一电平改变为第二电平;
计数器,所述计数器被配置为通过在所述预定时段中在计数时段期间对时间进行计数来产生计数值,所述计数值与所述多个位的数字信号对应,所述计数时段至少具有与开始改变所述斜坡信号的电平对应的定时和与改变所述比较结果信号的电平对应的定时之间的时段;以及
偏移添加单元,在检测到所述模拟信号处于能够在A/D转换单元中进行A/D转换的范围之外的情况下,所述偏移添加单元向输出单元中的所述模拟信号添加具有第一值的偏移,使得该模拟信号落在所述范围内,
其中,所述输出单元在所述计数时段期间向所述比较器输出包含具有所述第一值的偏移的所述模拟信号。
2.根据权利要求1所述的固态成像装置,其中,所述范围的上限电平和下限电平分别是与作为执行A/D转换的结果而获得的数字信号的最大值和最小值对应的模拟信号的值。
3.根据权利要求2所述的固态成像装置,其中,A/D转换单元输出(i+j)位的数字信号,其中,i位的数字码表示是否向模拟信号添加了偏移,j位的数字码是通过转换被添加了偏移的该模拟信号而获得的。
4.根据权利要求1所述的固态成像装置,其中,输出单元包含放大器,并且所述模拟信号通过放大器输出。
5.根据权利要求2所述的固态成像装置,其中,偏移添加单元具有限制输出单元的输出的限幅电路;并且
所述上限电平或所述下限电平是在其处限幅电路不操作的阈值。
6.根据权利要求1所述的固态成像装置,其中,偏移添加单元具有限制输出单元的输出的限幅电路;并且
其中,偏移添加单元在限幅电路操作的情况下向所述模拟信号添加偏移。
7.根据权利要求1所述的固态成像装置,其中,偏移添加单元执行以下处理:
向所述模拟信号添加第一偏移的第一处理;和
在被添加了第一偏移的该模拟信号处于所述范围之外的情况下进一步向被添加了第一偏移的该模拟信号添加第二偏移的第二处理。
8.根据权利要求1所述的固态成像装置,其中,通过利用偏移添加单元向模拟信号添加偏移而获得的模拟信号和指示偏移被添加的i位的数字码一起被输出。
9.一种成像系统,其特征在于,所述成像系统包括:
根据权利要求1~8中的任一项所述的固态成像装置;和
通过使用固态成像装置输出的信号产生图像的信号处理单元。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014123113A JP2016005054A (ja) | 2014-06-16 | 2014-06-16 | 固体撮像装置 |
JP2014-123113 | 2014-06-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105187740A CN105187740A (zh) | 2015-12-23 |
CN105187740B true CN105187740B (zh) | 2018-05-15 |
Family
ID=54837238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510325939.XA Active CN105187740B (zh) | 2014-06-16 | 2015-06-15 | 固态成像装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9787927B2 (zh) |
JP (1) | JP2016005054A (zh) |
CN (1) | CN105187740B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6541347B2 (ja) | 2014-03-27 | 2019-07-10 | キヤノン株式会社 | 固体撮像装置および撮像システム |
US10003761B2 (en) | 2015-09-10 | 2018-06-19 | Canon Kabushiki Kaisha | Imaging device having multiple analog-digital conversion circuits that perform multiple ad conversions for a singular one of a pixel signal |
US9838637B2 (en) | 2015-10-21 | 2017-12-05 | Canon Kabushiki Kaisha | Solid-state image sensor, method of controlling the same, image sensing system, and camera |
JP6674224B2 (ja) | 2015-10-22 | 2020-04-01 | キヤノン株式会社 | 固体撮像装置 |
JP2018082261A (ja) * | 2016-11-15 | 2018-05-24 | キヤノン株式会社 | 撮像素子 |
KR20190044261A (ko) * | 2017-10-20 | 2019-04-30 | 에스케이하이닉스 주식회사 | 저잡음 싱글-슬롭 비교 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서 |
JP6986046B2 (ja) | 2019-05-30 | 2021-12-22 | キヤノン株式会社 | 光電変換装置および機器 |
US11240456B2 (en) * | 2019-06-14 | 2022-02-01 | Omnivision Technologies, Inc. | Column amplifier reset circuit |
JP7345301B2 (ja) | 2019-07-18 | 2023-09-15 | キヤノン株式会社 | 光電変換装置および機器 |
KR20220137638A (ko) | 2020-02-03 | 2022-10-12 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 고체 촬상 소자 및 촬상 장치 |
JP2022144242A (ja) | 2021-03-18 | 2022-10-03 | キヤノン株式会社 | 光電変換装置、光電変換システムおよび移動体 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101964879A (zh) * | 2009-07-23 | 2011-02-02 | 索尼公司 | 图像摄取装置和图像摄取方法 |
CN103001637A (zh) * | 2011-09-15 | 2013-03-27 | 佳能株式会社 | 固态成像装置、模数转换器及其控制方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4311181B2 (ja) * | 2003-12-05 | 2009-08-12 | ソニー株式会社 | 半導体装置の制御方法および信号処理方法並びに半導体装置および電子機器 |
JP4617372B2 (ja) * | 2008-08-29 | 2011-01-26 | キヤノン株式会社 | 撮像装置及び撮像システム |
JP2010074331A (ja) * | 2008-09-17 | 2010-04-02 | Riniaseru Design:Kk | 固体撮像装置 |
WO2010109815A1 (ja) | 2009-03-24 | 2010-09-30 | コニカミノルタオプト株式会社 | 固体撮像装置 |
JP2011004390A (ja) | 2009-05-18 | 2011-01-06 | Canon Inc | 撮像装置、撮像システム、及び撮像装置の駆動方法 |
JP5671123B2 (ja) * | 2010-03-31 | 2015-02-18 | 旭化成エレクトロニクス株式会社 | パイプライン型a/dコンバータ |
JP2011229128A (ja) * | 2010-03-31 | 2011-11-10 | Asahi Kasei Electronics Co Ltd | パイプライン型a/dコンバータ |
JP5632660B2 (ja) | 2010-06-18 | 2014-11-26 | キヤノン株式会社 | Ad変換器及びそれを複数用いた固体撮像装置 |
JP5791338B2 (ja) * | 2011-04-07 | 2015-10-07 | キヤノン株式会社 | 固体撮像装置及びその駆動方法 |
JP5893573B2 (ja) | 2012-02-09 | 2016-03-23 | キヤノン株式会社 | 固体撮像装置 |
JP5922997B2 (ja) | 2012-06-22 | 2016-05-24 | キヤノン株式会社 | 固体撮像装置 |
JP6274898B2 (ja) | 2014-02-17 | 2018-02-07 | キヤノン株式会社 | 固体撮像装置及びカメラ |
-
2014
- 2014-06-16 JP JP2014123113A patent/JP2016005054A/ja active Pending
-
2015
- 2015-06-08 US US14/733,157 patent/US9787927B2/en active Active
- 2015-06-15 CN CN201510325939.XA patent/CN105187740B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101964879A (zh) * | 2009-07-23 | 2011-02-02 | 索尼公司 | 图像摄取装置和图像摄取方法 |
CN103001637A (zh) * | 2011-09-15 | 2013-03-27 | 佳能株式会社 | 固态成像装置、模数转换器及其控制方法 |
Also Published As
Publication number | Publication date |
---|---|
US20150365616A1 (en) | 2015-12-17 |
US9787927B2 (en) | 2017-10-10 |
JP2016005054A (ja) | 2016-01-12 |
CN105187740A (zh) | 2015-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105187740B (zh) | 固态成像装置 | |
CN102905088B (zh) | 固态成像装置 | |
TWI360953B (zh) | ||
CN105100650B (zh) | 成像装置及其驱动方法 | |
US9363454B2 (en) | Solid-state imaging unit and electronic apparatus with a signal charge accumulated in a photoelectric conversion section is divided to be read in predetermined times of intermediate transfer operations and a complete transfer operation | |
JP5858695B2 (ja) | 固体撮像装置及び固体撮像装置の駆動方法 | |
JP6319946B2 (ja) | 固体撮像装置及び撮像システム | |
CN103973994B (zh) | 光电转换装置、摄像系统和光电转换装置的驱动方法 | |
US9402043B2 (en) | Method and systems for amplifying an output of a CMOS pixel array | |
US10284802B2 (en) | Column comparator system and method for comparing a ramping signal and an input signal | |
EP1081941A2 (en) | Self compensating correlated double sampling circuit | |
US9578268B2 (en) | Ramp signal calibration apparatus and method and image sensor including the ramp signal calibration apparatus | |
CN104869330A (zh) | 光电转换装置和图像捕获系统 | |
CN102859996A (zh) | 固体摄像装置及其驱动方法、照相机 | |
JP6463000B2 (ja) | 固体撮像装置及び撮像システム | |
JP2007019682A (ja) | Ad変換装置並びに半導体装置 | |
US9236409B2 (en) | Binary pixel circuit architecture | |
JP2015056876A (ja) | 固体撮像装置、その駆動方法及び撮像システム | |
US20050036048A1 (en) | Image sensor with active reset and randomly addressable pixels | |
US9838631B2 (en) | Solid state imaging device and method of driving solid state imaging device | |
CN105338265B (zh) | 光电转换装置的驱动方法、光电转换装置和成像系统 | |
CN110784669B (zh) | 斜坡信号发生装置及使用其的cmos图像传感器 | |
US10757356B2 (en) | Comparison device and CMOS image sensor including the same | |
JP6478717B2 (ja) | 撮像装置及び撮像システム | |
JP2016111402A (ja) | 撮像装置、及びそれを用いた撮像システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |