JP2016111402A - 撮像装置、及びそれを用いた撮像システム - Google Patents

Abstract

【課題】 信号の比較時に生じる誤差を低減する。【解決手段】 行列状に配置された複数の画素と、それぞれが動作を制御するためのスイッチを含む複数の比較器と、複数の比較器のスイッチに対して共通に設けられ、複数の比較器のスイッチを制御する制御信号を供給するための信号線と、制御信号生成部と、を有する撮像装置において、信号線の電位を固定電位に制御するための信号線制御部を有する。【選択図】 図１

Description

本発明は、撮像装置、及びそれを用いた撮像システムに関する。

画素の列に対応して設けられたＡＤ変換器を有する撮像装置が知られている。ＡＤ変換器は、画素信号と参照信号とを比較する比較器を備えている。特許文献１には、校正用のフィードバックスイッチを有する比較器ごとのオフセットを低減するため、フィードバックスイッチを制御する制御信号の振幅を制限する技術が開示されている。

特開２０１０−０１６６５６号公報

特許文献１において、フィードバックスイッチを制御する制御信号の信号線は、他の列の比較器のフィードバックスイッチにも接続されている。このような構成では、比較器の出力が反転した際に、他の列の比較器の出力へ影響を与えてしまう場合がある。つまり、クロストークが生じてしまう。このクロストークが生じると、他の列の比較器の結果に誤差を生じさせてしまう可能性がある。比較器の結果の誤差は、ＡＤ変換結果の誤差であり、画質を低下させてしまう。このようなクロストークは、フィードバックスイッチ用の配線のみならず、比較器の動作を制御するための信号線を、複数の比較器で共通に設けた場合において生じ得る。

本発明は、上記課題を鑑みてなされたもので、信号の比較時に生じる誤差を低減することを目的とする。

本発明の撮像装置は、行列状に配置された複数の画素と、それぞれが前記複数の画素の少なくとも１つの画素列に対応して設けられ、それぞれが動作を制御するためのスイッチを含む複数の比較器と、前記複数の比較器の前記スイッチに対して共通に設けられ、前記複数の比較器の前記スイッチを制御する制御信号を供給するための信号線と、前記信号線に前記制御信号を供給する制御信号生成部と、を有する撮像装置において、前記撮像装置は、前記信号線の電位を固定電位に制御するための信号線制御部を有する。

本発明の撮像装置によって、信号の比較時に生じる誤差を低減することが可能となる。

第１の実施形態の撮像装置を説明するためのブロック図である。 第１の実施形態の比較器を説明するための回路図である。 第１の実施形態の比較器を説明するための回路図である。 第１の実施形態の画素、及び読み出し部を説明するための回路図である。 第１の実施形態の撮像装置の駆動方法を説明するためのタイミング図である。 第１の実施形態の撮像装置の駆動方法を説明するためのタイミング図である。 第１の実施形態の比較例の比較器を説明するための回路図である。 第１の実施形態の比較例を説明するためのタイミング図である。 第１の実施形態の比較例を説明するためのタイミング図である。 第２の実施形態の比較器を説明するための回路図である。 第３の実施形態の比較器を説明するための回路図である。 第４の実施形態の比較器を説明するための回路図である。 第５の実施形態の撮像システムを説明するためのブロック図である。

（第１の実施形態）
本実施形態について、図１〜図９を用いて説明する。図１〜図９において、同一の構成に対しては同一の符号を付している。以降の説明において、スイッチは、ハイレベル（以下、Ｈレベル）の時にオンし、ローレベル（以下、Ｌレベル）の時にオフする。スイッチは、例えば、ＭＯＳトランジスタや、ＣＭＯＳスイッチ等である。端子や一端や他端とは、電極に限らず、ノードを意味する場合を含む。また、以降の説明において、符号ＶＤＤは任意の電源電圧であり、符号ＧＮＤはグランド電位を示す。

図１は、第１の実施形態の撮像装置を説明するためのブロック図である。撮像装置は、画素部１と、複数の読み出し部２と、複数の比較器３と、複数の記憶部４と、水平走査部５と、ランプ源６と、カウンタ７と、信号処理部８と、制御信号生成部９とを有する。そして、撮像装置は、制御信号生成部９が信号を出力する信号線５２に接続する信号線制御部１０を有する。この信号線制御部については、後に詳述する。また、撮像装置は、垂直走査部等の機能ブロック（不図示）を更に有している。

画素部１には、複数の画素が行列状に配置されている。読み出し部２は、画素部１の画素列に対応して配置され、画素部１からの画素信号を信号線１３へ出力する。ランプ源６は、ランプ信号用の信号線１１を介して、ランプ信号を複数の比較器３に供給する。ランプ信号は参照信号とも称する。ランプ信号は、一般には、時間に応じて単調に増加あるいは減少する信号であるが、例えば、階段状に変化する信号であってもよい。カウンタ７は、カウントデータ用の信号線１２を介して、カウント値を複数の記録部４に供給する。

比較器３は、画素部１の画素列に対応して配置される。比較器３は、画素信号とランプ信号とを比較し、比較結果に応じたＨレベル、又はＬレベルの信号を信号線１５へ出力する。比較器３が出力する信号は、画素信号の電位とランプ信号の電位の大小関係が変わる際に、ＨレベルからＬレベル、又はＬレベルからＨレベルへと遷移（反転）する。記憶部４は、比較器３が出力した信号が反転するタイミングで、カウント値をデジタルデータとして記憶する。この動作によって、画素信号がデジタルデータに変換（ＡＤ変換）される。ここで、比較器３には、制御信号生成部９から、信号線５２を介して、比較器３の動作を制御するための制御信号が供給されている。ＡＤ変換部は、少なくとも比較器３と、記憶部４を含む。本実施形態のＡＤ変換器は、いわゆるランプ型ＡＤ変換器である。

水平走査部５は、記憶部４の信号の出力を制御する制御信号を信号線１６へ出力する。記憶部４に記憶されたデジタルデータは、水平走査部５の制御信号によって、信号線１４に出力され、信号処理部８へ順次転送される。信号処理部８では、デジタルデータを用いて相関二重サンプリング（以下、ＣＤＳ）などの信号処理を行った後、撮像装置の外部へ信号を出力する。

本実施形態では、１つの画素列に対して、１つの読み出し部２と、１つの比較器３が設けられているが、複数の画素列に対して１つの読み出し部２や１つの比較器３が設けられていてもよい。また、撮像装置は、読み出し部２を有していない構成であってもよい。

図２は、複数の比較器３の構成を示した回路図である。図２では１つの比較器３の回路構成を示しているが、他の比較器３も同一の構成を有しているものとする。図２は、図１のブロック図を左に９０度回転させた図となっている。複数の比較器３のそれぞれは、差動増幅回路２１と、出力回路２２と、入力用の２つの容量を有する。差動増幅回路２１は、帰還（フィードバック、以下ＦＢ）経路の形成を制御するＦＢスイッチを有する。各比較器３のＦＢスイッチには、共通の信号線５２から、制御信号ＰＦＢが供給されている。制御信号生成部９は、バッファ５１を含む。元となる信号ｉＰＦＢが入力されたバッファ５１は、信号線５２に制御信号ＰＦＢを出力する。

ここで、図１にも示したように、撮像装置は、信号線５２に接続する信号線制御部１０を有する。信号線制御部１０は、信号線５２の電位を固定電位に制御するための回路を含み、信号線５２の電位を固定電位にする、あるいは近づけるように動作する。本実施形態では、信号線制御部１０は、固定電位としてグランド電位を供給する電源ＧＮＤと、スイッチ５３を含む。スイッチ５３は制御信号ＰＦＸによって、そのオンオフが制御されている。制御信号ＰＦＸによってスイッチ５３がオフの場合には、信号線制御部１０は動作せず、制御信号ＰＦＸによってスイッチ５３がオンの場合には、信号線制御部１０は動作する。このような構成によって、信号線５２の電位は、制御信号生成部９と信号線制御部１０によって、一定の電位になるように制御される。よって、ある比較器３の出力が反転した場合に、反転による変動が信号線５２を介して別の比較器３へ伝搬することを低減することが可能となる。

以下、本実施形態についてより詳細に説明する。図３（ａ）及び図３（ｂ）は、図２に示す比較器３を詳細に示した回路図である。図３（ｂ）は、図３（ａ）の差動増幅回路２１をより詳細に記載した回路図である。

図３（ａ）に示すように、比較器３は、差動増幅回路２１と、出力回路２２と、入力用の２つの容量２４、２５を有する。差動増幅回路２１は、非反転入力端子ｉｐと、反転入力端子ｉｎと、非反転出力端子ｏｐと、反転出力端子ｏｎと、２つのＦＢスイッチ２３とを有する。１つのＦＢスイッチ２３は、一端が反転入力端子ｉｎと接続し、他端が非反転出力端子ｏｐと接続し、反転入力端子ｉｎと非反転出力端子ｏｐとの接続を制御する。もう１つのＦＢスイッチ２３は、一端が非反転入力端子ｉｐと接続し、他端が反転出力端子ｏｎと接続し、非反転入力端子ｉｐと反転出力端子ｏｎとの接続を制御する。なお、差動増幅回路２１の出力は、非反転出力端子ｏｐであり、この端子ｏｐが出力回路２２の入力端子に接続される。反転入力端子ｉｎには容量２４が接続され、非反転入力端子ｉｐには容量２５が接続される。反転入力端子ｉｎは、容量２４を介して信号線１３が接続され、非反転入力端子ｉｐは、容量２５を介して信号線１１に接続される。信号線１１は、ランプ信号が供給されている。出力回路２２は、ソース接地増幅回路である。出力回路２２の出力端子が信号線１５に接続しており、出力回路２２が出力する信号は比較器３が出力する信号となる。

図３（ｂ）は差動増幅回路２１の詳細を示した回路図である。差動増幅回路２１は、差動入力トランジスタ対と、電流源２６と、カレントミラー回路２８とを含む。差動入力トランジスタ対は、Ｐ型のＭＯＳトランジスタであるトランジスタＭ１、Ｍ２である。電流源２６は、例えば定電流源であり、トランジスタＭ１、Ｍ２のソースに接続される。カレントミラー回路２８は、ドレインとゲートがダイオード接続されたトランジスタＭ３と、ゲートがＭ３のゲートと接続されたトランジスタＭ４と、例えばグランド電位の電源ＧＮＤからなる。

２つのＦＢスイッチ２３は、Ｎ型ＭＯＳトランジスタからなる。１つのＦＢスイッチ２３がトランジスタＭ１のゲートとドレインの間を接続し、もう１つのＦＢスイッチ２３がトランジスタＭ２のゲートとドレインとの間を接続する。トランジスタＭ１のゲートが非反転入力端子ｉｐであり、容量２５を介して信号線１１に接続される。トランジスタＭ１のドレインが反転出力端子ｏｎであり、ダイオード接続されたトランジスタＭ３のドレインと接続される。また、トランジスタＭ２のゲートが反転入力端子ｉｎであり、容量２４を介して、信号線１３が接続される。またＭ２のドレインが非反転出力端子ｏｐであり、ダイオード接続されたトランジスタＭ４のドレインと接続される。ここで、図２と図３（ｂ）に示す容量Ｃｆｉは、信号線５２と反転入力端子ｉｎとの間に生じる寄生容量である。図２と図３（ｂ）に示す容量Ｃｆｏは、信号線５２と非反転出力端子ｏｐとの間に生じる寄生容量である。

図４は、画素部１の１つの画素ＰＩＸと、１つの読み出し部２の回路を示した図である。画素ＰＩＸは、典型的なＣＭＯＳイメージセンサの回路であり、光電変換素子３２と、リセットトランジスタ３４と、転送トランジスタ３５と、増幅トランジスタ３６と、選択トランジスタ３７と、を有する。リセットトランジスタ３４と、転送トランジスタ３５と、増幅トランジスタ３６は、フローティングディフュージョン（以下、ＦＤ）のノードに接続されている。リセットトランジスタ３４と、転送トランジスタ３５と、選択トランジスタ３７は、それぞれ制御信号ＰＲＥＳ、ＰＴＸ、ＰＳＥＬによって制御される。画素信号を読み出す時には、制御信号ＰＳＥＬがＨレベルとなり、選択トランジスタ３７がオンとなる。この時、増幅トランジスタ３６と読み出し回路部２に含まれる電流源３３とでソースフォロワ回路が形成される。読み出し部２は、画素信号が出力される信号線３１に接続され、電流源３３と、−Ａ倍のゲインを持つアンプ３８とで構成される。

画素ＰＩＸから画素信号を読み出す際の動作は次のようになる。制御信号ＰＲＥＳがＨレベルとなりリセットトランジスタ３４がオンし、リセットトランジスタ３４がＦＤをリセットする。そして、制御信号ＰＲＥＳがＬレベルになりリセットトランジスタ３４がオフする。ここで、選択トランジスタ３７をオンの状態にしておくことで、リセットされたＦＤの電位に基づく信号（リセット信号）が信号線３１に出力される。その後、制御信号ＰＴＸがＨレベルになり、光電変換素子３２に蓄えられた電荷がＦＤに転送される。この時、光電変換素子３２において生じた電荷によってＦＤの電位が変化する。この変化したＦＤの電位に基づく信号（画像信号）が、信号線３１に出力される。アンプ３８では、リセット信号と画像信号をそれぞれ−Ａ倍し、出力する。画素から出力されるリセット信号と画像信号を画素信号と称する。

このような回路構成の本実施形態の撮像装置の動作について、図５を用いて説明する。図５は、画素ＰＩＸから比較器３までの動作を説明するためのタイミング図である。図５には、制御信号ＰＴＸと、制御信号ＰＦＢと、制御信号ＰＦＸと、信号線３１の電位Ｖ３１と、信号線１３の電位Ｖ１３と、ランプ信号の電位Ｖｒａｍｐが示されている。更に、図５には、差動増幅回路２１の非反転入力端子ｉｐの電位Ｖｉｐ（実線）と、差動増幅回路２１の反転入力端子ｉｎの電位Ｖｉｎ（点線）と、差動増幅回路２１の非反転出力端子ｏｐの電位Ｖｏｐが示されている。また、画素ＰＩＸの他の制御信号ＰＳＥＬや制御信号ＰＲＥＳ、及び比較器３の出力については説明を簡易にするため省略する。

時刻ｔ１において、画素ＰＩＸからリセット信号が出力されており、電位Ｖ１３は、リセット信号を示す電位Ｖｎとなる。この時、制御信号ＰＦＸがＬレベルに遷移する。ランプ信号の電位Ｖｒａｍｐは、オフセットキャンセル用の電位Ｖｃｌｍｐである。また、電位Ｖｏｐは、電位Ｖｃｌｍｐ＋電位Ｖｏｆｓである。電位Ｖｏｆｓとは、差動増幅回路２１のオフセット電位である。

時刻ｔ２において、制御信号ＰＦＢがＨレベルに遷移する。つまり、ＦＢスイッチ２３がオンとなり、トランジスタＭ１のゲートの電位は、トランジスタＭ３のゲート電位である電位Ｖｇｓとなる。トランジスタＭ３のゲートの電位は、ソースがグランド電位であるため、ゲートとソース間の電圧Ｖｇｓと等しい（図３（ｂ）参照）。この時、トランジスタＭ４のドレインとソース間に流れる電流と、トランジスタＭ３のドレインとソース間に流れる電流は等しい。よって、トランジスタＭ４のドレインと、それと同一ノードのトランジスタＭ２のゲートの電位も電位Ｖｇｓとなる。つまり、電位Ｖｉｎと電位Ｖｏｐが電位Ｖｇｓを示す。ここで、容量２４の両端の電位差と容量２５の両端の電位差は、電位Ｖｃｌｍｐ−電位Ｖｇｓである。

時刻ｔ３において、制御信号ＰＦＢはＬレベルに遷移する。つまり、ＦＢスイッチ２３がオフとなり、容量２４と容量２５のそれぞれに、電位Ｖｃｌｍｐ−電位Ｖｇｓの差が保持される。この動作により、比較器３を構成する差動増幅回路２１において、オフセットキャンセルを行うことができる。

時刻ｔ４において、制御信号ＰＦＸがＨレベルに遷移し、時刻ｔ５において、ランプ信号の電位Ｖｒａｍｐが電位Ｖｓｔに下がる。時刻ｔ６において、電位Ｖｒａｍｐが上昇し始め、ＡＤ変換が開始される。電位Ｖｉｐは、ランプ信号の変化に伴って、時刻ｔ５において電位が下がり、時刻ｔ６において電位が上昇する。一方、電位Ｖｏｐは、時刻ｔ５から電位Ｖｇｓのままである。そして、時刻ｔ７において、電位Ｖｉｐが電位Ｖｇｓを超え、電位ＶｏｐがＬレベルからＨレベルへ遷移する。つまり、比較器３の出力は、ＨレベルからＬレベルになる。記憶部４は、この時のカウント値をリセット信号のデジタルデータとして記憶する。時刻ｔ８において、ランプ信号の電位Ｖｒａｍｐが再度、電位Ｖｓｔに下がる。ここまででノイズ信号のＡＤ変換が完了する。

次に、時刻ｔ９において、制御信号ＰＴＸがＬレベルからＨレベルに遷移すると、画素ＰＩＸから画像信号が出力される期間になる。電位Ｖ１３は、画像信号を示す電位Ｖｓとなる。この時、電位Ｖｉｎは電位Ｖｇｓ＋電位Ｖｓ−電位Ｖｎとなる。時刻ｔ１０において、電位Ｖｒａｍｐが上昇し始め、画像信号のＡＤ変換が始まる。ここで、制御信号ＰＴＸは、例えば、時刻ｔ１１において、Ｌレベルに戻る。時刻ｔ１２において、電位Ｖｉｐが電位Ｖｇｓ＋電位Ｖｓ−電位Ｖｎを超えると、電位ＶｏｐはＬレベルからＨレベルと遷移する。つまり、比較器３の出力は、ＨレベルからＬレベルになる。記憶部４は、この時のカウント値を画像信号のデジタルデータとして記憶する。その後、時刻ｔ１３において、ランプ信号の電位の電位Ｖｒａｍｐが再度、電位Ｖｓｔに下がる。ここまでで画像信号のＡＤ変換が完了する。その後、信号処理部８では、記憶部４に記憶されたリセット信号及び画像信号のデジタルデータの減算を行い出力し、１画素のＡＤ変換が終了する。

本実施形態においては、制御信号ＰＦＢがＬレベルからＨレベルに遷移する前に、制御信号ＰＦＸがＨレベルからＬレベルに遷移し、制御信号ＰＦＢがＨレベルからＬレベルに遷移した後に制御信号ＰＦＸがＬレベルからＨレベルに遷移する。つまり、制御信号ＰＦＢがＨレベルであるオフセットキャンセル期間には、信号線制御部１０が動作しない。また、リセット信号と画素信号のＡＤ変換期間（時刻ｔ６〜時刻ｔ８と時刻ｔ１０〜時刻ｔ１３）は、信号線制御部１０が動作し、信号線５２の電位が固定電位になるように制御している。この動作によって、他の比較器３へのクロストークを低減することができ、ＡＤ変換の誤差を低減することが可能となる。

図６〜図９を用いて、このクロストークの現象について説明する。まず、本実施形態の比較例について図７〜図９を用いて説明する。

図７は、本実施形態の比較例の撮像装置の複数の比較器３を示す回路図である。図７は、図２と対応しており、図２で説明した個所については詳細な説明は省略する。図７が図２と異なる点は、撮像装置に信号線制御部１０が設けられていない点である。

図８は、画素部１に光が入射されていない時、すなわち暗時のリセット信号と画像信号のＡＤ変換期間を示したタイミング図である。図８は、比較器３の差動増幅回路２１の各端子の電位と、信号線５２の電位Ｖ５２を示している。差動増幅回路２１の各端子の電位として、非反転入力端子ｉｐの電位Ｖｉｐと、反転入力端子ｉｎの電位Ｖｉｎと、非反転出力端子ｏｐの電位Ｖｏｐを示す。図８では、第１〜第６の画素列に対応して設けられた複数の比較器３の各電位を示している。複数の比較器３を第１〜第６の比較器３とする。第１〜第６の比較器３の電位Ｖｉｎを、電位Ｖｉｎ１〜電位Ｖｉｎ６と示す。一方、第１〜第６の比較器３の電位Ｖｉｐは、説明を簡単にするためにばらつきがないものとし、１つの電位Ｖｉｐとして示す。第１〜第６の比較器３の電位Ｖｏｐを、電位Ｖｏｐ１〜電位Ｖｏｐ６として示す。なお、図８において電位Ｖｏｐ４と電位Ｖｏｐ５は省略されている。

時刻ｔ１において、リセット信号のＡＤ変換が始まる。このＡＤ変換の開始時のカウント値は０である。時刻ｔ２において、第１の画素列の電位Ｖｉｎ１と電位Ｖｉｐの大小関係が変わり、電位Ｖｏｐ１がＬレベルからＨレベルへ遷移する。この電位Ｖｏｐ１のプラス（以下、＋）方向への遷移は、図７に示した非反転出力端子ｏｐと信号線５２との間の寄生容量Ｃｆｏを介して、信号線５２の電位Ｖ５２を＋方向に変動させる。しかし、制御信号生成部９によって、信号線５２がＬレベルに制御されているため、信号線５２はある時間を経ると元の電位となる。結果として、信号線５２の電位Ｖ５２は上凸状の波形となる。この時、信号線５２の変動は、ＦＢスイッチ２３の周りにおける寄生容量Ｃｆｏ、Ｃｆｉが主な要因であると考えられる。しかし、信号線５２の変動は、出力端子ｏｐに接続する配線等と信号線５２との間の寄生容量や入力端子ｉｎに接続する配線等と信号線５２との間の寄生容量でも生じる可能性がある。

時刻ｔ３において、第２の画素列の電位Ｖｉｎ２と電位Ｖｉｐの大小関係が変わり、時刻ｔ４において、第３の画素列の電位Ｖｉｎ３と電位Ｖｉｐの大小関係が変わる。よって、対応する電位Ｖｏｐ２と電位Ｖｏｐ３は、それぞれの時刻において、ＬレベルからＨレベルに遷移する。この電位Ｖｏｐ２と電位Ｖｏｐ３の＋方向への遷移も、電位Ｖ５２を＋方向に変動させる。時刻ｔ３に生じる電位Ｖ５２の変動は電位Ｖｏｐ１の変動に重畳し、時刻ｔ４に生じる変動は時刻ｔ３に生じる電位Ｖ５２の変動に重畳する。電位Ｖｉｎ４及び電位Ｖｉｎ５に対応する電位Ｖｏｐ４及び電位Ｖｏｐ５も同様に、電位Ｖ５２を変動させる。つまり、電位Ｖ５２が変動した後、元の電位に戻る前に、他の画素列の電位ＶｏｐがＬレベルからＨレベルに遷移すると、電位Ｖ５２の変動は大きくなってしまう。また、同時刻に電位ＶｏｐがＬレベルからＨレベルに遷移する画素列が多いほど、電位Ｖ５２の変動は大きくなってしまう。

ここで、電位Ｖ５２の変動は、図７に示した信号線５２と反転入力端子ｉｎとの間の寄生容量Ｃｆｉを介して、反転入力端子ｉｎの電位Ｖｉｎを変動させる。この変動を、図８の時刻ｔ２〜時刻ｔ７の間の電位Ｖｉｎ６に示している。なお、比較のために電位Ｖｉｎ６においてクロストークの影響がない状態を点線で示す。電位Ｖｉｎ６は、電位Ｖｉｎ０〜電位Ｖｉｎ５の電位よりも大きいため、電位Ｖｉｎ６と電位Ｖｉｐの電位の大小関係が変わる前に、電位Ｖｏｐ１〜電位Ｖｏｐ５が遷移してしまう。この電位Ｖｏｐ１〜電位Ｖｏｐ５の遷移による変動が、電位Ｖｉｎ６の値に影響を与えてしまう。

時刻ｔ６において、電位Ｖｉｎ６と電位ｉｐとの大小関係が変わり、電位Ｖｏｐ６はＬレベルからＨレベルへ遷移する。この時刻ｔ６のカウント値が記憶部４に保持される。しかし、クロストークの影響がなければ、時刻ｔ５において電位Ｖｏｐ６の遷移が生じたはずである。つまり、信号線５２の変動によって、時刻ｔ５−時刻ｔ６分のカウントだけデジタルデータに誤差が生じてしまう。

時刻ｔ７において、電位ＶｉｐがＡＤ変換の開始前の電位に戻り、カウンタもリセットされカウント値が０になる。そして、時刻ｔ８から、画像信号のＡＤ変換が始まる。なお、暗時の画像信号であるため、電位Ｖｉｎ１〜電位Ｖｉｎ６は、リセット信号の電位Ｖｉｎ１〜電位Ｖｉｎ６とほぼ同じ値である。よって、時刻ｔ９〜時刻ｔ１１は、時刻ｔ２〜時刻ｔ４と同様の動作が行われる。つまり、順次、電位Ｖｉｎ１〜電位Ｖｉｎ３と電位ｉｐとの大小関係の変化が生じ、電位Ｖｏｐ１〜電位Ｖｏｐ３のＬレベルからＨレベルへの遷移が生じる。電位Ｖｉｎ４及び電位Ｖｉｎ５に対応する電位Ｖｏｐ４及び電位Ｖｏｐ５も同様に遷移する。よって、電位Ｖ５２に変動の影響が生じ、電位Ｖｉｎ６に変動が生じる。この変動によって、電位Ｖｏｐ６がＬレベルからＨレベルに遷移する時刻は、時刻ｔ１２ではなく時刻ｔ１３となる。

ここで、暗時の撮影で、電位Ｖｉｎ１〜電位Ｖｉｎ６のリセット信号の値と撮像信号の値で大きな違いがなければ、電位Ｖｉｎ６のリセット信号と撮像信号に生じる変動がほぼ等しくなる可能性がある。この場合には、画像信号のデジタルデータからリセット信号のデジタルデータを減算するＣＤＳ処理を行えば、誤差を無くす、あるいは低減することができる。しかし、撮像装置を用いる場合には、多くの場合において、リセット信号の値と撮像信号の値が異なるため、誤差を低減することは困難である。また、暗時であっても、欠陥画素等が存在すると、誤差が生じる可能性がある。

更に、図９を用いて、画素部１に光が入射されている場合について説明する。図９は、画素部１に光が入射されている場合のリセット信号と画像信号のＡＤ変換期間を示したタイミング図である。図９は図８と対応しており、同一の符号を付したものの説明は省略する。時刻ｔ１〜時刻ｔ７は、図８の時刻ｔ１〜時刻ｔ７と同じ動作が行われているため説明を省略する。

時刻ｔ８において、画素ＰＩＸから画像信号が出力され、電位Ｖｉｎ１〜電位Ｖｉｎ６の電位が変化する。ここでは、第１〜第６の画素列のうち、第１、３、５の画素列に光が入射されたものとする。

時刻ｔ９において、画像信号のＡＤ変換が開示される。時刻ｔ１０にて、電位Ｖｉｎ２と電位Ｖｉｐの大小関係が変わり、電位Ｖｏｐ２がＬレベルからＨレベルへ遷移する。この時、電位Ｖ５２が電位Ｖｏｐ２の遷移に伴って変動する。その後、電位Ｖｉｎ４と電位Ｖｉｐの大小関係が変わり、電位Ｖｏｐ４がＬレベルからＨレベルへ遷移する（不図示）。この時、電位Ｖ５２には、電位Ｖｏｐ２の遷移に伴う変動に加え、電位Ｖｏｐ４の遷移に伴う変動が生じる。この時、信号線５２を介して、電位Ｖｉｎ６の電位が変動してしまう。

そして、時刻ｔ１２において、電位Ｖｉｎ６と電位Ｖｉｐの大小関係が変わり、電位Ｖｏｐ６がＬレベルからＨレベルへ遷移する。図８と同様に、変動がなければ、電位Ｖｉｎ６と電位Ｖｉｐの大小関係の変化は時刻ｔ１１にて生じたはずである。

その後、時刻ｔ１３において、電位Ｖｉｎ１と電位Ｖｉｐの大小関係が変わり、電位Ｖｏｐ１がＬレベルからＨレベルへ遷移する。時刻ｔ１４において、電位Ｖｉｎ３と電位Ｖｉｐの大小関係が変わり、電位Ｖｏｐ３がＬレベルからＨレベルへ遷移する。時刻ｔ１５において、電位Ｖｉｎ５と電位Ｖｉｐの大小関係が変わり、電位Ｖｏｐ５がＬレベルからＨレベルへ遷移する（不図示）。時刻ｔ１３〜時刻ｔ１５においても、電位Ｖ５２が電位Ｖｏｐ１や電位Ｖｏｐ３の遷移に伴って変動するため、電位Ｖｉｎ５が変動し、電位Ｖｉｎ５と電位Ｖｉｐの大小関係が変わる時刻が変化してしまう可能性がある。

図９の動作においては、リセット信号のＡＤ変換の期間において、電位Ｖｉｎ６は、電位Ｖｏｐ１〜電位Ｖｏｐ５が遷移する影響を受ける。一方、画像信号のＡＤ変換の期間においては、電位Ｖｉｎ６は、電位Ｖｏｐ２と電位Ｖｏｐ４が遷移する影響を受ける。つまり、電位Ｖｉｎ６が受ける変動の影響が、リセット信号のＡＤ変換期間中と、画像信号のＡＤ変換期間中とで異なる。よって、例えＣＤＳ処理を行ったとしても、誤差を無くすことができない。

図８及び図９に示すように、比較器の出力が反転した際に、他の列の比較器の出力へと影響が生じてしまう場合がある。つまり、クロストークが生じてしまう。クロストークが生じると、他の列のＡＤ変換の結果に誤差を生じさせてしまう。次に、図６を用いて、図１〜図５にて示した本実施形態の撮像装置によるクロストークの低減について説明する。

図６は、画素部１に光が入射されている場合のリセット信号と画像信号のＡＤ変換期間を示したタイミング図である。図６は、図９と対応しており、同一の構成については説明を省略する。

図６の時刻ｔ１〜時刻ｔ７は、ノイズ信号のＡＤ変換期間であり、図９の時刻ｔ１〜時刻ｔ７と同様の動作が行われている。しかし、時刻ｔ２から生じる電位Ｖ５２の変動の量が、図９における電位Ｖ５２の変動の量より小さい。そして、電位Ｖ５２の変動に伴い生じる電位Ｖｉｎ６の変動の量も、図９における電位Ｖｉｎ６の変動の量より小さい。図１等に示すように、信号線制御部１０によって、信号線５２の電位Ｖ５２が制御されているためである。よって、誤差である時刻ｔ５−時刻ｔ６分のカウントが、図９の時刻ｔ５−時刻ｔ６分のカウントよりも小さくなる。

図６の時刻ｔ８〜時刻ｔ１５は、画像信号の出力と、画像信号のＡＤ変換期間であり、図９の時刻ｔ７〜時刻ｔ１５と同様の動作が行われている。ノイズ信号のＡＤ変換期間と同様に、時刻ｔ１０から生じる電位Ｖ５２の変動の量が、図９における電位Ｖ５２の変動の量より小さい。そして、電位Ｖ５２の変動に伴い生じる電位Ｖｉｎ６の変動の量も、図９における電位Ｖｉｎ６の変動の量より小さい。図１等に示すように、信号線制御部１０によって、信号線５２の電位Ｖ５２が制御されているためである。よって、誤差である時刻ｔ１１−時刻ｔ１２分のカウントが、図９の時刻ｔ１１−時刻ｔ１２分のカウントよりも小さくなる。

このように、クロストークを軽減することが可能となり、誤差が小さいノイズ信号と画像信号のデジタルデータを得ることができる。更に、ＣＤＳ処理をすれば誤差を無くす、あるいはより低減することができる。

本実施形態では、第６の画素列の画素信号のＡＤ変換時に誤差が生じる場合について説明したが、他の画素列でも生じ得る。しかし、信号線制御部１０を設けることで、他の画素列でのＡＤ変換時の誤差も低減可能である。

本実施形態では、図２に示すように信号線制御部１０は、信号線制御部１０と制御信号生成部９の間に複数の比較器３が位置するように配置されている。つまり、信号線５２の一端に制御信号生成部９が接続し、信号線５２の他端に信号線制御部１０が接続している。しかし、信号線制御部１０は、複数の比較器３の間に位置するように配置されていてもよい。また、信号線制御部１０の数は１つに限らない。

また、信号線制御部１０は、図２に示す制御信号生成部９と同様の構成であってもよい。つまり、信号線５２を両端から制御する構成であってもよい。しかしながら、このような構成では、信号線５２に貫通電流が流れる可能性があるため、本実施形態の構成の方が好ましい。

また、各比較器３の２つのＦＢスイッチ２３は、同一の制御信号ＰＦＢで制御されている。しかし、例えば、２つのＦＢスイッチ２３はそれぞれ別の制御信号によって、別に制御されていてもよい。この場合には、制御信号のための信号線のそれぞれに信号線制御部１０を設けることが望ましい。

更に、本実施形態の信号線制御部１０のスイッチ５３は電源ＧＮＤと接続しているが、電源ＧＮＤではなく電源電圧である電源ＶＤＤや、任意の電圧を供給する配線と接続していてもよい。

なお、本実施形態では、動作を制御するためのスイッチとして、ＦＢスイッチについて説明したが、他の比較器の動作を制御するスイッチであってもよい。この他の比較器の動作を制御するスイッチの例については、後述する。

本実施形態では、ランプ型ＡＤ変換器が有する比較器について説明したが、逐次比較型等のＡＤ変換器でも、スイッチに対して共通に設けられた信号を有する構成であれば、信号線制御部１０の構成は適用可能である。また、ＡＤ変換器だけでなく、信号を比較する場合、例えば、比較結果によって増幅器のゲインを切り替え、ダイナミックレンジを拡大させる等の機能を有する撮像装置においても、本実施形態で説明した信号線制御部１０を比較器に適用することが可能である。

（第２の実施形態）
本実施形態について、図１０を用いて説明する。図１０において、第１の実施形態と同一の構成に対しては同一の符号を付し、説明を省略する。本実施形態では、第１の実施形態では１つであった信号線制御部１０に対して、信号線制御部１０に加えて別の信号線制御部２０が設けられている。つまり、本実施形態では、複数の信号線制御部１０、２０が設けられている。

信号線制御部２０は、第１の実施形態の信号線制御部１０と同様に、電源ＧＮＤと、スイッチ１００を有している。信号線制御部２０は、制御信号生成部９と信号線制御部１０との間に配置されている。制御信号生成部９と信号線制御部２０との間と、信号線制御部１０と信号線制御部２０との間には、複数の比較器３が配置されている。このような構成によって、第１の実施形態よりも信号線５２の変動を低減することが可能となり、ＡＤ変換時に生じる誤差を更に低減することが可能となる。

本実施形態では、撮像装置が２つの信号線制御部を有する構成を示したが、更に多くの信号線制御部を有していてもよい。複数の信号線制御部を設ける場合には、その配置は等間隔であることが望ましいが、それに限らない。

（第３の実施形態）
本実施形態について、図１１を用いて説明する。図１１において、第１の実施形態と同一の構成に対しては同一の符号を付し、説明を省略する。第１の実施形態の信号線制御部１０は電源ＧＮＤとスイッチ５３で構成されていたが、本実施形態では信号線制御部１０はバッファ５１２で構成されている。

制御信号生成部９のバッファ５１が制御信号ＰＦＢを信号線５２に供給する。信号線５２を介して信号線制御部１０のバッファ５１２に制御信号ＰＦＢが入力され、バッファ５１２は制御信号ＰＦＢに基づく制御信号を信号線５２２へ出力する。つまり、１つのバッファが駆動する信号線の抵抗が小さくなるため、第１の実施形態に比べて、信号線５２及び信号線５２２の変動を低減することが可能となる。よって、ＡＤ変換時に生じる誤差を更に低減することが可能となる。

なお、信号線５２２のバッファ５１２と接続する端部とは反対側の端部に、第１の実施形態の信号線制御部１０を設けてもよい。これらの構成は、適宜、組み合わせることができる。

（第４の実施形態）
本実施形態について、図１２を用いて説明する。図１２において、第１の実施形態と同一の構成に対しては同一の符号を付し、説明を省略する。第１の実施形態の比較器３の動作を制御するスイッチとして、ＦＢスイッチ２３の場合を説明したが、本実施形態では、電流源２６のスイッチ６１０の場合を説明する。

図１２は、第１の実施形態の図３（ｂ）と対応する比較器３を詳細に示した回路図である。図１２において、差動増幅回路２１は、図３（ｂ）の構成に加えて、電流源２６と差動入力トランジスタ対との間の導通を制御するスイッチ６１０を有する。スイッチ６１０がオンする場合には、電流源２６から電流が供給され差動増幅回路２１が動作し、スイッチ６１０がオフする場合には、電流源２６からの電流が供給されず差動増幅回路２１が動作しない。よって、スイッチ６１０によって必要な時にだけ電流を流すことで、消費電力を低減することができる。このように、スイッチ６１０は比較器３の動作を制御する。

このスイッチ６１０の動作を制御する制御信号Ｐ６１０を供給する信号線６１１も、第１の実施形態の信号線５２と同様に、複数の比較器３に共通に設けられる場合がある。このような場合においても、信号線６１１に信号線制御部を設けることで、他の比較器３へのクロストークを低減することが可能となる。よって、ＡＤ変換時の誤差を低減することが可能となる。

また、図１２は、出力回路２２の回路の一例を示している。出力回路２２は、ソース接地増幅回路であり、電源ＶＤＤと、電流源６２０と、トランジスタ６２１と、トランジスタ６２２と、電源ＧＮＤとを有する。トランジスタ６２１とトランジスタ６２２は例えば、Ｎ型のＭＯＳトランジスタである。トランジスタ６２２は、差動増幅回路２１の出力端子ｏｐと接続するゲートと、出力端子ｏｕｔを有するドレインと、電源ＧＮＤと接続したソースとを有する。トランジスタ６２１は、電流源６２０と、トランジスタ６２２のドレインとの間の導通を制御するスイッチである。トランジスタ６２１はゲートに供給される制御信号Ｐ６２１によって動作が制御されている。ここで、制御信号Ｐ６２１を供給する信号線６２３は、他の比較器３の出力回路２２と共通に設けられる場合がある。このような場合においても、差動増幅回路２１の出力端子ｏｐの電位の変動を他の比較器３に伝搬してしまう可能がある。よって、出力回路２２の制御信号を供給する信号線６２３に対しても、信号線制御部を設けてもよい。

（第５の実施形態）
本実施形態について、図１３を用いて説明する。図１３は撮像システムの構成例を示すブロック図である。撮像システム８００には、撮影を主目的とする装置（例えば、カメラ、カムコーダ）のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。撮像システムは、上記の実施形態として例示された撮像装置と、該撮像装置から出力される信号を処理する処理部とを含む。該処理部は、例えば、撮像装置から出力されるデジタルデータを処理するプロセッサを含みうる。

図１３において、撮像システム８００は、例えば、光学部８１０、撮像装置８２０、映像信号処理部８３０、記録・通信部８４０、タイミング制御部８５０、システム制御部８６０、及び再生・表示部８７０を含む。

レンズ等の光学系である光学部８１０は、被写体からの光を撮像装置８２０の、複数の画素が２次元状に配列された画素部１に結像させ、被写体の像を形成する。撮像装置８２０は、タイミング制御部８５０からの信号に基づくタイミングで、画素部１に結像された光に応じた信号を出力する。撮像装置８２０から出力された信号は、処理部である映像信号処理部８３０に入力され、映像信号処理部８３０が、プログラム等によって定められた方法に従って信号処理を行う。映像信号処理部８３０での処理によって得られた信号は画像データとして記録・通信部８４０に送られる。記録・通信部８４０は、画像を形成するための信号を再生・表示部８７０に送り、再生・表示部８７０に動画や静止画像を再生・表示させる。記録・通信部８４０は、また、映像信号処理部８３０からの信号を受けて、システム制御部８６０と通信を行うほか、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。

システム制御部８６０は、撮像システムの動作を統括的に制御するものであり、光学部８１０、タイミング制御部８５０、記録・通信部８４０、及び再生・表示部８７０の駆動を制御する。また、システム制御部８６０は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システムの動作を制御するのに必要なプログラム等が記録される。また、システム制御部８６０は、例えばユーザの操作に応じて駆動モードを切り替える信号を撮像システム内に供給する。具体的な例としては、読み出す行やリセットする行の変更、電子ズームに伴う画角の変更や、電子防振に伴う画角のずらし等である。タイミング制御部８５０は、システム制御部８６０による制御に基づいて撮像装置８２０及び映像信号処理部８３０の駆動タイミングを制御する。また、タイミング制御部８５０は、撮像装置８２０の撮影感度を設定する感度設定部としても機能しうる。

上述の実施形態の撮像装置によって、ＡＤ変換時の誤差を低減することが可能となる。各実施形態の構成は、適宜変更することが可能である。また、各実施形態を適宜組み合わせることも可能である。

１ 画素部
２ 読み出し部
３ 比較器
４ 記憶部
６ ランプ源
７ カウンタ
９ 制御信号生成部
１０ 信号線制御部
５２ 信号線

Claims (16)

1. 行列状に配置された複数の画素と、
   それぞれが前記複数の画素の少なくとも１つの画素列に対応して設けられ、それぞれが動作を制御するためのスイッチを含む複数の比較器と、
   前記複数の比較器の前記スイッチに対して共通に設けられ、前記複数の比較器の前記スイッチを制御する制御信号を供給するための信号線と、
   前記信号線に前記制御信号を供給する制御信号生成部と、
   を有する撮像装置において、
   前記撮像装置は、前記信号線の電位を固定電位に制御するための信号線制御部を有することを特徴とする撮像装置。
2. 前記複数の比較器のそれぞれは、入力端子と、出力端子とを含む差動増幅回路を有し、
   前記複数の比較器のそれぞれにおいて、前記スイッチは、前記出力端子と一端が接続され、前記入力端子と前記出力端子との接続を制御することを特徴とする請求項１に記載の撮像装置。
3. 前記複数の比較器のそれぞれにおいて、前記スイッチの他端は前記入力端子と接続されていることを特徴とする請求項２に記載の撮像装置。
4. 前記スイッチがオンしている期間は、前記信号線制御部は動作しないことを特徴とする請求項２または３に記載の撮像装置。
5. 前記複数の比較器のそれぞれは、電流源を含む差動増幅回路を有し、
   前記スイッチは、前記電流源のオンオフを制御することを特徴とする請求項１に記載の撮像装置。
6. 前記信号線制御部は、固定電位を供給する電源と、前記固定電位と前記信号線との接続を制御する第２のスイッチとを有することを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。
7. 前記信号線制御部は、入力端子と出力端子を含むバッファを有し、
   前記信号線は、第１の信号線と第２の信号線とを有し、
   前記第１の信号線は前記バッファの前記入力端子と接続し、前記第２の信号線は前記バッファの前記出力端子と接続することを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。
8. 前記制御信号生成部は、前記信号線の一端と接続し、
   前記信号線制御部は、前記信号線の他端と接続することを特徴とする請求項１乃至６のいずれか１項に記載の撮像装置。
9. 前記制御信号生成部と前記信号線制御部との間に、前記複数の比較器のうち少なくとも１つの比較器が配置されていることを特徴とする請求項１乃至８のいずれか１項に記載の撮像装置。
10. 前記撮像装置は、前記信号線制御部の他に、前記信号線を固定電位に接続するための第２の信号線制御部を有することを特徴とする請求項１乃至９のいずれか１項に記載の撮像装置。
11. 前記信号線制御部と前記第２の信号線制御部との間に、前記複数の比較器のうち少なくとも１つの比較器が配置されていることを特徴とする請求項１０に記載の撮像装置。
12. 前記複数の比較器のそれぞれは、差動増幅回路と、前記差動増幅回路から信号を出力するための出力回路とを有し、
    前記複数の比較器のそれぞれの前記出力回路は、第２の出力端子と、前記第２の出力端子と接続する第２のスイッチを有し、
    前記撮像装置は、前記複数の比較器の前記第２のスイッチを制御する第２の制御信号を前記制御信号生成部から供給され、前記複数の比較器の前記第２のスイッチに対して共通に設けられ、前記複数の比較器の前記第２のスイッチに前記第２の制御信号を供給する第２の信号線と、前記第２の信号線を固定電位に接続するための第３の信号線制御部と、を有することを特徴とする請求項１乃至１１のいずれか１項に記載の撮像装置。
13. 前記複数の比較器のそれぞれには、前記画素列からの信号と、参照信号とが入力され、前記画素列からの信号と前記参照信号との電位を比較することを特徴とする請求項１乃至１２のいずれか１項に記載の撮像装置。
14. 更に、それぞれが前記複数の比較器からの信号に基づきカウント値を保持する複数の記憶部を有し、
    前記複数の比較器と前記複数の記憶部がＡＤ変換器を構成することを特徴とする請求項１乃至１３のいずれか１項に記載の撮像装置。
15. 前記ＡＤ変換器は、ランプ型ＡＤ変換器であることを特徴とする請求項１４に記載の撮像装置。
16. 請求項１乃至１５のいずれか１項に記載の撮像装置と、
    前記撮像装置からの信号を処理する処理部と、を有する撮像システム。

Images