以下、図面を参照しながら各実施例を説明する。
(実施例1)
図1に本発明の撮像装置のプロック図を示す。撮像領域101には画素102が行列状に配されている。画素列が複数配されて撮像領域を構成している。各画素列に垂直信号線103a〜103dが配されている。各画素行の信号が、対応する垂直信号線103a〜103dに略同時に読み出される。いいかえると並列に読み出されているともいえる。列増幅部104a〜104dは垂直信号線103a〜103dに出力された信号を2段の増幅段で増幅可能な構成である。サンプルホールド回路105a〜105dは列増幅部104a〜104dで増幅された信号をサンプリングする。サンプルホールド回路105a〜105dで保持された信号は、不図示の水平走査回路からの駆動信号を受けて、順次もしくはランダムに水平出力線106a、106bに出力される。上記回路、ブロックは、好ましくは全て同一半導体基板に配されるのがよい。少なくとも撮像領域101と列増幅部104a〜104dは同一半導体基板に配されている必要がある。また、列増幅部104a〜104dの後段に列AD変換回路を配してもよい。この列AD変換回路も同一半導体基板に配される。列増幅部104a〜104d、サンプルホールド回路105a〜105dを含んで列回路と呼ぶことができる。列回路とは、複数の垂直信号線に時間的に並列に読み出された信号を、時間的に並列処理可能な回路である。
画素の構成としては種々の構成を用いることができる。たとえば、光電変換部と光電変換部で生じた信号を増幅する画素増幅部を有するいわゆるAPS型センサを用いると、SN比を向上させることが可能となり好ましい。
図2は、図1に示した撮像装置の構成の詳細を示した図である。図2は、図1に示した列回路のうちの、列増幅部104a、サンプルホールド回路105aを備える1列の列回路と、対応する1列の画素102を示している。
まず画素102について説明する。画素102は、フォトダイオード110、転送トランジスタ111、リセットトランジスタ112、増幅トランジスタ113、選択トランジスタ114を有する。フォトダイオード110は、入射光を受けて、電荷を光電変換により生成する。本実施例では、フォトダイオード110が生成する電荷は電子である。転送トランジスタ111と、リセットトランジスタ112と、増幅トランジスタ113とは、FD95を介して接続されている。FD95は、浮遊拡散部である。浮遊拡散部は、転送トランジスタ111がフォトダイオード110から転送する電荷を、浮遊拡散部の容量値に基づいて電圧に変換する。増幅トランジスタ113は、選択トランジスタ114を介して垂直信号線103aに接続されている。垂直信号線103aには、電流源99が接続されている。選択トランジスタ114がオンすると、電流源99、増幅トランジスタ113はソースフォロワ回路を形成する。増幅トランジスタ113は、浮遊拡散部であるFD95の電位に基づく信号を出力する。リセットトランジスタ112は、オンするとFD95の電位をリセットする。リセットされたFD95の電位に基づいて増幅トランジスタ113が、選択トランジスタ114を介して垂直信号線103aに出力する信号を基準信号と表記する。基準信号はノイズ信号である。一方、フォトダイオード110が生成した電荷が転送されたFD95の電位に基づいて増幅トランジスタ113が出力する信号を光信号と表記する。画素102が出力する信号を画素信号と表記する。画素信号は、ノイズ信号と光信号である。
転送トランジスタ111には不図示の垂直走査回路から信号PTXが入力される。また、リセットトランジスタ112には不図示の垂直走査回路から信号PRESが入力される。また、選択トランジスタ114には不図示の垂直走査回路から信号PSELが入力される。
次に、列増幅部104aを説明する。列増幅部104aは第1増幅回路140、第2増幅回路145、スイッチ4を有する。第1増幅回路140は、容量素子5、容量素子6、スイッチ7、スイッチ8、第1増幅器151、制限回路152を有する。また、第2増幅回路145は、容量素子13−1、容量素子13−2、容量素子14−1、容量素子14−2、スイッチ15−1、スイッチ15−2、第2増幅器153を有する。第1増幅器151の非反転入力ノードと、容量素子13−2の一方の入力ノードと、容量素子14−1の一方の入力ノードには基準電圧Vrefが入力されている。第1増幅回路140は反転増幅回路であり、第2増幅回路145は非反転増幅回路である。容量素子13−1は、制限回路152と第2増幅器153の入力ノードとの間の電気的経路に設けられている。
次にサンプルホールド回路105aを説明する。サンプルホールド回路105aは、スイッチ16、スイッチ17、容量素子18、容量素子19を有する。容量素子18、容量素子19のそれぞれの後段には、不図示の水平走査回路からの制御信号が入力される出力スイッチが設けられている。水平走査回路は、列回路の各々の出力スイッチを順次選択することにより、列回路の各々の容量素子18、容量素子19が保持した信号を、各々の容量素子18、容量素子19から、水平出力線106aに出力させる。
図3は、第1増幅回路140の第1増幅器と、制限回路152とを示した図である。第1増幅器は、NMOSトランジスタMN1、NMOSトランジスタMN2、PMOSトランジスタMP1、PMOSトランジスタMP2、電流源101を有する。NMOSトランジスタMN1のゲートには、入力Vinpとして、容量素子5を介して垂直信号線103aから出力された信号が入力される。また、NMOSトランジスタMN2のゲートには、入力Vinmとして、電圧Vrefが入力される。
制限回路152は、PMOSトランジスタMP0を有する。PMOSトランジスタMP0のゲートには電位VCLPが入力される。PMOSトランジスタMP0のソースは、増幅器101の出力ノードに接続されている。PMOSトランジスタMP0のドレインは接地配線に接続されている。PMOSトランジスタMP0のゲートに所定の電位VCLPが入力されている時、VCLP増幅器101の出力ノードの電位が上昇するにつれて、PMOSトランジスタMP0のゲートソース間電圧Vgsは大きくなる。この電圧Vgsが、PMOSトランジスタMP0の閾値電圧Vthよりも大きくなると、PMOSトランジスタMP0は動作状態となる。PMOSトランジスタMP0が動作状態となることにより、第1増幅回路140の出力は、制限回路152によって制限される。
図4は、図2に示した回路の動作を示したタイミング図である。図4に示した、PSEL、PRES、PTXは、図2に示したそれぞれの信号に対応している。また、図4に示した信号Pinはスイッチ4に入力される信号である。信号Pinと信号PSELは、本実施例では同期している。また、図4に示した信号PRES1はスイッチ7に入力される信号であり、信号PRES2はスイッチ15−2に入力される信号である。また、信号PCT1はスイッチ8に入力される信号である。信号PCT2Nは、スイッチ17に入力される信号であり、信号PXT2Sはスイッチ16に入力される信号である。図4に示した各信号が入力されるトランジスタあるいはスイッチは、Highレベル(以下、Hiレベルと表記する)の信号が入力されるとオンの状態となり、Lowレベル(以下、Loレベルと表記する)の信号が入力されるとオフの状態となる。
図4に示したVLineは、垂直信号線103aの電位である。また、図4に示したVout1は、第1増幅器151の出力を示している。また、図4に示したVout2は、第2増幅器153の出力を示している。
時刻t1において、不図示の垂直走査回路は、信号PSELの信号レベルをHiレベル、信号PTXの信号レベルをLoレベルとしている。そして、不図示の垂直走査回路は、信号PRESの信号レベルをHiレベルからLoレベルにして、FD95のリセットを解除する。これにより、増幅トランジスタ113は、垂直信号線103aに基準信号を出力する。
図4に示した電位VLineでは、実線は高輝度の被写体からの光をフォトダイオード110が受けている場合の電位を示している。一方、破線は、低〜中輝度の被写体からの光をフォトダイオード110が受けている場合の電位を示している。
尚、出力Vout1、Vout2では、破線は低〜中輝度の被写体からの光をフォトダイオード110が受けている場合の電位を示している。また、出力Vout1、Vout2では、一点鎖線は、制限回路152が動作する場合における、高輝度の被写体からの光をフォトダイオード110が受けている場合の電位を示している。また、出力Vout1、Vout2では、実線は、制限回路152が非動作の場合における、高輝度の被写体からの光をフォトダイオード110が受けている場合の電位を示している。
再び、高輝度の被写体からの光をフォトダイオード110が受けている場合の電位VLineの電位について説明する。高輝度の被写体からの光をフォトダイオード110が受けている場合、フォトダイオード110が生成した電荷がFD95に漏れ出す。この電荷の漏れ出しにより、FD95の電位が下がる。これにより、増幅トランジスタ113が出力する信号の電位もまた下がることから、電位VLineは低下する。つまり、基準信号の振幅が時間の経過とともに増加している。
尚、時刻t1において、不図示の制御回路は、信号PRES1の信号レベルをHiレベルとしている。よって、第1増幅回路140はリセットされているため、電位VLineが変化しても、出力Vout1に変化は生じない。
時刻t2に、不図示の制御回路は信号PRES1の信号レベルをHiレベルからLoレベルにする。これにより、第1増幅回路140のリセットが解除される。よって、第1増幅回路140は、基準信号を、容量素子5の容量値/容量素子6の容量値で表される増幅率で反転増幅した信号を出力する。
本実施例の第1増幅回路140は、制限回路152を備えている。ここでは、制限回路を非動作とした場合について説明する。
第1増幅回路140のリセットが解除されたことによって、電位VLineの低下に従って、第1増幅回路140の出力Vout1の電位が増加する。言い換えれば、基準信号の振幅の増加に伴って、第1増幅回路140の出力Vout1の振幅もまた増加する。この基準信号の振幅に対応する第1増幅回路140の出力Vout1は、基準信号を増幅した第1基準信号である。尚、図4に示した例では、時刻t4に第1基準信号は第1増幅回路140の出力の飽和レベルである電位Vsat0に到達する。
次に、時刻t3に、不図示の制御回路は、信号PRES2の信号レベルをHiレベルからLoレベルにする。これにより、第2増幅回路145のリセットが解除される。この時、容量素子13−1は第1増幅回路140の出力Vout1をクランプする。第2増幅回路145には、容量素子13−1がクランプした信号と、第1光信号との差の信号である差信号が入力される。第1増幅回路140の出力Vout1の振幅の増加に伴って、第2増幅回路145の出力Vout2もまた振幅が増加する。この第2増幅回路145の出力Vout2は、第1基準信号である第1増幅回路140の出力Vout1を増幅した第2基準信号である。尚、時刻t4に第1基準信号が飽和レベルの電位Vsat0に達するのに応じて、第2基準信号の電位は第2増幅回路145の出力の飽和レベルである電位Vsat1に達する。
次に、時刻t4に、不図示の制御回路は信号PCT2Nの信号レベルをLoレベルからHiレベルにする。その後、不図示の制御回路は時刻t5に、信号PCT2Nの信号レベルをHiレベルからLoレベルにする。これにより容量素子19は、出力Vout2の電位をホールドする。これにより、容量素子19は、第2増幅回路145の出力する信号である第2基準信号をホールドする。
時刻t6に、不図示の垂直走査回路は、信号PTXの信号レベルをLoレベルからHiレベルにする。これにより、フォトダイオード110が生成した電荷のFD95への転送が開始される。時刻t7に、不図示の垂直走査回路は、信号PTXの信号レベルをHiレベルからLoレベルにする。これにより、フォトダイオード110が生成した電荷のFD95への転送が終了する。これにより、FD95の電位は、フォトダイオード110が入射光を光電変換したことによって生成した電荷に基づく電位となる。増幅トランジスタ113は、このFD95の電位に基づく信号を、選択トランジスタ114を介して垂直信号線103aに出力する。この増幅トランジスタ113が出力する信号が光信号である。
この増幅トランジスタ113が出力する光信号を受けて、第1増幅回路140は、光信号を増幅した信号を第2増幅回路に出力する。この第1増幅回路140が光信号を増幅して出力する信号が、第1光信号である。尚、第1光信号は、第1基準信号の信号レベルが既に飽和レベルの電位Vsat0に到達しているため、第1光信号の信号レベルもまた飽和レベルの電位Vsat0である。
第2増幅回路145は、第1増幅回路140が増幅する第1光信号を増幅した信号を出力する。この第2増幅回路145が出力する信号は、第1光信号を増幅した第2光信号である。第2光信号は、第2基準信号の信号レベルが第2増幅回路145の飽和レベルである電位Vsat1に到達しているため、第2光信号の信号レベルもまた飽和レベルの電位Vsat1である。
時刻t8に、不図示の制御回路は信号PCT2Sの信号レベルをLoレベルからHiレベルにする。これにより、容量素子18は第2光信号のサンプリングを行う。
時刻t9に、不図示の制御回路は信号PCT2Sの信号レベルをHiレベルからLoレベルにする。これにより、容量素子18は第2光信号をホールドする。
時刻t10に、不図示の垂直走査回路は、信号PSELの信号レベルをHiレベルからLoレベルにする。そして、不図示の制御回路は、別の行の画素102に出力する信号PSELの信号レベルをLoレベルからHiレベルにする。以下、上記の動作を繰り返すことにより、各行の画素102が出力する基準信号、光信号を読み出す。
上述したように、第1増幅回路140が備える制限回路152を非動作とした場合、第1基準信号はフォトダイオード110からFD95への電荷の漏れに応じて振幅が大きくなる。従って、容量素子19がホールドした第2基準信号と、容量素子18がホールドした第2光信号との差を得るCDS処理を行った場合、CDS処理後の第2光信号の振幅が、入射光の光量に対応する本来の振幅よりも小さくなる。図4に示した例では、第2基準信号および第2光信号はともに電位Vsat1の信号レベルである。よって、第2光信号から第2基準信号を差し引いたVsigは、
Vsig=Vsat1−Vsat1=0 (1)
となる。従って、画像として、本来白として写るべきところが黒く沈んで写る黒化現象が生じる。
次に、制限回路152を動作させた場合について説明する。不図示の制御回路は、信号PCLP_ENの信号レベルを時刻t1よりも前にHiレベルとしている。これにより、信号PCLP_ENを受ける制限回路152は、動作可能状態となっている。
時刻t2に第1増幅回路140のリセットが解除されると、基準信号の振幅の増加に応じて第1基準信号の振幅が増加する。しかし、電位Vrefから電位V4まで変化したところで、制限回路152による、第1増幅回路140の出力の制限が制限回路152によって行われる。これにより、時刻t6の信号PCLP_ENの信号レベルがHiレベルからLoレベルに変化するまで、基準信号の振幅が増加しても、第1基準信号の信号レベルは電位V4のままに制限される。
時刻t3に信号PRES2の信号レベルがHiレベルからLoレベルになるまで、第2増幅回路145はリセットされている。第1基準信号の信号レベルが電位Vrefから電位V4に変化した時においても尚、第2増幅回路145はリセットされている。従って、第1基準信号の信号レベルが電位Vrefから電位V4に変化しても、第2基準信号の信号レベルは変化しない。
時刻t3に、不図示の制御回路は信号PRES2の信号レベルをHiレベルからLoレベルにする。これにより、第2増幅回路145のリセットが解除される。また、容量素子13−1は、制限回路152の出力をクランプする。第2増幅回路145には、容量素子13−1がクランプした制限回路152の出力の信号と、第1光信号との差の信号である差信号が入力される。第2増幅回路145は、この差信号を増幅することによって第2光信号を生成する。
また、第1基準信号の信号レベルは、時刻t6まで電位V4のままに制限されている。従って、第2基準信号の信号レベルもまた、時刻t6まで電位Vrefのままである。
時刻t5に信号PCT2Nの信号レベルがHiレベルからLoレベルとなる。これにより、容量素子19は、電位Vrefの信号レベルである第2基準信号をホールドする。
時刻t6に不図示の制御回路は、信号PCLP_ENの信号レベルをHiレベルからLoレベルにする。これにより、制限回路152による第1増幅回路140の出力の制限が解除される。また、時刻t6に不図示の垂直走査回路は、信号PTXの信号レベルをLoレベルからHiレベルにする。そして不図示の垂直走査回路は、時刻t7に、信号PTXの信号レベルをHiレベルからLoレベルにする。制限回路152が非動作であることにより、第1増幅回路140は第1光信号を第2増幅回路145に出力することができる。時刻t8以降の動作は、上述した動作と同じである。
容量素子18は第2光信号をホールドしている。また、容量素子19は、電位Vrefの第2基準信号をホールドしている。従って、制限回路152を動作させている場合では、容量素子19が電位Vrefの第2基準信号をホールドしている。よって、第2光信号から第2基準信号を差し引いたVsigは、
Vsig=Vsat1−Vref (2)
となる。よって、第2光信号と第2基準信号とを差し引いても、黒化現象は生じない。
よって、第1増幅回路140が制限回路152を備えることにより、黒化現象の発生を抑制することができる。
尚、第1増幅回路140に制限回路を設けず、第2増幅回路145に制限回路を設けた場合には以下の問題が生じることが分かった。
第1増幅回路140に制限回路が設けられていない場合、図4に実線で示した実線のように高輝度の被写体からの光をフォトダイオード110が受けたとする。この場合、第1増幅回路140の出力には制限が掛からない。よって、第1基準信号は第1増幅回路140の飽和レベルの電位Vsat0に到達する。ただし、第2増幅回路145に設けられた制限回路により、第2増幅回路145の出力には制限が掛かる。よって、第2基準信号の信号レベルは、電位Vsat1には到達せず、制限回路による出力レベルに制限される。この出力の制限は、電位Vrefよりも振幅の大きい電位V5(不図示)に設定される。この電位V5は、
V5=Vref+X (3)
として表される。
その後、光信号が第1増幅回路140に出力される。第1基準信号の信号レベルが既に飽和レベルに到達しているので、第1光信号の信号レベルは飽和レベルの電位Vsat0である。一方、第2増幅回路145の制限回路は、第2増幅回路145の出力の制限を解除している。このため、第2光信号の信号レベルは、第2増幅回路145の飽和レベルの電位Vsat1に到達する。従って、第2光信号と第2基準信号との差のVsigは、
Vsig=Vsat1−V5 (4)
となる。
(3)式を(4)式に導入すると、
Vsig=Vsat1−Vref−X (5)
として表される。
以上のように、本実施例の撮像装置は第1光信号、第1基準信号のそれぞれの振幅を制限する制限回路152を有することにより、黒化現象を好適に抑制することができる。
そして、本実施例の撮像装置は、第1基準信号が、制限回路152によって制限される第2電位V4に達してから容量素子13−1が第1増幅回路140の出力(制限回路152の出力)のクランプを行う。仮に容量素子13−1が、第1基準信号が第2電位V4に達する前にクランプを行うと、第2基準信号の振幅が電位Vrefから大きくなる。したがって、第2光信号から第2基準信号を差し引いたVsigが取り得る範囲が、第2基準信号の振幅が電位Vrefから変化した分だけ狭まる。一方、本実施例では、制限回路152によって制限される第2電位V4に達してから容量素子13−1がクランプを行うことにより、第2基準信号は電位Vrefのままとすることができる。これにより、第2光信号から第2基準信号を差し引いたVsigが取り得る範囲の狭まりを抑制できる。つまり、Vsigを用いて生成する画像のダイナミックレンジの低下が抑制される。
尚、本実施例では、1列の画素102に対し、1つの列回路部が設けられていた。他の例として、複数列の画素102に対して、1つの列回路部が設けられていても良い。また、1列の画素102に対して、複数の列回路部が設けられていても良い。このような配置は、画素が配された列に対応して複数の列回路部の各々が設けられている例の範疇に含まれる。
尚、制限回路152は、第1増幅回路140が有していたが、この例に限定されるものではない。つまり、第1増幅回路140の出力を制限する制限回路152を、撮像装置が有していれば良い。例えば、複数の列回路で1つの制限回路152を共有するような形態であっても良い。
また、本実施例では、サンプルホールド回路105がアナログ信号の第2光信号とアナログ信号の第2基準信号とをホールドする例を示した。この例に限定されるものではなく、第2増幅回路145の出力をデジタル信号に変換するAD変換回路をさらに備えていても良い。このAD変換回路は、第2光信号と第2基準信号とをそれぞれデジタル信号に変換する。サンプルホールド回路105は、このデジタル信号に変換された第2光信号と第2基準信号とをホールドするようにしても良い。
尚、本実施例では、第1増幅回路140、第2増幅回路145の両方の出力が、制限回路152が非動作の場合に飽和に達する例を説明した。本実施例は、この例に限定されるものではない。第1増幅回路140と第2増幅回路145の各々に設定される増幅率によっては、第1増幅回路140の第1基準信号は飽和レベルに達していないが、第2増幅回路145の第2基準信号が飽和に達する例もあり得る。このような場合においても、第1増幅回路140の第1基準信号、第1光信号のそれぞれを制限回路152が制限することにより、黒化現象の発生を抑制できる。また、第2増幅回路145が飽和レベルに達せずとも、第1増幅回路140の第1基準信号の信号レベルを制限回路152が制限することによって、本実施例の効果は達成される。
尚、本実施例では、第1増幅回路140の第1増幅器が差動増幅器である例を示した。この例に限定されるものではなく、例えば、図5に示すように、第1増幅器がソース接地増幅回路であっても良い。
尚、本実施例では第1増幅回路140が制限回路152を有する例を説明した。さらに、第2増幅回路145に制限回路として第2制限回路が設けられていても良い。この場合には以下の形態にも対応できる。第2増幅回路145のリセット解除時において、第1基準信号の電位が、制限回路152による制限が掛かる電位よりも振幅が小さい電位Vxであったとする。そして、第2増幅回路145のリセット解除後であって、信号PCT2Nの信号レベルがHiレベルからLoレベルに変化する時刻t5までの期間に、第1基準信号が、制限回路152による制限された電位V4に達する。この電位Vxから電位V4までの電位の変化によって、第2増幅回路145の増幅率によっては、第2基準信号が飽和レベルの電位Vsat1に達することがある。このような場合、第2増幅回路145が第2制限回路を備えることで、第2基準信号を電位Vsat1よりも振幅の小さい電位に制限することができる。これにより、黒化現象の発生をさらに抑制することができる。
尚、容量素子13−1の容量値と容量素子14−2の容量値を同じにして、第2増幅回路145の増幅率を1倍としても良い。
(実施例2)
本実施例の撮像装置について、実施例1と異なる点を中心に説明する。
実施例1の撮像装置の列増幅部104は、第1増幅回路140は反転増幅回路であり、第2増幅回路145は非反転増幅回路であった。本実施例の撮像装置の列増幅部は、第1増幅回路、第2増幅回路がともに反転増幅回路である。
本実施例の撮像装置の構成は、図1に示した構成と同じである。
図6は、本実施例の画素102、列増幅部104a、サンプルホールド回路105aを示した図である。図6において、図2に示した部材と同じ機能を有する部材については、図2で付した符号が図6でも付されている。本実施例の列増幅部104aは、第1増幅回路140と、第2増幅回路160を有する。第1増幅回路140、第2増幅回路160はともに反転増幅回路である。
第2増幅回路160は、増幅器161、容量素子162、容量素子163、スイッチ164を有する。第2増幅回路160は、スイッチ164がオフすると、容量素子162の容量値/容量素子163の容量値で表される増幅率で、第1増幅回路140から出力される信号を増幅した信号を、サンプルホールド回路105aに出力する。
図7は、図6に示した撮像装置の動作を示したタイミング図である。
図7に示した信号PRES2は、不図示の制御回路からスイッチ164に出力される信号である。また、図7に示したVout2は、第2増幅回路160の出力を示している。
図7に示した電位VLineでは、実線は高輝度の被写体からの光をフォトダイオード110が受けている場合の電位を示している。一方、破線は、低〜中輝度の被写体からの光をフォトダイオード110が受けている場合の電位を示している。
尚、出力Vout1、Vout2では、破線は低〜中輝度の被写体からの光をフォトダイオード110が受けている場合の電位を示している。また、出力Vout1、Vout2では、一点鎖線は、制限回路152が動作する場合における、高輝度の被写体からの光をフォトダイオード110が受けている場合の電位を示している。また、出力Vout1、Vout2では、実線は、制限回路152が非動作の場合における、高輝度の被写体からの光をフォトダイオード110が受けている場合の電位を示している。
図7に示した動作は、図4に示した動作と同じである。第2増幅回路160の出力の飽和レベルは、電位Vsat2である。
本実施例の撮像装置もまた、実施例1と同じく、第1増幅回路140が制限回路152を有する。これにより、高輝度の被写体からの光をフォトダイオード110が受けている場合に、Vsig=Vref−Vsat2を得ることができる。これにより、本実施例の撮像装置もまた、高輝度の被写体の撮影時の黒化現象の発生を抑制することができる。
また、図7の時刻t3に示した動作のように、本実施例の撮像装置もまた、制限回路152によって制限された第1基準信号の電位V4を、容量素子162がクランプしている。これにより、本実施例の撮像装置もまた、実施例1の撮像装置と同じ効果を有する。
(実施例3)
本実施例の撮像装置について、実施例1と異なる点を中心に説明する。
本実施例の撮像装置は、第1増幅回路と第2増幅回路のそれぞれが全差動増幅回路である点が、実施例1の撮像装置と異なる。
本実施例の撮像装置の構成は、図1に示した構成を同じである。
図8は、本実施例の列増幅部104aとサンプルホールド回路105aの構成を示した図である。列増幅部104aは、第1増幅回路200、第2増幅回路250を有する。第1増幅回路200と第2増幅回路250はそれぞれ全差動増幅回路である。
第1増幅回路200は、容量素子205−1、容量素子205−2、容量素子210−1、容量素子210−2、スイッチ220−1、スイッチ220−2、スイッチ245−1、スイッチ245―2を有する。さらに第1増幅回路200は、増幅器251、制限回路253を有する。画素102が垂直信号線103aに出力した信号は、図8に示したVinに入力される。
第2増幅回路250は、容量素子255−1、容量素子255−2、容量素子260−1、容量素子260−2、スイッチ270−1、スイッチ270−2を有する。さらに第2増幅回路250は、増幅器261を有する。
サンプルホールド回路105aは、スイッチ300−1、スイッチ300−2、容量素子61、容量素子62を有する。
スイッチ180−1、スイッチ180−2は共通の信号Pinによって制御される。
スイッチ220−1、スイッチ220−3は共通の信号PRES1によって制御される。
スイッチ245−1、スイッチ245−2は共通の信号PCT1によって制御される。
スイッチ270−1、スイッチ270−2は共通の信号PRES2によって制御される。
スイッチ300−1、スイッチ300−2は共通の信号PCT2によって制御される。
図9は、図8に示した撮像装置の動作を示したタイミング図である。
図9に示した電位Vout1m、電位Vout1p、電位Vout2p、電位Vout2mは、それぞれ図8に示したノードの電位である。
図9に示した電位VLineでは、実線は高輝度の被写体からの光をフォトダイオード110が受けている場合の電位を示している。一方、破線は、低〜中輝度の被写体からの光をフォトダイオード110が受けている場合の電位を示している。
尚、電位Vout1m、電位Vout1p、電位Vout2p、電位Vout2mでは、破線は低〜中輝度の被写体からの光をフォトダイオード110が受けている場合の電位を示している。また、電位Vout1m、電位Vout1p、電位Vout2p、電位Vout2mでは、一点鎖線は、制限回路152が動作する場合における、高輝度の被写体からの光をフォトダイオード110が受けている場合の電位を示している。また、電位Vout1m、電位Vout1p、電位Vout2p、電位Vout2mでは、実線は、制限回路253が非動作の場合における、高輝度の被写体からの光をフォトダイオード110が受けている場合の電位を示している。
時刻t2に、不図示の制御回路は、信号PRES1の信号レベルをHiレベルからLoレベルにする。これにより、第1増幅回路200のリセットが解除される。
高輝度の被写体の光がフォトダイオード110に入射している場合を説明する。
この場合、電位VLineの電位の低下に応じて、電位Vout1mは上昇し、電位Vout1pは低下する。その後、電位Vout1mは飽和レベルである電位Vsat10に到達し、電位Vout1pは飽和レベルである電位Vsat15に到達する。
時刻t3に、不図示の制御回路は、信号PRES2の信号レベルをHiレベルからLoレベルにする。これにより、第2増幅回路250のリセットが解除される。
第2増幅回路250は、電位Vout1mの時刻t3における電位V41d0と、電位Vout1pの時刻t3における電位V41d1とを基準として、その基準から変化した分の電位を増幅した信号を出力する。
電位Vout1mが飽和レベルの電位Vsat10に達し、電位Vout1pが飽和レベルの電位Vsat15に達した時点で、電位Vout2p、電位Vout2mの電位の変化が終了する。電位Vout2pは電位V6d0、電位Vout2mは電位V6d1の電位となる。
その後、不図示の垂直走査回路が、信号PTXの信号レベルをLoレベルからHiレベルのした後、HiレベルからLoレベルにする。しかし、第1増幅回路200の出力である電位Vout1mと電位Vout1pが既に飽和レベルに到達しているため、電位VLineの電位が低下しても、電位Vout1m、電位Vout1pの電位は飽和レベルから変化しない。
その後、不図示の制御回路が信号PCT2の信号レベルを時刻t8にLoレベルからHiレベルにした後、時刻t9にHiレベルからLoレベルにする。これにより、容量素子61は、電位Vout2mの電位V6d1をホールドする。また、容量素子62は電位Vout2pの電位V6d0をホールドする。
従って、第2増幅回路250の出力である電位Vout2pは電位V6d0のままであり、電位Vout2mもまた電位V6d1のままである。電位Vout2pの電位V6d0は、電位Vout2pの飽和レベルである電位Vsat20よりも振幅が小さい。また、電位Vout2mの電位V6d1は、電位Vout2mの飽和レベルである電位Vsat25よりも振幅が小さい。従って、画像として、本来白として写るべき部分が、黒く沈んで写る黒化現象が生じる。
実施例1、実施例2の撮像装置で生じる黒化現象は、第2光信号と第2基準信号との差を得るCDS処理を行うことによって生じていた。
一方、本実施例の撮像装置で生じる黒化現象は、画素102が光信号を出力する前に、第1増幅回路200の出力が飽和し、第2増幅回路250の出力が飽和しない状態となることで生じる。この状態は、第1増幅回路200と第2増幅回路の各々の増幅率の設定条件によって生じる。あるいは、この状態は、信号PRES1の信号レベルがHiレベルからLoレベルに変化してから、信号PRES2の信号レベルがHiレベルからLoレベルに変化するまでに時間差が存在することによって生じる。
本実施例の撮像装置は、第1増幅回路200に制限回路253を有する。この制限回路253が第1増幅回路200の出力を制限する場合について説明する。
不図示の制御回路は、信号PCLP_ENの信号レベルを時刻t1から時刻t6までの期間にわたって、Hiレベルとする。これにより、制限回路253は動作可能な状態となっている。
時刻t2から、電位Vout1m、電位Vout1pが変化した後、制限回路253が電位Vout1mを電位V4d0で制限し、電位Vout1pを電位V4d1で制限する。
その後、不図示の制御回路は、信号PRES2の信号レベルをHiレベルからLoレベルにする。
電位Vout2p、電位Vout2mは、不図示の垂直走査回路が信号PTXの信号レベルをLoレベルからHiレベルにする時刻t6まで、電位Vmのままである。
時刻t6に、不図示の制御回路は、信号PCLP_ENをLoレベルとする。これにより、制限回路253は非動作となる。よって、電位Vout1mは飽和レベルの電位Vsat10に到達し、電位Vout1pは飽和レベルの電位Vsat15に到達する。この電位Vout1m、電位Vout1pを受けて、電位Vout2pは飽和レベルの電位Vsat20に到達し、電位Vout2mは飽和レベルの電位Vsat25に到達する。時刻t9に、容量素子61、容量素子62はそれぞれの電位をホールドする。
このように、本実施例の撮像装置は、1つの列増幅部104が複数の全差動増幅回路を備える。この構成においてもまた、第1増幅回路200が制限回路253を備えることにより、黒化現象の発生を抑制することができる効果を有する。
また、図9の時刻t3に示した動作のように、本実施例の撮像装置もまた、制限回路253によって制限された第1基準信号を容量素子255−1、容量素子255−2のそれぞれがクランプしている。これにより、本実施例の撮像装置もまた、実施例1の撮像装置と同じ効果を得ることができる。
尚、容量素子255−1、容量素子255−2、容量素子260−1、容量素子260−2を全て同じ容量値として、第2増幅回路250の増幅率を1倍としても良い。
(実施例4)
本実施例の撮像装置について、実施例1と異なる点を中心に説明する。
本実施例の撮像装置の構成は、図1に示した構成と同じである。また、列増幅部104、サンプルホールド回路105の構成もまた、図2に示した構成と同じである。
本実施例の撮像装置は、画素102が光信号を出力している期間においても、制限回路152を動作可能な状態に設定する点で、実施例1の撮像装置と異なる。
図10は、本実施例の撮像装置の動作を示したタイミング図である。実施例1と異なるのは、信号PCLP_ENの信号レベルが時刻t1から時刻t10に渡ってHiレベルであること、制限回路152に不図示の制御回路から信号VCLPがさらに出力されることである。信号VCLPは、第1増幅回路140の出力を制限回路152が制限する電位を制御する信号である。
信号VCLPの信号レベルは、時刻t1から時刻t6までの期間、Loレベル(VCLP2)である。また、信号VCLPの信号レベルは、時刻t6から時刻t10までの期間、Hiレベル(VCLP1)である。
時刻t1から時刻t6までの動作は、実施例1と同じである。
時刻t6に、不図示の制御回路は、信号VCLPの信号レベルをLoレベルからHiレベルにする。これにより、第1増幅回路140の出力の制限が電位V4から、電位V10となる。
これにより、時刻t7以降の第1光信号の振幅が、電位V10までに制限される。第1光信号が電位V10までに制限されることによって、第2増幅回路145の出力である第2光信号が飽和しにくくなる。また、第1増幅回路140の第1光信号は飽和しない。第1増幅回路140の第1増幅器の内部に電流源101が備わる場合、第1増幅回路140の出力が飽和することによって生じる電流源101の電流変動を、制限回路152が第1光信号の振幅の範囲を制限することによって、抑制することができる。これにより、電流源に接続された電源配線(例えば接地配線)の電位の変動が抑制される。この電源配線は、複数の列回路の第1増幅回路140で共通に接続されている。電源配線の電位の変動は、他の列の列回路にも伝搬する。よって、第1増幅回路140の第1光信号の出力の飽和は、他の列回路の第1光信号を変動させる。この変動は、第1光信号の出力が飽和した列回路を中心として、隣接する列回路に広がる。よって、この第1光信号の変動は、画像において、第1光信号が飽和した箇所から横すじ状に広がるスミア(横スミア)となって現れる。本実施例では、制限回路152が第1増幅回路140の飽和を生じなくすることによって、横スミアの発生を低減することができる。
制限回路152が第1基準信号に対しても出力の制限を掛けることにより、第2増幅回路145が出力する第2光信号の飽和が生じにくくなる。第2増幅回路145においてもまた、第2増幅器153の内部に電流源が備わる場合、第2増幅回路145の出力が飽和することによって生じる電流源の電流変動を抑制することができる。これにより、電流源に接続された電源配線(例えば接地配線)の電位の変動が抑制される。この電源配線は、複数の列回路の第2増幅回路145で共通に接続されている。電源配線の電位の変動は、他の列の列回路にも伝搬する。よって、第2増幅回路145の第2光信号の出力の飽和は、他の列回路の第2光信号を変動させる。この変動は、第2光信号の出力が飽和した列回路を中心として、隣接する列回路に広がる。よって、この第2光信号の変動は、画像において、第2光信号が飽和した箇所から横すじ状に広がるスミア(横スミア)となって現れる。本実施例では、制限回路152が第2増幅回路145の飽和を生じにくくすることによって、横スミアの発生を低減することができる。
尚、この制限回路152による第1光信号の振幅の制限は、実施例2、実施例3の撮像装置においてもまた、適用することができる。
(実施例5)
本実施例は、実施例1〜4の撮像装置を有する撮像システムに関する。
撮像システムとして、デジタルスチルカメラやデジタルカムコーダーや監視カメラなどがあげられる。図11に、撮像システムの例としてデジタルスチルカメラに撮像装置を適用した場合の模式図を示す。
図11に例示した撮像システムは、レンズの保護のためのバリア1501、被写体の光学像を撮像装置1504に結像させるレンズ1502、レンズ1502を通過する光量を可変にするための絞り1503を有する。レンズ1502、絞り1503は撮像装置1504に光を集光する光学系である。また、図11に例示した撮像システムは撮像装置1504より出力される出力信号の処理を行う出力信号処理部1505を有する。出力信号処理部1505は必要に応じて各種の補正、圧縮を行って信号を出力する動作を行う。
図11に例示した撮像システムはさらに、画像データを一時的に記憶する為のバッファメモリ部1506、外部コンピュータ等と通信する為の外部インターフェース部1507を有する。さらに撮像システムは、撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体1509、記録媒体1509に記録または読み出しを行うための記録媒体制御インターフェース部1508を有する。さらに撮像システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部1510、撮像装置1504と出力信号処理部1505に各種タイミング信号を出力するタイミング供給部1511を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システムは少なくとも撮像装置1504と、撮像装置1504から出力された出力信号を処理する出力信号処理部1505とを有すればよい。
以上のように、本実施例の撮像システムは、撮像装置1504を適用して撮像動作を行うことが可能である。
なお、上記実施例は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。また、これまで述べた各実施例を種々組み合わせて実施することができる。