JP5671123B2 - パイプライン型a/dコンバータ - Google Patents
パイプライン型a/dコンバータ Download PDFInfo
- Publication number
- JP5671123B2 JP5671123B2 JP2013254183A JP2013254183A JP5671123B2 JP 5671123 B2 JP5671123 B2 JP 5671123B2 JP 2013254183 A JP2013254183 A JP 2013254183A JP 2013254183 A JP2013254183 A JP 2013254183A JP 5671123 B2 JP5671123 B2 JP 5671123B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- sample
- analog signal
- hold
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
まず、図10を参照して、従来の一般的なパイプライン型A/Dコンバータ100の構成を説明する。図10は、従来の一般的なパイプライン型A/Dコンバータ100の構成を示すブロック図である。
サンプルホールド回路101は、アナログ入力信号Ainをサンプルホールドし、ホールドしたアナログ入力信号Ainを最初のA/Dコンバータ102−1に送出するための回路である。
演算回路104は、メモリ103に格納されたディジタル出力信号djを合成して、Sビットのディジタル出力信号Doutを演算する。この演算回路104における演算方法は、以下の通りである。まず、dkの最上位桁とdk-1の最下位桁とを2進法で加算する。次に、この結果に基づいて、dk-1の最上位桁とdk-2の最下位桁とを、同じく2進法で加算する。以下、これを繰り返して、最後にd1の最下位ビットと、d2の最上位ビットとを足し合わせる。このように、すべてのdjについて足し合わされた結果がディジタル出力信号Doutになる。
なお、A/Dコンバータ102−1〜102−kは同一の素子を有して構成される同じ回路であるため、図11を参照して、A/Dコンバータ102−1の回路構成を説明する。
図11に示すA/Dコンバータ102−1は、サンプルホールド用スイッチング素子121〜125、サンプルホールド用コンデンサ126,127、演算増幅器128、A/Dサブコンバータ129および多値出力回路130を備えて構成される。
演算増幅器128は、非反転(+)入力端子にアナロググランドが接続され、反転(−)入力端子にサンプルホールド用コンデンサ126,127が接続され、2個の入力端子に入力される信号の電位差を増幅するものである。
多値出力回路130は、多値出力用スイッチング素子131〜133を備えて構成される。スイッチング素子131〜133は、所定の電圧である−Vref,0,+Vrefを出力する電圧源と、多値出力回路130の出力端子との間に接続され、A/Dサブコンバータ129の出力結果に基づいて、電気的接続状態を接続状態または切断状態のいずれか一方に切り替えるものである。そして、多値出力回路130は、ディジタル出力信号djに基づいて、スイッチング素子131〜133の電気的接続状態が切り替わることによって、−Vref,0,+Vrefのいずれか1つの基準電圧を出力する。VrefはA/D変換の入力レンジによって決定される所定の電圧であり、0はアナロググランドの電圧である。
まず、サンプル動作時に、サンプルホールド用スイッチング素子121〜123が接続状態となり、サンプルホールド用スイッチング素子124,125が切断状態となる。そして、前段のA/Dコンバータ102−1から入力されたアナログ信号Vinが、サンプルホールド用コンデンサ126,127にサンプルされる。また、A/Dサブコンバータ129は、前段のA/Dコンバータ102−1から入力されたアナログ信号Vinを、−1,0,1のいずれか1つの値にA/D変換して出力する。多値出力回路130は、A/Dサブコンバータ129の出力結果に基づいて、−Vref(V),0V,+Vref(V)のいずれか1つの基準電圧を出力する。
図12に示すグラフの横軸は、A/Dコンバータ102−1に入力されるアナログ信号Vinの電圧を示している。また、縦軸は、A/Dコンバータ102−1から出力されるアナログ信号Voutの電圧を示している。
上述したように、A/Dコンバータ102−1で2倍に増幅されたアナログ信号Vinから、A/Dサブコンバータ129の出力値に応じて決定される基準電圧を加減算することによって、A/Dコンバータのアナログ信号Voutが、次段のA/Dコンバータの入力レンジを超えないようにしている。
図13に示すA/Dコンバータ102−1bは、一例として、入力レンジを1.5倍に大きくし、ディジタル出力信号Doutの出力ビット数をS+0.5ビットに大きくしたものである。
サンプルホールド用スイッチング素子125bは、サンプルホールド用スイッチング素子125と同様に、サンプルホールド用コンデンサ127に対応するサンプルホールド用コンデンサ127bと多値出力回路130との間に接続される。
まず、サンプル動作時、サンプルホールド用スイッチング素子121〜123,122bが接続状態となり、サンプルホールド用スイッチング素子124,125,125bが切断状態となる。サンプルホールド用コンデンサ126,127に、アナログ信号Vinに対応する電荷がサンプルされる。また、サンプルホールド用コンデンサ127bは、0Vにリセットされる。
図14に示すグラフの横軸は、A/Dコンバータ102−1bに入力されるアナログ信号Vinの電圧を示している。また、縦軸は、A/Dコンバータ102−1bから出力されるアナログ信号Voutの電圧を示している。
図15は、担当する分解能が2.5ビットの場合のA/Dコンバータ102−1cの回路構成を示す回路図である。分解能が2.5ビットとは、A/Dコンバータ102−1cから出力されるディジタル出力信号が7値であることを示す。
図16に示すグラフの横軸は、A/Dコンバータ102−1cに入力されるアナログ信号Vinの電圧を示している。また、縦軸は、A/Dコンバータ102−1cから出力されるアナログ信号Voutの電圧を示している。
上述したように、A/Dコンバータ102−1cで4倍に増幅されたアナログ信号Vinから、A/Dサブコンバータ235の出力値に応じて決定される基準電圧を加減算することによって、A/Dコンバータのアナログ信号Voutが、次段のA/Dコンバータの入力レンジを超えないようにしている。
図17に示すA/Dコンバータ102−1dは、一例として、入力レンジを1.25倍に大きくし、ディジタル出力信号Doutの出力ビット数をS+0.25ビットに大きくしたものである。
サンプルホールド用スイッチング素子229bは、サンプルホールド用スイッチング素子229と同様に、サンプルホールド用コンデンサ233に対応するサンプルホールド用コンデンサ233bと多値出力回路236との間に接続される。
まず、サンプル動作時、サンプルホールド用スイッチング素子221〜225,224bが接続状態となり、サンプルホールド用スイッチング素子226〜229,229bが切断状態となる。サンプルホールド用コンデンサ230〜233に、アナログ信号Vinに対応する電荷がサンプルされる。また、サンプルホールド用コンデンサ233bは、0Vにリセットされる。
図18に示すグラフの横軸は、A/Dコンバータ102−1dに入力されるアナログ信号Vinの電圧を示している。また、縦軸は、A/Dコンバータ102−1dから出力されるアナログ信号Voutの電圧を示している。
なお、例えば、特許文献1及び2には、パイプライン型A/Dコンバータが開示されている。
Vn=(k×T×Ca)0.5/Cb
となる。
また、コンデンサが増えることによって、ホールド動作時の演算増幅器128、234の帰還素子として用いられるコンデンサの容量に対する残りのコンデンサの容量の比が大きくなる。これにより、演算増幅器128、234の帰還量が減少する。一般に、パイプライン型A/Dコンバータでは、線形性の要求を満たすために高い帰還量が必要となる。例えば、帰還量が2/3減少する場合、減少分を元に戻すためには、演算増幅器128のオープンループゲインを3/2倍しなければならない。演算増幅器のオープンループゲインを大きくするためには、一般にパイプライン型A/Dコンバータ100の消費電力や面積の増加を伴う。また、微細化プロセスでは低電源電圧化に伴い、高いオープンループゲインを実現すること自体が難しいという問題もある。
(パイプライン型A/Dコンバータ10の構成)
まず、図1を参照して、本実施形態に係るパイプライン型A/Dコンバータ10の構成を説明する。図1は、本実施形態に係るパイプライン型A/Dコンバータ10の構成を示すブロック図である。
A/Dコンバータ12−1〜12−kのうち、最初のA/Dコンバータ12−1のみが入力レンジを大きくするために必要な素子を有して構成される回路である。また、A/Dコンバータ12−2〜12−kは、全て同じ回路構成である。
続いて、図2を参照して、パイプライン型A/Dコンバータ10のA/Dコンバータ12−1の構成について説明する。図2は、A/Dコンバータ12−1の構成を示すブロック図である。
図2に示すA/Dコンバータ12−1は、図11に示したA/Dコンバータ102−1と同様の構成を備えて構成されるものであるが、さらに、サンプルホールド用スイッチング素子121b,124bおよびサンプルホールド用コンデンサ126bを備える。また、多値出力回路130は、A/Dサブコンバータ129から出力されるアナログ信号Vinに応じて決まるディジタル値に基づいて、−N×Vref(V)=−2×Vref(V),0V,+N×Vref(V)=+2×Vref(V)のいずれかの1つの電圧を2組出力することができるようになっている。
まず、サンプル動作時に、サンプルホールド用スイッチング素子121,121b,122,122b,123が接続状態になり、サンプルホールド用スイッチング素子124,124b,125,125bが切断状態になる。そして、4個全てのサンプルホールド用コンデンサ126,126b,127,127bを用いて、アナログ信号Vinに対応する電荷をサンプルするとともに、A/Dサブコンバータ129はアナログ信号Vinを−2,−1,0,1,2のいずかの値にA/D変換して出力する。
そして、A/Dコンバータ12−1のアナログ信号Vinの入力レンジと、アナログ信号Voutの出力レンジとの関係は、図14と同じである。
続いて、図3を参照して、パイプライン型A/Dコンバータ10が備える各A/Dコンバータ12−2〜12−kの構成について説明する。なお、A/Dコンバータ12−2〜12−kは同一の素子を有して構成される同じ回路であるため、A/Dコンバータ12−2の構成について説明する。図3は、A/Dコンバータ12−2の構成を示すブロック図である。
A/Dサブコンバータ129は、図示しないコンパレータを2個備えているものを用いており、アナログ信号Vinに応じて−1,0,1の3値のいずれかの1つの値を出力することができるようになっている。このため、多値出力回路130は、A/Dサブコンバータ121の出力結果に基づいて、−2×Vref(V),0V,+2×Vref(V)のいずれかの1つの基準電圧と、0Vの基準電圧とを2組出力することができる。
まず、サンプル動作時に、サンプルホールド用スイッチング素子121,121b,122,122b,123が接続状態になり、サンプルホールド用スイッチング素子124,124b,125,125bが切断状態になる。そして、4個全てのサンプルホールド用コンデンサ126,126b,127,127bを用いて、アナログ信号Vinに対応する電荷をサンプルする。同時に、A/Dサブコンバータ129は、アナログ信号Vinに応じて−1,0,1のいずれかの1つの値を出力する。
本実施形態におけるパイプライン型A/Dコンバータ10のA/Dコンバータ12−1〜12−kは、担当する分解能が1.5ビットで(この場合、入力信号は2倍に増幅される)、コンデンサの分割数は2(すなわち、N=2)とした場合の構成であったが、分割する対象は、必ずしもサンプルホールド用コンデンサに限定されない。
図4に示すA/Dコンバータ12−1bは、図2に示したA/Dコンバータ12−1と同様の素子を有して構成される回路であるが、特に、多値出力回路130が−2×Vref(V),−1×Vref(V),0V,+1×Vref(V),+2×Vref(V)のいずれか1つの基準電圧を出力する点が異なる。つまり、分割数が1(N=1)であるときには、多値出力回路130が、−Vref(V),0V,+Vref(V)のいずれか1つの電圧をL倍(Lは1以上の整数とする)し、その電圧を基準電圧して出力するようになっている。
そして、A/Dコンバータ12−1bのアナログ信号Vinの入力レンジと、アナログ信号Voutの出力レンジとの関係は、図14と同じである。
本実施形態におけるパイプライン型A/Dコンバータ10のA/Dコンバータ12−1〜12−kは、担当する分解能が1.5ビットで(この場合、入力信号は2倍に増幅される)、コンパレータ分割数は2(すなわち、N=2)とした場合の構成であったが、コンパレータの分割数は2に限定されない。
図5に示すA/Dコンバータ12−1cは、図2に示したA/Dコンバータ12−1と同様の素子を有して構成される回路であるが、さらに、サンプルホールド用スイッチング素子121c,122c,124c,125cを備えている点、サンプルホールド用コンデンサ126c、127cを備えている点、多値出力回路130が3個のスイッチング素子131c,132c,133cを備えている点が異なる。つまり、A/Dコンバータ12−1cは、N=3とし、M=2とし、N×M=3×2=6個のコンデンサを用いて、入力レンジを2倍に増幅する。
続いて、図6を参照して、A/Dコンバータ12−1cのアナログ信号Vinの入力レンジと、アナログ信号Voutの出力レンジとの関係を説明する。図6は、A/Dコンバータ12−1cのアナログ信号Vinの入力レンジと、アナログ信号Voutの出力レンジとの関係をグラフに示す図である。
図中に矢印で示すように、このA/Dコンバータ12−1cの入力レンジは、図11に示したA/Dコンバータ102−1の入力レンジよりも2倍大きくなっている。但し、A/Dコンバータ12−1cの出力レンジは、A/Dコンバータ12−2の入力レンジの範囲内に収まっている。これは、このA/Dコンバータ12−1cが請け負うビットに応じた分だけ、パイプライン型A/Dコンバータの入力レンジが大きくなったことを意味する。最初のA/Dコンバータ12−1cは、S桁のディジタル出力信号Doutのうちの最上位ビットを請け負っている。このため、最初のA/Dコンバータ12−1cの入力レンジが2倍に大きくなると、パイプライン型A/Dコンバータ10全体の入力レンジが2倍に大きくなり、ディジタル出力信号DoutをS+1ビットに大きくすることができる。
本実施形態におけるパイプライン型A/Dコンバータ10のA/Dコンバータ12−1〜12−kは、各々が担当する分解能が1.5ビット(この場合、入力信号は2倍に増幅)の構成であったが、各々が担当する分解能は1.5ビットに限定されない。
図7は、担当する分解能が2.5ビットで(この場合、入力信号は4倍に増幅される)、コンパレータ分割数は2(すなわち、N=2)とした場合のA/Dコンバータ12−1dの回路構成を示す回路図である。
続いて、図8を参照して、A/Dコンバータ12−1dのアナログ信号Vinの入力レンジと、アナログ信号Voutの出力レンジとの関係を説明する。図8は、A/Dコンバータ12−1dのアナログ信号Vinの入力レンジと、アナログ信号Voutの出力レンジとの関係をグラフに示す図である。
図中に矢印で示すように、このA/Dコンバータ12−1dの入力レンジは、図15に示したA/Dコンバータ102−1cよりも1.75倍大きくなっている。但し、A/Dコンバータ12−1dの出力レンジは、A/Dコンバータ12−2の入力レンジの範囲内に収まっている。これは、このA/Dコンバータ12−1dが請け負うビットに応じた分だけ、パイプライン型A/Dコンバータの入力レンジが大きくなったことを意味する。最初のA/Dコンバータ12−1dは、S桁のディジタル出力信号Doutのうちの最上位ビットを請け負っている。このため、最初のA/Dコンバータ12−1dの入力レンジが1.75倍大きくなると、パイプライン型A/Dコンバータ10全体の入力レンジが1.75倍に大きくなり、ディジタル出力信号DoutをS+0.75ビットに大きくすることができる。
図9は、入力レンジを図15に示したA/Dコンバータ102−1cの入力レンジの1.25倍大きくしたA/Dコンバータ102−1eの回路構成を示す回路図である。図9に示すA/Dコンバータ102−1eは、図7に示したA/Dコンバータ12−1dが有していた多値出力回路130の6個の多値出力用スイッチング素子131e,132e,133e,131f,132f,133fが削除され、サンプルホールド用コンデンサ127e,127fの入力端子がサンプルホールド用スイッチ125e,125fを介して接地されている。この場合、A/Dコンバータ12−1eのアナログ信号Vinの入力レンジと、アナログ信号Voutの出力レンジとの関係は、図18で示したグラフと全く同じとなる。
また、必ずしもサンプルホールド用のコンデンサを分割するのに限らず、基準電圧を分割(多く持つ)することにより、同様の特性を得ることが可能である。
101 サンプルホールド回路
12−1〜12−k,12−1b〜12−1d A/Dコンバータ
103 メモリ
104 演算回路
105 制御部
121〜125,121b,122b,124b,125b サンプルホールド用
スイッチング素子
126,127,126b,127b サンプルホールド用コンデンサ
128 演算増幅器
129 A/Dサブコンバータ
130 多値出力回路
131〜135,131b〜131d,132b〜132d,133b〜133d,1
34b〜134d,135b〜135d 多値出力用スイッチング素子
Claims (3)
- アナログ信号をサンプルホールドするサンプルホールド手段と、前記サンプルホールド手段によってホールドされた前記アナログ信号をディジタル信号に変換する複数のA/D変換手段と、複数の前記A/D変換手段から出力された複数の前記ディジタル信号を合成する演算手段と、複数の前記A/D変換手段によって行われる動作を制御する制御手段と、を備えるパイプライン型A/Dコンバータにおいて、
前記A/D変換手段は、
前記アナログ信号をディジタル信号に変換するA/D副変換手段と、前記A/D副変換手段の変換結果に対応する基準電圧を生成する基準電圧生成手段と、前記基準電圧生成手段により生成された前記基準電圧と前記アナログ信号との差分信号を増幅する信号増幅手段とを備え、
前記信号増幅手段は、
所定の容量値をC(Cは正の数とする)とし、所定の分割数をN(Nは2以上の整数とする)とし、前記アナログ信号の増幅度をM(Mは2以上の整数とする)としたとき、夫々C/Nの容量値を有するN×M個の充放電素子と、スイッチング素子と、演算増幅器と、を備え、
前記基準電圧生成手段は、
所定の電圧をN倍した前記基準電圧を生成し、
前記制御手段は、
サンプル動作時に、N×M個の全ての前記充放電素子を用いて前記アナログ信号をサンプルし、ホールド動作時に、N×M個の全ての前記充放電素子のうちN個の前記充放電素子を用いて前記アナログ入力信号をM倍に増幅し、残りのN×(M−1)個の前記充放電素子を用いて増幅された前記アナログ入力信号に前記基準電圧生成手段により生成された所定の電圧をN倍した前記基準電圧を加減するように、動作を制御することを特徴とするパイプライン型A/Dコンバータ。 - 前記充放電素子は、
前記アナログ信号の入力端子と前記演算増幅器の反転入力端子との間に接続され、
前記スイッチング素子は、
前記アナログ信号の入力端子と前記充放電素子の入力端子との間に接続される第1のスイッチング素子と、
前記演算増幅器の出力端子と前記充放電素子の入力端子との間に接続される第2のスイッチング素子と、
前記基準電圧生成手段の出力端子と前記充放電素子の入力端子との間に接続される第3のスイッチング素子と、を備え、
前記制御手段は、
サンプル動作時に、前記第1のスイッチング素子を介して、N×M個の全ての前記充放電素子が前記アナログ信号の入力端子と前記演算増幅器の反転入力端子との間に接続され、
ホールド動作時に、前記第2スイッチング素子を介してN×M個の全ての前記充放電素子のうちN個の前記充放電素子が前記演算増幅器の出力端子と反転入力端子との間に接続され、前記第3スイッチング素子を介して残りのN×(M−1)個の前記充放電素子が基準電圧生成手段の出力端子と前記演算増幅器の反転入力端子との間に接続されるように、前記第1〜第3のスイッチング素子の電気的接続状態の切り替え動作を制御することを特徴とする請求項1に記載のパイプライン型A/Dコンバータ。 - 前記基準電圧生成手段は、
前記所定の電圧を−Vref(V),0(V),+Vref(V)のいずれかの1つの電圧として、前記所定の電圧をN倍した前記基準電圧を生成することを特徴とする請求項1又は2に記載のパイプライン型A/Dコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013254183A JP5671123B2 (ja) | 2010-03-31 | 2013-12-09 | パイプライン型a/dコンバータ |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010082273 | 2010-03-31 | ||
JP2010082273 | 2010-03-31 | ||
JP2013254183A JP5671123B2 (ja) | 2010-03-31 | 2013-12-09 | パイプライン型a/dコンバータ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011048194A Division JP2011229128A (ja) | 2010-03-31 | 2011-03-04 | パイプライン型a/dコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014045523A JP2014045523A (ja) | 2014-03-13 |
JP5671123B2 true JP5671123B2 (ja) | 2015-02-18 |
Family
ID=50396435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013254183A Active JP5671123B2 (ja) | 2010-03-31 | 2013-12-09 | パイプライン型a/dコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5671123B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016005054A (ja) * | 2014-06-16 | 2016-01-12 | キヤノン株式会社 | 固体撮像装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5350661B2 (ja) * | 2007-05-17 | 2013-11-27 | 株式会社デンソー | A/d変換器 |
JP5234756B2 (ja) * | 2008-07-14 | 2013-07-10 | ルネサスエレクトロニクス株式会社 | パイプライン型a/dコンバータ |
-
2013
- 2013-12-09 JP JP2013254183A patent/JP5671123B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014045523A (ja) | 2014-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7397409B2 (en) | Multi-bit pipeline analog-to-digital converter having shared amplifier structure | |
US8704694B2 (en) | A/D converter | |
US7116255B2 (en) | Multiplying digital to analog converter and multipath pipe line analog to digital converter using the same | |
JP4897047B2 (ja) | 非同期電流モード循環比較を使用するアナログ/ディジタル変換 | |
US9900023B1 (en) | Multi-stage delta-sigma pipelined successive approximation register analog-to-digital converter | |
US7965217B2 (en) | Apparatus and method for pipelined analog to digital conversion | |
US6229472B1 (en) | A/D converter | |
US20210126647A1 (en) | Multiplying digital-to-analog converter with pre-sampling and associated pipelined analog-to-digital converter | |
US7821436B2 (en) | System and method for reducing power dissipation in an analog to digital converter | |
US7978116B2 (en) | Apparatus and method for pipelined analog to digital conversion | |
US10804920B2 (en) | A/D converter | |
US6859158B2 (en) | Analog-digital conversion circuit | |
JP2011229128A (ja) | パイプライン型a/dコンバータ | |
JP5671123B2 (ja) | パイプライン型a/dコンバータ | |
JP4483473B2 (ja) | パイプライン型アナログ/ディジタル変換器 | |
JP2005537749A (ja) | スイッチトキャパシタシステム、方法、および使用 | |
US10574255B2 (en) | Multiplying digital-to-analog conversion circuit | |
KR101322411B1 (ko) | 증폭기를 공유하는 회로에서 메모리 효과를 제거하는 장치 및 방법 | |
JP5234756B2 (ja) | パイプライン型a/dコンバータ | |
JP4121969B2 (ja) | アナログデジタル変換器 | |
Rao et al. | Optimizing the number of bits/stage in 10-Bit, 50Ms/Sec pipelined A/D converter considering area, speed, power and linearity | |
JPH07202695A (ja) | 循環形ad変換器 | |
KR101692698B1 (ko) | 변환 시간이 스케일링되는 알고리즘 아날로그 디지털 변환기 및 이를 이용한 변환 방법 | |
CN115276657A (zh) | 流水线型模数转换器 | |
Boonsobhak et al. | A pixel-level ADC with improved performance trade-off for high-speed CMOS imagers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140715 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140811 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5671123 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |