CN105097738B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105097738B
CN105097738B CN201510257741.2A CN201510257741A CN105097738B CN 105097738 B CN105097738 B CN 105097738B CN 201510257741 A CN201510257741 A CN 201510257741A CN 105097738 B CN105097738 B CN 105097738B
Authority
CN
China
Prior art keywords
diode
electrode zone
pattern
zone
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510257741.2A
Other languages
English (en)
Other versions
CN105097738A (zh
Inventor
增田晃
增田晃一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN105097738A publication Critical patent/CN105097738A/zh
Application granted granted Critical
Publication of CN105097738B publication Critical patent/CN105097738B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10174—Diode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10363—Jumpers, i.e. non-printed cross-over connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

得到一种半导体装置，其实现装置的小型化，并且散热性好，不对所要搭载的半导体元件的大小造成限制。在P图案(5)上搭载具有表面正极区域(10A)的二极管(D1)，在N图案(6)上搭载具有表面负极区域(20K)的二极管(D2)。此时，以表面正极区域(10A)相对于所对应的负极区域的第1上下关系、以及表面负极区域(20K)相对于所对应的正极区域的第2上下关系一致，即，均处于上方的方式，形成二极管(D1以及D2)，将表面正极区域(10A)以及表面负极区域(20K)间通过设置于上方的导线(25)而电连接。

Description

半导体装置
技术领域
本发明涉及内置包含二极管在内的电路而成的功率模块等半导体装置，特别地，涉及该装置的小型化。
背景技术
在具有转换器电路的功率模块等半导体装置中，半导体装置的小型化成为课题，其中，该转换器电路构成为将纵向型半导体器件在同一方向上电气地串联连接。
通常，在半导体装置内，构成二极管、晶体管等半导体元件的芯片以同一电极面成为相同极性的方式搭载。例如，在构成由多个二极管组成的半导体装置的情况下，在各芯片中表面全都以配置正极电极的方式形成。因此，在将芯片(半导体元件)的极性在同一方向上串联连接的情况下，由于作为连接对象的芯片彼此的电极是不同极，因此为了将在一个芯片的表面形成的电极与在另一个芯片的背面形成的电极电连接，需要进行经由导线键合、金属图案等电气配线实现的工作量较大的配线。
当前，在专利文献1、专利文献2所公开的技术中，提出了如下的半导体装置，其为了解决上述课题，将多个纵向型半导体器件(半导体元件)层叠而串联连接。
专利文献1：日本特开2007－27432号公报
专利文献2：日本特开2008－244388号公报
但是，在如专利文献1、专利文献2所公开的技术那样，将多个半导体元件层叠而串联连接的半导体模块中具有以下所述的问题。
第1，由于在直接搭载于支撑板(基板)的芯片(下侧芯片)上叠放的芯片(上侧芯片)不与支撑板、即散热部件接触，因此散热性较差。另外，由于下侧芯片还作为上侧芯片发热时的散热路径而搭载，因此受到热干涉。如上所述，存在散热性劣化的第1问题。
而且，由于需要连接用于从下侧芯片和上侧芯片的连接面取出输出电流的电极，因此需要与下侧芯片的大小相比减小上侧芯片的大小，存在上下性能变得不均等的第2问题。
发明内容
本发明就是为了解决上述问题而提出的，其目的在于得到一种半导体装置，该半导体装置实现装置的小型化，并且散热性好，对搭载的半导体元件(芯片)的大小不造成限制。
本发明所涉及的技术方案1所记载的半导体装置的特征在于，具有：第1半导体元件，其搭载在第1电路图案上，具有第1一个以及另一个电极区域；以及第2半导体元件，其相对于所述第1半导体元件独立地搭载在第2电路图案上，具有第2一个以及另一个电极区域，所述第1半导体元件的所述第1一个电极区域经由中间连接点而与所述第2半导体元件的所述第2另一个电极区域电连接，所述第1以及第2半导体元件中的至少一个半导体元件是二极管，以所述第1一个电极区域相对于所述第1另一个电极区域的第1上下关系、与所述第2另一个电极区域相对于所述第2一个电极区域的第2上下关系一致的方式，形成所述第1以及第2半导体元件。
发明的效果
技术方案1所记载的本发明的半导体装置的特征在于，以第1一个电极区域相对于第1另一个电极区域的第1上下关系、与第2另一个电极区域相对于第2一个电极区域的第2上下关系一致的方式，形成第1以及第2半导体元件。
由于技术方案1所记载的本发明具有上述特征，因此能够比较简单地进行以彼此共同的上下关系形成的第1一个电极区域以及第2另一个电极区域之间的电连接，相应地能够减小装置内的电路面积。
而且，由于并非是层叠而是彼此独立地形成第1以及第2半导体元件，因此不会使散热性恶化，在形成第1以及第2半导体元件时也不会造成限制。
附图说明
图1是表示本发明中的半导体装置的原理的说明图。
图2是表示本发明所涉及的实施方式1即具有转换器电路的功率模块的结构的说明图。
图3是表示本发明所涉及的实施方式2即具有转换器电路的功率模块的结构的说明图。
图4是表示图3(b)的A－A剖面的剖面构造的剖面图。
图5是表示本发明所涉及的实施方式3即具有降压斩波器电路的功率模块的结构的说明图。
图6是表示本发明所涉及的实施方式4即具有升压斩波器电路的功率模块的结构的说明图。
图7是表示用于实现图1(a)所示的转换器电路的现有的功率模块的具体结构的说明图。
图8是表示用于实现图2(a)所示的转换器电路的现有的功率模块的具体结构的说明图。
标号的说明
1、101、201P端子，2、102、202N端子，3、31～33、103、203中间端子，5P图案，6N图案，7中间图案，8晶体管图案，9二极管图案，10A～13A、21A～23A表面正极区域，18E、82E表面发射极区域，11K～13K、19K、20K～23K、81K表面负极区域，25导线，41～43、80共同图案，51、52IGBT，D1、D2、D10～D13、D20～D23二极管。
具体实施方式
〈发明的原理〉
图1是表示本发明的半导体装置即功率模块的原理的说明图。如本图(a)所示，转换器电路由串联连接的二极管D1及D2(第1及第2半导体元件)的组合(以虚线包围的部位)构成。具体来说，二极管D1(第1二极管)的负极(第1另一个电极区域)与P端子1连接，二极管D1的正极(第1一个电极区域)与二极管D2(第2二极管)的负极(第2另一个电极区域)电连接，二极管D2的正极(第2一个电极区域)与N端子2连接。并且，在二极管D1的正极、二极管D2的负极间的中间连接点设置中间端子3。
在本图(b)中示出用于实现本图(a)所示的转换器电路的具体结构。如本图所示，将P图案5(第1电路图案)、N图案6(第2电路图案)、以及中间图案7作为转换器电路用电路图案而设置。上述P图案5、N图案6以及中间图案7例如在未图示的基板(支撑板)上彼此独立地形成。
并且，在P图案5上搭载有在上方具有表面正极区域10A的二极管D1(二极管D1用芯片)，在N图案6上搭载有在上方具有表面负极区域20K的二极管D2(二极管D2用芯片)。
表面正极区域10A及表面负极区域20K间通过设置于上方的导线25(导电部件)而电连接。为了供给大电流而使用多根导线25。另外，表面正极区域10A及中间图案7间通过设置于上方的导线25而电连接。通过以上述方式构成，能够设置从N图案6(N端子2)经由二极管D2以及二极管D1(以及中间图案7(中间端子3))向P图案5(P端子1)流动的电流路径26(27)。
图7是表示用于实现图1(a)所示的转换器电路的现有的功率模块的具体结构的说明图。
如本图所示，将P图案55、N图案56A、N图案56B、以及中间图案57作为转换器电路用电路图案而设置，在P图案55上搭载有在上方具有表面正极区域60A的二极管D1(二极管D1用芯片)，在N图案56A上搭载有在上方具有表面正极区域70A的二极管D2(二极管D2用芯片)。
并且，位于表面正极区域70A的下方的背面负极区域70BK(未图示)和表面正极区域60A之间的电连接按照以下方式进行。与背面负极区域70BK电连接的连接图案56CP设置于N图案56A的表面，该连接图案56CP及表面正极区域70A间通过设置于上方的导线25而电连接。此外，在图7中连接图案56CP不过是示意性地示出，不一定与实际的形状一致。
另外，表面正极区域60A及中间图案57间通过设置于上方的导线25而电连接，表面正极区域70A及N图案56B间通过设置于上方的导线25X而电连接。
通过以上述方式构成，能够设置从N图案56A及56B(N端子2)经由二极管D2以及二极管D1(以及中间图案57(中间端子3))向P图案55(P端子1)流动的电流路径26(27)。
如利用图1所说明的那样，在本发明的功率模块中，在转换器电路中使用的二极管芯片的组合是由表面正极(背面负极)的二极管D1(二极管D1用芯片)和背面正极(表面负极)的二极管D2(二极管D2用芯片)的组合构成的。
即，通过使用正极、负极的上下关系不同的2种二极管D1及D2，从而能够实现电路图案的片数的减少、面积缩小以及图案设计的自由化。
从图1和图7的比较可知，根据本发明的原理，所需的电路图案数量是3片(P图案5、N图案6、以及中间图案7)，与之相对，在现有结构中是4片(P图案55、N图案56A、N图案56B以及中间图案57)。
另外，在现有结构中，为了背面负极区域70BK以及表面正极区域60A之间的电连接，需要在N图案56A设置连接图案56CP，另外，需要将表面正极区域70A以及N图案56B间进行通过导线25X而实现的电连接。与此相对，根据本发明的原理，不需要上述的连接图案56CP以及导线25X，相应地能够减少电路面积、导线等金属配线部位。因此，本发明能够实现电路面积的缩小效果、通过金属配线部位的削减而能够实现组装时间的缩短效果。
另外，在本说明书中，作为导电部件即金属配线的一个例子，记载了利用导线25实现的连接例，但也可以使用DLB(Direct Lead Bonding)等金属接合。
如上所述，本发明的原理所示的功率模块的特征在于，以需要电连接的表面正极区域10A以及表面负极区域20K相对于二极管D1的负极区域以及二极管D2的正极区域的上下关系一致，即，均处于上方的方式，形成二极管D1以及二极管D2。即，特征在于，形成为表面正极区域10A相对于所对应的负极区域的第1上下关系、以及表面负极区域20K相对于所对应的正极区域的第2上下关系一致，即，处于上方。
由于本发明具有上述特征，因此能够比较简单地进行以共同的上下关系形成的表面正极区域10A及表面负极区域20K之间的电连接，与此相应地，能够减小装置内的电路面积。
而且，由于并非以层叠的方式形成二极管D1及二极管D2，因此能够彼此独立地设置二极管D1及二极管D2用芯片而不会使散热性恶化，因此对芯片的大小不会造成限制，二极管D1、D2间也不会变得性能不均匀。其结果，能够提高作为产品的安全性。
其结果，能够减小作为下述转换器电路起作用的功率模块的电路面积，该转换器电路由二极管D1及二极管D2构成，从中间端子3至P端子1进行电气流通，例如，由中间端子3接受交流输入信号，由P端子1(二极管D1的负极)得到以N端子2(二极管D2的正极)为基准的直流输出信号。
〈实施方式1〉
图2是表示本发明所涉及的实施方式1即具有转换器电路的功率模块的结构的说明图。此外，下面，由于随着产品结构的不同，有时会从芯片(半导体元件)利用导线等直接与电极部连接，因此电路图案仅示出认为是所需最低限度的部位。
如本图(a)所示，转换器电路由二极管D11～D13(第1半导体元件)以及二极管D21～D23(第2半导体元件)构成。具体来说，二极管D11～D13(多个第1二极管)各自的负极(第1另一个电极区域)与P端子1共通地连接，二极管D11～D13的正极(第1一个电极区域)和二极管D21～D23(多个第2二极管)的负极(第2另一个电极区域)电连接，二极管D21～D23各自的正极(第2一个电极区域)与N端子2共通地连接。并且，在二极管D11～D13的正极、二极管D21～D23的负极间的各中间连接点设置中间端子31～33。向中间端子31～33输入R相、S相以及T相的交流信号。
如上所述，构成全桥(3相全波整流电路)的转换器电路由下述部分构成：P端子区域R11，其以P端子1及二极管D11～D13为主要结构；N端子区域R12，其以N端子2及二极管D21～D23为主要结构要素；以及中间端子区域R13，其以二极管D11～D13(的正极部分)、二极管D21～D23(的负极部分)以及中间端子31～33为主要结构要素。
图2(b)示出了用于实现图2(a)所示的转换器电路的具体的结构。即，作为转换器电路用电路图案而具有P图案5及N图案6。此外，由于中间端子31～33用电路图案能够利用导线等替代，因此不图示，仅单纯地示出中间端子31～33。
并且，在P图案5上搭载有在上方具有表面正极区域11A～13A的二极管D11～D13(二极管D11～D13用芯片)，在相对于P图案5独立地设置的N图案6上搭载有在上方具有表面负极区域21K～23K的二极管D21～D23(二极管D21～D23用芯片)。
表面正极区域11A～13A以及表面负极区域21K～23K间通过设置于上方的导线25(导电部件)分别电连接。另外，表面正极区域11A～13A以及中间端子31～33间通过设置于上方的导线25而电连接。通过以上述方式构成，能够设置从N图案6(N端子2)经由二极管D21～D23以及二极管D11～D13(以及中间端子31～33)向P图案5(P端子1)流动的电流路径。
图8是表示用于实现图2(a)所示的转换器电路的现有的功率模块的具体结构的说明图。
如本图所示，将P图案55、N图案561～563作为转换器电路用电路图案而设置。此外，由于N端子2以及中间端子31～33用电路图案能够利用导线等替代，因此不图示，仅示出N端子2以及中间端子31～33。并且，在P图案55上搭载有在上方具有表面正极区域61A～63A的二极管D11～D13(二极管D11～D13用芯片)，在N图案561～563上搭载有在上方具有表面正极区域71A～73A的二极管D21～D23(二极管D21～D23用芯片)。
并且，将位于表面正极区域71A～73A的下方的背面负极区域71BK～73BK(未图示)和表面正极区域61A～63A之间的电连接以下述方式进行。将与背面负极区域71BK～73BK电连接的连接图案561CP～563CP设置于N图案561～563的表面，将该连接图案561CP～563CP以及表面正极区域71A～73A间通过设置于上方的导线25而电连接。此外，在图8中连接图案561CP～563CP不过是示意性地示出，不一定与实际的形状一致。
另外，表面正极区域61A～63A以及中间端子31～33间通过设置于上方的导线25而电连接，表面正极区域71A～73A以及N端子2间通过设置于上方的导线25X而电连接。
通过以上述方式构成，现有的功率模块能够设置从N端子2经由二极管D21～D23以及二极管D11～D13(以及中间端子31～33)向P图案55(P端子1)流动的电流路径。
如图8所示，在现有的功率模块构成全桥转换器电路的情况下，在将P端子1侧的二极管D11～D13的表面正极区域61A～63A与N端子2侧的二极管D21～D23的背面负极区域71BK～73BK连接时，不能直接利用导线、引线键合(将内引线和凸点利用键合工具进行连接的方法)等进行连接。
其结果，如上述所述，由于需要额外地设置连接图案561CP～563CP，因此转换器电路形成所需的电路图案的面积变大。
另一方面，在实施方式1的功率模块中，在转换器电路中使用的二极管芯片的组合是由表面正极(背面负极)的二极管D11～D13(二极管D11～D13用芯片)和背面正极(表面负极)的二极管D21～D23(二极管D21～D23用芯片)的组合构成的。
并且，由于能够将在P端子1侧的P图案5设置的表面正极区域11A～13A、和在N端子2侧的N图案6设置的表面负极区域21K～23K通过设置于上方的导线25而直接连接，因此与图8所示的现有构造相比，能够实现电路图案面积的缩小，以及导线或引线键合的削减。
即，通过使用正极、负极的上下关系不同的2种二极管D11～D13以及D21～D23(二极管D11～D13以及D21～D23用芯片)，从而能够实现电路图案的片数的减少、面积缩小以及图案设计的自由化。
从图2(b)和图8的比较可知，在实施方式1中所需的最小限度的电路图案数量是2片(P图案5、N图案6)，与之相对，在现有结构中是4片(P图案55、N图案561～563)。
如上所述，实施方式1的功率模块通过减少所需的电路图案的片数，从而还消除了电路图案间用于保持绝缘状态所需的间隙的面积，因此也实现装置整体的面积缩小效果。
另外，在现有结构中，为了背面负极区域71BK～73BK以及表面正极区域61A～63A之间的电连接，需要在N图案561～563的表面设置连接图案561CP～563CP，并且，需要将表面正极区域71A～73A以及N端子2间进行通过导线25X而实现的电连接。
与此相对，在实施方式1的功率模块中不需要上述的连接图案561CP～563CP以及导线25X，与此相应地，能够减少电路图案面积、导线等金属配线部位。因此，能够实现电路面积的缩小效果、通过金属配线部位的削减而能够实现组装时间的缩短效果。
如上所述，实施方式1的功率模块的特征在于，以需要电连接的表面正极区域11A～13A相对于所对应的负极区域的第1上下关系、以及表面负极区域21K～23K相对于所对应的正极区域的第2上下关系一致，即，处于上方的方式，形成二极管D11～D13及二极管D21～D23。
由于实施方式1的功率模块具有上述特征，因此能够比较简单地进行以共同的上下关系形成的表面正极区域11A～13A以及表面负极区域21K～23K之间的电连接，能够相应地减小装置内的电路面积。
具体来说，表面正极区域11A～13A和表面负极区域21K～23K通过设置于上方的导线25(导电部件)而实现电连接，从而能够实现电路面积的缩小。
而且，由于并非以层叠的方式形成二极管D11～D13及二极管D21～D23，因此不会使散热性恶化，也不会对构成彼此独立地形成的二极管D11～D13以及二极管D21～D23各自的芯片的大小造成限制。
并且，由于实施方式1的功率模块可以通过将二极管D11～D13搭载在共同的P图案5(第1电路图案)上、将二极管D21～D23搭载在共同的N图案6(第2电路图案)上而实现，因此能够实现所需的电路图案数量的减少。
其结果，在构成针对从中间端子31～33输入的3相交流输入信号的转换器电路时，能够将所需的电路图案数量限制为所需的最小限度，实现电路结构的简化。
如上所述，实施方式1的功率模块能够减小用于作为下述转换器电路起作用的电路面积，该转换器电路由二极管D11～D13以及二极管D21～D23构成，从中间端子31～33至P端子1进行电气流通，例如，由中间端子31～33接受3相的交流输入信号，由P端子1(二极管D11～D13的负极)得到以N端子2(二极管D21～D23的正极)为基准的直流输出信号。
〈实施方式2〉
图3是表示本发明所涉及的实施方式2即具有转换器电路的功率模块的结构的说明图。此外，下面，由于随着产品结构的不同，有时从芯片利用导线等直接与电极部连接，因此电路图案仅示出认为是所需的最低限度的图案。
如本图(a)所示，与实施方式1同样地，转换器电路由二极管D11～D13及二极管D21～D23构成。
在本图(b)中示出用于实现本图(a)所示的转换器电路的具体结构。即，将共同图案41～43(共同电路图案(第1电路图案以及第2电路图案))作为转换器电路用电路图案而设置。上述共同图案41～43例如在未图示的基板上彼此独立地形成。此外，由于P端子1、N端子2以及中间端子31～33用电路图案能够利用导线等替代，因此不图示，仅示出P端子1、N端子2以及中间端子31～33。
在共同图案41上搭载有在上方具有表面负极区域11K的二极管D11(二极管D11用芯片)，并且，相对于二极管D11独立地搭载有在上方具有表面正极区域21A的二极管D21(二极管D21用芯片)。同样地，在共同图案42上搭载有在上方具有表面负极区域12K的二极管D12(二极管D12用芯片)，并且，相对于二极管D12独立地搭载有在上方具有表面正极区域22A的二极管D22(二极管D22用芯片)，在共同图案43上搭载有在上方具有表面负极区域13K的二极管D13(二极管D13用芯片)，并且，相对于二极管D13独立地搭载有在上方具有表面正极区域23A的二极管D23(二极管D23用芯片)。
并且，将表面负极区域11K～13K以及P端子1间通过设置于上方的导线25(导电部件)而电连接，将表面正极区域21A～23A以及N端子2间通过设置于上方的导线25而电连接。并且，将位于表面负极区域11K～13K的下方的二极管D11～D13的背面正极区域11BA～13BA(未图示)以及中间端子31～33间，经由设置于共同图案41～43的表面且与背面正极区域11BA～13BA电连接的连接图案(未图示)、以及设置于上方的导线25而电连接。
图4是表示图3(b)的A－A剖面的剖面构造的剖面图。在本图中，示出P端子1设置于P图案37上、N端子2设置于N图案38上的情况。
如本图所示，在共同图案41上搭载有二极管D11及D21(二极管D11及D21用芯片)，二极管D11以在上方具有表面负极区域11K、在下方具有背面正极区域11BA的第1上下关系而形成，二极管D21以在上方具有表面正极区域21A、在下方具有背面负极区域21BK的第2上下关系而形成。
二极管D11的表面负极区域11K经由导线25以及设置于P图案37的表面的连接图案37CP而与P端子1电连接。另一方面，二极管D21的表面正极区域21A经由导线25以及设置于N图案38的表面的连接图案38CP而与N端子2电连接。
并且，二极管D11的背面正极区域11BA和二极管D21的背面负极区域21BK仅经由设置于共同图案41的表面的连接图案41CP(电连接部)而电连接。同样地，二极管D12的背面正极区域12BA(未图示)和二极管D22的背面负极区域22BK(未图示)仅经由设置于共同图案42的表面的连接图案42CP(电连接部)而电连接，二极管D13的背面正极区域13BA(未图示)和二极管D23的背面负极区域23BK(未图示)仅经由设置于共同图案43的表面的连接图案43CP(电连接部)而电连接。此外，图3(b)及图4所示的连接图案41CP～43CP、37CP、以及38CP不过是示意性地示出，不一定与实际的形状一致。
如上所述，二极管D11～D13的表面负极区域11K～13K、和二极管D21～D23的表面正极区域21A～23A通过设置于共同图案41～43的表面的3个连接图案41CP～43CP而电连接。
此外，在图4中，示出了利用P图案37以及N图案38的连接例，但这是一个例子，还能够利用导线等将P端子1以及N端子2直接连接、将表面负极区域11K以及表面正极区域21A连接。另外，作为为了背面正极区域11BA～13BA以及中间端子31～33之间的电连接而使用的连接图案，也可以兼用连接图案41CP～43CP。
通过以上述方式构成实施方式2的功率模块，能够设置从N端子2经由二极管D21～D23以及二极管D11～D13(以及中间端子31～33)至P端子1为止的电流路径。
在实施方式2的功率模块中，搭载于转换器电路的二极管芯片的组合是由背面正极(表面负极)的二极管D11～D13(二极管D11～D13用芯片)和表面正极(背面负极)的二极管D21～D23(二极管D21～D23用芯片)的组合构成的。
并且，由于能够将设置于共同图案41～43的背面正极区域11BA～13BA和背面负极区域21BK～23BK仅通过设置于共同图案41～43的表面的连接图案41CP～43CP而进行连接，因此，与图8所示的现有构造相比，能够通过电路图案数量的减少而实现电路面积的缩小，以及导线或引线键合的削减。
即，通过利用正极、负极的上下关系不同的2种(第1以及第2上下关系)的二极管D11～D13以及D21～D23，从而能够实现图案片数的减少、面积缩小以及图案设计的自由化。
从图3和图8的比较可知，在实施方式2中所需的最小限度的电路图案数量是3片(共同图案41～43)，与之相对，在现有结构中是4片(P图案55、N图案561～563)。
如上所述，实施方式2的功率模块通过减少所需的电路图案的片数，从而还消除了在电路图案间用于保持绝缘状态所需的间隙的面积，因此也实现装置整体的面积缩小效果。
另外，在现有结构中，为了背面负极区域71BK～73BK以及表面正极区域61A～63A之间的电连接，需要在N图案561～563的表面设置连接图案561CP～563CP，另外，需要将表面正极区域71A～73A以及N端子2间进行通过导线25X而实现的电连接，与之相对，在实施方式2中，由于能够仅通过连接图案41CP～43CP进行上述电连接，能够相应地减少电路面积、导线等金属配线部位。因此，能够实现电路面积的缩小效果、通过金属配线部位的削减而实现组装时间的缩短效果。
如上述所述，实施方式2的功率模块的特征在于，以需要电连接的背面正极区域11BA～13BA相对于表面负极区域11K～13K的第1上下关系、以及背面负极区域21BK～23BK相对于表面正极区域21A～23A的第2上下关系一致，即，均处于下方的方式，形成二极管D11～D13以及二极管D21～D23。
由于实施方式2的功率模块具有上述特征，因此能够比较简单地进行以共同的上下关系形成的背面正极区域11BA～13BA以及背面负极区域21BK～23BK之间的电连接，能够相应地减小装置内的电路面积。
具体来说，在实施方式2中，通过将背面正极区域11BA～13BA和背面负极区域21BK～23BK利用设置于共同图案41～43的表面的连接图案41CP～43CP(电连接部)而实现电连接，从而能够实现电路面积的缩小。
而且，实施方式2与实施方式1同样地，也不会使散热性恶化，也不会对二极管D11～D13以及二极管D21～D23用芯片的大小造成限制，能够减小作为输入3相交流信号的转换器电路起作用的功率模块的电路面积。
并且，在实施方式2中，二极管D11～D13以及二极管D21～D23能够以P端子1侧以及N端子2侧的二极管对为单位在共同的共同图案41～43上形成。其结果，实施方式2在构成针对从中间端子31～33输入的3相交流输入信号的转换器电路时，能够将所需的电路图案数量限制为最小必要限度，实现电路结构的简化。
〈实施方式3〉
图5是表示本发明所涉及的实施方式3即具有降压斩波器电路的功率模块的结构的说明图。此外，下面，由于随着产品结构的不同，有时从芯片利用导线等直接与电极部连接，因此电路图案仅示出认为是所需的最低限度的图案。
如本图(a)所示，实施方式3的功率模块中的降压斩波器电路以N型的IGBT51(第1半导体元件)以及二极管D20(第2半导体元件)的组合(以虚线包围的模块部分)为主要部分而构成。具体来说，IGBT51的集电极(第1另一个电极区域)与P端子101连接，IGBT51的发射极(第1一个电极区域)与二极管D20的负极(第2另一个电极区域)电连接，二极管D20的正极(第2一个电极区域)与N端子102连接。并且，在IGBT51的发射极、二极管D20的负极间的中间连接点设置有中间端子103，中间端子103与电抗器22连接。
在图5(b)中示出了用于实现图5(a)所示的降压斩波器电路的具体结构。即，将晶体管图案8(第1电路图案)以及二极管图案9(第2电路图案)作为降压斩波器电路用电路图案而设置。上述晶体管图案8以及二极管图案9例如在未图示的基板上彼此独立地形成。此外，由于N端子102以及中间端子103用电路图案能够利用导线等替代，因此不图示，仅单纯地示出N端子102及中间端子103。
并且，在晶体管图案8上搭载有在上方具有N型的表面发射极区域18E的IGBT51(IGBT51用芯片)，在二极管图案9上搭载有在上方具有表面负极区域19K的二极管D20(二极管D20用芯片)。
表面发射极区域18E以及表面负极区域19K间通过设置于上方的导线25(导电部件)而电连接。另外，表面负极区域19K以及中间端子103间通过设置于上方的导线25而电连接，位于表面负极区域19K的下方的背面正极区域19BA(未图示)设置于二极管图案9的表面，背面正极区域19BA经由与背面正极区域19BA电连接的连接图案(未图示)以及导线25而与N端子2电连接。另外，表面栅极区域18G与栅极端子104电连接。
通过以上述方式构成，实施方式3的功率模块作为下述的降压斩波器电路起作用，该降压斩波器电路构成为，从P端子101至中间端子103进行电气流通，例如，由P端子101(IGBT51的集电极)得到输入信号，在N端子102(二极管D20的正极)设定基准电位，由中间端子103得到输出信号。
图5(c)是表示用于实现图5(a)所示的降压斩波器电路的现有的功率模块的具体结构的说明图。
如本图所示，将晶体管图案8以及二极管图案90作为降压斩波器电路用电路图案而设置，在晶体管图案8上搭载有在上方具有表面发射极区域18E的IGBT51(IGBT51用芯片)，在二极管图案90上搭载有在上方具有表面正极区域91A的二极管D20(二极管D20用芯片)。
并且，将位于表面正极区域91A的下方的背面负极区域91BK(未图示)和表面发射极区域18E之间的电连接以下述方式进行。将与背面负极区域91BK电连接的连接图案90CP设置于二极管图案90的表面，通过设置于该连接图案90CP以及表面发射极区域18E间的上方的导线25而电连接。此外，连接图案90CP在图5(c)中不过是示意性地示出，不一定与实际的形状一致。
并且，表面正极区域91A以及N端子102间通过设置于上方的导线25而电连接，位于表面正极区域91A的下方的背面负极区域91BK(未图示)设置于二极管图案90的表面，经由与背面负极区域91BK电连接的连接图案(未图示)以及导线25而与中间端子103电连接。另外，表面栅极区域18G与栅极端子104电连接。
如图5(c)所示，在现有的功率模块中构成降压斩波器电路的情况下，在将P端子101侧的IGBT51的表面发射极区域18E和N端子102侧的二极管D20的背面负极区域91BK连接时，不能直接利用导线、引线键合等进行连接。因此，由于经由与N端子102侧的芯片的背面(二极管D20的背面负极区域91BK)电连接的连接图案90CP而与P端子101侧的芯片的表面(IGBT51的表面发射极区域18E)连接，因此降压斩波器电路形成所需的二极管图案90的图案面积变大。
另一方面，在实施方式3的功率模块中，在搭载降压斩波器电路时，是由IGBT51(IGBT51用芯片)和背面正极(表面负极)的二极管D20(二极管D20用芯片)的组合而构成的。
并且，由于能够将在P端子101侧的晶体管图案8上设置的表面发射极区域18E、和在N端子102侧的二极管图案9上设置的表面负极区域19K通过设置于上方的导线25而直接连接，因此与图5(c)所示的现有构造相比，能够实现图案面积的缩小，以及导线或引线键合的削减。
即，从图5(b)和图5(c)的比较可知，在现有结构中，为了背面负极区域91BK以及表面发射极区域18E之间的电连接，需要在二极管图案90设置连接图案90CP，并且，将表面正极区域91A以及N端子102间需要进行通过导线25而实现的电连接，与之相对，在实施方式3中，由于不需要上述的连接图案90CP，因此能够相应地实现电路面积的缩小。
这样，由于实施方式3的功率模块能够省略相当于连接图案90CP的连接图案，因此与二极管图案90相比，二极管图案9能够实现相应的图案面积的缩小，能够实现图案设计的自由化，其结果，能够实现组装时间的缩短效果。
如上所述，实施方式3的功率模块的特征在于，以需要电连接的表面发射极区域18E相对于所对应的集电极区域的第1上下关系、以及表面负极区域19K相对于所对应的正极区域的第2上下关系一致，即，均处于上方的方式，形成IGBT51以及二极管D20。
由于实施方式3的功率模块具有上述特征，因此能够比较简单地进行以共同的上下关系形成的表面发射极区域18E以及表面负极区域19K之间的电连接，能够相应地实现装置内的电路面积的缩小。
具体来说，表面发射极区域18E和表面负极区域19K通过设置于上方的导线25(导电部件)而实现电连接，从而能够实现电路面积的缩小。
其结果，能够减小由IGBT51及二极管D20构成的、作为降压斩波器电路起作用的功率模块的电路面积。
而且，由于并非以层叠的方式形成IGBT51以及二极管D20，因此不会使散热性恶化，也不会对IGBT51以及二极管D20用芯片的大小造成限制。
此外，在实施方式3中，作为开关元件示出了IGBT51，但也可以使用MOSFET、双极晶体管等其他的开关元件。
〈实施方式4〉
图6是表示本发明所涉及的实施方式4即具有升压斩波器电路的功率模块的结构的说明图。此外，下面，由于随着产品结构的不同，有时从芯片利用导线等直接与电极部连接，因此电路图案仅示出认为是所需的最低限度的图案。
如本图(a)所示，实施方式4的功率模块中的升压斩波器电路以二极管D10(第1半导体元件)以及N型的IGBT52(第2半导体元件)的组合(以虚线包围的部位)为主要部分而构成。具体来说，二极管D10的负极(第1另一个电极区域)与P端子201连接，二极管D10的正极(第1一个电极区域)与IGBT52的集电极(第2另一个电极区域)电连接，IGBT52的发射极(第2一个电极区域)与N端子202连接。并且，在二极管D10的正极、IGBT52的集电极之间的中间连接点设置中间端子203，中间端子203与电抗器22连接。
在图6(b)中，示出了用于实现如图6(a)所示的升压斩波器电路的具体结构。即，将共同图案80(共同电路图案(第1电路图案以及第2电路图案))作为升压斩波器电路用电路图案而设置。共同图案80例如在未图示的基板上形成。此外，由于P端子201、N端子202以及中间端子203用电路图案能够利用导线等替代，因此不图示，仅单纯地示出P端子201、N端子202以及中间端子203。
并且，在共同图案80上搭载有在上方具有表面负极区域81K的二极管D10(二极管D10用芯片)，并且，相对于二极管D10独立地搭载有在上方具有N型表面发射极区域82E的IGBT52(IGBT52用芯片)。
表面负极区域81K通过设置于上方的导线25而与P端子201电连接，表面发射极区域82E通过设置于上方的导线25而与N端子202电连接，表面发射极区域82E的下方的背面集电极区域82BC(未图示)经由设置于共同图案80的表面的连接图案(未图示)以及导线25而与中间端子203电连接。
并且，二极管D10的表面负极区域81K的下方的背面正极区域81BA(未图示)和IGBT52的表面发射极区域82E的下方的P型的背面集电极区域82BC(未图示)仅通过设置于共同图案80的表面的连接图案80CP而电连接。此外，作为用于背面集电极区域82BC和中间端子203之间的电连接的连接图案，也可以兼用连接图案80CP。另外，图6(b)中连接图案80CP不过是示意性地示出，不一定与实际的形状一致。
通过以上述方式构成，实施方式4的功率模块作为下述的升压斩波器电路起作用，该升压斩波器电路构成为，从中间端子203至P端子201进行电气流通，例如，在N端子202(IGBT52的发射极)设定基准电位，由中间端子203(IGBT52的集电极、二极管D10的正极)得到输入信号，由P端子201(二极管D10的负极)得到输出信号。
图6(c)是表示用于实现如图6(a)所示的升压斩波器电路的现有的功率模块的具体结构的说明图。
如本图所示，将二极管图案92以及晶体管图案94作为升压斩波器电路用电路图案而设置，在二极管图案92上搭载有在上方具有表面正极区域93A的二极管D10(二极管D10用芯片)，在晶体管图案94上搭载有在上方具有表面发射极区域95E的IGBT52(IGBT52用芯片)。
并且，位于表面发射极区域95E的下方的背面集电极区域95BC(未图示)和表面正极区域93A之间的电连接以下述方式进行。将与背面集电极区域95BC电连接的连接图案94CP设置在晶体管图案94的表面，将该连接图案94CP以及表面发射极区域95E之间通过设置于上方的导线25而电连接。另外，在图6(c)中连接图案94CP不过是示意性地示出，不一定与实际的形状一致。
并且，表面发射极区域95E以及N端子202之间通过设置于上方的导线25而电连接，位于表面发射极区域95E的下方的背面集电极区域95BC经由设置于晶体管图案94的连接图案(未图示)以及导线25而与中间端子203电连接。另外，表面栅极区域95G与栅极端子204电连接。
如图6(c)所示，在现有的功率模块中构成升压斩波器电路的情况下，在将P端子201侧的二极管D10的表面正极区域93A和N端子202侧的IGBT52的背面集电极区域95BC连接时，不能直接利用导线、引线键合等进行连接。因此，在与N端子202侧的芯片的背面(IGBT52的背面集电极区域95BC)电连接的连接图案94CP的基础上，经由设置于上方的导线25而与P端子201侧的芯片的表面(二极管D10的表面正极区域93A)连接。而且，需要二极管图案92和晶体管图案94这2个电路图案。
另一方面，实施方式4中的功率模块在搭载于升压斩波器电路时，是由IGBT52和背面正极(表面负极)的二极管D10的组合而构成的。
并且，在相同的共同图案80上，由于能够将P端子201侧的背面正极区域81BA和N端子202侧的背面集电极区域82BC仅通过设置于共同图案80的表面的连接图案80CP而直接连接，因此与如图6(c)所示的现有构造相比，能够实现电路图案数量的削减。即，通过利用背面正极的二极管D10和IGBT52，从而能够实现图案的片数的降低、以及图案设计的自由化。
从图6(b)和图6(c)的比较可知，在实施方式4中作为所需最小限度的电路图案数量(电路图案数量)是1片(共同图案80)，与之相对，在现有结构中是2片(二极管图案92、晶体管图案94)。
如上所述，实施方式4的功率模块通过减少所需的电路图案的片数，从而还消除了电路图案间用于保持绝缘状态所需的间隙的面积，因此也实现装置整体的面积缩小效果。
如上述所述，实施方式4的功率模块的特征在于，以需要电连接的背面正极区域81BA相对于表面负极区域81K的第1上下关系、背面集电极区域82BC相对于表面发射极区域82E的第2上下关系一致，即，均处于下方的方式，形成二极管D10及IGBT52。
由于实施方式4的功率模块具有上述特征，因此能够比较简单地进行以共同的上下关系形成的背面正极区域81BA及背面集电极区域82BC之间的电连接，能够相应地减小装置内的电路面积。
具体来说，背面正极区域81BA和背面集电极区域82BC通过仅利用设置在共同图案80的表面的连接图案80CP(电连接部)而实现电连接，从而能够实现电路面积的缩小。
其结果，实施方式4的功率模块由二极管D10以及IGBT52构成，能够实现作为升压斩波器电路起作用的功率模块的电路面积的缩小。
而且，由于并非以层叠的方式形成二极管D10以及IGBT52，因此不会使散热性恶化，不会对二极管D10以及IGBT52用芯片造成限制。
此外，在实施方式4中，作为开关元件示出了IGBT52，但也可以利用MOSFET、双极晶体管等其他的开关元件。
〈实施方式5〉
关于实施方式1～实施方式4所示的二极管、IGBT等芯片(半导体元件)，作为结构材料并不限于Si(硅)，也可以是由SiC(碳化硅)、GaN(氮化钙)等宽带隙(半导体)材料构成的半导体元件。
即，通过将在高温动作、高电流区域中使用的宽带隙材料用于在实施方式1～实施方式4的功率模块中使用的半导体元件(二极管D10～D13、二极管D20～D23、以及IGBT51及52)，从而与Si相比，能够实现维持本构造的高散热性、并使装置外形尺寸的缩小化效果更显著的效果。
此外，本发明在其发明的范围内，能够对各实施方式自由地组合，或者对各实施方式进行适当的变形、省略。

Claims (9)

1.一种半导体装置，其特征在于，具有：
第1半导体元件，其搭载在第1电路图案上，具有第1一个以及另一个电极区域；以及
第2半导体元件，其相对于所述第1半导体元件独立地搭载在第2电路图案上，具有第2一个以及另一个电极区域，
所述第1半导体元件的所述第1一个电极区域及所述第2半导体元件的所述第2另一个电极区域电连接于中间连接点，
所述第1以及第2半导体元件中的至少一个半导体元件是二极管，
在所述第1半导体元件为二极管的情况下，所述第1一个电极区域为正极区域，所述第1另一个电极区域为负极区域，在所述第2半导体元件为二极管的情况下，所述第2一个电极区域为正极区域，所述第2另一个电极区域为负极区域，
在所述第1半导体元件为IGBT的情况下，所述第1一个电极区域为发射极区域，所述第1另一个电极区域为集电极区域，在所述第2半导体元件为IGBT的情况下，所述第2一个电极区域为发射极区域，所述第2另一个电极区域为集电极区域，
以所述第1一个电极区域相对于所述第1另一个电极区域的第1上下关系、与所述第2另一个电极区域相对于所述第2一个电极区域的第2上下关系一致的方式，形成所述第1以及第2半导体元件。
2.根据权利要求1所述的半导体装置，其中，
所述第1以及第2半导体元件是第1以及第2二极管，
从所述中间连接点至所述第1另一个电极区域进行电气流通。
3.根据权利要求2所述的半导体装置，其特征在于，
所述第1以及第2电路图案彼此独立地设置，
所述第1以及第2上下关系包含所述第1一个电极区域以及所述第2另一个电极区域均配置于上方的上下关系，所述第1一个电极区域以及所述第2另一个电极区域间通过设置于上方的导电部件而电连接。
4.根据权利要求2所述的半导体装置，其中，
所述第1以及第2电路图案包含相同的共同电路图案，
所述第1以及第2上下关系包含所述第1一个电极区域以及所述第2另一个电极区域均配置于下方的上下关系，所述第1一个电极区域以及所述第2另一个电极区域间经由设置于所述共同电路图案的表面的电连接部而电连接。
5.根据权利要求3所述的半导体装置，其中，
所述第1二极管包含多个第1二极管，
所述第2二极管包含与所述多个第1二极管相对应地设置的多个第2二极管，
所述中间连接点包含与所述多个第1以及第2二极管相对应地设置的多个中间连接点。
6.根据权利要求4所述的半导体装置，其中，
所述第1二极管包含多个第1二极管，
所述第2二极管包含与所述多个第1二极管相对应地设置的多个第2二极管，
所述中间连接点包含与所述多个第1以及第2二极管相对应地设置的多个中间连接点。
7.根据权利要求1所述的半导体装置，其特征在于，
所述第1半导体元件是IGBT，所述第2半导体元件是二极管，
从所述第1另一个电极区域至所述中间连接点进行电气流通，
所述第1以及第2电路图案彼此独立地设置，
所述第1以及第2上下关系包含所述第1一个电极区域以及所述第2另一个电极区域均配置于上方的上下关系，所述第1一个电极区域以及所述第2另一个电极区域间通过设置于上方的导电部件而电连接。
8.根据权利要求1所述的半导体装置，其中，
所述第1半导体元件是二极管，所述第2半导体元件是IGBT，
从所述中间连接点至所述第1另一个电极区域进行电气流通，
所述第1以及第2电路图案包含相同的共同电路图案，
所述第1以及第2上下关系包含所述第1一个电极区域以及所述第2另一个电极区域均配置于下方的上下关系，所述第1一个电极区域以及所述第2另一个电极区域间通过设置于所述共同电路图案的表面的电连接部而电连接。
9.根据权利要求1至8中任一项所述的半导体装置，其特征在于，
所述第1以及第2半导体元件利用宽带隙材料而形成。
CN201510257741.2A 2014-05-19 2015-05-19 半导体装置 Active CN105097738B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-102998 2014-05-19
JP2014102998A JP6207460B2 (ja) 2014-05-19 2014-05-19 半導体装置

Publications (2)

Publication Number Publication Date
CN105097738A CN105097738A (zh) 2015-11-25
CN105097738B true CN105097738B (zh) 2018-01-23

Family

ID=54361885

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510257741.2A Active CN105097738B (zh) 2014-05-19 2015-05-19 半导体装置

Country Status (4)

Country Link
US (2) US20150333043A1 (zh)
JP (1) JP6207460B2 (zh)
CN (1) CN105097738B (zh)
DE (1) DE102015208589A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11251161B2 (en) * 2017-09-28 2022-02-15 Mitsubishi Electric Corporation 2-in-1 type chopper module
JP7170272B2 (ja) * 2019-03-27 2022-11-14 ネクスファイ・テクノロジー株式会社 パワー基板とそれを備えた高電圧モジュール
JP7156155B2 (ja) * 2019-04-19 2022-10-19 三菱電機株式会社 半導体モジュール
DE102022208031A1 (de) * 2022-08-03 2024-02-08 Siemens Aktiengesellschaft Halbleiterbauelement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1326262A (zh) * 2000-05-31 2001-12-12 三菱电机株式会社 电力组件
CN101223644A (zh) * 2005-07-15 2008-07-16 三垦电气株式会社 半导体装置
JP2008244388A (ja) * 2007-03-29 2008-10-09 Nec Electronics Corp 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2580804B2 (ja) * 1989-06-23 1997-02-12 富士電機株式会社 電力変換装置用トランジスタモジュール
DE19639279C2 (de) * 1996-09-25 2002-01-17 Daimlerchrysler Rail Systems Stromrichterschaltung
US5874826A (en) * 1997-10-29 1999-02-23 Lucent Technologies Inc. Encapsulated modular boost converter and method of manufacture therefor
US6335548B1 (en) * 1999-03-15 2002-01-01 Gentex Corporation Semiconductor radiation emitter package
DE60217478D1 (en) * 2001-03-28 2007-02-22 Koninkl Philips Electronics Nv Sychrongleichrichter
US6975023B2 (en) * 2002-09-04 2005-12-13 International Rectifier Corporation Co-packaged control circuit, transistor and inverted diode
JP4239580B2 (ja) * 2002-12-13 2009-03-18 株式会社デンソー 半導体装置
JP2005197554A (ja) * 2004-01-09 2005-07-21 Mitsubishi Electric Corp 半導体装置
JP2009043820A (ja) * 2007-08-07 2009-02-26 Rohm Co Ltd 高効率モジュール
US7781872B2 (en) * 2007-12-19 2010-08-24 Fairchild Semiconductor Corporation Package with multiple dies
US8237260B2 (en) * 2008-11-26 2012-08-07 Infineon Technologies Ag Power semiconductor module with segmented base plate
JP5921055B2 (ja) * 2010-03-08 2016-05-24 ルネサスエレクトロニクス株式会社 半導体装置
KR101192181B1 (ko) * 2010-03-31 2012-10-17 (주)포인트엔지니어링 광 소자 디바이스 및 그 제조 방법
KR101614669B1 (ko) * 2012-08-27 2016-04-21 미쓰비시덴키 가부시키가이샤 전력용 반도체 장치
US8963303B2 (en) * 2013-02-22 2015-02-24 Stmicroelectronics S.R.L. Power electronic device
US9536800B2 (en) * 2013-12-07 2017-01-03 Fairchild Semiconductor Corporation Packaged semiconductor devices and methods of manufacturing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1326262A (zh) * 2000-05-31 2001-12-12 三菱电机株式会社 电力组件
CN101223644A (zh) * 2005-07-15 2008-07-16 三垦电气株式会社 半导体装置
JP2008244388A (ja) * 2007-03-29 2008-10-09 Nec Electronics Corp 半導体装置

Also Published As

Publication number Publication date
CN105097738A (zh) 2015-11-25
JP2015220344A (ja) 2015-12-07
US20180233434A1 (en) 2018-08-16
US20150333043A1 (en) 2015-11-19
DE102015208589A1 (de) 2015-11-19
JP6207460B2 (ja) 2017-10-04

Similar Documents

Publication Publication Date Title
CN106026692B (zh) 半导体模块、电力变换装置以及半导体模块的制造方法
CN106711137B (zh) 半导体装置及采用该半导体装置的交流发电机
CN107293534B (zh) 电力用半导体模块以及电力变换装置
CN104521127B (zh) 双元件功率模块及使用该双元件功率模块的三电平功率转换装置
CN105097738B (zh) 半导体装置
CN106030796A (zh) 功率用半导体模块
DE102015224431A1 (de) Halbleiterbauelement
JP6154104B2 (ja) 少なくとも一つの電子部品を、第１および第２端子の間のループインダクタンスを低減する手段を含む電力供給装置に電気的に相互接続するための装置
US9607931B2 (en) Semiconductor device for suppressing a temperature increase in beam leads
CN105210281B (zh) 变流器设备和用于制造变流器设备的方法
KR101946074B1 (ko) 3 레벨 컨버터 하프 브리지
US20180277425A1 (en) Power Semiconductor Package Having a Parallel Plate Waveguide
CN105390484A (zh) 具有负载电流汇流导轨的低电感的电路装置
CN107851637A (zh) 功率半导体模块
CN109427720A (zh) 具有多层基底的功率模块
EP3443588A1 (en) Robust low inductance power module package
CN205542761U (zh) 功率模块
CN106796930A (zh) 具有分布式栅极的功率晶体管
CN107492531A (zh) 半导体装置
CN109075086A (zh) 半导体装置、功率模块及其制造方法
CN1976216A (zh) 功率变换装置
CN108074917A (zh) 一种多芯片并联的半桥型igbt模块
JP2015220344A5 (zh)
US9445497B2 (en) Semiconductor device
CN104451798A (zh) 一种整流换向模块和具有输出换向功能的高频整流电源

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant