CN105070666A - 芯片、用于芯片封装的引线键合方法、装置及分离装置 - Google Patents

芯片、用于芯片封装的引线键合方法、装置及分离装置 Download PDF

Info

Publication number
CN105070666A
CN105070666A CN201510425232.6A CN201510425232A CN105070666A CN 105070666 A CN105070666 A CN 105070666A CN 201510425232 A CN201510425232 A CN 201510425232A CN 105070666 A CN105070666 A CN 105070666A
Authority
CN
China
Prior art keywords
bonding
wire
lead
lead frame
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510425232.6A
Other languages
English (en)
Other versions
CN105070666B (zh
Inventor
唐家霖
李朝军
高文举
夏晓康
叶乐志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC Beijing Electronic Equipment Co
Original Assignee
CETC Beijing Electronic Equipment Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC Beijing Electronic Equipment Co filed Critical CETC Beijing Electronic Equipment Co
Priority to CN201510425232.6A priority Critical patent/CN105070666B/zh
Publication of CN105070666A publication Critical patent/CN105070666A/zh
Application granted granted Critical
Publication of CN105070666B publication Critical patent/CN105070666B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Wire Bonding (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明公开了一种芯片、用于芯片封装的引线键合方法、装置及分离装置。其中，该方法包括：将芯片本体与引线框架用键合用引线连接，其中，键合用引线的连接点与引线框架连接；将连接点从引线框架上分离，得到引脚悬空的芯片。通过该引线键合方法封装得到的芯片没有引线框架，体积小，从而解决了现有技术中芯片体积较大的技术问题，实现了减小芯片的体积的效果。

Description

芯片、用于芯片封装的引线键合方法、装置及分离装置
技术领域
本发明涉及半导体领域，具体而言，涉及一种芯片、用于芯片封装的引线键合方法、装置及分离装置。
背景技术
芯片封装的步骤包括划切、粘片、烘烤固化、键合、塑封、切筋等不同工序，键合是其中最为重要的一道工序，键合是把电路芯片上的电路引出端或电极与装配芯片的金属引线框架或外壳引出电极线一一对应连接起来的焊接工艺。
如图1所示，现有技术中的芯片封装方法可以包括如下步骤：
步骤S102，对晶圆划片，得到单个硅片。
在对晶圆进行处理之后，在得到的晶圆上有多个硅片，在对硅片进行功能测试之后，需要将单个硅片从衬底上分离出来，具体是通过划线剥离技术或划片锯(即切割刀)将单个硅片从晶圆上分离出来。
步骤S104，对硅片进行贴片，得到芯片本体。
在分离得到单个的硅片之后，将硅片的引出端金属化，即为硅片的引出端贴上焊盘，从而得到具有电极引出端的芯片本体。
步骤S106，对芯片本体和引线框架进行引线键合。
利用热、压力或超声波能量等方式使键合用引线和引线框架或芯片本体间发生电子共享或原子的相互扩散，使两种金属实现原子量级别的键合，从而实现键合用引线分别与引线框架和芯片本体的焊盘的紧密焊合，以使芯片本体与引线框架之间实现电气互联和信息互通。
需要说明的是，在工业生产中，往往是将成批量的芯片本体放入同一个引线框架中，同时对多个芯片本体进行引线键合，得到需要的芯片，即连接有引线框架的芯片。
步骤S108，对芯片进行塑封。
将引线键合后的芯片放入模具中，然后将融化的塑封料(包括固化剂，改性剂，脱模剂，染色剂，阻燃剂等)注入模具中将芯片和引线框架包裹起来，为其提供物理和电气保护，以防止外界对其产生干扰。
步骤S110，芯片的固化。
将上述装有芯片和塑封料的模具放置在一定温度的环境下，使塑封料凝固，以使芯片固化成型。
步骤S112，切筋。
将单个芯片从引线框架上切离，并保留原引线框架上的引脚，然后规范化每个芯片的引脚形状，采用现有技术得到的芯片包含了引线框架的引脚部分，因此，其体积较大。
在上述现有技术的芯片封装流程中，引线键合工艺做为键合工序的一种重要工艺形式，采用了热压超声焊接的焊接方式，主要包括电路芯片引出端的第一焊点的球焊和引线框架接入端的第二焊点的楔形焊接，以及键合引线在焊接过程中形成的不同的线弧形状，并经过对电路芯片的塑封和切筋等工序得到需要的芯片。
但是，随着人们对电子产品便携性的要求越来越高，对芯片的体积提出了更高的要求，采用现有的封装工艺所制作的芯片由于其体积较大，已经逐渐变得不能满足企业的需求。
针对上述现有技术中芯片体积较大的技术问题，目前尚未提出有效的解决方案。
发明内容
本发明实施例提供了一种芯片、用于芯片封装的引线键合方法、装置及分离装置，以至少解决现有技术中芯片体积较大的技术问题。
根据本发明实施例的一个方面，提供了一种用于芯片封装的引线键合方法，该方法包括：将芯片本体与引线框架用键合用引线连接，其中，键合用引线的连接点与引线框架连接；将连接点从引线框架上分离，得到引脚悬空的芯片。
进一步地，将芯片本体与引线框架用键合用引线连接包括：将键合用引线的第一端焊接至芯片本体的电极引出端；按照预设轨迹牵引键合用引线的第二端至引线框架的镀银区；使用小于预设粘力值的粘结力将键合用引线焊接在镀银区，其中，焊接后的键合用引线的第二端形成连接点，焊接后的键合用引线具有与预设轨迹相对应的线弧形状。
进一步地，将连接点从引线框架上分离，得到引脚悬空的芯片包括：通过真空孔将芯片本体固定在引线框架上；控制分离装置的剪切机构沿与引线框架平行的方向移动，以分离键合用引线的连接点与引线框架，得到引脚悬空的芯片。
进一步地，将连接点从引线框架上分离包括采用以下任意一种分离方式将连接点从引线框架上分离：激光切割、超声波振动以及剪切分离。
进一步地，控制分离装置的剪切机构沿与引线框架平行的方向移动包括：控制剪切机构沿引线框架的表面平行移动。
根据本发明实施例的另一方面，还提供了一种用于芯片封装的引线键合装置，该装置包括：连接模块，用于将芯片本体与引线框架用键合用引线连接，其中，键合用引线的连接点与引线框架连接；分离模块，用于将连接点从引线框架上分离，得到引脚悬空的芯片。
进一步地，连接模块包括：第一焊接模块，用于将键合用引线的第一端焊接至芯片本体的电极引出端；牵引模块，用于按照预设轨迹牵引键合用引线的第二端至引线框架的镀银区；第二焊接模块，用于使用小于预设粘力值的粘结力将键合用引线焊接在镀银区，其中，焊接后的键合用引线的第二端形成连接点，焊接后的键合用引线具有与预设轨迹相对应的线弧形状。
进一步地，分离模块包括：固定模块，用于通过真空孔将芯片本体固定在引线框架上；分离子模块，用于控制分离装置的剪切机构沿与引线框架平行的方向移动，以分离键合用引线的连接点与引线框架，得到引脚悬空的芯片。
根据本发明实施例的另一方面，还提供了一种用于芯片封装的分离装置，该分离装置包括：引线框架，芯片本体通过键合用引线与引线框架连接，键合用引线的连接点与引线框架连接；剪切机构，用于分离键合用引线的连接点与引线框架，得到引脚悬空的芯片。
进一步地，剪切机构包括：剪切线，用于将键合用引线的连接点从引线框架分离；夹紧支臂，用于固定剪切线的两端。
进一步地，通过真空孔固定芯片本体和引线框架。
根据本发明实施例的另一方面，还提供了一种芯片，该芯片包括芯片本体和键合用引线，其中，键合用引线的第一端与芯片本体电连接，键合用引线的第二端悬空，第二端为芯片本体的引脚。
采用本发明，通过标准的引线键合工艺将芯片本体与引线框架用键合用引线连接起来，然后将键合用引线的连接点从引线框架上分离，得到引脚悬空的芯片，分离后的键合用引线的一端悬空，可以用于作为芯片与外部电路实现电气互联的引脚，而无需将芯片连接至引线框架，再通过引线框架上的引脚实现与外部电路的电气互联，也即采用该引线键合方法封装得到的芯片中没有引线框架，体积小。通过本发明实施例，解决了现有技术中芯片体积较大的技术问题，实现了减小芯片的体积的效果。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是现有技术中芯片封装的流程图；
图2是根据本发明实施例的用于芯片封装的分离装置的示意图；
图3是根据本发明实施例的引线键合后的芯片的示意图；
图4是根据本发明实施例的芯片的示意图；
图5是根据本发明实施例的用于芯片封装的引线键合方法的流程图；
图6是根据本发明实施例的芯片封装的流程图；
图7是根据本发明实施例的另一种可选的芯片的示意图；以及
图8是根据本发明实施例的用于芯片封装的引线键合装置的示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
首先，在对本发明实施例进行描述的过程中出现的部分名词或术语适用于如下解释：
球焊：在通常为金线的键合用引线的末端烧成一定大小的焊球，通过劈刀将焊球压在具有一定焊接温度的芯片电极上，同时利用超声换能装置的高频振动将焊球焊接在芯片电极上。
楔形焊接：利用劈刀的特殊结构将键合用引线楔入引线框架的管脚上。
线弧：利用引线键合设备键合头的高精密动作控制形成满足不同封装要求的线弧形状。
引线框架：作为集成电路的芯片载体，是一种借助于键合材料(如金丝、铝丝、铜丝)实现芯片内部电路引出端与外引线的电气连接，形成电气回路的关键结构件，它起到了和外部导线连接的桥梁作用，绝大部分的半导体集成块中都需要使用引线框架，引线框架是电子信息产业中重要的基础材料。
引线键合：利用热、压力、超声波能量使金属线与基板焊盘紧密焊合，实现芯片与基板之间的电气互联和芯片间的信息互通。在一定的控制条件下，引线和基板间会发生电子共享或原子的相互扩散，从而使两种金属实现原子量级别的键合。
下面结合图2至图4详述本发明的实施例。
根据本发明实施例，提供了一种分离装置的实施例，图2是根据本发明实施例的用于芯片封装的分离装置的示意图，如图2所示，该分离装置包括：引线框架50，芯片本体10通过键合用引线30与引线框架连接，键合用引线的连接点与引线框架连接；剪切机构70，用于分离键合用引线的连接点与引线框架，得到引脚悬空的芯片。
通过上述实施例，利用引线框架固定芯片本体，然后控制分离装置的剪切机构分离键合用引线的连接点与引线框架，从而得到引脚悬空的芯片，得到的芯片中没有引线框架，体积小。通过本发明实施例，解决了现有技术中芯片体积较大的技术问题，实现了减小芯片的体积的效果。
可选地，引线框架可以是焊线基板或者焊接基板。
在上述实施例中，剪切机构70包括剪切线701和夹紧支臂703，其中，剪切线用于将键合用引线的连接点从引线框架分离；夹紧支臂用于固定剪切线的两端。
可选地，采用真空孔将芯片本体固定在引线框架上。
具体地，可以先在引线键合设备(如全自动引线键合机和半自动引线键合机)上实现芯片本体与引线框架的标准引线键合，完成引线键合之后的芯片如图3所示。芯片本体10通过真空孔固定在引线框架50上，键合用引线30的第一端301焊接在芯片的电极引出端，键合用引线的第二端303焊接在引线框架上。
在完成标准引线键合之后，即可采用如图2所示的分离装置将引线键合的连接点(即键合用引线与引线框架焊接的焊点)从引线框架上分离，也即实现芯片本体与引线框架的分离，实现键合用引线的第二端303的悬空，具体是剪切机构70沿引线框架表面(即图2中标号“A”所示的表面)平行移动，通过剪切线的剪切力将键合用引线与引线框架分离，实现键合用引线第二端的悬空，得到的引脚悬空的芯片如图4所示。
在上述实施例中，可以通过分离装置的剪切线实现键合用引线的连接点与引线框架的分离，从而得到引脚悬空的芯片。
根据本发明实施例，提供了一种芯片的实施例，图4是根据本发明实施例的芯片的示意图，如图4所示，该芯片包括：芯片本体10和键合用引线30，其中，键合用引线30的第一端301与芯片本体电连接，键合用引线的第二端303悬空，该第二端为芯片本体的引脚。
随着电子设备智能化，微型化的市场需求不断加大，使得各类封装器件朝小型化、集成化的趋势发展，而本发明提供的芯片刚好能够满足对小型化器件的要求。利用本发明提供的芯片，可以直接将从芯片的电极引出端引出的键合用引线作为芯片的引脚，而无需通过引线框架上的引脚与外部电路实现电气互联，从而减小了芯片的体积。
通过上述实施例，将键合用引线的第一端焊接在芯片本体上，将键合用引线的第二端悬空，并将悬空的第二端作为芯片的引脚实现与外部电路电气互联，而无需将芯片连接至引线框架，再通过引线框架上的引脚实现与外部电路的电气互联，也即得到的芯片中没有引线框架，体积小。通过本发明实施例，解决了现有技术中芯片体积较大的技术问题，实现减小芯片体积的效果。
根据本发明实施例，提供了一种用于芯片封装的引线键合方法的方法实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
图5是根据本发明实施例的用于芯片封装的引线键合方法的流程图，如图5所示，该方法包括如下步骤：
步骤S502，将芯片本体与引线框架用键合用引线连接。
步骤S504，将连接点从引线框架上分离，得到引脚悬空的芯片。
其中，键合用引线的连接点与引线框架连接。
采用本发明，通过标准的引线键合工艺将芯片本体与引线框架用键合用引线连接起来，然后将键合用引线的连接点从引线框架上分离，得到引脚悬空的芯片，分离后的键合用引线的一端悬空，可以用于作为芯片与外部电路实现电气互联的引脚，而无需将芯片连接至引线框架，再通过引线框架上的引脚实现与外部电路的电气互联，也即采用该引线键合方法封装得到的芯片中没有引线框架，体积小。通过本发明实施例，解决了现有技术中芯片体积较大的技术问题，实现了减小芯片体积的效果。
现有技术中芯片封装流程如图1所示，在本发明中，在执行完图1中的步骤S102和步骤S104后，还可以包括如图6所示的下列步骤：
步骤S602，对芯片本体进行管脚悬空的引线键合。
首先利用引线键合设备进行标准引线键合工序(即图1中步骤S106所执行的工序)，然后利用分离装置实现键合用引线与引线框架的分离。
具体地，如图2所示，分离装置包括引线框架50和剪切机构70，剪切机构包括剪切线701和夹紧支臂703，剪切线两端分别固定在两个加紧支臂上。引线框架通过真空孔固定芯片本体，先利用引线键合设备将芯片本体上的电极引出端与引线框架上的镀银区用键合用引线连接起来，在完成引线键合之后，剪切机构沿引线框架表面(即图2中A所示的平面)平行移动，通过剪切线将键合用引线的连接点从引线框架上分离，以分离芯片与引线框架，实现键合用引线第二端的悬空，从而得到管脚悬空的芯片。
实现引线框架分离之后的引脚悬空的芯片如图4所示，键合用引线的第一端301焊接在芯片本体的电极引出端，第二端303悬空，作为芯片与外部电路连接的引脚。评价分离效果可以用分离后焊线长度，线弧高度，以及连接点的翘动量来表征。各表征量如图7所示，其中，焊线长度为键合用引线的第一端的端点(即原第一焊点的位置)与第二端的端点(即原第二焊点的位置)之间的水平距离L，线弧高度为键合用引线的第一端的端点与键合用引线的线弧最高点之间的垂直距离H1，第二焊点的翘动量为第二端的端点与测量基准面(即图7中标号“B”所示出的平面)之间的垂直距离H2。上述表征量为管脚悬空的引线键合工艺实施后的评价参数，可以根据使用要求具体确定各表征量的波动量。
步骤S604，将引脚悬空的芯片嵌入微型电路。
上述键合用引线的悬空的第二端可以直接作为芯片的引脚，在完成步骤S602后，可以将上述引脚悬空的芯片直接用来焊接至微型电路中，也即将引脚悬空的芯片嵌入“功能区”。
由于引脚悬空的芯片已经包含引脚(即键合用引线悬空的第二端)，与图1中完成步骤S110的工序所得到的芯片不同，在完成步骤S110之后是多个芯片共用一个引线框架，因此需要对芯片进行切筋，而利用本申请的方法可以省去切筋这一道工序，从而可以为用户减少费用。
可选地，在将引脚悬空的芯片焊接至微型电路之后，为了保护微型电路，可以对微型电路进行塑封。
需要说明的是，在利用引线键合设备进行标准引线键合工序时，可以根据需要调整键合设备的键合头的运行轨迹以使键合用引线形成需要的线弧形状，在进行标准的引线键合工艺后将键合用引线从连接点分离，因此在键合用引线的成型阶段，其第一端和第二端均处于固定状态，从而可以保证键合用引线的线弧的强度和健壮性，在其线弧成型完毕之后，将键合用引线的第二端从引线框架分离，且该分离不会对引线键合的第一焊点键合强度和线弧的健壮性产生影响。
通过上述实施例，利用本发明的管脚悬空的引线键合工艺可以使悬空的键合用引线灵活地与其它基板进行互联，增加了封装工艺的灵活性，保证了键合用引线的线弧的一致性和健壮性。
在上述实施例中，将芯片本体与引线框架用键合用引线连接可以包括：将键合用引线的第一端焊接至芯片本体的电极引出端；按照预设轨迹牵引键合用引线的第二端至引线框架的镀银区；使用小于预设粘力值的粘结力将键合用引线焊接在镀银区，其中，焊接后的键合用引线的第二端形成连接点，焊接后的键合用引线具有与预设轨迹相对应的线弧形状。
可选地，将键合用引线的第一端焊接至芯片本体的电极引出端可以包括：在键合用引线的第一端形成焊球；将键合用引线的第一端的焊球焊接至芯片本体的电极引出端。
引线键合工艺是键合工序的一种重要工艺形式，其采用热压超声焊接的原理，主要包括对第一焊点的球焊和对第二焊点(即连接点)的楔形焊接，以及在焊接过程中牵引键合用引线形成需要的线弧形状。焊接键合用引线的第一端至芯片本体的电极引出端采用的即球焊，球焊是在键合用引线的末端烧成一定大小的焊球，通过劈刀将焊球压在具有一定焊接温度的芯片本体的金属化的电极引出端上，同时利用超声换能装置的高频振动使键合用引线和引线框架或电极引出端间发生电子共享或原子的相互扩散，使两种金属实现原子量级别的键合，从而实现键合用引线与引线框架之间的焊接。
需要说明的是，上述键合用引线通常为金线，也可以是铜线以及其它类似的可用于引线键合的线材。键合用引线的第二端与引线框架的镀银区域的焊接方式采用的是楔形焊接，楔形焊接是利用劈刀的特殊结构将键合用引线楔入引线框架(即焊线基板)的焊盘，以实现芯片本体的电极引出端与引线框架的引脚的电气互联。在焊接的同时，还需要通过引线键合设备的键合头的高精密动作控制键合用引线的轨迹，以使其形成的线弧形状满足不同封装要求的线弧形状要求。
通过上述实施例，采用标准的引线键合工艺，可以保证键合用引线的高可靠性、一致性，提高封装成品的寿命与可靠性。
在上述实施例中，键合用引线的第二端与焊盘之间的粘结力小于预设粘力值。可选地，预设粘力值可以是1克。
具体地，利用通用引线键合设备完成芯片本体与引线框架的标准引线键合，在引线键合的过程中，控制引线键合设备采用小粘结力(即小于预设粘力值的粘结力)实现键合用引线与连接点的键合。
芯片的封装包括划片、粘片、烘烤、键合、塑封、切筋等工序，其中，键合工序是其中最重要的一道工序，而引线键合工艺在键合工序中应用最为广泛，传统的引线键合工艺包括烧球、第一焊点的超声热压球焊、连接点的超声热压楔形焊接。在连接点的楔形焊接时利用小粘结力实现键合，可以为键合用引线与引线框架的分离奠定基础。
通过上述实施例，在键合用引线和引线框架之间实现小粘结力键合，一方面可以固定键合用引线以保证其线弧形状的健壮性，另一方面有利于进一步的实现键合用引线和引线框架的分离。
可选地，将连接点从引线框架上分离，得到引脚悬空的芯片可以包括：通过真空孔将芯片本体固定在引线框架上；控制分离装置的剪切机构沿与引线框架平行的方向移动，以分离键合用引线的连接点与引线框架，得到引脚悬空的芯片。
可选地，控制分离装置的剪切机构沿与引线框架平行的方向移动可以是控制剪切机构沿引线框架的表面平行移动。将连接点从引线框架上分离包括采用以下任意一种分离方式将连接点从引线框架上分离：激光切割、超声波振动以及剪切分离。
下面以剪切分离为例详述本发明的实施例。
在完成标准的引线键合工艺之后，可以控制如图2所示的分离装置的剪切机构沿引线框架表面(即图中标号“A”所示的平面)平行移动，通过剪切线的剪切力将键合用引线的连接点与引线框架分离，实现键合用引线第二端的悬空，得到如图4所示的引脚悬空的芯片。
在现有的芯片封装过程中，需要通过切筋实现芯片与引线框架的分离，对于小批量生产而言，这种封装方式会增加企业成本，同时增加了芯片体积，无法适应封装产品体积越来越小的趋势，采用本申请的引线键合方法可以实现键合用引线的悬空，并利用悬空后的键合用引线作为芯片的引脚与其它基板实现电气互联，如将该引脚悬空的芯片嵌入微型电路中或者其它作为母板的基板中，而无需切筋工序，简化了封装的步骤，可以为企业节省成本。
本发明的引线键合工艺，包括标准引线键合和焊接引线与引线框架分离两部分。首先，通过键合设备在芯片本体与引线框架间完成标准引线键合；然后，通过分离装置将焊接引线(即键合用引线)与引线框架分离。其中，本发明选取剪切分离方式作为分离具体实施案例来阐述本专利的具体实施方法，但本发明的分离方式与分离装置并不唯一，可以根据使用条件灵活选取。
通过上述实施例，在引线键合结束后实现了芯片与引线框架的分离，省去了塑封后的切筋工序，同时分离后的键合用引线具有可靠性高、一致性高、连接点(即第二焊点)分离处翘曲量小等优点。
本发明提供的是一种管脚悬空的引线键合工艺，该工艺方法在标准引线键合结束后实现，采用该工艺方法可以省去半导体后段封装步骤中的切筋工序，同时为后续倒装焊接以及管脚与其他基板的嵌入式互联打下基础，增强了半导体后段封装工艺的灵活性，减小封装成品的体积。
对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
本发明实施例还提供了一种用于芯片封装的引线键合装置。需要说明的是，本发明实施例的用于芯片封装的引线键合装置可以用于执行本发明实施例所提供的用于芯片封装的引线键合方法，本发明实施例的用于芯片封装的引线键合方法也可以通过本发明实施例所提供的用于芯片封装的引线键合装置来执行。
图8是根据本发明实施例的用于芯片封装的引线键合装置的示意图。如图8所示，该装置可以包括：连接模块110和分离模块130。
其中，连接模块110，用于将芯片本体与引线框架用键合用引线连接，键合用引线的连接点与引线框架连接；分离模块130，用于将连接点从引线框架上分离，得到引脚悬空的芯片。
采用本发明，连接模块通过标准的引线键合工艺将芯片本体与引线框架用键合用引线连接起来，然后分离模块将键合用引线的连接点从引线框架上分离，得到引脚悬空的芯片，分离后的键合用引线的一端悬空，可以用于作为芯片与外部电路实现电气互联的引脚，而无需将芯片连接至引线框架，再通过引线框架上的引脚实现与外部电路的电气互联，也即得到的芯片中没有引线框架，体积小。通过本发明实施例，解决了现有技术中芯片体积较大的技术问题，实现了减小芯片的体积的效果。
在上述实施例中，连接模块可以包括：第一焊接模块，用于将键合用引线的第一端焊接至芯片本体的电极引出端；牵引模块，用于按照预设轨迹牵引键合用引线的第二端至引线框架的镀银区；第二焊接模块，用于使用小于预设粘力值的粘结力将键合用引线焊接在镀银区，其中，焊接后的键合用引线的第二端形成连接点，焊接后的键合用引线具有与预设轨迹相对应的线弧形状。
具体地，上述键合用引线通常为金线，也可以是铜线以及其它类似的可用于引线键合的线材。利用通用引线键合设备完成芯片本体与引线框架的标准引线键合时，在键合用引线的第一端形成焊球，并将焊球焊接至芯片本体的电极引出端，然后通过引线键合设备的键合头的高精密动作控制键合用引线的轨迹，以使其形成的线弧形状满足不同封装要求的线弧形状要求，在焊接键合用引线的第二端至镀银区时，控制引线键合设备采用小粘结力(即小于1克的力)实现键合用引线第二端与镀银区的焊接，在焊接完之后，即实现了芯片本体的电极引出端与引线框架的引脚的电气互联。
通过上述实施例，在键合用引线和引线框架之间实现小粘结力键合，一方面可以固定键合用引线以保证其线弧形状的健壮性，另一方面有利于进一步的实现键合用引线和引线框架的分离。利用本发明的管脚悬空的引线键合工艺可以使悬空的键合用引线灵活地与其它基板进行互联，增加了封装工艺的灵活性，保证了键合用引线的线弧的一致性和健壮性。
可选地，分离模块可以包括：固定模块，用于通过真空孔将芯片本体固定在引线框架上；分离子模块，用于控制分离装置的剪切机构沿与引线框架平行的方向移动，以分离键合用引线的连接点与引线框架，得到引脚悬空的芯片。
具体地，可以采用如图2所示的分离装置实现上述分离方案，在完成标准的引线键合工艺之后，控制分离装置的剪切机构70沿引线框架表面(即图中标号“A”所示的表面)平行移动，通过剪切线的剪切力将键合用引线的连接点与引线框架分离，实现键合用引线第二端的悬空，得到如图4所示的引脚悬空的芯片。
通过上述实施例，在引线键合结束后实现了芯片与引线框架的分离，省去了塑封后的切筋工序，同时分离后的键合用引线具有可靠性高、一致性高、连接点(即第二焊点)分离处翘曲量小等优点。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本发明所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，RandomAccessMemory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (12)

1.一种用于芯片封装的引线键合方法，其特征在于，包括：
将芯片本体与引线框架用键合用引线连接，其中，所述键合用引线的连接点与所述引线框架连接；以及
将所述连接点从所述引线框架上分离，得到引脚悬空的芯片。
2.根据权利要求1所述的引线键合方法，其特征在于，将芯片本体与引线框架用键合用引线连接包括：
将所述键合用引线的第一端焊接至所述芯片本体的电极引出端；
按照预设轨迹牵引所述键合用引线的第二端至所述引线框架的镀银区；以及
使用小于预设粘力值的粘结力将所述键合用引线焊接在所述镀银区，
其中，焊接后的键合用引线的第二端形成所述连接点，所述焊接后的键合用引线具有与所述预设轨迹相对应的线弧形状。
3.根据权利要求1或2所述的引线键合方法，其特征在于，将所述连接点从所述引线框架上分离，得到引脚悬空的芯片包括：
通过真空孔将所述芯片本体固定在所述引线框架上；以及
控制分离装置的剪切机构沿与所述引线框架平行的方向移动，以分离所述键合用引线的连接点与所述引线框架，得到所述引脚悬空的芯片。
4.根据权利要求3所述的引线键合方法，其特征在于，控制分离装置的剪切机构沿与所述引线框架平行的方向移动包括：
控制所述剪切机构沿所述引线框架的表面平行移动。
5.根据权利要求1或2所述的引线键合方法，其特征在于，将所述连接点从所述引线框架上分离包括采用以下任意一种分离方式将所述连接点从所述引线框架上分离：
激光切割、超声波振动以及剪切分离。
6.一种用于芯片封装的引线键合装置，其特征在于，包括：
连接模块，用于将芯片本体与引线框架用键合用引线连接，其中，所述键合用引线的连接点与所述引线框架连接；以及
分离模块，用于将所述连接点从所述引线框架上分离，得到引脚悬空的芯片。
7.根据权利要求6所述的引线键合装置，其特征在于，所述连接模块包括：
第一焊接模块，用于将所述键合用引线的第一端焊接至所述芯片本体的电极引出端；
牵引模块，用于按照预设轨迹牵引所述键合用引线的第二端至所述引线框架的镀银区；以及
第二焊接模块，用于使用小于预设粘力值的粘结力将所述键合用引线焊接在所述镀银区，
其中，焊接后的键合用引线的第二端形成所述连接点，所述焊接后的键合用引线具有与所述预设轨迹相对应的线弧形状。
8.根据权利要求6或7所述的引线键合装置，其特征在于，所述分离模块包括：
固定模块，用于通过真空孔将所述芯片本体固定在所述引线框架上；以及
分离子模块，用于控制分离装置的剪切机构沿与所述引线框架平行的方向移动，以分离所述键合用引线的连接点与所述引线框架，得到所述引脚悬空的芯片。
9.一种用于芯片封装的分离装置，其特征在于，包括：
引线框架，芯片本体通过键合用引线与所述引线框架连接，所述键合用引线的连接点与所述引线框架连接；以及
剪切机构，用于分离所述键合用引线的连接点与所述引线框架，得到引脚悬空的芯片。
10.根据权利要求9所述的分离装置，其特征在于，所述剪切机构包括：
剪切线，用于将所述键合用引线的连接点从所述引线框架分离；以及
夹紧支臂，用于固定所述剪切线的两端。
11.根据权利要求9或10所述的分离装置，其特征在于，通过真空孔固定所述芯片本体和所述引线框架。
12.一种芯片，其特征在于，包括：
芯片本体，
键合用引线，所述键合用引线的第一端与所述芯片本体电连接，所述键合用引线的第二端悬空，所述第二端为所述芯片本体的引脚。
CN201510425232.6A 2015-07-17 2015-07-17 芯片、用于芯片封装的引线键合方法、装置及分离装置 Expired - Fee Related CN105070666B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510425232.6A CN105070666B (zh) 2015-07-17 2015-07-17 芯片、用于芯片封装的引线键合方法、装置及分离装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510425232.6A CN105070666B (zh) 2015-07-17 2015-07-17 芯片、用于芯片封装的引线键合方法、装置及分离装置

Publications (2)

Publication Number Publication Date
CN105070666A true CN105070666A (zh) 2015-11-18
CN105070666B CN105070666B (zh) 2019-06-07

Family

ID=54500003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510425232.6A Expired - Fee Related CN105070666B (zh) 2015-07-17 2015-07-17 芯片、用于芯片封装的引线键合方法、装置及分离装置

Country Status (1)

Country Link
CN (1) CN105070666B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035817A (zh) * 2019-12-25 2021-06-25 上海凯虹科技电子有限公司 一种封装体
CN115533269A (zh) * 2022-12-05 2022-12-30 宁波尚进自动化科技有限公司 45度全自动楔焊键合头装置
CN116564837A (zh) * 2023-07-07 2023-08-08 赛晶亚太半导体科技(北京)有限公司 一种基于镀镍焊盘的铝包铜线的键合方法及键合结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4771932A (en) * 1985-12-09 1988-09-20 Henry Kim Method for soldering and desoldering electronic components
US4955523A (en) * 1986-12-17 1990-09-11 Raychem Corporation Interconnection of electronic components
EP0600289A2 (en) * 1992-11-27 1994-06-08 Matsushita Electric Industrial Co., Ltd. Semiconductor chip removal process and apparatus
US20030019918A1 (en) * 2001-07-24 2003-01-30 International Business Machines Corporation Rework methods for lead BGA/CGA
US20030106213A1 (en) * 1992-10-19 2003-06-12 Beaman Brian Samuel Angled flying lead wire bonding process
US20080136001A1 (en) * 2006-03-20 2008-06-12 Micron Technology, Inc. Carrierless chip package for integrated circuit devices, and methods of making same
JP2012028469A (ja) * 2010-07-21 2012-02-09 Renesas Electronics Corp ボンディングワイヤ切断機構、ワイヤボンディング装置、及び検査装置、並びにボンディングワイヤ切断方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4771932A (en) * 1985-12-09 1988-09-20 Henry Kim Method for soldering and desoldering electronic components
US4955523A (en) * 1986-12-17 1990-09-11 Raychem Corporation Interconnection of electronic components
US20030106213A1 (en) * 1992-10-19 2003-06-12 Beaman Brian Samuel Angled flying lead wire bonding process
EP0600289A2 (en) * 1992-11-27 1994-06-08 Matsushita Electric Industrial Co., Ltd. Semiconductor chip removal process and apparatus
US20030019918A1 (en) * 2001-07-24 2003-01-30 International Business Machines Corporation Rework methods for lead BGA/CGA
US20080136001A1 (en) * 2006-03-20 2008-06-12 Micron Technology, Inc. Carrierless chip package for integrated circuit devices, and methods of making same
JP2012028469A (ja) * 2010-07-21 2012-02-09 Renesas Electronics Corp ボンディングワイヤ切断機構、ワイヤボンディング装置、及び検査装置、並びにボンディングワイヤ切断方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035817A (zh) * 2019-12-25 2021-06-25 上海凯虹科技电子有限公司 一种封装体
CN115533269A (zh) * 2022-12-05 2022-12-30 宁波尚进自动化科技有限公司 45度全自动楔焊键合头装置
CN116564837A (zh) * 2023-07-07 2023-08-08 赛晶亚太半导体科技(北京)有限公司 一种基于镀镍焊盘的铝包铜线的键合方法及键合结构
CN116564837B (zh) * 2023-07-07 2023-09-26 赛晶亚太半导体科技(北京)有限公司 一种基于镀镍焊盘的铝包铜线的键合方法及键合结构

Also Published As

Publication number Publication date
CN105070666B (zh) 2019-06-07

Similar Documents

Publication Publication Date Title
US6222258B1 (en) Semiconductor device and method for producing a semiconductor device
CN101859866B (zh) 用于制造led的支架、大功率白光led封装方法
KR20110039299A (ko) 반도체 디바이스에서의 와이어온와이어 스티치 본딩
CN101527271A (zh) 一种使用锥面焊盘进行热超声倒装焊的芯片封装方法
CN105070666A (zh) 芯片、用于芯片封装的引线键合方法、装置及分离装置
CN104471693A (zh) 形成导线互连结构的方法
CN102231372B (zh) 多圈排列无载体ic芯片封装件及其生产方法
JP4463146B2 (ja) 半導体装置の製造方法
CN107342265A (zh) 扇出型封装结构及其制造方法
CN102222658B (zh) 多圈排列ic芯片封装件及其生产方法
CN208796987U (zh) 一种引线框架及其超薄型小外形倒装封装件
CN102610585A (zh) 硅芯片封装用引线框架、封装方法及其形成的电子元件
CN204905252U (zh) 整流器件
KR100343150B1 (ko) 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법
CN201435388Y (zh) 一种用于mosfet封装的引线框架
JP2000114206A (ja) 半導体パッケージの製造方法
CN101764114A (zh) 一种倒装式封装结构及其制作方法
CN107342264A (zh) 扇出型封装结构及其制造方法
CN107180809A (zh) 半导体封装结构及其封装方法
JP4330435B2 (ja) スタッドバンプ形成方法、スタッドバンプを含む半導体装置の製造方法
CN100365814C (zh) 背对背封装集成电路及其生产方法
CN100369533C (zh) 电路板封装的焊线方法
US20110241026A1 (en) Light-emitting diode chip and package structure thereof
CN107146777A (zh) 一种免切割封装结构及其制造工艺
CN103400811A (zh) 一种基于框架采用特殊点胶技术的扁平封装件及其制作工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190607

Termination date: 20200717

CF01 Termination of patent right due to non-payment of annual fee