CN105049026A - 加电信号发生电路和包括其的半导体器件 - Google Patents

Abstract

一种加电信号发生电路包括预加电信号发生块，其通过利用第一电源电压来操作，并且当第一电源电压变得比第一电平高和第二电源电压变得比第二电平高时产生预加电信号；电平移位块，其适于当预加电信号未处于激活状态时下拉驱动第一节点，而当预加电信号处于激活状态时用第二电源电压上拉驱动第一节点；驱动块，其适于当第二电源电压比第二电平低时下拉驱动第一节点；以及加电信号驱动块，其通过利用第二电源电压来操作，并且通过基于第一节点的电压电平驱动第二节点来经由第二节点产生加电信号。

Description

加电信号发生电路和包括其的半导体器件

相关申请的交叉引用

本申请要求2014年4月28日提交的申请号为10-2014-0050785的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的各种实施例涉及一种加电信号发生电路和包括其的半导体器件。

背景技术

通常，在半导体器件中，加电信号发生电路产生使半导体器件初始化的加电信号。在操作期间，半导体器件经由电压焊盘从外部接收电源电压(VDD)。经由电压焊盘供应的电源电压(VDD)的电平从预定电压(例如，接地电压)升高至具有预定斜率的目标电平。

半导体器件的内部电路通过利用电源电压(VDD)来执行各种操作。当电源电压(VDD)在它稳定之前用于操作时，可能发生诸如闭锁现象之类的问题。因而，不能够保证半导体器件的可靠性。另外，如果内部电路在内部电路的操作开始时尚未初始化，则由于在内部电路中产生的信号具有不确定的值，所以很可能产生半导体器件的操作错误。

因此，为了改善半导体器件的可靠性，并且防止半导体器件的初始化操作中发生错误，半导体器件检测从外部输入的电源电压(VDD)的电平，并且当电源电压(VDD)的电平升高到比预定电平高且因而稳定时，允许把电源电压(VDD)供应至内部电路。此外，半导体器件在内部电路的操作开始之前将内部电路初始化。

当电源电压(VDD)的电平达到预定电平时激活加电信号，也就是说,加电信号被去激活直到电源电压(VDD)的电平达到预定电平为止。因而，可以防止电源电压(VDD)在它不稳定时被供应至内部电路，以保护内部电路，并且内部电路可以在半导体器件的操作开始之前被初始化，以防止半导体器件发生故障。

由于在半导体器件中使用了各种类型的外部电源电压，所以需要如下的加电信号：即使当相应的电源电压的电平升高的速度不同时，或者相应的电源电压的电平升高的次序变化时，也使内部电路稳定地初始化，同时允许电源电压稳定地供应至半导体器件的内部电路。

发明内容

本发明的各种实施例针对一种加电信号发生电路和包括所述加电信号发生电路的半导体器件，所述加电信号发生电路可以产生加电信号，使得当半导体器件利用两个或更多个电源电压进行操作时，稳定地执行内部电路的初始化和功率的供应，而与相应的电源电压的电平升高的次序无关。

在本发明的一个实施例中，一种加电信号发生电路可以包括：预加电信号发生块，其适于通过利用具有第一目标电平的第一电源电压来操作，并且产生当第一电源电压变得比第一电平高和具有比第一目标电平高的第二目标电平的第二电源电压变得比第二电平高时激活的预加电信号；电平移位块，其适于当预加电信号不处于激活状态时下拉驱动第一节点，而当预加电信号处于激活状态时用第二电源电压上拉驱动第一节点；以及附加驱动块，其适于当第二电源电压比第二电平低时下拉驱动第一节点；以及加电信号驱动块，其适于通过利用第二电源电压来操作，并且通过基于第一节点的电压电平驱动第二节点来经由第二节点产生加电信号。

在本发明的一个实施例中，一种加电信号发生电路可以包括：预加电信号发生块，其适于通过利用具有第一目标电平的第一电源电压来操作，并且产生当第一电源电压变得比第一电平高和具有比第一目标电平高的第二目标电平的第二电源电压变得比第二电平高时激活的预加电信号；电平移位块，其适于当预加电信号不处于激活状态时下拉驱动第一节点，而当预加电信号处于激活状态时用第二电源电压上拉驱动第一节点；附加驱动块，其适于当第二电源电压比第二电平低时下拉驱动第一节点；以及加电信号驱动块，其适于通过利用第二电源电压来操作，并且通过基于第一节点的电压电平驱动第二节点来经由第二节点产生加电信号，其中，当第一节点的电压是高电平时，加电信号驱动块用比接地电压低的负电压来驱动第二节点。

在本发明的一个实施例中，一种半导体器件可以包括：第一功率焊盘，其适于接收具有第一目标电平的第一电源电压；第二功率焊盘，其适于接收具有比第一目标电平高的第二目标电平的第二电源电压；第一加电信号发生块，其适于通过利用经由第一功率焊盘接收的第一电源电压来操作，并且产生当第一电源电压变得比第一电平高且经由第二功率焊盘接收的第二电源电压变得比第二电平高时激活的第一加电信号；第二加电信号发生块，其适于通过将第一加电信号的电平移位来产生第二加电信号，并且当第二电源电压比第二电平低时将第二加电信号去激活；以及内部电路，其适于通过利用第一电源电压和第二电源电压来操作，并且基于第一加电信号和第二加电信号来初始化。

附图说明

图1是图示包括加电信号发生电路的半导体器件的图。

图2是图示图1中所示的第一预加电信号发生块的详细图。

图3是用于描述图1中所示的加电信号发生电路的操作的图。

图4是图示根据本发明的一个实施例的加电信号发生电路的图。

图5是图4中所示的加电信号发生电路的波形图。

图6是图示根据本发明的一个实施例的加电信号发生电路的图。

图7是图示根据本发明的一个实施例的半导体器件的图。

具体实施方式

以下将参照附图更详细地描述本发明的各种实施例。然而，本发明可以用不同的方式实施，而不应解释为限制于本文所阐述的实施例。确切地说，提供了这些实施例使得本公开将透彻且完整，并将向本领域技术人员充分地传达本发明的范围。在本公开中，相同的附图标记在本发明的各种附图和实施例中表示相似的部分。

在附图中，为了便于图示，与实际的物理厚度、宽度和长度相比，对部件的厚度、宽度和长度做了夸大处理。在以下描述中，可以省略已知相关的功能和组成的详细描述以避免不必要地模糊本发明的主题。此外，“连接/耦接”表示一个部件与另一个部件直接耦接或经由另一个部件间接耦接。在本说明书中，只要未在句子中具体提及，单数形式可以包括复数形式。此外，在说明书中使用的“包括/包含”或“包括有/包含有”表示存在或增加一个或多个部件、步骤、操作以及元素。

图1是图示包括加电信号发生电路110的半导体器件的图。

如图1中所示，半导体器件可以包括：加电信号发生电路110、内部电路120以及电压焊盘PAD1和PAD2。加电信号发生电路110可以包括：第一预加电信号发生块111、第二预加电信号发生块112以及信号组合块113。

第一预加电信号发生块111利用第一电源电压VDD来操作。第一预加电信号发生块111检测第一电源电压VDD的电平，并且产生当第一电源电压VDD变得比第一电平高时激活的第一预加电信号PRE_PWRUPB1。从外部输入的第一电源电压VDD的电平可以自接地电压VSS以预定斜率升高，并且可以经过第一电平达到第一目标电平。第一电平可以表示允许第一电源电压VDD稳定地供应至内部电路120的最低电平。此外，第一目标电平可以表示第一电源电压VDD应当最终达到的电平。对于DDR4DRAM，第一目标电平可以是1.2V，但是可以根据设计来改变。第一预加电信号PRE_PWRUPB1被激活至低电平，也就是说，第一预加电信号PRE_PWRUPB1具有接地电压VSS的激活电平。当第一预加电信号PRE_PWRUPB1未被激活时，产生第一预加电信号PRE_PWRUPB1的节点可以由第一电源电压VDD驱动。

第二预加电信号发生块112利用第二电源电压VPP来操作。第二预加电信号发生块112检测第二电源电压VPP的电平，并且产生当第二电源电压VPP的电平变得比第二电平高时激活的第二预加电信号PRE_PWRUPB2。从外部输入的第二电源电压VPP的电平可以自接地电压VSS以预定斜率升高，并且可以经过第二电平达到第二目标电平。第二电平可以表示允许第二电源电压VPP稳定地供应至内部电路(未示出)的最低电平。此外，第二目标电平可以表示第二电源电压VPP应当最终达到的电平。对于DDR4DRAM，第二目标电平可以是2.5V，但是可以根据设计来改变。第二预加电信号PRE_PWRUPB2被激活至低电平，也就是说，第二预加电信号PRE_PWRUPB2具有接地电压VSS的激活电平。当第二预加电信号PRE_PWRUPB2未被激活时，产生第二预加电信号PRE_PWRUPB2的节点可以由第二电源电压VPP驱动。

信号组合块113利用第一电源电压VDD来操作，并且产生当第一预加电信号PRE_PWRUPB1和第二预加电信号PRE_PWRUPB2激活时激活的加电信号PWRUPB。信号组合块113可以包括多个驱动器INV1至INV4以及与非(NAND)门NAND。驱动器INV1至INV4中的每个可以是反相器。接收第二预加电信号PRE_PWRUPB2的反相器INV2可以使用第二电源电压VPP，而其余的逻辑INV1、INV3、INV4以及NAND可以使用第一电源电压VDD。加电信号PWRUPB被激活至低电平，也就是说，加电信号PWRUPB具有接地电压VSS的激活电平。当加电信号PWRUPB未被激活时，产生加电信PWRUPB的节点可以由第一电源电压VDD驱动。

内部电路120接收第一电源电压VDD和第二电源电压VPP，并且当加电信号PWRUPB激活时，通过使用第一电源电压VDD和第二电源电压VPP来执行预定操作。第一电源电压VDD经由第一电压焊盘PAD1输入，而第二电源电压VPP经由第二电压焊盘PAD2输入。

图2是图示图1中所示的第一预加电信号发生块111的详细图。

如图2中所示，第一预加电信号发生块111可以包括：电平检测单元210、内部节点驱动单元220和信号驱动单元230。

电平检测单元210检测第一电源电压VDD的电平，并且经由输出节点NODE1输出第一电源电压VDD。虽然输出节点NODE1的电压随着第一电源电压VDD升高而与第一电源电压VDD一起升高，但是输出节点NODE1的电压可以在第一电源电压VDD变得比第一电平高时降低。电平检测单元210可以包括：第一电阻器R1、第二电阻器R2以及NMOS晶体管N1。第一电平可以根据第一电阻器R1和第二电阻器R2的电阻值之比来确定。如果第一电源电压VDD的电平变得比第一电平高，则NMOS晶体管N1导通，并且输出节点NODE1被下拉驱动至接地电压VSS。

内部节点驱动单元220用根据由电平检测单元210检测出的第一电源电压VDD的电平确定出的驱动力，来驱动内部节点NODE2。内部节点驱动单元220随着第一电源电压VDD升高而上拉驱动内部节点NODE2，并且用根据输出节点NODE1的电压确定出的驱动力来下拉驱动内部节点NODE2。内部节点驱动单元220可以包括PMOS晶体管P1和NMOS晶体管N2。PMOS晶体管P1随着第一电源电压VDD升高而用第一电源电压VDD来上拉驱动内部节点NODE2。NMOS晶体管N2随着内部节点NODE2的电压升高而将内部节点NODE2下拉驱动至接地电压VSS。

信号驱动单元230利用第一电源电压VDD来操作，并且可以根据内部节点NODE2的电压来驱动产生第一预加电信号PRE_PWRUPB1的节点NODE3。信号驱动单元230可以包括反相器INV0。信号驱动单元230当内部节点NODE2的电压为低电平时将节点NODE3驱动至第一电源电压VDD，而当内部节点NODE2的电压为高电平时将节点NODE3驱动至接地电压VSS。

第二预加电信号发生块112具有与第一预加电信号发生块111相同的配置，除了第二预加电信号发生块112的相应部件不利用第一电源电压VDD而是利用第二电源电压VPP进行操作之外。

图3是用于描述图1中所示的加电信号发生电路110的操作的图。图3图示了当利用加电信号PWRUPB将内部电路120初始化时，第一电源电压VDD、第二电源电压VPP、第一预加电信号PRE_PWRUPB1、第二预加电信号PRE_PWRUPB2以及加电信号PWRUPB之间的关系。

以下将参照图1至图3来描述加电信号发生电路110。

电源电压VDD和VPP以及加电信号PRE_PWRUPB1、PRE_PWRUPB2和PWRUPB之间的关系将分成三种情况来描述。供作参考，在加电之前未输入电源电压VDD和VPP的所有电路不进行操作，因而所有的加电信号PRE_PWRUPB1、PRE_PWRUPB2和PWRUPB都保持低电平状态。

在第一实例(A)中，第一电源电压VDD和第二电源电压VPP同时升高。

如果第一电源电压VDD升高，则第一预加电信号PRE_PWRUPB1与第一电源电压VDD一起以预定斜率升高。如果第一电源电压VDD变得比第一电平L1高，则第一预加电信号PRE_PWRUPB1在T1处被激活例如至低电平。如果第二电源电压VPP升高，则第二预加电信号PRE_PWRUPB2与第二电源电压VPP一起以预定斜率升高。如果第二电源电压VPP变得比第二电平L2高，则第二预加电信号PRE_PWRUPB2在T2处被激活例如至低电平。

加电信号PWRUPB与第一电源电压VDD一起以预定斜率升高。如果第一预加电信号PRE_PWRUPB1和第二预加电信号PRE_PWRUPB2都被激活例如至低电平，则由于至与图1中所示的与非门NAND的两个输入都变高，所以加电信号PWRUPB被激活例如至低电平。第一电源电压VDD升高至第一目标电平TL1，而第二电源电压VPP升高至第二目标电平TL2。

在第二实例(B)中，第一电源电压VDD首先升高，然后第二电源电压VPP升高。

如果第一电源电压VDD升高，则第一预加电信号PRE_PWRUPB1和加电信号PWRUPB一起升高。此后，如果第一电源电压VDD变得比第一电平L1高，则第一预加电信号PRE_PWRUPB1在T1处被激活，而加电信号PWRUPB与第一电源电压VDD一起升高，且保持在第一目标电平TL1。此后，如果第二电源电压VPP升高，则第二预加电信号PRE_PWRUPB2升高。如果第二电源电压VPP变得比第二电平L2高，则第二预加电信号PRE_PWRUPB2在T2处被激活，并且由于第一预加电信号PRE_PWRUPB1和第二预加电信号PRE_PWRUPB2被激活，所以加电信号PWRUPB也被激活。

在第三实例(C)中，第二电源电压VPP首先升高，然后第一电源电压VDD升高。

如果第二电源电压VPP升高，则第二预加电信号PRE_PWRUPB2升高。然而，由于与非门NAND以及两个反相器INV3和INV4利用第一电源电压VDD来操作，所以加电信号PWRUPB不与第二电源电压VPP一起升高，并且保持在低电平。此后，如果第二电源电压VPP变得比第二电平L2高，则第二预加电信号PRE_PWRUPB2在T1处被激活。在加电信号PWRUPB保持低电平状态直到第一电源电压VDD开始升高之后，加电信号PWRUPB当第一电源电压VDD升高时与第一预加电信号PRE_PWRUPB1一起升高，而当第一电源电压VDD在T2处变得比第一电平L1高时与第一预加电信号PRE_PWRUPB1一起被激活。

在以上描述中，从功率开始输入的时刻至加电信号PWRUPB被激活的时刻T2的时段被称作为斜升时段。斜升时段不是内部电路120可以正常地操作的时段。因此，在斜升时段期间，加电信号PWRUPB不应当具有低电平，而应当与第一电源电压VDD一起升高，或者应当具有高电平，以允许执行初始化操作并且防止在内部电路120中发生错误。

然而，在第二电源电压VPP升高得比第一电源电压VDD早的第三实例(C)中，由于加电信号PWRUPB当供应第二电源电压VPP并且不供应第一电源电压VDD时变成低电平，所以内部电路120通过仅利用第二电源电压VPP来执行未完成的操作。由于此事实的原因，所以泄漏电流很可能从施加了第二电源电压VPP的电压端子流至具有低电压的电压端子。

通常，第一电源电压VDD是半导体器件的主电源电压，并且包括在半导体器件中的大部分元件利用第一电源电压VDD来操作。第二电源电压VPP具有比第一电源电压VDD高的目标电压，并且主要用于驱动字线等。因此，当在未输入作为主电源电压的第一电源电压VDD时，施加了作为相对高电压的第二电源电压VPP时，可能导致诸如泄漏电流之类的各种问题。

图4是图示根据本发明的一个实施例的加电信号发生电路的图。

如图4中所示，加电信号发生电路可以包括：预加电信号发生块410、电平移位块420、附加驱动块430以及加电信号驱动块440。

预加电信号发生块410检测第一电源电压VDD和第二电源电压VPP的电平，并且产生预加电信号PWRUPB和PRE_PWRUPB2。预加电信号发生块410的详细配置和操作与以上参照图1至图3所述的预加电信号发生电路110的配置和操作相同。图4中所示的预加电信号PWRUPB与图1中所示的加电信号PWRUPB相对应。

电平移位块420当预加电信号PWRUPB未处于激活状态时上拉驱动内部节点NODE_A，而当预加电信号PWRUPB处于激活状态时用第二电源电压VPP来上拉驱动内部节点NODE_A。如果在加电之前的状态下第一电源电压VDD开始升高，则预加电信号PWRUPB开始升高，并且电平移位块420基于预加电信号PWRUPB将内部节点NODE_A下拉驱动至接地电压VSS。如果预加电信号PWRUPB处于激活状态下，则电平移位块420利用第二电源电压VPP上拉驱动内部节点NODE_A。

电平移位块420可以包括多个晶体管N11、N12、P11和P12。晶体管N11具有施加有预加电信号PWRUPB的一个端部和与内部节点NODE_X连接的另一个端部，并且基于第一电源电压VDD导通或关断。晶体管N2具有施加有接地电压VSS的一个端部和与内部节点NODE_A连接的另一个端部，并且基于预加电信号PWRUPB导通或关断。晶体管P1具有与内部节点NODE_X连接的一个端部和施加有第二电源电压VPP的另一个端部，并且根据内部节点NODE_A的电压导通或关断。晶体管P12具有与内部节点NODE_A连接的一个端部和施加有第二电源电压VPP的另一个端部，并且基于内部节点NODE_X的电压导通或关断。

附加驱动块430当第二电源电压VPP比第二电平低时下拉驱动内部节点NODE_A。附加驱动块430用于将内部节点NODE_A的电压驱动至接地电压VSS，以及当第二电源电压VPP升高时且当第一电源电压VDD不升高时将内部节点NODE_A的电压保持在低电平。附加驱动块430可以包括NMOS晶体管N3，其具有施加有接地电压VSS的一个端部和与内部节点NODE_A连接的另一个端部，并且基于第二预加电信号PRE_PWRUPB2导通或关断。晶体管N3当第二预加电信号PRE_PWRUPB2不处于激活状态时导通，并且将内部节点NODE_A驱动至接地电压VSS。

加电信号驱动块440利用第二电源电压VPP来操作，并且基于内部节点NODE_A的电压驱动产生加电信号PWRUPB2的节点NODE_B。加电信号驱动块440可以包括一个或更多个第一驱动器D1、D2和D3，其利用第二电源电压VPP来操作并且串联连接在内部节点NODE_A和节点NODE_B之间。第一驱动器D1、D2和D3可以包括反相器，并且加电信号驱动块440可以包括奇数个第一驱动器。

节点NODE_B当内部节点NODE_A处于低电平时被驱动至高电平，而当内部节点NODE_A处于高电平时被驱动至低电平。特别地，当第二电源电压VPP输入得比第一电源电压VDD早时，由于内部节点NODE_A的电压通过附加驱动块430保持在低电平，所以节点NODE_B的电压根据第二电源电压VPP而升高，并且可以保持在高电平直到第一电源电压VDD变得比第一电平高为止，也就是说,直到预加电信号PWRUPB激活为止。

供作参考，第一预加电信号PRE_PWRUPB1、第二预加电信号PRE_PWRUPB2、预加电信号PWRUPB和加电信号PWRUPB2可以是被激活至低电平的信号。第一预加电信号PRE_PWRUPB1和预加电信号PWRUPB可以是通过第一电源电压VDD驱动的信号，而第二预加电信号PRE_PWRUPB2和加电信号PWRUPB2可以是通过第二电源电压VPP驱动的信号。

图5是图4中所示的加电信号发生电路的波形图。图5图示了在图3的实例(C)中，由图4中所示的加电信号发生电路产生的第一电源电压VDD、第二电源电压VPP、第一预加电信号PRE_PWRUPB1、第二预加电信号PRE_PWRUPB2、预加电信号PWRUPB和加电信号PWRUPB2之间的关系。

将参照出现问题的图3的实例(C)来描述图4的加电信号发生电路。

如果第二电源电压VPP升高，则第二预加电信号PRE_PWRUPB2升高。由于门NAND以及两个反相器INV3和INV4利用第一电源电压VDD来操作，所以预加电信号PWRUPB不与第二电源电压VPP一起升高。然而，由于内部节点NODE_A通过附加驱动块430来下拉驱动，并且加电信号驱动块440利用第二电源电压VPP来操作，所以加电信号PWRUPB2与第二电源电压VPP一起升高。此后，当第二电源电压VPP变得比第二电平L2高时，第二预加电信号PRE_PWRUPB2在T1处被激活。

预加电信号PWRUPB保持低电平状态直到第一电源电压VDD开始升高为止，当第一电源电压VDD升高时与第一预加电信号PRE_PWRUPB1一起升高，以及当第一电源电压VDD变得比第一电平L1高时与第一预加电信号PRE_PWRUPB1一起被激活。在加电信号PWRUPB2与第二电源电压VPP一起升高，并且保持第二目标电平L2时，由于第一电源电压VDD在T2处变得比第一电平L1高，所以当预加电信号PWRUPB被激活时加电信号PWRUPB2与预加电信号PWRUPB一起被激活。

如从以上参照图4和图5给出的描述中可以看出，即使当第二电源电压VPP被施加得比作为主电源电压的第一电源电压VDD早时，加电信号发生电路也使加电信号PWRUPB2升高，并且将加电信号PWRUPB2保持至高电平直到第一电源电压VDD变得比第一电平高为止，由此可以解决诸如当初始化半导体器件时发生的泄漏电流之类的问题。

图6是图示根据本发明的一个实施例的加电信号发生电路的图。

加电信号发生电路产生用于包括加电信号发生电路(其利用比接地电压低的负电压VBB)的半导体器件的稳定初始化的加电信号PWRUPB2。

图6中所示的加电信号发生电路的配置和操作与图4中所示的加电信号发生电路的配置和操作基本相同，除了加电信号驱动块440A包括利用第二电源电压VPP和负电压VBB进行操作的至少一个第二驱动器D4之外。包括在加电信号驱动块440A中的第一驱动器D1和D2以及第二驱动器D4中的每个可以是反相器，并且包括在加电信号驱动块440A中的第一驱动器D1和D2以及第二驱动器D4的数目之和可以是奇数。

由图6中所示的加电信号发生电路产生的加电信号PWRUPB2可以被激活至低电平，并且激活电平可以是负电压VBB的电平。供作参考，负电压VBB可以用作包括在DRAM的存储器单元中的单元晶体管的体偏置电压，或者用来将激活的字线去激活。

图7是图示根据本发明的一个实施例的半导体器件的图。

如图7中所示，半导体器件可以包括：第一功率焊盘PAD1、第二功率焊盘PAD2、第三功率焊盘PAD3、第一加电信号发生块710、第二加电信号发生块720以及内部电路730。

第一电源电压VDD经由第一电压焊盘PAD1输入，第二电源电压VPP经由第二电压焊盘PAD2输入，以及接地电压VSS经由第三电压焊盘PAD3施加。半导体器件分别经由第一电压焊盘PAD1至第三电压焊盘PAD3从外部接收第一电源电压VDD、第二电源电压VPP以及接地电压VSS。

第一加电信号发生块710的配置和操作与图1中所示的加电信号发生电路110的配置和操作相同。第一加电信号PWRUPB可以与图1中所示的加电信号PWRUPB相对应。第二加电信号发生块720可以包括图4中所示的电平移位块420、附加驱动块430和加电信号驱动块440。第二加电信号PWRUPB2可以与图4中所示的加电信号PWRUPB2相对应。可替选地，第二加电信号发生块720可以包括图6中所示的电平移位块420、附加驱动块430和加电信号驱动块440A。第二加电信号PWRUPB2可以与图6中所示的加电信号PWRUPB2相对应。

内部电路730利用第一电源电压VDD和第二电源电压VPP来操作，并且可以基于第一加电信号PWRUPB和第二加电信号PWRUPB2来初始化。内部电路730可以包括多个子电路，并且子电路可以基于第一加电信号PWRUPB和第二加电信号PWRUPB2中的至少一个加电信号来初始化。特别地，当第二电源电压VPP首先升高，然后第一电源电压VDD升高时可能引起问题的电路可以基于第二加电信号PWRUPB2来初始化。此后，将基于第二加电信号PWRUPB2来初始化的电路作为一个实例来进行描述。

内部电路730可以包括一个或更多个字线WLK和WLK+1、第一电压泵731、第二电压泵732、一个或更多个字线驱动块DRV_K和DRV_K+1、负电压线733、电压线初始化块734、以及泵浦电压线735。一个或更多个存储器单元(未示出)可以与字线WLK和WLK+1中的每个连接。

第一电压泵731接收第一电源电压VDD和第二电源电压VPP，执行电荷泵浦操作，将具有比第一目标电平高的第三目标电平的泵浦电压IN_VPP输出至输出节点OUT1，以及当第二加电信号PWRUPB2处于去激活状态时阻断第二电源电压VPP传送至输出节点OUT1。输出节点OUT1与泵浦电压线735连接，并且由第一电压泵731产生的泵浦电压IN_VPP可以经由泵浦电压线735传送至字线驱动块DRV_K和DRV_K+1。

第二电压泵732接收第一电源电压VDD或第二电源电压VPP以及接地电压VSS，执行电荷泵浦操作，以及将负电压VBB输出至输出节点OUT2。输出节点OUT2与负电压线733连接，并且由第二电压泵732产生的负电压VBB可以经由负电压线733传送至一个或更多个字线驱动块DRV_K和DRV_K+1。

电压线初始化块734可以当第一加电信号PWRUPB和第二加电信号PWRUPB2中的至少一个信号处于去激活状态时，将负电压线733驱动至接地电压VSS。电压线初始化块734可以包括NMOS晶体管N21和NMOS晶体管N22，NMOS晶体管N21具有施加有接地电压VSS的一个端部和与负电压线733连接的另一个端部，并且基于第一加电信号PWRUPB导通或关断；NMOS晶体管N22具有施加有接地电压VSS的一个端部和与负电压线733连接的另一个端部，并且基于第二加电信号PWRUPB2导通或关断。

字线驱动块DRV_K和DRV_K+1中的每个当在激活操作中对应的字线被选中时将该对应的字线激活，而当激活完成时将该对应的字线去激活。字线驱动块DRV_K和DRV_K+1中的每个可以通过利用泵浦电压IN_VPP和负电压VBB来执行将字线激活和去激活的操作。字线驱动块DRV_K与字线WLK相对应，而字线驱动块DRV_K+1与字线WLK+1相对应。字线驱动块DRV_K和DRV_K+1的配置和操作相同，除了对应的字线不同之外。

当对应的字线开信号WL_ONK被激活时，字线驱动块DRV_K用泵浦电压IN_VPP驱动对应的字线WLK。当在激活操作中字线WLK由输入至半导体器件的地址选中时，字线开信号WL_ONK可以被激活。另外，当对应的字线断开信号WL_OFFK被激活时，字线驱动块DRV_K将对应的字线WLK驱动至接地电压VSS。随着字线WLK被激活，字线断开信号WL_OFFK可以在预充电操作中被激活以将字线WLK去激活。针对这些操作，字线驱动块DRV_K可以包括多个晶体管N23至N25和P21至P23以及反相器INV21。反相器INV21可以利用泵浦电压IN_VPP和负电压VBB来操作。

如果字线WLK在激活操作中由行地址表示，则由于字线开信号WL_ONK被激活例如至低电平，并且节点NODE21的电压变成低电平，所以节点NODE22通过导通的晶体管P22用泵浦电压IN_VPP来上拉驱动。反相器INV21基于节点NODE22的电压将节点NODE23下拉驱动至负电压VBB，以及字线WLK最终被晶体管P23上拉驱动，即被激活。

在去激活操作中，字线断开信号WL_OFFK被激活例如至高电平，因而晶体管N23导通。节点NODE22被下拉驱动至负电压VBB，反相器INV21响应于节点NODE22的电压用泵浦电压IN_VPP来上拉驱动节点NODE23，以及字线WLK最终被晶体管N25下拉驱动，即被去激活。字线驱动块DRV_K+1的配置和操作可以与字线驱动块DRV_K相同，除了对应的字线不同之外。

电压线初始化块734可以包括晶体管N21和晶体管N22，晶体管N21具有施加有接地电压VSS的一个端部和与负电压线733连接的另一个端部，并且响应于第一加电信号PWRUPB导通或关断；晶体管N22具有施加有接地电压VSS的一个端部和与负电压线733连接的另一个端部，并且响应于第二加电信号PWRUPB2导通或关断。在加电操作中，电压线初始化块734下拉驱动负电压线733至接地电压VSS，直到第一加电信号PWRUPB和第二加电信号PWRUPB2都被激活为止。

当半导体器件的加电操作开始时，第一电源电压VDD和第二电源电压VPP分别被输入至功率焊盘PAD1和PAD2。随着功率供应完成当第二加电信号PWRUPB2被激活时，第一电压泵731和第二电压泵732分别将第二电源电压VPP和负电压VBB供应至字线驱动块DRV_K和DRV_K+1。当第一电压泵731在斜升时段期间，在第二加电信号PWRUPB2的控制下不阻断第二电源电压VPP时，第二电源电压VPP可以经由输出节点OUT1传送至泵浦电压线735，则泵浦电压线735的电压会升高。由于此事实的原因，泄漏电流可能发生在泵浦电压线735和负电压线733之间。

电压线初始化块734下拉驱动负电压线733至接地电压VSS，直到第一加电信号PWRUPB和第二加电信号PWRUPB2都被激活为止。当在斜升时段期间，在第二加电信号PWRUPB2的控制下，负电压线733未被下拉驱动至接地电压VSS时，负电压线733的电压可以由于泵浦电压线735的电压升高而发生的泄漏电流的原因而升高，因而可能引起诸如额外的泄漏电流或操作错误之类的问题。

第二加电信号PWRUPB2的激活电平可以是接地电压VSS的电平或负电压VBB的电平。当第二加电信号PWRUPB2的激活电平是负电压VBB的电平时，可以在第二加电信号PWRUPB2激活之后有效地阻断施加至晶体管N22的一个端部的接地电压VSS传送至负电压线733。

如以上参照图5所提及的，加电信号发生电路即使当第二电源电压VPP施加得比作为主电源电压的第一电源电压VDD早时，也使第二加电信号PWRUPB2升高，并且将第二加电信号PWRUPB2保持在高电平直到第一电源电压VDD变得比第一电平高为止，由此可以解决诸如当初始化半导体器件时发生泄漏电流之类的问题。

根据本发明的实施例，在加电信号发生电路和包括其的半导体器件中，当半导体器件利用两个或更多个电源电压来操作时，半导体器件可以通过利用增加的加电信号初始化半导体器件来稳定地初始化，而与两个或更多个电源电压的电平升高的次序无关。

尽管已经出于说明性目的描述了各种实施例，但是对本领域技术人员显而易见的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以作出各种变化和修改。

通过本发明的实施例可以看出，本发明提供了下面技术方案:

技术方案1.一种加电信号发生电路，包括：

预加电信号发生块，其适于通过利用具有第一目标电平的第一电源电压来操作，并且产生当所述第一电源电压变得比第一电平高以及具有比所述第一目标电平高的第二目标电平的第二电源电压变得比第二电平高时激活的预加电信号；

电平移位块，其适于当所述预加电信号未处于激活状态时下拉驱动第一节点，而当所述预加电信号处于激活状态时用所述第二电源电压上拉驱动所述第一节点；

附加驱动块，其适于当所述第二电源电压比所述第二电平低时，下拉驱动所述第一节点；以及

加电信号驱动块，其适于通过利用所述第二电源电压来操作，并且通过基于所述第一节点的电压电平驱动第二节点来经由所述第二节点产生加电信号。

技术方案2.如技术方案1所述的加电信号发生电路，其中，所述预加电信号发生块包括：

第一预加电信号发生块，其适于通过利用所述第一电源电压来操作，以及检测所述第一电源电压的电平，以产生当所述第一电源电压的电平变得比所述第一电平高时激活的第一预加电信号；

第二预加电信号发生块，其适于通过利用所述第二电源电压来操作，以及检测所述第二电源电压的电平，以产生当所述第二电源电压的电平变得比所述第二电平高时激活的第二预加电信号；以及

信号组合块，其适于通过利用所述第一电源电压来操作，以及当所述第一预加电信号和所述第二预加电信号激活时将所述预加电信号激活。

技术方案3.如技术方案2所述的加电信号发生电路，其中，所述附加驱动块当所述第二预加电信号未处于激活状态时下拉驱动所述第一节点。

技术方案4.如技术方案1所述的加电信号发生电路，其中，所述附加驱动块包括：

晶体管，其具有与所述内部节点连接的一个端部和施加有用于下拉驱动的电压的另一个端部，并且适于基于所述第二预加电信号导通或关断。

技术方案5.如技术方案1所述的加电信号发生电路，其中，所述第一预加电信号、所述第二预加电信号、所述预加电信号和所述加电信号被激活至低电平，所述第一预加电信号和所述预加电信号通过所述第一电源电压来驱动，以及所述第二预加电信号和所述加电信号通过所述第二电源电压来驱动。

技术方案6.如技术方案1所述的加电信号发生电路，其中，所述加电信号驱动块利用所述第二电源电压来操作，并且包括串联连接在所述第一节点和所述第二节点之间的一个或更多个第一驱动器。

技术方案7.如技术方案1所述的加电信号发生电路，其中，所述第一预加电信号、所述第二预加电信号、所述预加电信号和所述加电信号在加电之前具有低电平。

技术方案8.一种加电信号发生电路，包括：

预加电信号发生块，其适于通过利用具有第一目标电平的第一电源电压来操作，并且产生当所述第一电源电压变得比第一电平高和具有比所述第一目标电平高的第二目标电平的第二电源电压变得比第二电平高时激活的预加电信号；

电平移位块，其适于当所述预加电信号未处于激活状态时下拉驱动第一节点，而当所述预加电信号处于激活状态时用所述第二电源电压上拉驱动所述第一节点；

附加驱动块，其适于当所述第二电源电压比所述第二电平低时下拉驱动所述第一节点；以及

加电信号驱动块，其适于通过利用所述第二电源电压来操作，以及通过基于所述第一节点的电压电平驱动第二节点来经由所述第二节点产生加电信号，其中，当所述第一节点的电压为高电平时，所述加电信号驱动块用比接地电压低的负电压来驱动所述第二节点。

技术方案9.如技术方案8所述的加电信号发生电路，其中，所述附加驱动块当所述第二预加电信号未处于所述激活状态时下拉驱动所述第一节点。

技术方案10.如技术方案8所述的加电信号发生电路，其中，所述第一预加电信号、所述第二预加电信号、所述预加电信号和所述加电信号被激活至低电平，所述第一预加电信号和所述预加电信号通过所述第一电源电压来驱动，所述第二预加电信号和所述加电信号通过所述第二电源电压来驱动，以及所述加电信号的激活电平是所述负电压的电平。

技术方案11.如技术方案8所述的加电信号发生电路，其中，所述加电信号驱动块包括：

一个或更多个第一驱动器，其通过利用所述第二电源电压来操作；以及

至少一个第二驱动器，其通过利用所述第二电源电压和所述负电压来操作，

其中，所述一个或更多个第一驱动器和至少一个第二驱动器串联连接在所述第一节点和所述第二节点之间，并且所述第二节点与所述第二驱动器的输出连接。

技术方案12.如技术方案8所述的加电信号发生电路，其中，所述第一预加电信号、所述第二预加电信号、所述预加电信号和所述加电信号在加电之前具有低电平。

技术方案13.一种半导体器件，包括：

第一功率焊盘，其适于接收具有第一目标电平的第一电源电压；

第二功率焊盘，其适于接收具有比所述第一目标电平高的第二目标电平的第二电源电压；

第一加电信号发生块，其适于通过利用经由所述第一功率焊盘接收的所述第一电源电压来操作，并且产生当所述第一电源电压变得比第一电平高和经由所述第二功率焊盘接收的所述第二电源电压变得比第二电平高时激活的第一加电信号；

第二加电信号发生块，其适于通过将所述第一加电信号的电平移位来产生第二加电信号，以及当所述第二电源电压比所述第二电平低时将所述第二加电信号去激活；以及

内部电路，其适于通过利用所述第一电源电压和所述第二电源电压来操作，并且基于所述第一加电信号和所述第二加电信号来初始化。

技术方案14.如技术方案13所述的半导体器件，其中，所述第一加电信号发生块包括：

第一预加电信号发生块，其适于通过利用所述第一电源电压来操作，并且检测所述第一电源电压的电平，以产生当所述第一电源电压的电平变得比所述第一电平高时激活的第一预加电信号；

第二预加电信号发生块，其适于通过利用所述第二电源电压来操作，并且检测所述第二电源电压的电平，以产生当所述第二电源电压的电平变得比所述第二电平高时激活的第二预加电信号；以及

信号组合块，其适于通过利用所述第一电源电压来操作，并且当所述第一预加电信号和所述第二预加电信号激活时将所述第一加电信号激活。

技术方案15.如技术方案13所述的半导体器件，其中，所述内部电路包括：

一个或更多个字线；

第一电压泵，其适于接收所述第一电源电压和所述第二电源电压，执行电荷泵浦操作，以将具有比所述第一目标电平高的第三目标电平的泵浦电压输出至输出节点，以及当所述第二加电信号处于去激活状态时阻断所述第二电源电压传送至所述输出节点；以及

一个或更多个字线驱动块，其适于通过利用所述泵浦电压来驱动相应的字线。

技术方案16.如技术方案15所述的半导体器件，其中，所述第二加电信号具有接地电压的激活电平，并且通过所述第二电源电压来驱动。

技术方案17.如技术方案15所述的半导体器件，其中，所述内部电路通过利用比所述接地电压低的负电压来操作。

技术方案18.如技术方案17所述的半导体器件，其中，所述内部电路还包括：

第二电压泵，其适于执行电荷泵浦操作以产生所述负电压；

负电压线，其适于将所述负电压传送至所述字线驱动块；以及

电压线初始化块，其适于当所述第一加电信号或所述第二加电信号处于去激活状态时将所述负电压线驱动至所述接地电压。

技术方案19.如技术方案17所述的半导体器件，其中，所述第二加电信号具有所述负电压的激活电平，并且通过所述第二电源电压来驱动。

技术方案20.如技术方案13所述的半导体器件，其中，所述第一预加电信号、所述第二预加电信号、所述第一加电信号和所述第二加电信号在加电之前具有低电平。

Claims (10)

1.一种加电信号发生电路，包括：

预加电信号发生块，其适于通过利用具有第一目标电平的第一电源电压来操作，并且产生当所述第一电源电压变得比第一电平高以及具有比所述第一目标电平高的第二目标电平的第二电源电压变得比第二电平高时激活的预加电信号；

电平移位块，其适于当所述预加电信号未处于激活状态时下拉驱动第一节点，而当所述预加电信号处于激活状态时用所述第二电源电压上拉驱动所述第一节点；

附加驱动块，其适于当所述第二电源电压比所述第二电平低时，下拉驱动所述第一节点；以及

加电信号驱动块，其适于通过利用所述第二电源电压来操作，并且通过基于所述第一节点的电压电平驱动第二节点来经由所述第二节点产生加电信号。

2.如权利要求1所述的加电信号发生电路，其中，所述预加电信号发生块包括：

第一预加电信号发生块，其适于通过利用所述第一电源电压来操作，以及检测所述第一电源电压的电平，以产生当所述第一电源电压的电平变得比所述第一电平高时激活的第一预加电信号；

第二预加电信号发生块，其适于通过利用所述第二电源电压来操作，以及检测所述第二电源电压的电平，以产生当所述第二电源电压的电平变得比所述第二电平高时激活的第二预加电信号；以及

信号组合块，其适于通过利用所述第一电源电压来操作，以及当所述第一预加电信号和所述第二预加电信号激活时将所述预加电信号激活。

3.如权利要求2所述的加电信号发生电路，其中，所述附加驱动块当所述第二预加电信号未处于激活状态时下拉驱动所述第一节点。

4.如权利要求1所述的加电信号发生电路，其中，所述附加驱动块包括：

晶体管，其具有与所述内部节点连接的一个端部和施加有用于下拉驱动的电压的另一个端部，并且适于基于所述第二预加电信号导通或关断。

5.如权利要求1所述的加电信号发生电路，其中，所述第一预加电信号、所述第二预加电信号、所述预加电信号和所述加电信号被激活至低电平，所述第一预加电信号和所述预加电信号通过所述第一电源电压来驱动，以及所述第二预加电信号和所述加电信号通过所述第二电源电压来驱动。

6.如权利要求1所述的加电信号发生电路，其中，所述加电信号驱动块利用所述第二电源电压来操作，并且包括串联连接在所述第一节点和所述第二节点之间的一个或更多个第一驱动器。

7.如权利要求1所述的加电信号发生电路，其中，所述第一预加电信号、所述第二预加电信号、所述预加电信号和所述加电信号在加电之前具有低电平。

8.一种加电信号发生电路，包括：

预加电信号发生块，其适于通过利用具有第一目标电平的第一电源电压来操作，并且产生当所述第一电源电压变得比第一电平高和具有比所述第一目标电平高的第二目标电平的第二电源电压变得比第二电平高时激活的预加电信号；

电平移位块，其适于当所述预加电信号未处于激活状态时下拉驱动第一节点，而当所述预加电信号处于激活状态时用所述第二电源电压上拉驱动所述第一节点；

附加驱动块，其适于当所述第二电源电压比所述第二电平低时下拉驱动所述第一节点；以及

加电信号驱动块，其适于通过利用所述第二电源电压来操作，以及通过基于所述第一节点的电压电平驱动第二节点来经由所述第二节点产生加电信号，其中，当所述第一节点的电压为高电平时，所述加电信号驱动块用比接地电压低的负电压来驱动所述第二节点。

9.如权利要求8所述的加电信号发生电路，其中，所述附加驱动块当所述第二预加电信号未处于所述激活状态时下拉驱动所述第一节点。

10.一种半导体器件，包括：

第一功率焊盘，其适于接收具有第一目标电平的第一电源电压；

第二功率焊盘，其适于接收具有比所述第一目标电平高的第二目标电平的第二电源电压；

第一加电信号发生块，其适于通过利用经由所述第一功率焊盘接收的所述第一电源电压来操作，并且产生当所述第一电源电压变得比第一电平高和经由所述第二功率焊盘接收的所述第二电源电压变得比第二电平高时激活的第一加电信号；

第二加电信号发生块，其适于通过将所述第一加电信号的电平移位来产生第二加电信号，以及当所述第二电源电压比所述第二电平低时将所述第二加电信号去激活；以及

内部电路，其适于通过利用所述第一电源电压和所述第二电源电压来操作，并且基于所述第一加电信号和所述第二加电信号来初始化。