CN101262219A - 能够高速操作的电平转换器和高速电平转换方法 - Google Patents

能够高速操作的电平转换器和高速电平转换方法 Download PDF

Info

Publication number
CN101262219A
CN101262219A CNA2008101003035A CN200810100303A CN101262219A CN 101262219 A CN101262219 A CN 101262219A CN A2008101003035 A CNA2008101003035 A CN A2008101003035A CN 200810100303 A CN200810100303 A CN 200810100303A CN 101262219 A CN101262219 A CN 101262219A
Authority
CN
China
Prior art keywords
node
switch
level
voltage
section point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101003035A
Other languages
English (en)
Inventor
李昌柱
崔光浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101262219A publication Critical patent/CN101262219A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种能够高速运行的电平转换器和高速电平转换方法。该电平转换器包括：下拉切换单元，被配置成响应于第一切换信号和(互补的)第二切换信号而选择性地将第一节点和第二节点连接到第一电源(地)电压；上拉切换单元，连接在所述第一节点和第二节点之间，并被配置成响应于所述第二节点的电压电平而将所述第一节点和第二电源电压连接，和响应于所述第一节点的电压电平而将所述第二节点和第二电源电压连接；以及节点间开关，被配置成响应于控制信号而选择性地将所述第一节点和第二节点连接。由于节点间开关的切换操作和电阻，所以电平转换器可以降低功耗并执行高速电平转换操作。

Description

能够高速操作的电平转换器和高速电平转换方法
技术领域
本发明涉及一种半导体电路，尤其涉及一种能够使用节点间(internodal)开关以高速操作的电平转换器以及高速电平转换方法。
背景技术
大功率半导体集成电路的开发重点已经放在了小型化和低功耗上。为了实现所需的小型化和低功耗，使用超深亚微米(UDSM)工艺，通过降低半导体集成电路中氧化物的厚度和沟道的长度能够大量生产高速晶体管。
当使用UDSM时，降低半导体集成电路的工作电压，以便使用大约1.0V或小于1.0V的超低电压。然而，当在半导体集成电路的核心中使用超低电压时，半导体集成电路的输入/输出(I/O)单元可能需要以更高的电源电压运行，因此需要用于抬升低电压的电平为高的电平转换器。电平转换器是用于产生高于或者低于从半导体集成电路输入的电压的输出电压的电路，并充当具有不同电源电压电平的电路之间的接口。
图1是传统电平转换器10的电路图。参考图1，电平转换器10包括第一反相器I1、第二反相器I3、电平转换单元15和第三反相器I5。
第一反相器I1接收输入信号A，并将输入信号A反相，由此输出反相的输入信号A作为第一切换信号SS1。第二反相器I3接收第一切换信号SS1，并将第一切换信号SS1反相，由此输出逻辑上等价于(被缓冲)输入信号A的第二切换信号SS2。电平转换单元15响应于第一切换信号SS1和第二切换信号SS2将输入信号A的电压电平升高或者降低预定值，由此在节点N3上输出逻辑上等价于反相输入信号A的电平升高的或者电平降低的信号。第三反相器I5在节点N3上接收电平转换单元15的输出信号，并将输出信号反相，由此输出逻辑上等价于输出信号A的电平转换信号Y。
然而，当电平转换器10的输出信号A从第一逻辑电平(例如低电平“0”)转变成第二逻辑电平(例如高电平“1”)时，出现下述的问题。
在电平转换器10中的电平转换单元15上执行电平转换。包含在电平转换单元15中的晶体管是第一晶体管MN3、第二晶体管MN4、第三晶体管MP3和第四晶体管MP4。由可交替地施加到其栅极的第一电源电压VDD1的摆动(swing)宽度来决定第一和第二晶体管MN3和MN4的电流驱动能力；并由可交替地施加到其栅极的第三电源电压VDD2的摆动宽度来决定第三和第四晶体管MP3和MP4的电流驱动能力。
当输入信号A处于第一逻辑电平(例如低电平“0”)时，第一和第四晶体管MN3和MP4导通，而第二和第三晶体管MN4和MP3截止。当输入信号A转变成第二逻辑电平(例如高电平“1”)时，第二和第三晶体管MN4和MP3变为导通，而第一和第四晶体管MN3和MP4变为截止。
然而，因为第三电源电压VDD2高于第一电源电压VDD1，所以第四晶体管MP4的电流驱动能力可能大于第二晶体管MN4的电流驱动能力，因此，第二节点N3的电压电平可能不足以降低到使第三晶体管MP3导通。因此，第三晶体管MP3可能维持截止或者在第三晶体管MP3中流动的电流可能降低到低于子阈值，结果，不能在所设计的工作时间内正确地执行交叉耦接的第三和第四晶体管MP3和MP4的导通或者截止操作。因此，在电平转换器10中可能出现逻辑故障操作。而且，由于电平转换单元15的缓慢转变，所以提供给第三反相器I5的电流增加，由此增加了功耗。因此，传统电平转换器10可能具有非常短的工作特性，并且在预定的工作时间内可能不能输出所希望的电压电平。
为了克服这些问题，在传统的设计中通常是增加第三和第四晶体管MP3和MP4的栅极(沟道)宽度，其目的是防止第一和第二晶体管MN3和MN4的电流驱动能力明显低于第三和第四晶体管MP3和MP4的电流驱动能力。然而，在那些方案中存在的缺陷是，可能因而增加了电平转换器10的面积以及包括电平转换器10的系统的面积。
发明内容
本发明的一些实施例提供了一种电平转换器，其能够以高速甚至在超低电压下运行，并且本发明的一些实施例提供了相应的电平转换方法。
本发明的一些实施例提供了一种能够降低功耗的电平转换器及其电平转换方法。
本发明的一些实施例提供了具有较小面积的电平转换器及其电平转换方法。
根据本发明的一个方面，提供了一种半导体电路，其包括：第一(下拉)切换单元，被配置成响应于第一切换信号和第二切换信号而选择性地将第一节点和第二节点连接到第一电源电压；第二(上拉)切换单元，连接在所述第一节点和第二节点之间，并被配置成将第二节点的电压电平转换成第二电源电压的电平；以及节点间开关，被配置成响应于控制信号而选择性地将第一节点与第二节点连接。
所述第一(下拉)切换单元可以包括：第一开关，被配置成响应于所述第一切换信号而选择性地连接第一节点和第一电源电压；以及第二开关，被配置成响应于所述第二切换信号而选择性地连接第二节点和第一电源电压。
所述第二(上拉)切换单元可以包括：第三开关，被配置成响应于所述第二节点的电压电平而选择性地连接所述第二电源电压和第一节点；以及第四开关，被配置成响应于第一节点的电压电平而选择性地连接第二电源电压和第二节点。当第一开关导通时，在节点间开关的电阻值、第一开关的电阻值和第四开关的电阻值之中的关系中，可以确定节点间开关的电阻值，以使得第二节点具有可以导通第三开关的电压电平。当第二开关为导通时，在节点间开关的电阻值、第二开关的电阻值和第三开关的电阻值之中的关系中，可以确定节点间开关的电阻值，以使得第一节点具有可以导通第四开关的电压电平。
所述半导体电路可以进一步包括：第一反相器，被配置成接收输入信号并将其反相，以便于输出第一切换信号；和控制信号发生器，被配置成响应输入信号而产生控制信号。
所述控制信号发生器可以在与输入信号的逻辑电平转变同时的第一时间段中、输入信号的逻辑电平转变之前的第二时间段中、或者输入信号的逻辑电平转变之后的第三时间段中激活控制信号。
所述半导体电路可以进一步包括第二反相器，其被配置成接收第一切换信号并将其反相，以便于输出第二切换信号。
所述第二(上拉)切换单元可以包括：第三开关，被配置成响应于第二节点的电压电平而选择性地连接第二电源电压和第一节点；和第四开关，被配置成响应于第一节点的电压电平而选择性地连接第二电源电压和第二节点。所述节点间开关可以是NMOS晶体管、PMOS晶体管或者传输晶体管。
所述半导体电路可以进一步包括第三反相器，其与第二节点连接并被配置成反相所述第二节点的输出信号。
所述半导体电路可以是电平转换器。
所述半导体电路可以被包含在显示装置的源极驱动器中。
根据本发明的另一个方面，提供了一种电平转换方法，包括：使用下拉切换单元，响应于第一切换信号和第二切换信号而选择性地将第一节点和第二节点连接到第一电源电压；使用控制信号发生器，在与输入信号的逻辑电平转变同时的第一时间段中、输入信号的逻辑电平转变之前的第二时间段中、或者输入信号的逻辑电平转变之后的第三时间段中激活控制信号；以及使用节点开关基于所述控制信号而连接第一节点和第二节点。
所述电平转换方法可以进一步包括，在选择性地将所述第一节点和第二节点连接到第一电源电压之前，使用第一反相器接收输入信号并将其反相，以便输出第一切换信号；和使用第二反相器，接收第一切换信号并将其反相，以便输出第二切换信号。
所述电平转换方法可以进一步包括使用第三反相器来反相所述第二节点的输出信号。
根据本发明的另一个方面，提供了一种电平转换方法，包括：提供电平转换单元，其中所述电平转换单元包括交叉耦接的第一和第二上拉晶体管以及第一和第二下拉晶体管，其中所述第一上拉和第一下拉晶体管的漏极共同连接到第一输出节点，而所述第二上拉和第二下拉晶体管的漏极共同连接到第二输出节点；并且通过被配置成响应于基于输出信号的转变时间产生的控制信号而导通的开关，选择性地将第一输出节点和第二输出节点连接在一起。所述开关可以被配置成响应于在下述预定时间段的其中一个时间段中的控制信号而导通：与输入信号的逻辑电平转变同时的第一时间段；输入信号的逻辑电平转变之前的第二时间段；或者输入信号的逻辑电平转变之后的第三时间段。
该方法可以进一步包括：响应于第二节点的电压电平，激活第一上拉晶体管以将第一节点连接到第二电源电压；以及响应于第一节点的电压电平，激活第二上拉晶体管以将第二节点连接到第二电源电压。所述开关具有当通过第一下拉晶体管而将第一节点连接到第一电源电压时使得第二节点具有可以激活第一上拉晶体管的电压电平的导通电阻；并且该开关具有当通过第二下拉晶体管而将第二节点连接到第一电源电压时使得第一节点具有可以激活第二上拉晶体管的电压电平的导通电阻。
该电平转换器和方法可以合并于平板显示器的驱动器电路中。
现在将参考附图在下文中更全面地描述本发明，在附图中示出了本发明的实施例。然而，本发明可以被具体化为很多不同的形式，并不应当解释为限制到这里所阐述的实施例。相反，提供这些实施例以使得该公开将是全面的和完整的，并将本发明的范围全部传达给本领域技术人员。全文中相似的附图标记表示相似的元件。
应该理解的是，将一个元件被称之为“连接”或者“耦接”到另一个元件时，它可以直接连接或者耦接到另一个元件或者可以存在插入元件。相反，当一个元件被称之为“直接连接”或者“直接耦接”到另一个元件时，则不存在插入元件。如这里使用的，术语“和/或”包括一个或者多个相关列出项的任何一个或者所有组合，并可以被缩写为“/”。
应该理解的是，尽管这里可以使用术语第一、第二等等来描述不同的元件，但是这些元件不应当受到这些术语的限制。使用这些术语只是用来区分一个元件和另一元件。例如，在不脱离本公开的教导的条件下，可以称第一信号为第二信号，以及类似地，可以称第二信号为第一信号。
这里使用的术语只是为了描述具体实施例，并不意味着对本发明的限制。如这里使用的，单数形式“一”、“一个”以及“这一个”也意味着包括复数形式，除非上下文中另外明确地指出。
除非另外限定，否则这里使用的所有术语(包括技术和科学术语)具有与本发明所属领域技术人员通常理解的相同的含义。还应该理解的是，例如通常使用字典中定义的那些术语应当被解释为具有和相关领域和/或本申请的上下文中其含义相一致的含义，并不解释为理想的或者过于形式化的含义，除非这里明确那样定义了。
附图说明
通过参考附图具体描述本发明的实施例，本发明的上述和其它特征将变得更加明显，其中：
图1是传统电平转换器的电路图；
图2是根据本发明的示范性实施例的电平转换器的电路图；
图3A到图5B是示出图2所示的控制信号发生器120的切换操作的时序图；
图6是根据本发明的另一个实施例的电平转换方法的流程图；以及
图7是包括图2的电平转换器的显示设备的功能框图。
具体实施方式
图2是根据本发明的示范性实施例的电平转换器100的电路图。图3A到图5B是示出图2所示的控制信号发生器120的切换操作的时序图。参考图2到图5B，可以被具体化到显示设备(参见图7)的驱动电路(驱动器)中的电平转换器100可以包括第一反相器I11、第二反相器I31和电平转换单元160(包括上拉切换单元110、下拉切换单元112和节点间开关S1)、控制信号发生器120和第三反相器I51。
第一反相器I11接收输入信号A并反相该输入信号A，由此输出反相的输入信号A作为第一切换信号SS11。第一反相器I11是互补(CMOS)型，并可以包括第一上拉晶体管MP11和第一下拉晶体管MN11。第一上拉晶体管MP11连接在第一电源电压VDD1和第一节点N11之间。第一上拉晶体管MP11响应于输入信号A而选通(gate)，并且在导通的同时将第一节点N11的电压电平上拉到第一电源电压VDD1的电平。第一下拉晶体管MN11连接在第一节点N11和第二电源电压VSS之间。第一下拉晶体管MN11响应于输入信号A而选通，并且在导通的同时将第一节点N11的电压电平下拉到第二电源电压VSS的电平。
第二反相器I31接收第一切换信号SS11并将其反相，由此输出逻辑上等同于输入信号A的第二(互补)切换信号/SS11。第二反相器I31是互补(CMOS)型的，并可以包括第二上拉晶体管MP21和第二下拉晶体管MN21。第二上拉晶体管MP21连接在第一电源电压VDD1和第二节点N21之间。第二上拉晶体管MP21响应于第一切换信号SS11而选通，并且在导通的同时将第二节点N21的电压电平上拉到第一电源电压VDD1的电平。第二下拉晶体管MN21连接在第二节点N21和第二电源电压VSS之间。第二下拉晶体管MN21响应于第一切换信号SS11而选通，并且在导通的同时将第二节点N21的电压电平下拉到第二电源电压VSS的电平。
下拉切换单元112包括第一开关MN31和第二开关MN41，并响应于第一切换信号SS11和第二(互补)切换信号/SS1而交替地将第三节点C1和第四节点C2连接到第二电源电压VSS。第一开关MN31连接在第三节点C1和第二电源电压VSS之间，并响应于第一切换信号SS11而选通，以便于将第三节点C1的电压电平下拉到第二电源电压VSS的电平。第二开关MN41连接在第四节点C2和第二电源电压VSS之间，并响应于第二切换信号/SS11而选通，以便将第四节点C2的电压电平下拉到第二电源电压VSS的电平。
上拉切换单元110连接在第三节点C1和第四节点C2之间，并将第三和第四节点C1和C2的电压电平转换到第三电源电压VDD2的电平。上拉切换单元110可以包括第三开关MP31和第四开关MP41。第三开关MP31连接在第三电源电压VDD2和第三节点C1之间，并响应于第四节点C2的电压电平而选通，以便在导通的同时在第三电源电压VDD2和第三节点C1之间形成导电通路。第四开关MP41连接在第三电源电压VDD2和第四节点C2之间，并响应于第三节点C1的电压电平而选通，以便在导通的同时在第三电源电压VDD2和第四节点C2之间形成导电通路。
节点间开关S1响应于控制信号LS_CON即刻将第三节点C1和第四节点C2连接。可以通过NMOS晶体管(未示出)、PMOS晶体管(未示出)或者其并联组合、或者传输晶体管(未示出)来实现节点间开关S1，但是本发明不限于此。
控制信号发生器120响应于输入信号A产生控制信号LS_CON。可以在如图3A和图3B所示的输入信号A的逻辑电平转变之前的第一时间段内、如图4A和图4B所示的输入信号A的逻辑电平转变之后的第二时间段内或者如图5A和图5B所示的输入信号A的逻辑电平转变期间的第三时间段内激活控制信号LS_CON。
根据本发明的当前示范性实施例，节点间开关S1响应于控制信号LS_CON而间歇地将第三节点C1和第四节点C2连接，由此使得上拉切换单元110能够以更高的速度执行。
例如，如图3A所示，在输入信号A从第一逻辑电平(例如低电平“0”)转变为第二逻辑电平(例如高电平“1”)之前恰好产生控制信号LS_CON、并由此节点间开关S1从开关导通状态改变到开关截止状态的情况中，当节点间开关S1处于开关导通状态时，第三节点C1的电压电平对应于第二电源电压VSS(例如地电压)的电平，而第四节点C2的电压电平对应于第三电源电压VDD2的电平。换句话说，当通过控制信号LS_CON而使节点间开关S1导通时，创建了经由节点间开关S1的在第一开关MN31和第四开关MP41之间的电流通路。
可以用下述的分压等式来表示第三节点C1和第四节点C2之间的电压，即由此施加在节点间开关S1的导通电阻RS1上的电压VS1：
VS1＝(RS1/(RMP41+RS1+RMN31))*VDD2，
其中，RS1是当节点间开关S1处于导通状态时的电阻值，RMP41是当第四开关MP41处于导通状态时的电阻值，RMN31是当第一开关MN31处于导通状态时的电阻值，以及VDD2是第三电源电压。换句话说，如果节点间开关S1将第三节点C1和第四节点C2连接，并且电阻值RMP41、RS1和RMN31被设计并布置成使得第四节点C2的电压电平能够导通第三开关MP31，则在输入信号A从第一逻辑电平(例如低电平“0”)转变成第二逻辑电平(例如高电平“1”)的情况下，第三开关MP31导通并且可以快速地对第三节点C1的电压充电，因此可以快速地执行上拉切换单元110的切换操作。
如图3B所示，在恰好在输入信号A从第二逻辑电平(例如高电平“1”)转变成第一逻辑电平(例如低电平“0”)之前产生控制信号LS_CON、并因此节点间开关S1从开关截止状态改变到开关导通状态，然后从开关导通状态改变到开关截止状态的情况下，当节点间开关S1处于开关导通状态时，第三节点C1的电压电平对应于第三电源电压VDD2的电平，而第四节点C2的电压电平对应于第二电源电压VSS的电平。换句话说，当通过控制信号LS_CON使节点间开关S1导通时，创建了经由节点间开关S1的第二开关MN41和第三开关MP31之间的电流通路。
可以用下述的分压等式来表示第三节点C1和第四节点C2之间的电压，即由此施加在节点间开关S1的导通电阻RS1上的电压VS1：
VS1＝(RS1/(RMN41+RS1+RMP31))*VDD2，
其中，RMN41是当第二开关MN41处于导通状态时的电阻值，而RMP31是当第三开关MP31处于导通状态时的电阻值。换句话说，如果节点间开关S1连接了第三节点C1和第四节点C2，并且电阻值RMN41、RS1和RMP31被设计并布置成使得第三节点C1的电压电平能够导通第四开关MP41，则在输入信号A从第二逻辑电平(例如高电平“1”)转变成第一逻辑电平(例如低电平“0”)的情况下，第四开关MP41导通并且可以快速地对第四节点C2的电压充电，因此可以快速地执行上拉切换单元110的切换操作。
如图4A所示，在输入信号A从第一逻辑电平(例如低电平“0”)转变成第二逻辑电平(例如高电平“1”)之后恰好产生控制信号LS_CON，并因此节点间开关S1从开关截止状态改变到开关导通状态，然后从开关导通状态变化到开关截止状态的情况下，如果电平转换器100正常运行，则在节点间开关S1进入开关导通状态之前，第三节点C1的电压电平应当对应于第三电源电压VDD2的电平，而第四节点C2的电压电平应当对应于第二电源电压VSS的电平。然而，如果电平转换器100运行较慢，并由此导致错误的数据输出，则第三节点C1的电压电平对应于第二电源电压VSS的电平，而第四节点C2对应于第三电源电压VDD2的电平。
当通过控制信号LS_CON而使节点间开关S1导通时，通过流进第三节点C1的寄生电容器的电流增加第三节点C1的电压。因而，第四开关MP41的栅极-漏极电压降低，因此，第四开关MP41的电流驱动能力降低，并且第四节点C2的电压也降低了。此时，第一开关MN31处于截止状态，第三节点C1的电压电平升高到第四节点C2的电压电平。由于第三节点C1和第四节点C2具有相同的电压电平，所以第三开关MP31的电流驱动能力变得和第四开关MP41的电流驱动能力相同。结果，电平转换器100根据第一和第二开关MN31和MN41的导通/截止状态而快速和正常地运行，因此，第三节点C1的电压电平对应于第三电源电压VDD2的电平，而第四节点C2的电压电平对应于第二电源电压VSS。
如图4B所示，在输入信号A从第二逻辑电平(例如高电平“1”)转变成第一逻辑电平(例如低电平“0”)之后产生控制信号LS_CON、并因此节点间开关S1从开关截止状态改变到开关导通状态，然后从开关导通状态改变到开关截止状态的情况下，如果电平转换器100正常运行，则在节点间开关S1进入开关导通状态之前，第三节点C1的电压电平应当对应于第二电源电压VSS的电平，而第四节点C2的电压电平应当对应于第三电源电压VDD2的电平。然而，如果电平转换器100运行较慢，以至导致错误的数据输出，则第三节点C1的电压电平对应于第三电源电压VDD2的电平，而第四节点C2的对应于第二电源电压VSS的电平。
当通过控制信号LS_CON使节点间开关S1导通时，通过流进第四节点C2的寄生电容器的电流增加第四节点C2的电压。因而，第三开关MP31的栅极-漏极电压降低，因此，第三开关MP31的电流驱动能力降低，并且第三节点C1的电压也降低了。此时，第二开关MN41处于截止状态，第四节点C2的电压电平升高到第三节点C1的电压电平。由于第三节点C1和第四节点C2具有相同的电压电平，所以第三开关MP31的电流驱动能力变得和第四开关MP41的电流驱动能力相同。结果，电平转换器100根据第一和第二开关MN31和MN41的导通/截止状态而快速和正常地运行，并且因此，第四节点C2的电压电平对应于第三电源电压VDD2的电平，而第三节点C1的电压电平对应于第二电源电压VSS。
通过对图3A到图4B所示的三种主要情况的具体描述，本发明的本领域的技术人员将很容易理解的是，控制信号发生器120在输入信号A的逻辑电平转变的时间间隔期间产生控制信号LS_CON，并响应于输入信号A中的改变而产生该控制信号LS_CON，如图5A和5B所示，从而使得上拉切换单元110以高速运行。因此，将省略对于图5A和图5B中所示的情况的具体描述。
电连接第三反相器I51，以使得第四节点C2作为输入，并反相第四节点C2的电压电平作为输出。第三反相器I51是互补(CMOS)型的，并可以包括第三上拉晶体管MP51和第三下拉晶体管MN51。第三上拉晶体管MP51连接在第三电源电压VDD2和第四节点N31之间，并响应于第四节点C2的电压电平而选通，以便将第五节点N31的电压电平上拉到第三电源电压VDD2的电平。第三下拉晶体管MN51连接在第五节点N31和第二电源电压VSS之间，并响应于第四节点C2的电压电平而选通，以便将第五节点N31的电压电平下拉到第二电源电压VSS的电平。
图6是根据本发明的示范性实施例的电平转换方法的流程图。参考图2和图6，在步骤S100中，第一反相器I11接收输入信号A并反相该输入信号A，以便输出第一切换信号SS11。在步骤S 102，第二反相器I31接收第一切换信号SS11并将其反相，以便产生第二切换信号/SS11。在步骤S104，包含在下拉切换单元112中的第一开关MN31响应于第一切换信号SS11而选择性地将第三节点C1和第二电源电压VSS连接，并且包含在下拉切换单元112中的第二开关MN41响应于第二切换信号/SS11而选择性地将第四节点C2和第二电源电压VSS连接。在步骤S106中，控制信号发生器120基于输入信号A、在第一输入信号A的逻辑电平转变期间、恰好转变之前或者转变立即之后产生控制信号LS_CON。在步骤S108，节点间开关S1响应于控制信号LS_CON而将第三节点C1和第四节点C2连接。在步骤S110，第三反相器I51反相第四节点C2的输出信号。
图7是根据本发明的某些实施例的、包含电平转换器100的显示设备200的功能框图。参考图2和图7，显示设备200包括显示面板240、定时控制器210、数据线驱动器(或者源极驱动器)220和扫描线驱动器(或者栅极驱动器)230。
显示面板240包括多个数据线或者源极线(未示出)、多个扫描线或者栅极线(未示出)，以及多个薄膜晶体管(未示出)，该多个薄膜晶体管连接在多个数据线和多个扫描线之间，并且所述显示面板240显示图像。
定时控制器210接收数字图像数据DATA和控制信号(诸如垂直同步信号Vsync和水平同步信号Hsync)，输出输入信号(例如数字图像数据)A、水平起始信号DIO，并向数据线驱动器220输出负载信号CLK，且向扫描线驱动器230输出垂直起始信号(或者垂直同步起始信号)STV。垂直同步信号Vsync是形成单个帧的参考信号。在垂直同步信号Vsync的单个周期期间显示单个帧。水平同步信号Hsync是形成单个线、即单个扫描线的参考信号。在水平同步信号Hsync的单个周期期间显示单个线。
数据线驱动器220基于从定时控制器210中输出的输入信号A和控制信号DIO及CLK来驱动显示面板240中的多个数据线。数据线驱动器220包括图2所示的电平转换器100，并基于输入信号A来转换输入信号A的电平，以便输出控制信号，也就是，用于驱动显示面板240中的多个数据线的电平转换信号Y。
数据线驱动器220可以包括多个电平转换器100。此时，多个电平转换器100可以彼此共享单一的控制信号发生器120。因此，根据本发明的示范性实施例，数据线驱动器220可以只包括一个控制信号发生器120，从而可以减小数据线驱动器220的面积。
上面已经描述了电平转换器100的具体结构和其执行的操作(步骤)。
垂直起始信号STV用于选择第一扫描线。通常，当垂直起始信号STV从低电平转变到高电平时，扫描线驱动器230依序驱动扫描线。
如上所述，根据本发明的一些实施例，节点间开关响应于控制信号而选择性地将节点彼此连接，从而使得可以降低由于电平转换器的较慢操作而产生的功耗，并且使得甚至在超低电压下电平转换器也可以以高速运行。另外，通过使用节点间开关可以最小化包含在电平转换器中的晶体管的面积，因此，可以在很小的面积中实现电平转换器。
尽管已经参考示范性实施例示出和描述了本发明，但是本领域普通技术人员应该理解的是，在不脱离由下述权利要求书所限定的本发明的精神和范围的条件下，可以在形式上和细节上对其做出多种变化。
对相关申请的交叉引用
本申请要求2007年2月12日提交的韩国专利申请号10-2007-0014465的优先权，其全部内容通过参照而被合并于此。

Claims (21)

1.一种半导体电路，包括：
第一切换单元，被配置成响应于第一切换信号而将第一节点和第一电源电压连接，并响应于第二切换信号而将第二节点和第一电源电压连接；
第二切换单元，连接在所述第一节点和第二节点之间，并被配置成响应于所述第二节点的电压电平而将所述第一节点和第二电源电压连接，以及响应于所述第一节点的电压电平而将所述第二节点和第二电源电压连接；以及
节点间开关，被配置成响应于控制信号而选择性地将所述第一节点连接到所述第二节点
2.如权利要求1所述的半导体电路，其中，所述第一电源电压是地电压，以及所述第一切换单元是下拉切换单元，并且所述第一电源电压处于更高的电压电平，所述第二切换单元是上拉切换单元。
3.如权利要求1所述的半导体电路，其中，所述第一切换单元包括：
第一开关，被配置成响应于所述第一切换信号而将所述第一节点和第一电源电压连接；以及
第二开关，被配置成响应于所述第二切换信号而将所述第二节点和第一电源电压连接。
4.如权利要求3所述的半导体电路，其中，所述第二切换单元包括：
第三开关，被配置成响应于所述第二节点的电压电平而将所述第二电源电压和第一节点连接；以及
第四开关，被配置成响应于所述第一节点的电压电平而选择性地将所述第二电源电压和第二节点连接，
其中，选择所述节点间开关的导通电阻值，以使得当所述第一开关导通时，在所述节点间开关的电阻值、所述第一开关的电阻值和所述第四开关的电阻值之间的分压关系中，所述第二节点具有能够导通所述第三开关的电压电平，以及
其中，选择所述节点间开关的导通电阻值，以使得当所述第二开关导通时，在所述节点间开关的电阻值、所述第二开关的电阻值和所述第三开关的电阻值之间的分压关系中，所述第一节点具有能够导通所述第四开关的电压电平。
5.如权利要求1所述的半导体电路，进一步包括控制信号发生器，其被配置成响应于输入信号产生控制信号。
6.如权利要求5所述的半导体电路，其中，所述控制信号发生器在与所述输入信号的逻辑电平转变同时的第一时间段、所述输入信号的逻辑电平转变之前的第二时间段、或者所述输入信号的逻辑电平转变之后的第三时间段中激活所述控制信号。
7.如权利要求5所述的半导体电路，其中，所述控制信号发生器将所述控制信号激活的时间段具有所述输入信号的转变时间的长度。
8.如权利要求1所述的半导体电路，其中，通过NMOS晶体管、PMOS晶体管和传输晶体管中的至少一个来实现所述节点间开关。
9.如权利要求1所述的半导体电路，进一步包括第三反相器，其被配置成反相所述第二节点的电压电平。
10.如权利要求1所述的半导体电路，其中，所述第二切换信号是所述第一切换信号的逻辑互补，并且通过反相输入信号来获得所述第一和第二切换信号中的一个。
11.如权利要求1所述的半导体电路，进一步包括：
第一反相器，其被配置成接收输入信号并将其反相，以便输出所述第一切换信号；和
第二反相器，其被配置成接收所述第一切换信号并将其反相，以便输出所述第二切换信号。
12.如权利要求1所述的半导体电路，其中：
通过第三电源电压来为所述第一反相器和第二反相器供电；以及
所述第三电源电压处于高于第一电源电压的电压电平，而所述第二电源电压处于高于第三电源电压的电压电平。
13.一种电平转换方法，包括：
分别响应于第一切换信号和第二切换信号，交替地将第一节点和第二节点连接到第一电源电压；
使用控制信号发生器，在与输入信号的逻辑电平转变同时的第一时间段、输入信号的逻辑电平转变之前的第二时间段、或者输入信号的逻辑电平转变之后的第三时间段中激活控制信号；以及
使用所述第一节点和第二节点之间的节点间开关，基于所述控制信号将所述第一节点连接到所述第二节点。
14.如权利要求13所述的电平转换方法，进一步包括：
激活第三开关，该第三开关被配置成响应于所述第二节点的电压电平而将所述第一节点连接到所述第二电源电压；以及
激活第四开关，该第四开关被配置成响应于所述第一节点的电压电平而将所述第二节点连接到所述第二电源电压，
其中：
所述节点间开关具有当通过第一开关将所述第一节点连接到第一电源电压时使得所述第二节点具有能够导通所述第三开关的电压电平的导通电阻；以及
所述节点间开关具有当通过第二开关将所述第二节点连接到所述第一电源电压时使得所述第一节点具有能够导通所述第四开关的电压电平的导通电阻。
15.如权利要求13所述的电平转换方法，进一步包括：
基于下述将第一节点和第二节点中所选择的一个连接到所述第一电源电压：
使用第一反相器接收所述输入信号并将其反相，以便产生所述第一切换信号；和
使用第二反相器接收所述第一切换信号并将其反相，以便输出所述第二切换信号。
16.如权利要求13所述的电平转换方法，进一步包括使用第三反相器，反相所述第二节点的输出信号。
17.一种电平转换方法，包括：
提供电平转换单元，其中所述电平转换单元包括交叉耦接的第一和第二上拉晶体管以及第一和第二下拉晶体管，其中，所述第一上拉和第一下拉晶体管的漏极共同连接到第一输出节点，并且所述第二上拉和第二下拉晶体管的漏极共同连接到第二输出节点；以及
通过被配置成响应于基于输入信号的转变时间产生的控制信号而导通的开关，选择性地将所述第一输出节点和所述第二输出节点连接在一起。
18.如权利要求17所述的电平转换方法，其中，所述开关被配置成响应于下述时间段中预定的一个中的控制信号而导通：
与输入信号的逻辑电平转变同时的第一时间段；
输入信号的逻辑电平转变之前的第二时间段；或者
输入信号的逻辑电平转变之后的第三时间段。
19.如权利要求17所述的电平转换方法，进一步包括：
响应于所述第二节点的电压电平，激活所述第一上拉晶体管以将所述第一节点连接到第二电源电压；以及
响应于所述第一节点的电压电平，激活所述第二上拉晶体管以将所述第二节点连接到所述第二电源电压，
其中：
所述开关具有当所述第一节点通过所述第一下拉晶体管连接到第一电源电压时使得所述第二节点具有能够激活所述第一上拉晶体管的电压电平的导通电阻；以及
所述开关具有当所述第二节点通过所述第二下拉晶体管连接到所述第一电源电压时使得所述第一节点具有能够激活所述第二上拉晶体管的电压电平的导通电阻。
20.如权利要求17所述的电平转换方法，进一步包括反相在第二输出节点的输出。
21.一种包括如权利要求1所述的半导体电路的显示设备。
CNA2008101003035A 2007-02-12 2008-01-31 能够高速操作的电平转换器和高速电平转换方法 Pending CN101262219A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR14465/07 2007-02-12
KR1020070014465A KR100856128B1 (ko) 2007-02-12 2007-02-12 고속 동작이 가능한 레벨 쉬프터 및 그 방법

Publications (1)

Publication Number Publication Date
CN101262219A true CN101262219A (zh) 2008-09-10

Family

ID=39685320

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101003035A Pending CN101262219A (zh) 2007-02-12 2008-01-31 能够高速操作的电平转换器和高速电平转换方法

Country Status (3)

Country Link
US (1) US20080191777A1 (zh)
KR (1) KR100856128B1 (zh)
CN (1) CN101262219A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103227634A (zh) * 2013-05-14 2013-07-31 苏州文芯微电子科技有限公司 一种低功耗usb高速信号电平转换电路
CN105049026A (zh) * 2014-04-28 2015-11-11 爱思开海力士有限公司 加电信号发生电路和包括其的半导体器件
CN105469825A (zh) * 2015-11-09 2016-04-06 中国人民解放军国防科学技术大学 一种面向标准cmos工艺非易失存储器的高压切换方法
CN107919088A (zh) * 2018-01-05 2018-04-17 京东方科技集团股份有限公司 数字信号电平转换电路、驱动方法、显示面板及显示装置
CN108667449A (zh) * 2017-03-27 2018-10-16 中芯国际集成电路制造(上海)有限公司 电子系统及其上、下电状态检测电路
CN108886355A (zh) * 2016-03-31 2018-11-23 高通股份有限公司 高效功率电压电平转换器电路

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8659341B2 (en) * 2011-05-02 2014-02-25 Analog Devices, Inc. System and method for level-shifting voltage signals using a dynamic level-shifting architecture
US9059715B2 (en) * 2011-11-14 2015-06-16 Intel Corporation Voltage level shift with interim-voltage-controlled contention interrupt
CN103812498B (zh) * 2012-11-13 2016-10-05 台湾积体电路制造股份有限公司 过驱动装置
US8890602B2 (en) * 2013-01-16 2014-11-18 Freescale Semiconductor, Inc. Well-biasing circuit for integrated circuit
US9490780B2 (en) * 2014-12-18 2016-11-08 Intel Corporation Apparatuses, methods, and systems for dense circuitry using tunnel field effect transistors
CN104866445B (zh) * 2015-05-15 2018-08-24 中国飞机强度研究所 一种新型接口箱
JP6817081B2 (ja) * 2017-01-17 2021-01-20 エイブリック株式会社 レベルシフト回路
JP2018129727A (ja) * 2017-02-09 2018-08-16 エイブリック株式会社 レベルシフタ
CN109428587B (zh) * 2017-08-31 2023-10-27 恩智浦美国有限公司 电平移位器备用单元
JP6921780B2 (ja) * 2018-04-13 2021-08-18 ルネサスエレクトロニクス株式会社 半導体装置
CN110610685B (zh) * 2018-06-15 2021-02-26 元太科技工业股份有限公司 像素电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0748172B2 (ja) * 1988-12-19 1995-05-24 三菱電機株式会社 マイクロコンピュータ
US5701136A (en) * 1995-03-06 1997-12-23 Thomson Consumer Electronics S.A. Liquid crystal display driver with threshold voltage drift compensation
US5955899A (en) * 1997-01-27 1999-09-21 Intel Corporation Compact comparator
KR100908654B1 (ko) * 2002-11-27 2009-07-21 엘지디스플레이 주식회사 레벨 쉬프터 및 그를 내장한 래치
KR100574488B1 (ko) * 2004-02-04 2006-04-27 주식회사 하이닉스반도체 레벨 쉬프터
US20090013874A1 (en) * 2004-02-05 2009-01-15 Koninklijke Philips Electronics N.V. Beverage Making Device
TWI236799B (en) * 2004-10-06 2005-07-21 Infineon Admtek Co Ltd Level shifter circuit without dc current flow
US7411452B2 (en) * 2005-12-07 2008-08-12 New Vision Micro Inc. Low DC power rail-to-rail buffer amplifier for liquid crystal display application
US20070188194A1 (en) * 2006-02-15 2007-08-16 Samsung Electronics Co: Ltd. Level shifter circuit and method thereof

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103227634A (zh) * 2013-05-14 2013-07-31 苏州文芯微电子科技有限公司 一种低功耗usb高速信号电平转换电路
CN105049026A (zh) * 2014-04-28 2015-11-11 爱思开海力士有限公司 加电信号发生电路和包括其的半导体器件
US10476498B2 (en) 2014-04-28 2019-11-12 SK Hynix Inc. Power-up signal generation circuit and semiconductor device including the same
CN105049026B (zh) * 2014-04-28 2019-11-12 爱思开海力士有限公司 加电信号发生电路和包括其的半导体器件
CN105469825A (zh) * 2015-11-09 2016-04-06 中国人民解放军国防科学技术大学 一种面向标准cmos工艺非易失存储器的高压切换方法
CN108886355A (zh) * 2016-03-31 2018-11-23 高通股份有限公司 高效功率电压电平转换器电路
US11223359B2 (en) 2016-03-31 2022-01-11 Qualcomm Incorporated Power efficient voltage level translator circuit
CN108667449A (zh) * 2017-03-27 2018-10-16 中芯国际集成电路制造(上海)有限公司 电子系统及其上、下电状态检测电路
CN107919088A (zh) * 2018-01-05 2018-04-17 京东方科技集团股份有限公司 数字信号电平转换电路、驱动方法、显示面板及显示装置

Also Published As

Publication number Publication date
US20080191777A1 (en) 2008-08-14
KR20080075374A (ko) 2008-08-18
KR100856128B1 (ko) 2008-09-03

Similar Documents

Publication Publication Date Title
CN101262219A (zh) 能够高速操作的电平转换器和高速电平转换方法
KR100326654B1 (ko) 다중전압시스템용출력버퍼회로,입력버퍼회로및양방향버퍼회로
CN101425986B (zh) 能够在单端传输与差分传输之间转换的接口电路
KR100487097B1 (ko) 디지털신호전달장치
TWI302711B (en) Wordline driver circuit
CN1957531B (zh) 先断后通预驱动器
US7145363B2 (en) Level shifter
KR100238247B1 (ko) 고속 저전력 신호라인 드라이버 및 이를 이용한 반도체메모리장치
CN101366179A (zh) 电压电平转换器电路
JPH1084274A (ja) 半導体論理回路および回路レイアウト構造
WO2017098909A1 (ja) 出力回路
KR20040076087A (ko) 버퍼 회로 및 이를 이용한 액티브 매트릭스 표시 장치
US6674304B1 (en) Output buffer circuit and method of operation
CN114598315A (zh) 电平转换电路
CN101547004B (zh) 与门电路
CN1312840C (zh) 带关断功能的施密特触发器
CN102187577A (zh) 对电源不敏感的电压电平转换器
KR101335678B1 (ko) 산화물 박막 트랜지스터를 이용한 레벨 시프터 및 이를 포함하는 스캔 구동회로
CN103177679A (zh) 具有低电压损耗的电平移位器
US5726938A (en) Semiconductor device provided with a level conversion means for enabling a connection between logic circuits
CN114095004A (zh) 驱动电路
KR20100133610A (ko) 전압 레벨 시프터
US20030052725A1 (en) Voltage translator
CN102386764B (zh) 电压移转器与电压移转方法
KR100214079B1 (ko) 반도체 장치의 레벨쉬프터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080910