CN104992725A - 资料存储型闪存中触发操作的方法与装置 - Google Patents
资料存储型闪存中触发操作的方法与装置 Download PDFInfo
- Publication number
- CN104992725A CN104992725A CN201510406120.6A CN201510406120A CN104992725A CN 104992725 A CN104992725 A CN 104992725A CN 201510406120 A CN201510406120 A CN 201510406120A CN 104992725 A CN104992725 A CN 104992725A
- Authority
- CN
- China
- Prior art keywords
- flash memory
- signal
- storage type
- type flash
- data storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Read Only Memory (AREA)
Abstract
本发明提出了一种资料存储型闪存中触发操作方法与装置。该方法包括以下步骤，通过闪存内部电路，获得操作使能信号；通过延时模块，获得所述操作使能信号对应的延时信号；通过所述操作使能信号触发翻转，触发对应控制信号翻转；通过所述延时信号触发翻转，触发所述控制信号翻转并恢复至初始状态。本发明通过对操作使能信号加入延迟控制，进而能到达到调节控制信号的翻转与恢复，从而克服了资料存储型闪存中内部电路对操作使能信号的限制要求，扩展了资料存储型闪存的应用范围。
Description
技术领域
本发明涉及存储器读写操作的技术领域，特别是涉及一种资料存储型闪存中触发操作的方法与装置。
背景技术
随着电子产品的不断发展，芯片技术也在发生着巨大的变化。资料存储型闪存作为闪存FLASH的一种，由于其内部非线性宏单元模式为固态大容量内存的实现提供了廉价有效的解决方案。资料存储型闪存存储器具有容量较大，改写速度快等优点，适用于大量数据的存储，因而在业界得到了越来越广泛的应用，如嵌入式产品中包括数码相机、MP3随身听记忆卡、体积小巧的U盘等。
但资料存储型闪存在其应用领域也存在一定的不足。由于不同产品对资料存储型闪存的控制电路要求不同，进而导致输出信号在频率及脉冲宽度上也不尽相同。这种输出信号的差异会限制资料存储型闪存的应用范围。
发明内容
针对以上不足，本发明提出了一种资料存储型闪存中触发操作的方法与装置。通过调节输出信号的脉冲宽度，进而使资料存储型闪存能够满足不同领域应用的要求。
为了实现以上技术方案，本发明提供了一种资料存储型闪存中触发操作的方法，包括以下步骤：
S1、通过闪存内部电路，获得操作使能信号；
S2、通过延时模块，获得所述操作使能信号对应的延时信号；
S3、通过所述操作使能信号触发翻转，触发对应控制信号翻转；
S4、通过所述延时信号触发翻转，触发所述控制信号翻转并恢复至初始状态。
进一步的，所述使能信号包括读使能信号或写使能信号。
进一步的，所述延时信号用于调节所述控制信号的脉冲宽度。
进一步的，所述延时信号来自于资料存储型闪存内部延时模块。
此外，本发明还提供了一种资料存储型闪存中触发操作的装置，包括：操作使能模块、延时模块、控制信号模块、信号恢复模块，
其中，所述操作使能模块用于通过闪存内部电路，获得操作使能信号；
所述延时模块，配置于资料存储型闪存内部电路，用于获得所述操作使能信号对应的延时信号；
所述控制信号模块用于通过所述操作使能信号触发翻转，触发对应控制信号翻转；
所述信号恢复模块用于通过所述延时信号触发翻转，触发所述控制信号翻转并恢复至初始状态。
进一步的，所述操作使能模块包括读操作使能模块或写操作使能模块。
进一步的，所述延时模块用于调节所述控制信号的脉冲宽度。
进一步的，所述延时模块来自于资料存储型闪存内部电路。
本发明通过对操作使能信号加入延迟控制，进而能到达到调节控制信号的翻转与恢复，从而克服了资料存储型闪存中内部电路对操作使能信号的限制要求，扩展了资料存储型闪存的应用范围。
附图说明
图1是本发明实施例提供的一种资料存储型闪存中触发操作的方法的流程图。
图2是本发明实施例提供的一种资料存储型闪存中触发操作的方法的时序图。
图3是本发明实施例提供的一种资料存储型闪存中触发操作的装置的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
实施例一
图1是本发明实施例提供的一种资料存储型闪存中触发操作的方法的流程图。
如图1所示，一种资料存储型闪存(以下称闪存)中触发操作的方法，包括以下步骤：
101、通过闪存内部电路，获得操作使能信号。
其中，操作使能信号包括有读使能信号或写使能信号。值得注意的是，读使能信号是由外部读入信号加载到闪存内部电路，并经过处理之后得到的；而写使能信号是由外部写入信号加载到闪存内部电路，并经过处理之后得到的。
102、通过延时模块，获得操作使能信号对应的延时信号。延时信号所延时间的长短是由延时模块所决定的。并且，延时模块来自于闪存内部电路。
利用操作使能信号通过延时模块，进而获得操作使能信号对应的延时信号。
103、通过操作使能信号触发翻转，触发对应控制信号翻转。
这里需要指出的是，读使能信号由高电平翻转为低电平时，触发对应控制信号的翻转；而写使能信号由低电平翻转为高电平时，触发对应控制信号的翻转。初始状态下，控制信号为低电平，经过读使能信号或写使能信号触发后，翻转为高电平。
104、通过延时信号触发翻转，触发控制信号翻转并恢复至初始状态。
延时信号的翻转会触发控制信号翻转并恢复之前的电位。例如，读使能信号通过延时模块后生成读使能信号对应的延时信号，当对应的延时信号由高电平触发翻转成低电平时，控制信号由高电平恢复至原先的低电平状态。
当写使能信号通过延时模块后生成写使能信号对应的延时信号，当对应的延时信号由低电平触发翻转成高电平时，控制信号由高电平恢复至原先的低电平状态。
实施例二
图2是是本发明实施例提供的一种资料存储型闪存中触发操作的方法的时序图。
由图2所示，以操作使能信号为读使能信号REB为例，本发明资料存储型闪存中触发操作的方法可理解为：
首先外部读入信号通过闪存内部电路，生成相应的读使能信号REB。并且，读使能信号初始状态时处于高电平状态。
读使能信号REB通过闪存内部电路中的延时模块，获得读使能信号的延时信号B。这里需要指出的是，延时信号B的延迟时间是根据闪存内部延时模块设定的。
当读使能信号REB触发翻转由高电平翻转低电平时，对应读控制信号Qacc_en会跟随触发发生翻转。初始状态下，读控制信号Qacc_en为低电平，当跟随触发翻转后变为高电平。
当延时信号B触发翻转由高电平翻转为低电平时，对应读控制信号Qacc_en会跟随触发发生翻转，恢复至初始状态，由高电平翻转为低电平。
读控制信号Qacc_en恢复后，输出并触发闪存内部其他信号进行读取操作。这里所指的其他信号包括地址锁存信号等。
本发明提出了一种资料存储型闪存中触发操作方法，通过对原有操作使能信号进行延时，进而得到了相应的延时信号。分别利用操作使能信号及延时信号触发控制信号进行翻转，进而控制了控制信号的脉冲宽度。本发明放宽了闪存内部电路对外部输入要求，扩展了闪存的应用范围。
实施例三
图3是本发明实施例提供的一种资料存储型闪存中触发操作的装置的结构示意图。
由图3所示，一种资料存储型闪存中触发操作的装置，包括有，操作使能模块301、延时模块302、控制信号模块303、信号恢复模块304；
其中，操作使能模块301用于通过闪存内部电路，获得操作使能信号REB/WEB。这里的操作使能信号包括有读使能信号REB和写使能信号WEB。
延时模块302，配置于资料存储型闪存内部电路，用于获得操作使能信号REB/WEB对应的延时信号B。这里延时模块302来自于闪存内部电路，用于对操作使能信号REB/WEB进行延时，获得对应的延时信号B。这里需要指出的是，延时模块302可由多个反向器连接组成，也可由电阻、电容连接组合而成，因此，延时模块302的组成方式并不局限于一种。
控制信号模块303用于通过操作使能信号REB/WEB触发翻转，触发对应控制信号Qacc_en的翻转。这里需要指出的是，对于不同的操作使能信号，触发翻转的形式也不同。当操作使能信号为读使能信号REB时，其下降沿触发控制信号Qacc_en的翻转，而操作使能信号为写使能信号WEB时，其上升沿触发控制信号Qacc_en的翻转。并且，控制信号Qacc_en来自于闪存内部状态机。
信号恢复模块304用于通过延时信号B触发翻转，触发控制信号Qacc_en翻转并恢复至初始状态。当操作使能信号触发控制信号Qacc_en发生翻转，控制信号Qacc_en由初始低电平翻转为高电平；当延时信号B触发控制信号Qacc_en发生翻转，控制信号Qacc_en由初始高电平翻转为低电平，恢复至初始状态。其中，延时模块302用于调节控制信号Qacc_en的脉冲宽度。也就是说，控制信号Qacc_en的脉冲宽度是由延时模块302所决定的。
本发明提出了一种资料存储型闪存中触发操作方法与装置。本发明通过加入延时模块，进而对原有操作使能模块的输出信号进行延时，从而实现了调节控制信号Qacc_en的脉冲宽度的功能。本发明放宽了闪存内部电路对外部输入信号的要求，进而扩展了闪存的应用范围。
值得注意的是，以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的构思和原则的前提下所做的等同变化、修改与结合，均应属于本发明的保护范围。
Claims (8)
1.一种资料存储型闪存中触发操作的方法，其特征在于，包括以下步骤：
S1、通过闪存内部电路，获得操作使能信号；
S2、通过延时模块，获得所述操作使能信号对应的延时信号；
S3、通过所述操作使能信号触发翻转，触发对应控制信号翻转；
S4、通过所述延时信号触发翻转，触发所述控制信号翻转并恢复至初始状态。
2.根据权利要求1所述的资料存储型闪存中触发操作的方法，其特征在于，所述使能信号包括读使能信号或写使能信号。
3.根据权利要求1所述的资料存储型闪存中触发操作的方法，其特征在于，所述延时信号用于调节所述控制信号的脉冲宽度。
4.根据权利要求1或3所述的资料存储型闪存中触发操作的方法，其特征在于，所述延时信号来自于资料存储型闪存内部延时模块。
5.一种资料存储型闪存中触发操作的装置，其特征在于，包括，操作使能模块、延时模块、控制信号模块、信号恢复模块；
其中，所述操作使能模块用于通过闪存内部电路，获得操作使能信号；
所述延时模块，配置于资料存储型闪存内部电路，用于获得所述操作使能信号对应的延时信号；
所述控制信号模块用于通过所述操作使能信号触发翻转，触发对应控制信号翻转；
所述信号恢复模块用于通过所述延时信号触发翻转，触发所述控制信号翻转并恢复至初始状态。
6.根据权利要求5所述的资料存储型闪存中触发操作的装置，其特征在于，所述操作使能模块包括读操作使能模块或写操作使能模块。
7.根据权利要求5所述的资料存储型闪存中触发操作的装置，其特征在于，所述延时模块用于调节所述控制信号的脉冲宽度。
8.根据权利要求5或7所述的资料存储型闪存中触发操作的装置，其特征在于，所述延时模块来自于资料存储型闪存内部电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510406120.6A CN104992725B (zh) | 2015-07-10 | 2015-07-10 | 资料存储型闪存中触发操作的方法与装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510406120.6A CN104992725B (zh) | 2015-07-10 | 2015-07-10 | 资料存储型闪存中触发操作的方法与装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104992725A true CN104992725A (zh) | 2015-10-21 |
| CN104992725B CN104992725B (zh) | 2019-05-07 |
Family
ID=54304527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510406120.6A Active CN104992725B (zh) | 2015-07-10 | 2015-07-10 | 资料存储型闪存中触发操作的方法与装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104992725B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6104667A (en) * | 1999-07-29 | 2000-08-15 | Fujitsu Limited | Clock control circuit for generating an internal clock signal with one or more external clock cycles being blocked out and a synchronous flash memory device using the same |
| US20010053195A1 (en) * | 2000-05-30 | 2001-12-20 | Katsumi Yahiro | Semiconductor device |
| CN103944560A (zh) * | 2013-01-17 | 2014-07-23 | 成都前锋电子仪器有限责任公司 | 一种可触发变频振荡器 |
-
2015
- 2015-07-10 CN CN201510406120.6A patent/CN104992725B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6104667A (en) * | 1999-07-29 | 2000-08-15 | Fujitsu Limited | Clock control circuit for generating an internal clock signal with one or more external clock cycles being blocked out and a synchronous flash memory device using the same |
| US20010053195A1 (en) * | 2000-05-30 | 2001-12-20 | Katsumi Yahiro | Semiconductor device |
| CN103944560A (zh) * | 2013-01-17 | 2014-07-23 | 成都前锋电子仪器有限责任公司 | 一种可触发变频振荡器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104992725B (zh) | 2019-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107093459B (zh) | 非易失性存储器设备及其读取方法和存储器系统 | |
| US9858972B1 (en) | Semiconductor devices | |
| US20150311907A1 (en) | Sampling circuit module, memory control circuit unit, and method for sampling data | |
| KR20110058028A (ko) | 멀티 칩 메모리 시스템 및 그것의 데이터 전송 방법 | |
| CN108665918A (zh) | 半导体器件 | |
| CN104637535B (zh) | 驱动非易失性存储器装置的方法 | |
| CN104681086A (zh) | 半导体装置的缓冲电路 | |
| KR102394727B1 (ko) | 반도체시스템 | |
| US9483427B2 (en) | Data storage apparatus | |
| US7864626B2 (en) | Interface circuit, memory interface system, and data reception method | |
| CN106683696A (zh) | 半导体器件 | |
| CN106354679A (zh) | 用于高速通信的接口电路和包括其的系统 | |
| KR102384962B1 (ko) | 반도체 메모리 장치 | |
| CN105205012A (zh) | 一种数据读取方法和装置 | |
| CN105825895B (zh) | 测试模式电路及包括该测试模式电路的半导体器件 | |
| CN106160739A (zh) | 时脉数据恢复电路模块、存储器存储装置及相位锁定方法 | |
| CN104992725A (zh) | 资料存储型闪存中触发操作的方法与装置 | |
| CN104992724A (zh) | 资料存储型闪存中写操作控制方法与装置 | |
| KR20150118649A (ko) | 데이터 스토리지 시스템에서의 스트로브 신호 성형방법 및 그에 따른 스트로브 신호 성형장치 | |
| US9191002B2 (en) | Data processing apparatus and method in PLC system | |
| CN108536423B (zh) | 随机数据产生电路、存储器存储装置及随机数据产生方法 | |
| CN105378842B (zh) | 用于存储器装置中的读出放大器的自定时器 | |
| CN108345429A (zh) | 一种Nand flash元件 | |
| US10291209B2 (en) | Semiconductor device for generating mode signals including information on the current characteristics | |
| US9613667B2 (en) | Data storage device and operating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |