CN108345429A - 一种Nand flash元件 - Google Patents

一种Nand flash元件 Download PDF

Info

Publication number
CN108345429A
CN108345429A CN201711449618.6A CN201711449618A CN108345429A CN 108345429 A CN108345429 A CN 108345429A CN 201711449618 A CN201711449618 A CN 201711449618A CN 108345429 A CN108345429 A CN 108345429A
Authority
CN
China
Prior art keywords
nand flash
address
management
host computer
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711449618.6A
Other languages
English (en)
Other versions
CN108345429B (zh
Inventor
庄开锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201711449618.6A priority Critical patent/CN108345429B/zh
Publication of CN108345429A publication Critical patent/CN108345429A/zh
Application granted granted Critical
Publication of CN108345429B publication Critical patent/CN108345429B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604Improving or facilitating administration, e.g. storage management
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638Organizing or formatting or addressing of data
    • G06F3/0644Management of space entities, e.g. partitions, extents, pools
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • G06F3/0679Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供了一种Nand flash元件及其通信控制方法和装置,该Nand flash元件具体包括一个封装体,封装体内封装有Nand flash内核和内部控制器,内部控制器包括基础配置模块、基础加载模块、低格模块和产品固件模块。并具体通过产品固件模块实现对Nand flash内核进行ECC校验管理、坏块管理、地址映射管理或损耗均衡管理,这样一来也就无需通过片外的主控制器实现上述管理,从而有效解决了主控制器负担较重的问题。

Description

一种Nand flash元件
技术领域
本发明涉及内存技术领域,特别是涉及一种Nand flash元件。
背景技术
Nand flash是flash存储器的一种,其内部采用非线性宏单元模式,为固态大容量内存的实现提供了廉价有效的解决方案。Nand flash有容量较大,改写速度快等优点,适用于大量数据的存储,因而在业界得到了越来越广泛的应用,如嵌入式产品中包括数码相机、MP3随身听记忆卡、体积小巧的U盘等。
Nand flash的数据是以bit的方式保存在memory cell中,一般来说,每个cell中只能存储一个bit;这些cell以8个或者16个为单位,连成bit line,形成所谓的byte(x8)/word(x16),这就是NAND Device的位宽。这些bit line再组成Page,根据厂商或型号的不同,每页的bit line数也不同;多个page形成一个Block,例如32个page。具体一片Nandflash上有多少个Block视需要所定。
Nand flash需要控制器管理其功能,例如ECC校验、坏块管理、地址映射、损耗均衡等,然而一般的Nand flash在其封装体内均没有设置相应的内部控制器,因此,上述对其功能的管理均依赖相应的主控制器去实现,从而增加了相应主控制器的负担。
发明内容
有鉴于此,本发明提供了一种Nand flash元件,以解决因需要依赖主控制器对其进行管理而导致主控制器负担较重的问题。
为了解决上述问题,本发明公开了一种Nand flash元件,包括一个封装体,所述封装体内封装有Nand flash内核和内部控制器,所述内部控制器包括产品固件模块,其中:
所述内部控制器用于根据上位机发送的数据信息和控制信息对所述Nand flash内核进行ECC校验管理、坏块管理、地址映射管理或损耗均衡管理。
可选的,所述产品固件模块包括前端子模块、FTL子模块和后端子模块,其中:
所述前端子模块用于与上位机进行通信;
所述FTL子模块用于根据从所述上位机接收的控制指令对所述Nandflash内核进行ECC校验管理、坏块管理、地址映射管理或损耗均衡管理;
所述后端子模块用于根据从上述上位机接收的控制指令对所述Nandflash内核进行读写操作。
可选的,所述前端子模块包括第一接收单元、第一发送单元和第二发送单元,其中:
所述第一接收单元用于接收所述上位机发送的控制指令;
所述第一发送单元用于将所述控制指令发送到所述FTL子模块;
所述第二发送单元用于向所述上位机返回反馈信息。
可选的,所述FTL子模块包括地址映射单元、地址偏移单元、地址保存单元和坏块记录单元,其中:
所述地址映射单元用于将所述Nand flash的物理块地址与所述上位机的逻辑块地址进行对应;
所述地址偏移单元用于根据所述逻辑块地址的偏移量对所述物理块地址进行同等偏移处理;
所述地址保存单元用于将所述逻辑块地址与所述物理块地址的对应关系进行保存;
所述坏块记录单元用于将变为坏块的物理块的物理块地址记录在坏块表中。
可选的,所述后端子模块包括读写控制单元和初始化单元,其中:
所述读写控制单元用于根据从上位机接收到的控制指令对所述Nandflash内核进行读操作、写操作或擦除操作;
所述初始化单元用于根据所述控制指令对所述Nand flash内核进行初始化操作。
可选的,所述产品固件模块还用于:
在不进行低级格式化操作的情况下进行自身内容的更新处理。
从上述技术方案可以看出,本发明提供了一种Nand flash元件及其通信控制方法和装置,该Nand flash元件具体包括一个封装体,封装体内封装有Nand flash内核和内部控制器,内部控制器包括基础配置模块、基础加载模块、低格模块和产品固件模块。并具体通过产品固件模块实现对Nand flash内核进行ECC校验管理、坏块管理、地址映射管理或损耗均衡管理,这样一来也就无需通过片外的主控制器实现上述管理,从而有效解决了主控制器负担较重的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种Nand flash元件的结构框图;
图2为本发明实施例提供的另一种Nand flash元件的结构框图;
图3为本发明实施例提供的Nand flash元件的地址映射示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例
图1为本发明实施例提供的一种Nand flash元件的结构框图。
参照图1所示,本实施例提供的Nand flash元件包括一个封装体10,该封装体内设置有Nand flash内核11和一个内部控制器12。该Nand flash内核包括有多个Block,每个Block由多个Page组成,每个Page则由多个Cellline构成,该内核还包括存储ECC校验码的存储区域。
上述内部控制器用于对Nand flash内核进行控制,该内部控制器具体包括基础配置模块121、基础加载模块122、低格模块123和产品固件模块124。
其中,上述基础配置模块用于存储该Nand flash内核的基础信息和配置信息,如页大小,块大小,含有多少个块,查找坏块的方式,ECC等;基础加载模块用于接收上位机发送的数据信息和控制信息,且在Debug模式下接受数据信息和控制信息,在普通模式下上电时直接加载产品固件;低格模块用于根据从上位机接收到的控制信息对Nand flash内核进行低级格式化操作;产品固件模块则用于根据上位机发送的数据信息和控制信息对Nandflash内核进行读操作、写操作、擦除操作、ECC校验管理、坏块管理、地址映射管理和损耗均衡管理等。
从上述技术方案可以看出,本实施例提供了一种Nand flash元件,具体包括一个封装体,封装体内封装有Nand flash内核和内部控制器,内部控制器的固件包括基础配置模块、基础加载模块、低格模块和产品固件模块。并具体通过产品固件模块实现对Nandflash内核进行ECC校验管理、坏块管理、地址映射管理或损耗均衡管理,这样一来也就无需通过片外的主控制器实现上述管理,从而有效解决了主控制器负担较重的问题。
本实施例中的产品固件模块具体包括前端子模块1241、FTL子模块1242和后端子模块1243。该前端子模块用于与上位机进行通信,FTL子模块用于根据从前端子模块接收的控制指令对Nand flash内核进行ECC管理、坏块管理、地址映射管理或损耗均衡管理。
该前端子模块具体包括指令接收单元、第一发送单元和第二发送单元。指令接收单元用于接收上位机发送的控制指令;第一发送单元用于将控制指令发送到FTL子模块;第二发送单元用于向上位机返回反馈信息,该反馈信息用于告诉上位机已经接收到相应的控制指令。
FTL子模块包括地址映射单元、地址偏移单元、地址保存单元和坏块记录单元。本实施例的Nand flash元件采用块地址映射,内核中地址映射单元用于将Nand flash内核的物理块地址与上位机的逻辑块地址进行对应,具体对应关系如图3所示,其中,LPAGE指的是逻辑页,LBLOCK指的是逻辑块,PPAGE指的是物理页,PBLOCK指的则是物理块。
地址偏移单元用于根据逻辑块地址的偏移量对物理块地址进行同等偏移处理;地址保存单元用于将逻辑块地址与物理块地址的对应关系进行保存;坏块记录单元用于将变为坏块的物理块的物理块地址记录在预设的坏块表中。
后端子模块具体包括读写控制单元和初始化单元。读写控制单元用于根据从上位机接收到的控制指令对Nand flash内核进行读操作、写操作或擦除操作;初始化单元用于根据控制指令对Nand flash内核进行初始化操作。
另外,该产品固件模块还用于可以在不做LowLevelFmt的情况下对产品固件模块进行内容更新;其还用于更新地址映射表和坏块表,确保地址映射正确,即坏块不在出现在地址映射中;处理各种异常,如断电,读写错误,ECC错误等。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
本领域内的技术人员应明白,本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此,本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上,使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明实施例的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本发明所提供的技术方案进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。

Claims (6)

1.一种Nand flash元件,其特征在于,包括一个封装体,所述封装体内封装有Nandflash内核和内部控制器,所述内部控制器包括产品固件模块,其中:
所述内部控制器用于根据上位机发送的数据信息和控制信息对所述Nand flash内核进行ECC校验管理、坏块管理、地址映射管理或损耗均衡管理;
所述产品固件模块用于根据所述上位机发送的控制指令对所述Nand flash内核进行地址映射管理、损耗均衡管理、读写擦除操作或初始化操作。
2.如权利要求1所述的Nand flash元件,其特征在于,所述产品固件模块包括前端子模块、FTL子模块和后端子模块,其中:
所述前端子模块用于与上位机进行通信;
所述FTL子模块用于根据从所述上位机接收的控制指令对所述Nand flash内核进行ECC校验管理、坏块管理、地址映射管理或损耗均衡管理;
所述后端子模块用于根据从上述上位机接收的控制指令对所述Nand flash内核进行读写操作。
3.如权利要求2所述的Nand flash元件,其特征在于,所述前端子模块包括指令接收单元、第一发送单元和第二发送单元,其中:
所述指令接收单元用于接收所述上位机发送的控制指令;
所述第一发送单元用于将所述控制指令发送到所述FTL子模块;
所述第二发送单元用于向所述上位机返回反馈信息。
4.如权利要求2所述的Nand flash元件,其特征在于,所述FTL子模块包括地址映射单元、地址偏移单元、地址保存单元和坏块记录单元,其中:
所述地址映射单元用于将所述Nand flash内核的物理块地址与所述上位机的逻辑块地址进行对应;
所述地址偏移单元用于根据所述逻辑块地址的偏移量对所述物理块地址进行同等偏移处理;
所述地址保存单元用于将所述逻辑块地址与所述物理块地址的对应关系进行保存;
所述坏块记录单元用于将变为坏块的物理块的物理块地址记录在坏块表中。
5.如权利要求2所述的Nand flash元件,其特征在于,所述后端子模块包括读写控制单元和初始化单元,其中:
所述读写控制单元用于根据从上位机接收到的控制指令对所述Nand flash内核进行读操作、写操作或擦除操作;
所述初始化单元用于根据所述控制指令对所述Nand flash内核进行初始化操作。
6.如权利要求1所述的Nand flash元件,其特征在于,所述产品固件模块还用于:
在不进行低级格式化操作的情况下进行自身内容的更新处理。
CN201711449618.6A 2017-12-27 2017-12-27 一种Nand flash元件 Active CN108345429B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711449618.6A CN108345429B (zh) 2017-12-27 2017-12-27 一种Nand flash元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711449618.6A CN108345429B (zh) 2017-12-27 2017-12-27 一种Nand flash元件

Publications (2)

Publication Number Publication Date
CN108345429A true CN108345429A (zh) 2018-07-31
CN108345429B CN108345429B (zh) 2021-08-31

Family

ID=62962741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711449618.6A Active CN108345429B (zh) 2017-12-27 2017-12-27 一种Nand flash元件

Country Status (1)

Country Link
CN (1) CN108345429B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110543283A (zh) * 2019-09-05 2019-12-06 北京兆易创新科技股份有限公司 一种nand快闪器件
CN116880782A (zh) * 2023-09-08 2023-10-13 合肥康芯威存储技术有限公司 一种内嵌式存储器及其测试方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103198020A (zh) * 2013-03-18 2013-07-10 山东华芯半导体有限公司 一种提高闪存使用寿命的方法
CN104182674A (zh) * 2014-08-12 2014-12-03 清华大学深圳研究生院 一种固态硬盘的保护装置
CN104461401A (zh) * 2014-12-25 2015-03-25 珠海煌荣集成电路科技有限公司 Spi闪速存储器的数据读写管理方法及数据读写管理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103198020A (zh) * 2013-03-18 2013-07-10 山东华芯半导体有限公司 一种提高闪存使用寿命的方法
CN104182674A (zh) * 2014-08-12 2014-12-03 清华大学深圳研究生院 一种固态硬盘的保护装置
CN104461401A (zh) * 2014-12-25 2015-03-25 珠海煌荣集成电路科技有限公司 Spi闪速存储器的数据读写管理方法及数据读写管理装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
董永帅: ""flash文件系统及存储管理技术研究与实现"", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110543283A (zh) * 2019-09-05 2019-12-06 北京兆易创新科技股份有限公司 一种nand快闪器件
CN116880782A (zh) * 2023-09-08 2023-10-13 合肥康芯威存储技术有限公司 一种内嵌式存储器及其测试方法
CN116880782B (zh) * 2023-09-08 2023-12-05 合肥康芯威存储技术有限公司 一种内嵌式存储器及其测试方法

Also Published As

Publication number Publication date
CN108345429B (zh) 2021-08-31

Similar Documents

Publication Publication Date Title
US9058256B2 (en) Data writing method, memory controller and memory storage apparatus
US9519436B1 (en) Memory erasing method, memory controller, and memory storage apparatus
US8954705B2 (en) Memory space management method and memory controller and memory storage device and memory storage using the same
US9268688B2 (en) Data management method, memory controller and memory storage apparatus
US10248497B2 (en) Error detection and correction utilizing locally stored parity information
TWI695382B (zh) 記憶體定址方法及相關聯的控制器
CN106372004A (zh) 用于ssd控制器的可编程协议独立bar存储器
US9619380B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
CN109065096A (zh) 具有错误校正逻辑的存储模块
US9448926B2 (en) Bidirectional counter in a flash memory
US9552287B2 (en) Data management method, memory controller and embedded memory storage apparatus using the same
US20170269873A1 (en) Memory management method, memory control circuit unit and memory storage device
CN108345429A (zh) 一种Nand flash元件
US20160110112A1 (en) Data writing method, memoey control circuit unit and memory storage apparatus
CN108345430B (zh) 一种Nand flash元件及其运行控制方法和装置
CN106683698A (zh) 存储器件及其操作方法
CN110597741B (zh) 一种l2p表的读写、更新方法及l2p表
US10289334B2 (en) Valid data merging method, memory controller and memory storage apparatus
CN105139890A (zh) 一种信息处理方法及固态硬盘
CN111198651B (zh) 进行存储空间管理的方法以及数据存储装置及其控制器
CN108255540B (zh) 一种Nand flash元件及其载入控制方法和装置
US20130246687A1 (en) Data writing method, memory controller and memory storage apparatus
CN108363549A (zh) 一种Nand flash元件及其通信控制方法和装置
CN208255870U (zh) 一种可重建通用型电子盘
CN108231124A (zh) 一种Nand flash元件及其低格控制方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.