CN108345430B - 一种Nand flash元件及其运行控制方法和装置 - Google Patents

一种Nand flash元件及其运行控制方法和装置 Download PDF

Info

Publication number
CN108345430B
CN108345430B CN201711449641.5A CN201711449641A CN108345430B CN 108345430 B CN108345430 B CN 108345430B CN 201711449641 A CN201711449641 A CN 201711449641A CN 108345430 B CN108345430 B CN 108345430B
Authority
CN
China
Prior art keywords
nand flash
module
working mode
low
upper computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711449641.5A
Other languages
English (en)
Other versions
CN108345430A (zh
Inventor
庄开锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Original Assignee
Beijing Zhaoyi Innovation Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Zhaoyi Innovation Technology Co Ltd filed Critical Beijing Zhaoyi Innovation Technology Co Ltd
Priority to CN201711449641.5A priority Critical patent/CN108345430B/zh
Publication of CN108345430A publication Critical patent/CN108345430A/zh
Application granted granted Critical
Publication of CN108345430B publication Critical patent/CN108345430B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604Improving or facilitating administration, e.g. storage management
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629Configuration or reconfiguration of storage systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • G06F3/0679Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Abstract

本发明实施例提供了一种Nand flash元件及其运行控制方法和装置,该元件包括一个封装体,封装体内封装有Nand flash内核和内部控制器,内部控制器包括基础配置模块、基础加载模块、低格模块和产品固件模块。其中,基础配置模块用于存储该Nand flash内核的基础信息和配置信息;基础加载模块用于接收上位机发送的数据信息、控制信息并加载产品固件到RAM;低格模块用于根据控制信息对Nand flash内核进行低级格式化操作;产品固件模块用于处理用户命令并根据数据信息和控制信息对Nand flash内核进行ECC校验管理、坏块管理、地址映射管理和损耗均衡管理。本实施例的Nand flash元件通过内部控制器就可以实现对整个元件的管理,不再依赖主控制器,因此可以解决主控制器负担较重的问题。

Description

一种Nand flash元件及其运行控制方法和装置
技术领域
本发明涉及内存技术领域,特别是涉及一种Nand flash元件及其运行控制方法和装置。
背景技术
Nand flash是flash存储器的一种,其内部采用非线性宏单元模式,为固态大容量内存的实现提供了廉价有效的解决方案。Nand flash有容量较大,改写速度快等优点,适用于大量数据的存储,因而在业界得到了越来越广泛的应用,如嵌入式产品中包括数码相机、MP3随身听记忆卡、体积小巧的U盘等。
Nand flash的数据是以bit的方式保存在memory cell中,一般来说,每个cell中只能存储一个bit;这些cell以8个或者16个为单位,连成bit line,形成所谓的byte(x8)/word(x16),这就是NAND Device的位宽。这些bit line再组成Page,根据厂商或型号的不同,每页的bit line数也不同;多个page形成一个Block,例如32个page。具体一片Nandflash上有多少个Block视需要所定。
Nand flash需要控制器管理其功能,例如ECC校验、坏块管理、地址映射、损耗均衡等,然而一般的Nand flash在其封装体内均没有设置相应的内部控制器,因此,上述对其功能的管理均依赖相应的主控制器去实现,从而增加了相应主控制器的负担。
发明内容
有鉴于此,本发明提供了一种Nand flash元件及其运行控制方法和装置,以解决Nand flash元件因需要依赖主控制器对其进行管理而导致主控制器负担较重的问题。
为了解决上述问题,本发明公开了一种Nand flash元件,包括一个封装体,所述封装体内封装有Nand flash内核和内部控制器,所述内部控制器的固件包括基础配置模块、基础加载模块、低格模块和产品固件模块,其中:
所述基础配置模块用于存储该Nand flash内核的基础信息和配置信息;
所述基础加载模块用于接收上位机发送的数据信息和控制信息,并产品固件加载到内部控制器的RAM中并运行;
所述低格模块用于根据所述控制信息对所述Nand flash内核进行低级格式化操作;
所述产品固件模块用于根据所述数据信息和所述控制信息对所述Nand flash内核进行ECC校验管理、坏块管理、地址映射管理和损耗均衡管理。
可选的,所述配置信息包括页大小、块大小、块数量、坏块检查方式和ECC校验信息中的部分或全部。
可选的,所述基础加载模块包括模式控制单元、第一载入单元和第二载入单元,其中:
所述模式控制单元用于根据上位机的控制信息控制所述基础加载模块的工作模式,所述工作模式包括普通工作模式和Debug工作模式;
所述第一载入单元用于当所述基础加载模块处于所述普通工作模式时,将产品固件拷贝到内部控制器的RAM中,并控制所述产品固件运行;
所述第二载入单元用于当所述基础加载模块处于所述Debug工作模式时,从上位机接收配置信息和低格控制程序,并根据所述配置信息控制所述低格控制程序运行。
可选的,所述低格模块包括块管理单元、存储控制单元和固件下载单元,其中:
所述块管理单元用于对所述Nand flash元件进行检测、对所述配置信息进行计算、对所述Nand flash内核进行坏块检查以及生成映射表;
所述存储控制单元用于将所述配置信息和所述映射表保存到所述Nand flash内核中;
所述固件下载单元用于接收上位机发送的产品固件,并将所述产品固件保存到所述Nand flash内核中。
可选的,所述产品固件模块包括指令处理单元、固件更新单元、映射表更新单元和异常处理单元,其中:
所述指令处理单元用于处理所述上位机发送的控制指令,并向所述上位机返回数据或执行结果;
所述固件更新单元用于对产品固件进行更新;
所述映射表更新单元用于对Nand flash元件的映射表进行更新;
所述异常处理单元用于对所述Nand flash元件的断电异常、读写错误或ECC错误进行处理。
还提供了一种运行控制方法,应用于如上所述的Nand flash元件的内部控制器,所述运行控制方法包括步骤:
在所述Nand flash元件上电时,控制所述内部控制器的基础加载模块执行接收上位机发送的基础信息和控制信息;
根据所述控制信息判断所述基础加载模块的工作模式,所述工作模式包括普通工作模式和Debug工作模式;
如果所述工作模式为所述普通工作模式,则控制所述基础加载模块加载产品固件到内部控制器的RAM中,并运行该产品固件;
如果所述工作模式为所述Debug工作模式,则控制所述基础加载模块从所述上位机接收配置信息和低格控制程序,并根据所述配置信息运行所述低格控制程序;
控制所述低格模块对所述Nand flash元件进行块管理操作;
控制所述产品固件模块从所述上位机接收产品固件,并将所述产品固件保存到所述Nand flash内核中。
另外还提供了一种运行控制装置,应用于如上所述的Nand flash元件的内部控制器,所述运行控制装置包括:
第一控制模块,用于在所述Nand flash元件上电时,控制所述内部控制器的基础加载模块执行接收上位机发送的基础信息和控制信息;
模式判断模块,用于根据所述控制信息判断所述基础加载模块的工作模式,所述工作模式包括普通工作模式和Debug工作模式;
第二控制模块,用于如果所述工作模式为所述普通工作模式,则控制所述基础加载模块加载产品固件到内部控制器的RAM中,并运行该产品固件;
第三控制模块,用于如果所述工作模式为所述Debug工作模式,则控制所述基础加载模块从所述上位机接收配置信息和低格控制程序,并根据所述配置信息运行所述低格控制程序;
第四控制模块,用于控制所述低格模块对所述Nand flash元件进行块管理操作;
第五控制模块,用于控制所述产品固件模块从所述上位机接收产品固件,并将所述产品固件保存到所述Nand flash内核中。
从上述技术方案可以看出,本发明提供了一种Nand flash元件及其运行控制方法和装置,该元件包括一个封装体,封装体内封装有Nand flash内核和内部控制器,内部控制器的包括基础配置模块、基础加载模块、低格模块和产品固件模块。其中,基础配置模块用于存储该Nand flash内核的基础信息和配置信息;基础加载模块用于接收上位机发送的数据信息和控制信息并加载产品固件到RAM中;低格模块用于根据控制信息对Nand flash内核进行低级格式化操作;产品固件模块用于处理用户命令并根据数据信息和控制信息对Nand flash内核进行ECC校验管理、坏块管理、地址映射管理和损耗均衡管理。本实施例的Nand flash元件通过内部控制器就可以实现对整个元件的管理,不再依赖主控制器,因此可以解决Nand flash元件因需要依赖主控制器对其进行管理而导致主控制器负担较重的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种Nand flash元件的结构框图;
图2为本发明实施例提供的一种Nand flash元件的运行控制方法的步骤流程图;
图3为本发明实施例提供的一种Nand flash元件的运行控制装置的结构框图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例一
图1为本发明实施例提供的一种Nand flash元件的结构框图。
参照图1所示,本实施例提供的Nand flash元件包括一个封装体10,该封装体内设置有Nand flash内核11和一个内部控制器12。该Nand flash内核包括有多个Block,每个Block由多个Page组成,每个Page则由多个Cell line构成,该内核还包括存储ECC校验码的存储区域。
上述内部控制器用于对Nand flash内核进行控制,该内部控制器具体包括基础配置模块121、基础加载模块122、低格模块123和产品固件模块124。
其中,上述基础配置模块用于存储该Nand flash内核的基础信息和配置信息,如页大小,块大小,含有多少个块,查找坏块的方式,ECC等;基础加载模块用于接收上位机发送的数据信息和控制信息;低格模块用于根据从上位机接收到的控制信息对Nand flash内核进行低级格式化操作;产品固件模块则用于根据上位机发送的数据信息和控制信息对Nand flash内核进行ECC校验管理、坏块管理、地址映射管理和损耗均衡管理等。
从上述技术方案可以看出,本实施例提供了一种Nand flash元件,该元件包括一个封装体,封装体内封装有Nand flash内核和内部控制器,内部控制器包括基础配置模块、基础加载模块、低格模块和产品固件模块。其中,基础配置模块用于存储该Nand flash内核的基础信息和配置信息;基础加载模块用于接收上位机发送的数据信息和控制信息并加载产品固件到内部控制器的RAM运行;低格模块用于根据控制信息对Nand flash内核进行低级格式化操作;产品固件模块用于处理用户命令并根据数据信息和控制信息对Nand flash内核进行ECC校验管理、坏块管理、地址映射管理和损耗均衡管理。本实施例的Nand flash元件通过内部控制器就可以实现对整个元件的管理,不再依赖主控制器,因此可以解决Nand flash元件因需要依赖主控制器对其进行管理而导致主控制器负担较重的问题。
本实施例中的基础加载模块具体包括模式控制单元、第一载入单元和第二载入单元。模式控制单元用于根据上位机的控制信息控制基础加载模块的工作模式,其工作模式包括普通工作模式和Debug工作模式,即该模块能够根据上位机的控制进入普通同坐模式或者Debug工作模式。
所谓普通工作模式是指该元件在加电后加载相应的产品固件,然后运行产品固件支持用户进行读、写或者擦除操作;而Debug工作模式是指在加电后支持用户通过上位机实现对该元件进行开卡操作,即对其进行初始化,使其能够进入能使用户正常使用的状态。
第一载入单元用于当所述基础加载模块处于普通工作模式时,将产品固件拷贝到内部控制器的RAM中,并运行该产品固件;第二载入单元用于当基础加载模块处于Debug工作模式时,从上位机接收配置信息和低格控制程序,并根据配置信息控制低格控制程序运行,以便对该元件的Nand flash内核进行低级格式操作。
低格模块包括块管理单元、存储控制单元和固件下载单元。块管理单元用于对Nand flash元件进行检测即检测该元件内有多少Nand flash内核,还用于对配置信息进行计算,对Nand flash内核进行坏块检查以及生成相应的映射表;存储控制单元用于将配置信息和映射表保存到Nand flash内核中,具体来说是将其保存到通过块管理所分配的管理区中;固件下载单元用于接收上位机发送的产品固件,并将产品固件保存到Nand flash内核中,同样将该产品固件保存到Nand flash内核的管理区中。
产品固件模块包括指令处理单元、固件更新单元、映射表更新单元和异常处理单元。指令处理单元用于处理上位机发送的控制指令,并向上位机返回数据或执行结果,用于告诉上位机其发送的指令已经被有效执行,以便上位机能够根据相应结果执行相应的操作;固件更新单元用于对产品固件进行更新;映射表更新单元用于对Nand flash元件的映射表进行更新,确保地址映射正确;异常处理单元用于对Nand flash元件的断电异常、读写错误或ECC错误进行处理。
实施例二
图2为本发明实施例提供的一种Nand flash元件的运行控制方法的步骤流程图。
本实施例提供的运行控制方法应用于实施例一中所提供的Nand flash元件的内部控制器,用于实现对Nand flash元件进行相应的运行控制,即控制器该元件进行正常工作。
参照图2所示,本实施例提供的Nand flash元件的运行控制方法具体包括如下步骤:
S101:接收上位机发送的基础信息和控制信息。
在Nand flash元件上电时,控制内部控制器的基础加载模块接收上位机发送的基础信息和控制信息。
S102:判断工作模式是否为普通工作模式。
具体为对基础加载模块的工作模式进行判断,由于该模块的工作模式包括普通工作模式和Debug工作模式,因此这里具体为判断该模块具体为普通工作模式还是Debug工作模式,并根据判断结果决定下一步所要执行的任务。检测进入Debug模式的标志位是否为1,如果为1则进入Debug工作模式,如果为0,则进入普通工作模式。
S103:控制基础加载模块从Nand flash元件中加载产品固件。
即当基础加载模块的工作模式为普通工作模式时,控制该基础加载模块从Nandflash元件中加载产品固件到内部控制器的RAM,并运行该产品固件从而使该元件开始正常工作。如果是Debug模式,固件载入模块接收配置模块和低格模块,并运行低格模块,将配置模块存入Nand flash元件中。
S104:控制低格模块从上位机接收配置信息和低格控制程序控制程序。
即当基础加载模块的工作模式为Debug工作模式时,控制该模块从上位机接收配置信息和低格控制程序,并根据该配置信息运行该低格控制程序,以对该Nand flash元件的Nand flash内核进行低级格式化操作,通过对其进行低级格式化操作,使其进入一种能够被正常使用的状态。
S105:对Nand flash内核进行块管理。
即在对Nand flash内核执行低级格式化操作后,对其进行快管理,具体为将该Nand flash内核中的块划分为用户区和管理区,用户区用于供用户存储数据,管理区用于存储配置信息、映射表等信息。
S106:控制产品固件模块从上位机接收产品固件。
在对Nand flash内核执行相应块管理后,从上位机接收该元件的产品固件,并将该产品存储到该内核的管理区内,然后重新复位,固件载入模块进入普通工作模式,将产品固件加载到内部控制器的RAM中,同时运行该产品固件,从而使该元件进入正常工作状态,以使用户能够进行读、写或擦除操作。
从上述技术方案可以看出,本实施例提供了一种运行控制方法,该方法应用于Nand flash元件的内部控制器,可以使内部控制对该元件进行正常的运行控制,而无需片外的主控制器对其进行控制,从而降低了主控制器的负担。
实施例三
图3为本发明实施例提供的一种Nand flash元件的运行控制装置的结构框图。
本实施例提供的运行控制装置应用于上一实施例中所提供的Nand flash元件的内部控制器,用于实现对Nand flash元件进行相应的运行控制,即控制器该元件进行正常工作。
参照图2所示,本实施例提供的Nand flash元件的运行控制装置具体包括第一控制模块20、模式判断模块30、第二控制模块40、第三控制模块50、第四控制模块60和第五控制模块70。
第一控制模块用于控制内部控制的基础加载模块接收上位机发送的基础信息和控制信息。
在Nand flash元件上电时,控制内部控制器的基础加载模块接收上位机发送的基础信息和控制信息。
模式判断模块用于判断工作模式是否为普通工作模式。
具体为对基础加载模块的工作模式进行判断,由于该模块的工作模式包括普通工作模式和Debug工作模式,因此这里具体为判断该模块具体为普通工作模式还是Debug工作模式,并根据判断结果决定下一步所要执行的任务。检测进入Debug模式的标志位是否为1,如果为1则进入Debug工作模式,如果为0,则进入普通工作模式。
第二控制模块用于控制基础加载模块从Nand flash元件中加载产品固件。
即当基础加载模块的工作模式为普通工作模式时,控制该基础加载模块从Nandflash元件加载产品固件到内部控制器的RAM中,并运行该产品固件,从而使该元件开始正常工作。如果是Debug模式,固件载入模块接收配置模块和低格模块,并运行低格模块,将配置模块存入Nand flash元件中。
第三控制模块用于控制基础加载模块从上位机接收配置信息和低格控制程序。
即当基础加载模块的工作模式为Debug工作模式时,控制该模块从上位机接收配置信息和低格控制程序,并根据该配置信息运行该低格控制程序,以对该Nand flash元件的Nand flash内核进行低级格式化操作,通过对其进行低级格式化操作,使其进入一种能够被正常使用的状态。
第四控制模块用于对Nand flash内核进行块管理。
即在对Nand flash内核执行低级格式化操作后,对其进行块管理,具体为将该Nand flash内核中的块划分为用户区和管理区,用户区用于供用户存储数据,管理区用于存储配置信息、映射表等信息。
第五控制模块用于控制产品固件模块从上位机接收产品固件。
在对Nand flash内核执行相应块管理后,从上位机接收该元件的产品固件,并将该产品存储到该内核的管理区内,然后重新复位,固件载入模块进入普通工作模式,将产品固件加载到Nand flash元件的内部控制器的RAM中,同时运行该产品固件,从而使该元件进入正常工作状态,以使用户能够进行读、写或擦除操作。
从上述技术方案可以看出,本实施例提供了一种运行控制装置,该装置应用于Nand flash元件的内部控制器,可以使内部控制对该元件进行正常的运行控制,而无需片外的主控制器对其进行控制,从而降低了主控制器的负担。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
本领域内的技术人员应明白,本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此,本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上,使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明实施例的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本发明所提供的技术方案进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。

Claims (7)

1.一种Nand flash元件,其特征在于,包括一个封装体,所述封装体内封装有Nandflash内核和内部控制器,所述内部控制器包括基础配置模块、基础加载模块、低格模块和产品固件模块,其中:
所述基础配置模块用于存储该Nand flash内核的基础信息和配置信息;
所述基础加载模块用于接收上位机发送的数据信息、控制信息并加载产品固件到所述内部控制器的RAM中运行;
所述低格模块用于根据所述控制信息对所述Nand flash内核进行低级格式化操作;
所述产品固件模块用于根据所述数据信息和所述控制信息对所述Nand flash内核进行ECC校验管理、坏块管理、地址映射管理和损耗均衡管理;
所述Nand flash内核包括块,所述块划分为用户区和管理区,所述管理区用于存储所述配置信息,所述配置信息用于低格控制程序运行;
所述低格控制程序用于对所述Nand flash内核进行低级格式化操作。
2.如权利要求1所述的Nand flash元件,其特征在于,所述配置信息包括页大小、块大小、块数量、坏块检查方式和ECC校验信息中的部分或全部。
3.如权利要求1所述的Nand flash元件,其特征在于,所述基础加载模块包括模式控制单元、第一载入单元和第二载入单元,其中:
所述模式控制单元用于根据上位机的控制信息控制所述基础加载模块的工作模式,所述工作模式包括普通工作模式和Debug工作模式;
所述第一载入单元用于当所述基础加载模块处于所述普通工作模式时,将产品固件拷贝到所述内部控制器的RAM中,并控制所述产品固件运行;
所述第二载入单元用于当所述基础加载模块处于所述Debug工作模式时,从上位机接收配置信息和低格控制程序,并根据所述配置信息控制所述低格控制程序运行。
4.如权利要求1所述的Nand flash元件,其特征在于,所述低格模块包括块管理单元、存储控制单元和固件下载单元,其中:
所述块管理单元用于对所述Nand flash元件进行检测、对所述配置信息进行计算、对所述Nand flash内核进行坏块检查以及生成映射表;
所述存储控制单元用于将所述配置信息和所述映射表保存到所述Nand flash内核中;
所述固件下载单元用于接收上位机发送的产品固件,并将所述产品固件保存到所述Nand flash内核中。
5.如权利要求1所述的Nand flash元件,其特征在于,所述产品固件模块包括指令处理单元、固件更新单元、映射表更新单元和异常处理单元,其中:
所述指令处理单元用于处理所述上位机发送的控制指令,并向所述上位机返回数据或执行结果;
所述固件更新单元用于对产品固件进行更新;
所述映射表更新单元用于对Nand flash元件的映射表进行更新;
所述异常处理单元用于对所述Nand flash元件的断电异常、读写错误或ECC错误进行处理。
6.一种运行控制方法,应用于如权利要求1~5任一项所述的Nand flash元件的内部控制器,其特征在于,所述运行控制方法包括步骤:
在所述Nand flash元件上电时,控制所述内部控制器的基础加载模块执行接收上位机发送的基础信息和控制信息;
根据所述控制信息判断所述基础加载模块的工作模式,所述工作模式包括普通工作模式和Debug工作模式;
如果所述工作模式为所述普通工作模式,则控制所述低格模块从所述上位机接收所述Nand flash元件的产品固件、保存并运行所述产品固件;
如果所述工作模式为所述Debug工作模式,则控制所述基础加载模块从所述上位机接收配置信息和低格控制程序,并根据所述配置信息运行所述低格控制程序;
控制所述低格模块对所述Nand flash元件进行块管理操作;
控制所述产品固件模块从所述上位机接收产品固件,并将所述产品固件保存到所述Nand flash内核中。
7.一种运行控制装置,应用于如权利要求1~5任一项所述的Nand flash元件的内部控制器,其特征在于,所述运行控制装置包括:
第一控制模块,用于在所述Nand flash元件上电时,控制所述内部控制器的基础加载模块执行接收上位机发送的基础信息和控制信息;
模式判断模块,用于根据所述控制信息判断所述基础加载模块的工作模式,所述工作模式包括普通工作模式和Debug工作模式;
第二控制模块,用于如果所述工作模式为所述普通工作模式,则控制所述低格模块从所述上位机接收所述Nand flash元件的产品固件、保存并运行所述产品固件;
第三控制模块,用于如果所述工作模式为所述Debug工作模式,则控制所述基础加载模块从所述上位机接收配置信息和低格控制程序,并根据所述配置信息运行所述低格控制程序;
第四控制模块,用于控制所述低格模块对所述Nand flash元件进行块管理操作;
第五控制模块,用于控制所述产品固件模块从所述上位机接收产品固件,并将所述产品固件保存到所述Nand flash内核中。
CN201711449641.5A 2017-12-27 2017-12-27 一种Nand flash元件及其运行控制方法和装置 Active CN108345430B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711449641.5A CN108345430B (zh) 2017-12-27 2017-12-27 一种Nand flash元件及其运行控制方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711449641.5A CN108345430B (zh) 2017-12-27 2017-12-27 一种Nand flash元件及其运行控制方法和装置

Publications (2)

Publication Number Publication Date
CN108345430A CN108345430A (zh) 2018-07-31
CN108345430B true CN108345430B (zh) 2021-08-10

Family

ID=62962755

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711449641.5A Active CN108345430B (zh) 2017-12-27 2017-12-27 一种Nand flash元件及其运行控制方法和装置

Country Status (1)

Country Link
CN (1) CN108345430B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113050878A (zh) * 2019-12-27 2021-06-29 北京兆易创新科技股份有限公司 一种开卡划分块的方法和装置
CN111552590B (zh) * 2020-04-16 2022-09-30 国电南瑞科技股份有限公司 一种电力二次设备内存位翻转的检测恢复方法及系统
CN114911716A (zh) * 2022-03-08 2022-08-16 太仓市同维电子有限公司 一种动态的、离散的、碎片化的嵌入式系统nand flash使用方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1831797A (zh) * 2005-12-22 2006-09-13 北京中星微电子有限公司 音频处理器及其控制方法
CN104461401A (zh) * 2014-12-25 2015-03-25 珠海煌荣集成电路科技有限公司 Spi闪速存储器的数据读写管理方法及数据读写管理装置
CN204516361U (zh) * 2015-01-16 2015-07-29 深圳市江波龙电子有限公司 嵌入式存储芯片、嵌入式电子设备
CN107025069A (zh) * 2016-01-13 2017-08-08 桑迪士克科技有限责任公司 非易失性存储器的数据路径控制

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020027823A1 (en) * 2000-09-06 2002-03-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
WO2012050934A2 (en) * 2010-09-28 2012-04-19 Fusion-Io, Inc. Apparatus, system, and method for a direct interface between a memory controller and non-volatile memory using a command protocol

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1831797A (zh) * 2005-12-22 2006-09-13 北京中星微电子有限公司 音频处理器及其控制方法
CN104461401A (zh) * 2014-12-25 2015-03-25 珠海煌荣集成电路科技有限公司 Spi闪速存储器的数据读写管理方法及数据读写管理装置
CN204516361U (zh) * 2015-01-16 2015-07-29 深圳市江波龙电子有限公司 嵌入式存储芯片、嵌入式电子设备
CN107025069A (zh) * 2016-01-13 2017-08-08 桑迪士克科技有限责任公司 非易失性存储器的数据路径控制

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
flash文件系统及存储管理技术研究与实现;董永帅;《中国优秀硕士学位论文全文数据库》;20100615(第6期);第I137-20页 *

Also Published As

Publication number Publication date
CN108345430A (zh) 2018-07-31

Similar Documents

Publication Publication Date Title
KR101375992B1 (ko) 불휘발성 메모리로부터의 디바이스 부트업 동안 에러들의 핸들링
US9058256B2 (en) Data writing method, memory controller and memory storage apparatus
US20090265505A1 (en) Data writing method, and flash storage system and controller using the same
CN108345430B (zh) 一种Nand flash元件及其运行控制方法和装置
US9519436B1 (en) Memory erasing method, memory controller, and memory storage apparatus
CN107402716B (zh) 数据写入方法、存储器控制电路单元与存储器储存装置
US9063888B2 (en) Program code loading and accessing method, memory controller, and memory storage apparatus
US9037781B2 (en) Method for managing buffer memory, memory controllor, and memory storage device
JP2004295865A (ja) 自動ブーティングシステム及び自動ブーティング方法
CN111324290A (zh) 一种存储器
CN104951376A (zh) 参数优化方法及参数优化装置
CN108255540B (zh) 一种Nand flash元件及其载入控制方法和装置
CN108345429B (zh) 一种Nand flash元件
US8010734B2 (en) Method and system for reading instructions from NAND flash memory and writing them into SRAM for execution by a processing device
CN106683698A (zh) 存储器件及其操作方法
CN110825421B (zh) 一种固件升级方法、系统及可读存储介质
US20170115925A1 (en) Valid data merging method, memory controller and memory storage apparatus
CN108231124B (zh) 一种Nand flash元件及其低格控制方法和装置
TWI738235B (zh) 用來進行恢復管理的方法以及記憶裝置及其控制器以及電子裝置
CN110442300B (zh) 整理指令记录方法、存储器控制电路单元与存储装置
JP4818453B1 (ja) 電子機器およびデータ読み出し方法
CN103412778A (zh) 一种片上系统NANDFlash程序引导方法与装置
US9268554B2 (en) Controlling method, memory controller, and data transmission system
US20150205715A1 (en) Data protecting method, memory storage apparatus and memory control circuit unit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.