CN104952775B - 基板处理方法 - Google Patents

基板处理方法 Download PDF

Info

Publication number
CN104952775B
CN104952775B CN201510135013.4A CN201510135013A CN104952775B CN 104952775 B CN104952775 B CN 104952775B CN 201510135013 A CN201510135013 A CN 201510135013A CN 104952775 B CN104952775 B CN 104952775B
Authority
CN
China
Prior art keywords
substrate
processing
polishing
reprocessing
substrate processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510135013.4A
Other languages
English (en)
Other versions
CN104952775A (zh
Inventor
大泷裕史
鸟越恒男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Corp
Original Assignee
Ebara Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Corp filed Critical Ebara Corp
Publication of CN104952775A publication Critical patent/CN104952775A/zh
Application granted granted Critical
Publication of CN104952775B publication Critical patent/CN104952775B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32097—Recipe programming for flexible batch
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

本发明提供一种能够通过针对在基板处理中接受处理中断指令而中断处理的基板进行再处理，而实现成品率提升的基板处理方法。该基板处理方法为，按照预先设定的配方选单，将基板依次搬送至多个处理部并进行预定的处理，该基板处理方法的特征为，在处理部处理基板时，将通过处理中断指令而中断处理的基板形成为待机状态，将配方选单定制化，按照定制化的配方选单，进行中断处理的基板的再处理、或按照预先设定的再处理用的配方选单，进行中断处理的基板的再处理。

Description

基板处理方法
技术领域
本发明涉及按照预先设定的配方选单(recipe)，将半导体晶片等基板依次搬送至多个处理部并进行处理的基板处理方法。
背景技术
近年来，随着半导体设备的高集积化、高密度化，电路配线越来越微细化，多层配线的层数也不断增加。当要达成电路微细化并同时实现多层配线，由于一边沿袭下侧的层的表面凹凸，阶梯差一边变得更大，因此随着配线层数增加，对形成薄膜时的阶梯差形状的膜被覆性(阶跃式覆盖率)会变差。因此，为了形成为多层配线，必须改善该阶跃式覆盖率且在适当过程中进行平坦化处理。此外，由于焦点深度随着光微影的微细化而变浅，因此需要将半导体设备表面进行平坦化处理，以使半导体设备的表面凹凸阶梯差在焦点深度以下。
因此，在半导体设备的制造工序中，半导体设备表面的平坦化技术日益重要。该平坦化技术的中最为重要的技术为化学机械研磨(CMP(Chemical Mechanical Polishing))。该化学机械研磨是使用研磨装置，一边将含有二氧化硅(SiO2)或二氧化铈(CeO2)等磨料的研磨液(浆料)供给至研磨垫，一边使半导体晶片等基板与研磨垫滑动接触来进行研磨的。
包含CMP流程在内，在半导体设备的制造流程中成品率的改善、装置运转率的提高成为重要课题。因此，在工厂(Fab)内导入EES(Equipment Engineering System，设备工程系统)或FDC(Fault Detection&Classification，错误侦测与分类)，通过监视各半导体制造装置中每个半导体制造装置的运转状况而活用在防止成品率降低的情况。CMP装置的情况下，对工厂(Fab)内的FDC系统报告研磨台、研磨头(顶环)、浆料、修整器等的加工点数据，FDC通过将该等数据进行收集、解析来监视数据变动。通过变动量，CMP装置从FDC接收处理的中断指令(FDC错误)。处理中断指令是指例如第一研磨处理中的晶片在之后马上结束第一研磨，并未继续第二研磨之后的处理，跳过后续处理而返回至盒。另外，盒内的未处理晶片也形成为跳过处理，在未处理的状况下即完成处理。这些晶片形成为拒绝(REJECTED)或跳过(SKIPPED)而向FDC等工厂(Fab)内的系统报告。
【在先技术文献】
【专利文献】
【专利文献1】日本特开2009-200476号公报
(发明所要解决的问题)
近年来，对于通过处理中断指令而结束的晶片，也有进行尽可能的再处理而想要进行救济的迫切期望。在CMP装置中在多个腔室实施多段研磨，因此中断处理的场所在第一研磨、第二研磨、或研磨工序之后的清洗工序中，再处理流程不同。因此，在再处理中，必须按照中断的案例而将配方选单定制化。但是，装置在工厂(Fab)内进行基于主计算机的在线(Online)的遥控管理，配方选单对晶片盒，原则上为1个，为了在中断后的再处理中重新分配配方选单，必须暂时将晶片载体从装置搬出，再次重新搬入而再登录。此时，等待再搬入成为至再处理为止的损失时间，有多个无法救济的案例。
发明内容
本发明是鉴于上述情况而作出的，目的在于提供针对在基板处理中接受处理中断指令而中断处理的基板进行再处理，由此可实现成品率提升的基板处理方法。
(用于解决问题的手段)
为达到上述目的，本发明的基板处理方法，按照预先设定的配方选单，将基板依次搬送至设置于制造装置的基板处理装置的多个处理部并进行预定的处理，所述基板处理方法的特征在于，在所述基板处理装置的多个处理部的一个处理部中对基板进行处理，通过在线系统对基板处理装置的处理结果进行管理，并且，对基板处理装置的运转状况进行监视，在基板处理中，通过发送至所述基板处理装置的处理中断指令来中断基板的处理，中断处理的基板在所述基板处理装置内形成为待机状态，不将中断处理的基板的处理结果从所述基板处理装置对所述在线系统报告，将所述配方选单定制化，按照定制化的配方选单由所述基板处理装置进行所述中断处理的基板的再处理、或按照预先设定的再处理用的配方选单，由所述基板处理装置进行所述中断处理的基板的再处理，将按照定制化的所述配方选单或预先设定的所述再处理用的配方选单而执行的处理结果从所述基板处理装置向所述在线系统报告。
根据本发明的优选方式，其特征在于，被形成为所述待机状态的基板在搬送基板的搬送装置上被形成为待机状态。
根据本发明的优选方式，其特征在于，所述基板的再处理进行所述预定的处理中的中断时之后的剩余处理。
根据本发明的优选方式，其特征在于，所述预定的处理由多个处理构成，所述再处理用的配方选单与所述多个处理相对应而分别预先准备，按照在中断所述基板的处理的时间点所进行的处理，自动选择所述再处理用的配方选单。
根据本发明的优选方式，其特征在于，相比于在中断所述基板的处理的时间点未处理的基板，优先进行所述中断处理的基板的再处理。
根据本发明的优选方式，其特征在于，在存在多个所述中断处理的基板时，能够选择再处理的优先顺序。
根据本发明的优选方式，其特征在于，在所述基板的再处理结束后，对在线系统报告处理结果。
(发明的效果)
本发明起到以下列举的效果。
1)针对在基板处理中接受处理中断指令而中断处理的基板进行再处理，由此可实现成品率的提升。
2)通过缩短至中断处理的基板的再处理为止的时间，可飞跃性地减少被废弃的基板。
附图说明
图1表示作为本发明的一实施方式的基板处理装置的研磨装置的整体构成的俯视图。
图2表示在研磨1结束后发生异常时的处理工序的时间图。
图3表示在研磨1处理中发生异常时的处理工序的时间图。
图4(a)、图4(b)表示再处理晶片的处理顺序的时序图，图4(a)表示将再处理晶片搬送至同一作业的最后的情况，图4(b)表示将再处理晶片作为处理前晶片的前头来进行搬送的情况。
符号说明
1 外壳
1a、1b、1c 间隔壁
2 装载/卸载部
3、3a、3b 研磨部
4 清洗部
5 第一线性输送器
6 第二线性输送器
7 摆动式输送器
12、13 挡门
20 前装载部
21 行走机构
22 搬送机器人
30A 第一研磨单元
30B 第二研磨单元
30C 第三研磨单元
30D 第四研磨单元
31 反转机
32 升降器
33、34、37、38 推动器
41 反转机
42～45 清洗机
46 搬送单元
130 临时放置部
300A、300B、300C、300D 研磨台
301A、301B、301C、301D 顶环
302A、302B、302C、302D 研磨液供给喷嘴
303A、303B、303C、303D 修整装置
304A、304B、304C、304D 喷雾器
305A 研磨垫
312 支持臂
313 轴
TP1 第一搬送位置
TP2 第二搬送位置
TP3 第三搬送位置
TP4 第四搬送位置
TP5 第五搬送位置
TP6 第六搬送位置
TP7 第七搬送位置
具体实施方式
以下参照图1至图4，详细说明本发明的基板处理装置的一实施方式。此外，在图1至图4中，对于相同或相当的构成要素标注相同符号且省略重复说明。在本实施方式中，说明研磨装置作为基板处理装置的情况，且说明晶片作为处理对象的基板的情况。
图1表示作为本发明的一实施方式的基板处理装置的研磨装置的整体构成的俯视图。如图1所示，本实施方式中的研磨装置具备有大致矩形状的外壳1，外壳1的内部由间隔壁1a、1b、1c而划分成装载/卸载部2、研磨部3(3a、3b)、及清洗部4。该等装载/卸载部2、研磨部3a、3b、及清洗部4分别被独立组装，且独立排气。
装载/卸载部2具备有载置贮存多个半导体晶片的晶片盒的2个以上(本实施方式中为4个)的前装载部20。这些前装载部20在研磨装置的宽度方向(与长度方向垂直的方向)上相邻排列。在前装载部20可搭载开放盒、SMIF(Standard Manufacturing Interface，标准制造界面)箱、或FOUP(Front Opening Unified Pod，前开式晶片箱)。在此，SMIF、FOUP是如下的密闭容器：在内部收纳晶片盒，以间隔壁覆盖，由此可与外部空间保持独立的环境。
另外，在装载/卸载部2，沿着前装载部20的排列铺设有行走机构21，在该行走机构21上设置有可沿着晶片盒排列方向移动的搬送机器人22。搬送机器人22通过在行走机构21上移动，可相对搭载于前装载部20的晶片盒进出(access)。该搬送机器人22在上下具备有2个机器手，例如在将半导体晶片送回至晶片盒时使用上侧的机器手，在搬送研磨前的半导体晶片时使用下侧的机器手，可分开使用上下的机器手。
装载/卸载部2是必须保持最为清洁的状态的区域，因此装载/卸载部2的内部始终维持在比装置外部、研磨部3、及清洗部4中的任一者为更高的压力。另外，在搬送机器人22的行走机构21的上部设有具有HEPA过滤器或ULPA过滤器等清洁空气过滤器的过滤器风扇单元(未图示)，通过该过滤器风扇单元来去除颗粒或有毒蒸气、气体的清洁空气始终朝向下方吹出。
研磨部3是进行半导体晶片的研磨的区域，具备：在内部具有第一研磨单元30A与第二研磨单元30B的第一研磨部3a、及在内部具有第三研磨单元30C与第四研磨单元30D的第二研磨部3b。如图1所示，这些第一研磨单元30A、第二研磨单元30B、第三研磨单元30C、及第四研磨单元30D沿着装置的长度方向排列。
如图1所示，第一研磨单元30A具备：具有研磨垫(研磨面)的研磨台300A；及用以保持半导体晶片、且将半导体晶片向研磨台300A上的研磨垫按压并研磨的顶环301A；用以对研磨台300A上的研磨垫供给研磨液或修整液(例如水)的研磨液供给喷嘴302A；用以进行研磨台300A上的研磨垫的修整的修整装置303A；及将液体(例如纯水)与气体(例如氮)的混合流体或液体(例如纯水)形成为雾状而从1个或多个喷嘴喷射至研磨垫的喷雾器304A。另外，同样地，第二研磨单元30B具备有：研磨台300B、顶环301B、研磨液供给喷嘴302B、修整装置303B、及喷雾器304B，第三研磨单元30C具备：研磨台300C、顶环301C、研磨液供给喷嘴302C、修整装置303C、及喷雾器304C，第四研磨单元30D具备：研磨台300D、顶环301D、研磨液供给喷嘴302D、修整装置303D、及喷雾器304D。
在第一研磨部3a的第一研磨单元30A及第二研磨单元30B与清洗部4之间配置有在沿着长度方向的4个搬送位置(从装载/卸载部2侧依次形成为第一搬送位置TP1、第二搬送位置TP2、第三搬送位置TP3、第四搬送位置TP4)之间搬送晶片的第一线性输送器5。在该第一线性输送器5的第一搬送位置TP1的上方配置有将从装载/卸载部2的搬送机器人22接收到的晶片进行反转的反转机31，在其下方配置有可上下升降的升降器32。另外，在第二搬送位置TP2的下方配置有可上下升降的推动器33，在第三搬送位置TP3的下方配置有可上下升降的推动器34。此外，在第三搬送位置TP3与第四搬送位置TP4之间设有挡门12。
另外，在第二研磨部3b配置有与第一线性输送器5邻接而在沿着长度方向的3个搬送位置(从装载/卸载部2侧依次形成为第五搬送位置TP5、第六搬送位置TP6、第七搬送位置TP7)之间搬送晶片的第二线性输送器6。在该第二线性输送器6的第六搬送位置TP6的下方配置有推动器37，在第七搬送位置TP7的下方配置有推动器38。其中，在第五搬送位置TP5与第六搬送位置TP6之间设有挡门13。
正如知道在研磨时考虑使用浆料那样，研磨部3是最为脏污(dirty)的区域。因此，在本实施方式中，以研磨部3内的颗粒不会飞散至外部的方式，从各研磨台的周围进行排气，通过将研磨部3的内部压力形成为比装置外部、周围的清洗部4、装载/卸载部2更为负压，来防止颗粒飞散。另外，通常分别在研磨台的下方设有排气导管(未图示)、在上方设有过滤器(未图示)，经由这些排气导管及过滤器被清洁化的空气被喷出，而形成下向流。
各研磨单元30A、30B、30C、30D分别以间隔壁隔开而被密闭，从被密闭的各个研磨单元30A、30B、30C、30D单独地进行排气。因此，半导体晶片在被密闭的研磨单元30A、30B、30C、30D内被处理，由于未受到浆料的环境气体的影响，因此可实现良好的研磨。如图1所示，在各研磨单元30A、30B、30C、30D间的间隔壁上开设有供线性输送器5、6通过的开口。也可在该开口分别设有挡门，仅在晶片通过时打开挡门。
清洗部4是将研磨后的半导体晶片进行清洗的区域，具备：将晶片反转的反转机41、将研磨后的半导体晶片进行清洗的4个清洗机42～45、及在反转机41及清洗机42～45之间搬送晶片的搬送单元46。这些反转机41及清洗机42～45沿着长度方向串联配置。另外，在这些清洗机42～45的上部设有具有清洁空气过滤器的过滤器风扇单元(未图示)，通过该过滤器风扇单元而被去除颗粒后的清洁空气始终朝向下方吹出。另外，为防止来自研磨部3颗粒流入，清洗部4的内部始终维持在比研磨部3为更高的压力。
如图1所示，在第一线性输送器5与第二线性输送器6之间配置有：在第一线性输送器5、第二线性输送器6、及清洗部4的反转机41之间搬送晶片的摆动式输送器(晶片搬送机构)7。该摆动式输送器7可分别从第一线性输送器5的第四搬送位置TP4向第二线性输送器6的第五搬送位置TP5搬送晶片、从第二线性输送器6的第五搬送位置TP5向反转机41搬送晶片、从第一线性输送器5的第四搬送位置TP4向反转机41搬送晶片。
接着，说明由如图1所示地构成的研磨装置进行的基板处理工序的一例。
若使用2个研磨台进行2段研磨(在研磨台300A研磨晶片，将研磨后的晶片接着在研磨台300B研磨)时，晶片是以如下的路径被处理的：前装载部20的晶片盒→搬送机器人22→反转机31→升降器32→第一线性输送器5→推动器33→顶环301A→研磨台300A→推动器33→第一线性输送器5→推动器34→顶环301B→研磨台300B→推动器34→第一线性输送器5→摆动式输送器7→反转机41→临时放置部130→搬送单元46→1次清洗机42→搬送单元46→2次清洗机43→搬送单元46→3次清洗机44→搬送单元46→4次清洗机45→搬送机器人22→前装载部20的晶片盒。
即，从前装载部20的晶片盒取出的晶片在研磨台300A被研磨(研磨1)，研磨后的晶片接着在研磨台300B被研磨(研磨2)。2段研磨后的晶片在一次清洗机42被清洗(清洗1)后在2次清洗机43被清洗(清洗2)，再在3次清洗机44被清洗(清洗3)，接着在4次清洗机45被清洗(清洗4)。清洗后的晶片被送回至前装载部20的晶片盒。如上所示，通过图1所示的研磨装置，执行包含由研磨1及研磨2构成的2段研磨工序、与由清洗1～清洗4构成的4段清洗工序的基板处理工序。
接着，说明在上述基板处理工序中，发生在基板处理中造成障碍的异常时的处理工序。
图2表示在晶片的研磨1结束后发生异常时的处理工序的时间图。如图2的上段的时间图所示，晶片的研磨1结束后发生异常时，研磨装置从工厂(Fab)内的FDC系统接收处理中断指令，针对该晶片，中断之后的处理工序即研磨2及清洗1～清洗4。在图2的上段图表中，被执行的处理以○符号表示、要被中断的处理以×符号表示。通过处理中断指令而结束处理的晶片暂时在搬送装置上形成为待机状态(Partial)并使对工厂(Fab)内的在线系统的处理结果报告停止(不对在线系统报告处理结果)。之后，研磨装置自动迁移至待机状态(Partial)。如此，可形成为待机状态(Partial)而将配方选单定制化。
图2的中段的时间图是定制化后的再处理(Re-work)的时间图，按照该时间图重新开始。关于被处理中断的晶片，由于研磨1结束，因此晶片处理从研磨2重新开始而执行至清洗1～清洗4。在图2的中段图表，未被执行的处理以×符号表示，将被执行的处理系以○符号表示。重新开始后，当清洗4的最后处理被执行，对工厂(Fab)内的在线系统报告处理结果。
图2的下段时间图是由工厂(Fab)内的在线系统观看到的时间图，如图所示，在在线系统中，不辨识因异常发生所造成的中断的情况，而作为一连串工序进行处理。FDC系统是独立的系统，即使发送处理中断指令，若在研磨装置侧最终结束批量的处理，则在在线系统系判断为正常结束。
图3是表示在研磨1的处理中发生异常时的处理工序的时间图。
如图3的上段的时间图所示，在晶片的研磨1的处理中发生异常时，研磨装置从工厂(Fab)内的FDC系统接收处理中断指令，针对该晶片，中断之后的处理工序即研磨1的剩余部分、研磨2及清洗1～清洗4。在图3的上段图表，被执行的处理以○符号表示，要被中断的处理以×符号表示。通过处理中断指令而结束处理的晶片暂时在搬送装置上形成为待机状态(Partial)，使对工厂(Fab)内的在线系统的处理结果报告停止(不对在线系统报告处理结果)。之后，研磨装置自动迁移至待机状态(Partial)。如上所示，可形成为待机状态(Partial)而将配方选单定制化。
图3的中段时间图是定制化后的再处理(Re-work)的时间图，按照该时间图重新开始。晶片处理在研磨1的中途中断，因此晶片处理从研磨1的中途重新开始，处理研磨1的剩余研磨时间。之后，执行研磨2及清洗1～清洗4。在图3的中段图表中，未被执行的处理以×符号表示，要被执行的处理以○符号表示。重新开始后，当进行清洗4的最后处理时，对工厂(Fab)内的在线系统报告处理结果。
图3的下段时间图是由工厂(Fab)内的在线系统所观看到的时间图，如图所示，在在线系统中，不辨识因异常发生所致的中断的情况，而作为一连串工序进行处理。
在图2及图3所示的例中，在将配方选单定制化后，使处理重新开始，但是也可预先将再处理用的配方选单登录而自动再处理。另外，中断处理的场所也可配合第一研磨(研磨1)、或第二研磨(研磨2)、或研磨工序之后的清洗工序，而将再处理用的配方选单进行3个模式登录，按照中断场所，自动选择配方选单来进行再处理。
接着，说明针对在处理中发生异常而中断处理的晶片进行再处理时的处理顺序。在以下说明中，将要进行再处理的晶片称为再处理晶片。
图4(a)、图4(b)是表示再处理晶片的处理顺序的时序图，图4(a)表示将再处理晶片搬送至同一作业的最后的情况，图4(b)表示将再处理晶片作为处理前晶片的前头来进行搬送的情况。在此，同一作业是指针对被收容在1个晶片盒的25枚晶片进行同一基板处理。
在图4(a)所示的处理例中，25枚晶片从晶片1到晶片25依次被处理。各晶片被执行研磨1、研磨2、清洗1～清洗4的处理。
如图4(a)所示，在晶片1的研磨1结束后发生异常时，针对该晶片，中断之后的处理工序即研磨2及清洗1～清洗4，形成为未处理。针对晶片2～25，依次进行正规处理。中断处理的再处理晶片1在最后的晶片25之后进行再处理(Re-work)。再处理晶片1的研磨1处理完毕，因此再处理(Re-work)从研磨2重新开始而执行至清洗1～清洗4。在图4(a)所示的处理例中，再处理晶片1在最后的晶片25之后进行再处理(Re-work)，因此存在至再处理为止的时间长的缺点。
在图4(b)所示的处理例中，与图4(a)的处理例同样地，晶片1在研磨1结束后发生异常而中断之后的处理，但是该再处理晶片1作为处理前晶片的前头来进行搬送。再处理晶片1的研磨1处理完毕，因此再处理(Re-work)从研磨2重新开始而执行至清洗1～清洗4。
在图4(b)所示的处理例中，在发生异常而中断处理时，可将再处理晶片1插入尚未进入到处理工序中的处理前晶片的前头而优先进行再处理(Re-work)，因此可缩短至再处理为止的时间。因此，若至再处理为止的待机时间长则产生被处理面的质量劣化的晶片等的情况下，优选图4(b)所示的插入再处理的方法。
在图4(b)中，将再处理晶片作为处理前晶片的前头而进行了优先处理，但是也可将再处理晶片搬送至处理前晶片的前头以外的位置来优先处理。另外，存在多枚再处理晶片的情况下，也可选择再处理的优先顺序。
以上说明了本发明的实施方式，但本发明并非限定于上述实施方式，在其技术思想的范围内，当然可以各种不同的方式实施，当然也可在未脱离本发明的主旨的范围内施加各种变更。

Claims (8)

1.一种基板处理方法，按照预先设定的配方选单，将基板依次搬送至基板处理装置的多个处理部并进行预定的处理，所述基板处理方法的特征在于：
在所述基板处理装置的多个处理部的一个处理部中对基板进行处理，通过在线系统对基板处理装置的处理结果进行管理，
并且，对基板处理装置的运转状况进行监视，
在基板处理中，通过发送至所述基板处理装置的处理中断指令来中断基板的处理，
中断处理的基板暂时在所述基板处理装置内的搬送基板的搬送装置上形成为待机状态，不将中断处理的基板的处理结果从所述基板处理装置对所述在线系统报告，
将所述配方选单定制化，按照定制化的配方选单由所述基板处理装置进行所述中断处理的基板的再处理、或按照预先设定的再处理用的配方选单，由所述基板处理装置进行所述中断处理的基板的再处理，
将按照定制化的所述配方选单或预先设定的所述再处理用的配方选单而执行的处理结果从所述基板处理装置向所述在线系统报告。
2.如权利要求1所述的基板处理方法，其特征在于，所述基板的再处理进行所述预定的处理中的中断时之后的剩余处理。
3.如权利要求1所述的基板处理方法，其特征在于，所述预定的处理由多个处理构成，
所述再处理用的配方选单与所述多个处理相对应地分别预先准备，
按照在中断所述基板的处理的时间点所进行的处理，自动选择所述再处理用的配方选单。
4.如权利要求1所述的基板处理方法，其特征在于，相比于在中断所述基板的处理的时间点未处理的基板，优先进行所述中断处理的基板的再处理。
5.如权利要求1所述的基板处理方法，其特征在于，在存在多个所述中断处理的基板时，能够选择再处理的优先顺序。
6.如权利要求1所述的基板处理方法，其特征在于，在所述基板的再处理结束后，对在线系统报告处理结果。
7.如权利要求1所述的基板处理方法，其特征在于，
对加工点数据进行收集、解析来监视数据变动，由此对所述基板处理装置的运转状况进行监视。
8.如权利要求1所述的基板处理方法，其特征在于，
通过FDC对所述基板处理装置的运转状况进行监视。
CN201510135013.4A 2014-03-28 2015-03-26 基板处理方法 Active CN104952775B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-069621 2014-03-28
JP2014069621A JP6259698B2 (ja) 2014-03-28 2014-03-28 基板処理方法

Publications (2)

Publication Number Publication Date
CN104952775A CN104952775A (zh) 2015-09-30
CN104952775B true CN104952775B (zh) 2020-04-07

Family

ID=54167339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510135013.4A Active CN104952775B (zh) 2014-03-28 2015-03-26 基板处理方法

Country Status (6)

Country Link
US (1) US9847263B2 (zh)
JP (1) JP6259698B2 (zh)
KR (1) KR101878018B1 (zh)
CN (1) CN104952775B (zh)
SG (1) SG10201502295PA (zh)
TW (1) TWI643240B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110983301B (zh) * 2019-12-23 2022-08-05 通威太阳能（安徽）有限公司 一种镀膜管p设备高频自动补镀方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819112A (zh) * 2005-01-24 2006-08-16 东京毅力科创株式会社 基板处理装置的复原处理方法、基板处理装置、程序
CN102222599A (zh) * 2010-04-13 2011-10-19 中芯国际集成电路制造(上海)有限公司 工艺流程的优化方法和装置
CN102543799A (zh) * 2012-02-10 2012-07-04 上海宏力半导体制造有限公司 刻蚀控制方法以及半导体制造工艺控制方法
CN103681395A (zh) * 2012-09-04 2014-03-26 台湾积体电路制造股份有限公司 用于工具状态监控的定性故障检测和分类系统及相关方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019622A (ja) * 2004-07-05 2006-01-19 Dainippon Screen Mfg Co Ltd 基板処理装置
US7364922B2 (en) 2005-01-24 2008-04-29 Tokyo Electron Limited Automated semiconductor wafer salvage during processing
JP4542984B2 (ja) 2005-11-24 2010-09-15 東京エレクトロン株式会社 基板搬送処理装置及び基板搬送処理装置における障害対策方法並びに基板搬送処理装置における障害対策用プログラム
US20070199655A1 (en) 2006-02-28 2007-08-30 Tokyo Electron Limited Substrate processing apparatus, method for modifying substrate processing conditions and storage medium
JP4839101B2 (ja) 2006-03-08 2011-12-21 東京エレクトロン株式会社 基板処理装置、基板処理条件検討方法及び記憶媒体
JP2007301690A (ja) 2006-05-12 2007-11-22 Nikon Corp 研磨装置
JP5511190B2 (ja) 2008-01-23 2014-06-04 株式会社荏原製作所 基板処理装置の運転方法
JP5491022B2 (ja) * 2008-12-10 2014-05-14 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、基板処理装置の制御方法および基板処理装置の表示方法
US8437870B2 (en) * 2009-06-05 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for implementing a virtual metrology advanced process control platform

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819112A (zh) * 2005-01-24 2006-08-16 东京毅力科创株式会社 基板处理装置的复原处理方法、基板处理装置、程序
CN102222599A (zh) * 2010-04-13 2011-10-19 中芯国际集成电路制造(上海)有限公司 工艺流程的优化方法和装置
CN102543799A (zh) * 2012-02-10 2012-07-04 上海宏力半导体制造有限公司 刻蚀控制方法以及半导体制造工艺控制方法
CN103681395A (zh) * 2012-09-04 2014-03-26 台湾积体电路制造股份有限公司 用于工具状态监控的定性故障检测和分类系统及相关方法

Also Published As

Publication number Publication date
SG10201502295PA (en) 2015-10-29
CN104952775A (zh) 2015-09-30
US20150279751A1 (en) 2015-10-01
KR101878018B1 (ko) 2018-07-12
US9847263B2 (en) 2017-12-19
TWI643240B (zh) 2018-12-01
KR20150112864A (ko) 2015-10-07
JP6259698B2 (ja) 2018-01-10
JP2015192094A (ja) 2015-11-02
TW201537618A (zh) 2015-10-01

Similar Documents

Publication Publication Date Title
JP5617012B2 (ja) 基板処理装置及び該基板処理装置の運転方法
KR102432238B1 (ko) 기판 처리 장치
KR102168354B1 (ko) 기판 처리 장치
JP5305729B2 (ja) 研磨方法及び研磨装置、並びに研磨装置制御用プログラム
US10478938B2 (en) Polishing method and apparatus
TWI610385B (zh) 基板處理方法及基板處理裝置
JP2007189138A (ja) 基板処理装置
JP6596375B2 (ja) ティーチング装置およびティーチング方法
TW201601875A (zh) 基板處理裝置
TW201601877A (zh) 基板處理裝置
CN104952775B (zh) 基板处理方法
KR20190140840A (ko) 기판 반송 시스템을 위한 티칭 장치 및 티칭 방법
TW201545261A (zh) 晶圓輸送系統及其運作方法
JP6895341B2 (ja) 基板処理装置
JP6216193B2 (ja) ユニット制御盤、基板の受け渡しテスト方法、及び基板処理装置
JP6091976B2 (ja) 液体供給装置、及び基板処理装置
JP2023105336A (ja) 基板搬送方法、基板処理装置、および記録媒体
JP6216258B2 (ja) 基板処理装置
KR100859784B1 (ko) 기판 처리 장치 및 기판 처리 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant