CN104918404A - 电子模块和制造其的方法 - Google Patents

电子模块和制造其的方法 Download PDF

Info

Publication number
CN104918404A
CN104918404A CN201510113396.5A CN201510113396A CN104918404A CN 104918404 A CN104918404 A CN 104918404A CN 201510113396 A CN201510113396 A CN 201510113396A CN 104918404 A CN104918404 A CN 104918404A
Authority
CN
China
Prior art keywords
expansion
electronic
thermal coefficient
electronic module
spacer element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510113396.5A
Other languages
English (en)
Other versions
CN104918404B (zh
Inventor
O.盖特纳
A.格拉斯曼
W.哈布勒
C.诺伊吉尔格
A.施瓦茨
F.温特
刘仁弼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104918404A publication Critical patent/CN104918404A/zh
Application granted granted Critical
Publication of CN104918404B publication Critical patent/CN104918404B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及电子模块和制造其的方法。提供一种电子模块，其包括：第一载体；包括至少一个电子部件并且被布置在所述第一载体上的电子芯片；包括布置在所述电子芯片上的表面并且与所述至少一个电子部件热传导连接的间隔元件；布置在所述间隔元件上的第二载体；以及至少部分地包围所述电子芯片和所述间隔元件的模塑料；其中间隔元件包括具有与至少一个其它CTE匹配的CTE值的材料。

Description

电子模块和制造其的方法
技术领域
本发明涉及一种电子模块。而且，本发明涉及一种制造电子模块的方法。
背景技术
在该领域中，已知多个电子模块，其包括提供某一电子功能的电子或半导体芯片。电子芯片可以被布置或放置在载体或板上并且可以通过包围电子芯片的模塑料来容纳或封装。
特别地，由于通过模塑料的容纳，由电子芯片生成的热的耗散可能是目标。在电子模块形成功率模块（即适于并且旨在处理相当高功率的模块）或是功率模块的一部分的情况下特别是这样，相当高功率例如是比用于信息技术领域中的电子模块更高几个数量级。
这样的功率模块被用于电动电动机，例如在电动车辆的领域中。这些电动电动机在充电和放电过程期间的操作中通常沉重地被加应变和被加应力，导致高和快速的热生成，这可能对于电池和电动机的功能来说是毁灭性的。因此，生成热量的耗散是当构建或设计这样的功率模块时将要考虑的重要问题。例如，可将材料用于芯片安装的基板或当制造引线框架时使用材料，其中该材料具有高热传导性。附加地，可以将热传导材料用作电子模块的顶层或外层以便提供与环境的大接触面积或界面，这可用作该模块或封装的散热器。为了改进热耗散，可以在功率模块的两个主表面上提供散热器。散热器热耦合到半导体芯片，其中一个散热器可用于冷却芯片的一侧，而另一散热器与另一侧热接触。散热器转而可通过空气对流或液体冷却热耦合到外界或环境。
可归因于相对高的充电或放电电流的另一问题是由于在操作周期期间的温度改变引起的机械应力。根据环境条件和电流，从-40°到+150℃的温度改变可能发生，导致在电子模块中相对高的热机械应力。
尽管描述的电子模块可展示良好的功能质量，但是可仍然存在提供改进的电子模块的潜在空间。
发明内容
因此，可能需要提供电子模块和制造其的方法，其中该电子模块长时间（例如很多温度周期）提供良好工作，并且使能电子模块的低故障率。
根据示例性方面，提供一种电子模块，其包括第一载体；包括至少一个电子部件并且被布置在第一载体上的电子芯片；布置在电子芯片上并且与至少一个电子部件热传导连接的间隔元件；布置在间隔元件上的第二载体；以及至少部分包围电子芯片和间隔元件的模塑料；其中间隔元件包括具有与从由以下构成的热膨胀系数组中选择的至少一个热膨胀系数匹配的热膨胀系数值的材料：第一载体的热膨胀系统；第二载体的热膨胀系数；电子芯片的热膨胀系数；和模塑料的热膨胀系数。
根据示例性方面，提供一种电子模块，其中该电子模块包括：第一传导板；包括至少一个电子部件并且被布置在第一传导板上的电子芯片；布置在电子芯片上并且与至少一个电子部件传导连接的间隔元件；布置在间隔元件上的覆盖层；以及至少部分包围电子芯片和间隔元件并且具有x ppm/K的热膨胀系数的模塑料；其中间隔元件包括具有位于(x-4)ppm/K和(x+4)ppm/K之间的范围内的热膨胀系数值的材料。
根据示例性方面，提供一种制造电子模块的方法，其中该方法包括提供第一载体；将包括至少一个电子部件的电子芯片布置在第一载体上；使间隔元件与电子芯片接触；使第二载体与间隔元件接触；至少部分围绕间隔元件和电子芯片模制模塑料，其中间隔元件包括具有与从由以下构成的热膨胀系数组中选择的至少一个热膨胀系数匹配的热膨胀系数值的材料：第一载体的热膨胀系统；第二载体的热膨胀系数；电子芯片的热膨胀系数；和模塑料的热膨胀系数。
附图说明
附图被包括以提供对本发明的示例性实施例的进一步理解并且构成说明书的一部分，附图图示本发明的示例性实施例。
在附图中：
图1A到1C示出根据示例性实施例的电子模块的横截面视图。
图2示出涉及蠕变应变应力的模拟结果。
图3示出根据示例性实施例的制造电子模块的方法的示意性流程图。
具体实施方式
在下文中，将解释电子模块和制造其的方法的进一步具体示例性实施例。应当注意到，在电子模块的上下文中描述的实施例还可以与制造电子模块的方法的实施例组合，并且反之亦然。
特别地，相应地可以在提供包括夹在第一传导板和间隔元件之间的电子芯片和邻接的第二传导板的电子模块中看到示例性实施例的要旨，其中该电子模块包括至少部分包围电子芯片和间隔元件的模塑料，其中间隔元件的热膨胀系统（CTE）适应于从由以下构成的热膨胀系数组中选择的至少一个热膨胀系数：第一传导板的CTE，第二传导板的CTE，电子芯片的CTE和模塑料的CTE。特别地，可通过模制，例如通过铸造或注射成型来施加模塑料。
应当注意的是，电子模块的材料的CTE中的一个或多个当然可以相互匹配。特别地，间隔物材料的CTE可以与第一传导板的CTE和/或第二传导板的CTE和/或电子芯片的CTE和模塑料的CTE相匹配。优选地，所有这些部件的CTE相互匹配，例如所有这些部件的CTE值可以在预先确定范围内，例如可以仅在±6ppm/K或甚至±5ppm/K的区间上相互不同。应当注意的是，当将CTE相互匹配时也可以考虑焊膏的CTE。优选地，可以以减小由温度改变引起的机械应力的方式执行匹配过程。
附加地或替换地，间隔材料的CTE可以匹配于上述层或部件的所有CTE的和或平均值。例如，可以将该和或平均值计算为加权和或平均值，例如考虑不同层或部件的厚度。此外，应当提到，所有CTE可以特别在20℃和300℃，特别是25℃和150℃之间的温度范围内测量。例如，可以通过测量在第一温度（例如25℃）下在一个方向的延伸，并且然后测量在第二温度（例如150℃）下在该一个方向的延伸并且然后从相应测量值确定CTE来确定CTE。因此，CTE可以是平均数或平均CTE。应当注意到，优选地，在同一环境和/或通过同一确定方法来测量不同CTE。
术语“匹配”或“基本上匹配”可以特别表示以下事实：在间隔物或间隔元件材料和（其所匹配的）其它元件的热膨胀系数（CTE）之间的差可以小于预先确定阈值。相应阈值可以取决于电子模块旨在被用于的具体应用。例如，阈值可以是12ppm/K，优选10ppm/K或甚至更小，例如8ppm/K或甚至6ppm/K，可以在25℃的温度下或在25℃和150℃之间的区间下测量或确定陈述的CTE中的所有。特别地，所有描述的部件或复合物（即模塑料、间隔元件、第一载体、第二载体和电子芯片）的CTE可以位于大约3ppm/K和15ppm/K的范围内，即在9ppm/K的平均值的大约±6ppm/K的范围内。即，间隔元件的材料的CTE的值可以在9ppm/K±6ppm/K的范围内，更特别地在11ppm/K±3ppm/K的范围内。应当注意到，术语“匹配”还包括相应的材料是考虑间隔元件材料和电子模块的另外其它材料或元件的CTE的慎重或任意选择的结果。其应当与碰巧地偶然匹配结果区分开。应当提到的是，当选择间隔元件材料时，还可以考虑间隔材料的可湿性和/或可涂布性。即，间隔材料可以是在可执行焊接步骤的足够程度上被润湿或涂布的材料。
例如，对于一般模塑料的CTE的大约10ppm/K的一般值，间隔元件的CTE值可以在5ppm/K和15ppm/K之间的范围内，其低于通常在电子模块的该领域中针对间隔元件使用的铜的CTE。
换言之，间隔元件的材料（间隔元件材料）的热膨胀系数可以适应于或至少部分匹配于模塑料或电子模块的任何其它复合物的热膨胀系数。特别地，可以将电子芯片焊接到载体，例如铜板、铝板或直接覆铜（DCB）板或直接覆铝（DAB）板。此外或替换地，可以将间隔元件或间隔物焊接到电子芯片。优选地，间隔元件或间隔物的材料可以是可焊接材料，即该材料可以是可润湿的。
此外或替换地，间隔元件材料的热膨胀系数可以与载体和/或芯片的热膨胀系数匹配。
术语“传导性”可以特别表示以下事实：材料、元件或结构可以是电和/或热传导性的，例如可以意指电传导性或热传导性在给定阈值之上，给定阈值将由本领域技术人员根据给定条件来定义。
特别地，传导性材料可以具有高电气传导性，例如电传导性在预先确定阈值之上。预先确定阈值可以特别是1*106S/m，优选是 10*106S/m，更优选地是15*106S/m，并且甚至更优选地是20*106S/m。
特别地，间隔元件包括传导性材料。例如，传导性材料可以是热和/或电传导性的。间隔元件也可以满足平衡电子模块的部件或层的高度中的差的调平效应。特别地，电子芯片可包括功率晶体管（即适于切换处于几十或几百瓦的量的电功率的开关元件），或可由功率晶体管形成。这样的功率晶体管必须与用于切换信息信号的（例如在处理器或存储器的集成电路中的）晶体管区分开。替换地，电子模块可包括电子电路的密集阵列。应当注意到，可以将间隔元件或间隔物用于提供从电子芯片到电子模块的另一部件和/或到电子模块的外部的电气路径。即，间隔物可以是由电子模块形成或在电子模块中的电气电路或电路系统的部分。
通过提供包括间隔物或间隔元件的电子模块（该间隔物或间隔元件包括具有与电子模块的至少一个其它部件匹配的CTE的材料），可能的是，减小了模塑料的分层和/或在电子芯片和间隔元件和/或模塑料之间的分层。这样的分层可以特别由于模塑料和电子芯片和/或间隔元件的材料的（在工作期间）不同热膨胀而发生，并且可导致电子模块的故障，例如由于来自电子部件和到电子部件的电气路径的断裂。特别地，可提供改进的电子模块，其可在更多温度周期（即加热和再次冷却）内实现其功能，而不具有由于例如分层效应导致的电子模块中的电子器件或电气路径的断裂。
特别地，电子模块可以是功率模块，例如功率晶体管或适合于承受高电压的类似电子模块。术语“高电压”可特别表示比用于信息信号的一般电压更高的电压。例如功率晶体管可承受上百或甚至几百伏的电压。特别地，电子芯片可以电连接到载体或传导板，例如通过线接合、焊接或表面安装技术。
应当注意到，电子模块可以包括附加的间隔元件，附加的间隔元件可以相互横向地布置，和/或可以相互垂直地布置，即可形成堆叠布置。可以在电子模块中或在电子模块处相互水平地和/或垂直地布置附加的多个电子芯片。模塑料可包括热塑性材料、热固性材料、塑性体（plastomere）材料或环氧树脂材料。
根据电子模块的示例性实施例，以使得在电子模块中由于温度改变所致的机械应力被最小化的方式来执行匹配。
特别地，记载的部件中的几个或所有可包括或可由以下构成：具有以使由于温度改变（例如在一般热周期期间）所致的总体机械应力被最小化或至少在预先确定阈值之下的方式选择的CTE的材料。足够的阈值可以通过电子模块在不具有部件的分层或电气路径或连接的断裂的情况下必须承受的若干热周期来定义。因此，可以在具体测试标准，例如在车辆标准中定义阈值，从而定义最小鲁棒性。例如，相应电子模块可满足AEC-Q100或AEC-Q101标准。应当提到的是，具体部件的CTE的匹配可关于得到的机械应力比其它部件更加重要。例如，尽管用于焊接工艺的焊膏可相对于其它部件仍然具有相对高的CTE值，但是其CTE的影响可能比其它部件（例如间隔元件，载体或模塑料）的影响更不重要。然而，当选择或匹配CTE时，也可考虑或顾及焊膏的CTE。
根据电子模块的示例性实施例，以使得间隔元件材料的热膨胀系数的值和匹配的热膨胀系数的值在±6ppm/K的范围内的方式来执行匹配。
根据电子模块的示例性实施例，间隔元件材料的热膨胀系数处于6ppm/K和16ppm/K的范围内。特别地，CTE可以在7ppm/K和15ppm/K的范围内，或甚至在8ppm/K和14ppm/K的范围内。应当注意的是
根据电子模块的示例性实施例，间隔元件材料具有在预先确定阈值之上的电传导性。
特别地，预先确定阈值可以是1*106S/m，和更特别的2*106S/m和甚至更特别的3.5*106S/m。
根据电子模块的示例性实施例，间隔元件材料具有高于预先确定阈值的热传导性。
特别地，预先确定阈值可以是在25℃下的50W/mK，优选在25℃下的100W/mK，更优选在25℃下的150W/mK。
根据电子模块的示例性实施例，间隔元件材料是矩阵复合物。特别地，矩阵复合物可以是金属矩阵复合物。
术语“矩阵复合物”或“基于矩阵的材料”可以特别表示包括由矩阵复合物的基体材料形成的矩阵的材料，其中可例如通过扩散包括另外的材料（所谓的加固材料）。特别地，基体材料或矩阵材料可以例如是铝或铜。
根据电子模块的示例性实施例，矩阵复合物包括金属矩阵材料。特别地，矩阵材料可以是可润湿和/或可涂布材料，以便增大对焊接的适合性。
根据电子模块的示例性实施例，从由以下构成的组中选择矩阵复合物的加强材料：碳化硅（SiC）；钨（W）；和钼（Mo）。
根据电子模块的示例性实施例，从由以下构成的组中选择间隔物元件材料：AlSiC；CuW；和CuMo。
特别地，AlSiC可以是所谓的AlSiC-9，包括37体积百分比的铝合金（例如所谓的356.2铝合金）和63体积百分比的SiC的材料；AlSiC-10，包括45体积百分比的铝合金和55体积百分比的SiC的材料；或AlSiC-12，包括63体积百分比的铝合金和37体积百分比的SiC的材料。还应当提到的是，还可以关于其可湿性和/或可涂布性来选择间隔物元件材料。特别地，其应当是可润湿和/或可涂布到可执行焊接工艺的足够程度。
根据示例性实施例，从由体积上包括在25%和80%，特别是在30%和60%之间的SiC含量的AlSiC；体积上包括在20%和85%之间的W含量的CuW；以及体积上包括在30%和90%之间的Mo含量的CuMo构成的组中选择间隔物元件材料。
根据电子模块的示例性实施例，第一传导板和或第一载体包括从由以下构成的组中选择的材料：铜和铝。
根据电子模块的示例性实施例，第二传导板或第二载体包括从由以下构成的组中选择的材料：铜和铝。
特别地，可能的是，第一传导板和第二传导板包括同一材料或由同一材料构成，例如两者可包括铜或可由铜构成。应当提到，例如，也可以例如通过NiP涂布来涂布一个或多个板或载体。
根据电子模块的示例性实施例，间隔物材料的热膨胀系数小于16ppm/K。
特别地，间隔物材料的CTE可以小于15ppm/K，更特别地，间隔物材料的CTE可以在6和16ppm/K的范围内，例如在8和14ppm/K的范围内。在贯穿整个应用中给出的CTE的值可以被确定为基于在20℃和300℃下的测量确定的CTE的平均值。
根据电子模块的示例性实施例，间隔物材料热膨胀系数值基本上与模塑料的热膨胀系数值匹配。
根据该方法的示例性实施例，间隔元件的接触包括焊接步骤。
特别地，间隔元件或间隔物可被焊接到电子芯片。焊接步骤可包括在电子芯片上和/或间隔元件上提供焊接材料和或提供焊剂。
根据该方法的示例性实施例，第二载体的接触包括焊接步骤。
即，根据电子模块的示例性实施例，通过焊接结构将间隔元件固定到电子芯片和/或固定到第二载体或第二传导板。特别地，对于所有焊接步骤，可应用焊接材料和/或焊接剂。应当注意的是，用于接触间隔元件的焊接步骤和用于接触第二载体的焊接步骤可以是一个单个焊接步骤。例如可以在将间隔元件布置在电子芯片上之前在电子芯片和/或间隔元件上布置焊膏。可以在将第二载体布置在间隔元件上之前在间隔元件和/或第二载体上布置焊膏。然后使用单个焊接步骤。
特别地，焊接结构可以是焊接层。由例如焊球、焊膏、焊接凸点等形成的焊接结构可提供有效方式来将间隔元件和电子芯片相互电和热连接并且同时提供在其之间足够强的连接。
根据示例性实施例，该方法还包括通过考虑间隔元件材料的热膨胀系数来选择间隔元件材料。
特别地，当通过将间隔材料的CTE与电子模块的其它材料或部件的CTE进行比较和匹配来选定或选择间隔材料时可以任意地考虑或顾及间隔材料的CTE。该选择可考虑减小在电子模块的使用的热周期期间的热机械应力的目标或目的。
根据该方法的示例性实施例，该选择进一步考虑第一载体的热膨胀系数的热膨胀系数；第二载体的热膨胀系数；电子芯片的热膨胀系数；和模塑料的热膨胀系数。
图的详细描述
根据结合附图的以下描述和所附权利要求，本发明的上述和其它目标、特征和优点将变得显而易见，在附图中同样的部分或元件由同样的附图标记指示。
在附图中的图示是示意性的并且不一定按照比例。
图1A到1C示出根据示例性实施例的电子模块，例如双侧冷却模块（DSC模块）的横截面视图。特别地，图1A示出包括第一载体或第一传导板（例如直接覆铜（DCB）板101）的电子模块100，在第一载体或第一传导板上布置电子芯片102。电子芯片102可通过在图1A中由薄层103指示的焊接来固定到第一载体。此外，将间隔元件或间隔物104布置或接触到电子芯片，由层105指示的，其也可被焊接到电子芯片。作为第二外层，第二载体或第二传导板106也通过焊接层107接触到间隔元件。因此，间隔元件或间隔物和第二外层也可以相互焊接。应当提到的是，用于焊接间隔元件到电子芯片的焊接步骤和用于焊接第二外层到间隔元件上的焊接步骤可以是两个不同焊接步骤或工艺，或可以通过单个焊接步骤或工艺来执行。这适用于本文描述的所有实施例。为了密封电子或电部件，围绕电子或电部件例如通过传递模工艺至少部分模制模塑料108。特别地，模塑料可密封电子芯片、间隔元件和第一和第二载体的部分，同时第一和第二载体的外表面可以仍然被暴露，从而可耗散由电子部件（特别是电子芯片）生成的热。此外，可以使用暴露的表面来将由电子芯片生成的热释放或输送到电子模块之外。
图1B和图1C示意性图示可在电子模块的热周期期间引起的机械应力或应变。图1B中的箭头110指示在图1B中的垂直方向上的热膨胀，即在垂直于电子模块100的层状结构的方向上的热膨胀。图1B示出作用于模塑料的张应力，并且可引起模塑料从传导板的分层。图1C中的箭头120指示在图1C中的水平方向上的热膨胀，即在平行于电子模块100的层状结构的方向上的热膨胀。图1C示出在焊接接点和模塑料上的横向应力。
由于结合图1A描述的不同部件的不同材料具有不同热膨胀系数（CTE）的事实，可特别引起机械应力。例如，DCB板的一般值是大约8ppm/K，对于电子芯片在4ppm/K的范围内，对于铜间隔物（其是现有技术中的一般间隔物材料）大约18ppm/K，而一般的模可以具有大约10ppm/K的CTE。因此在可包括在-40℃和+150℃之间的温度的热周期期间，机械应力将出现，这可导致到电子芯片和来自电子芯片的电气路径的分层和可能的断裂。
为了减小热应力，特别地，使间隔元件的材料关于它们的CTE与电子模块的其它部件更加紧密地匹配。例如可使用CuW或具有在体积上大约25%和80%之间的SiC百分比或分数的AlSiC材料（例如所谓的AlSiC-9、AlSi-10或AlSiC-12材料），其具有更靠近其它CTE的在8和12之间的CTE。因此，当使用记载的材料之一用于间隔元件时，可减小热应力。
图2示出涉及蠕变应变应力的模拟结果。图2示出指示以[m/m]为单位的每周期的蠕变应变应力对比以10-6ppm/K为单位的间隔材料的CTE的模拟结果的图。特别地，在图2中分别通过点线200和连续线201来指示最大和最小应力。如可看到的，在大约7ppm/K和14ppm/K之间的CTE的范围内存在最大应力的接近恒定的（低）稳定时期。为了参考，在图2中还描绘一些垂直线，其指示AlSiC-9/CuW（202）、AlSiC-10（203）、AlSiC-12（204）的CTE，所有CTE位于几乎恒定的平稳时期内。为了比较，在图2中通过线205还指示了具有大约18ppm/K的CTE的Cu。如可在图2中看到的，可通过使用具有匹配的CTE的间隔元件的材料而不是Cu或铜合金来将蠕变应变应力减小至少于1/2。对于一些另外的信息，在图2中还给出材料Cu、CuW、AlSiC-9、AlSiC-10和AlSiC-12的一些具体值。关于AlSiC复合物的CTE值，应当提到的是，可以基于在25℃下的第一测量和在150℃下的第二测量以确定平均CTE来确定这些。应当提到的是，可在M.A.Occhionero等人的“Aluminum Silicon Carbide (AlSiC) Microprocessor Lids and Heat Sinks for Integrated Thermal Management Solutions”，IMAPS Denver 2000中找到AlSiC复合物的另外特性。
图3示出根据示例性实施例的制造电子模块的方法的示意性流程图。特别地，方法300包括提供可以例如是DCB或DAB板的第一载体（步骤301）。之后例如通过焊接在第一载体上布置包括至少一个电子部件的电子芯片（步骤302）。然后例如还通过焊接将间隔元件与电子芯片接触（步骤303）。随后，将第二载体与间隔元件接触（步骤304），其再次可通过焊接步骤来执行。之后，至少部分围绕间隔元件和电子芯片模制、铸造、注射模塑料（步骤305），从而基本上形成电子模块。应当注意到，可以以特定选择步骤来选择间隔元件的CTE，以便使CTE匹配其它部件（例如模制部件）的CTE，从而可以在电子模块的使用期间减小热应力。
应当注意的是，术语“包括”并不排除其它元件或特征并且“一”或“一个”并不排除多个。而且可以组合与不同实施例相关联描述的元素。还应当注意的是，附图标记不应当被解释为限制权利要求的范围。而且，本申请的范围不旨在受限于在说明书中描述的工艺、机器、制造、物质组合物、手段、方法和步骤的特别实施例。相应地，所附权利要求旨在在它们的范围内包括这样的工艺、机器、制造、物质组合物、手段、方法或步骤。

Claims (20)

1. 一种电子模块，包括：
第一载体；
包括至少一个电子部件并且被布置在所述第一载体上的电子芯片；
布置在所述电子芯片上并且与所述至少一个电子部件热传导连接的间隔元件；
布置在所述间隔元件上的第二载体；以及
至少部分地包围所述电子芯片和所述间隔元件的模塑料；
其中所述间隔元件包括具有与从由以下构成的热膨胀系数组中选择的至少一个热膨胀系数匹配的热膨胀系数值的材料：
所述第一载体的热膨胀系统；
所述第二载体的热膨胀系数；
所述电子芯片的热膨胀系数；和
所述模塑料的热膨胀系数。
2. 根据权利要求1所述的电子模块，其中以使得由于温度改变所致的所述电子模块中的机械应力被最小化的方式来执行所述匹配。
3. 根据权利要求1所述的电子模块，其中以使得所述间隔元件材料的热膨胀系数的值和匹配的热膨胀系数的值在±6ppm/K的范围内的方式来执行所述匹配。
4. 根据权利要求1所述的电子模块，其中所述间隔元件材料的热膨胀系数在6ppm/K和16ppm/K的范围内。
5. 根据权利要求1所述的电子模块，其中所述间隔元件材料具有超过预先确定阈值的电传导性。
6. 根据权利要求1所述的电子模块，其中所述间隔元件材料是矩阵复合物。
7. 根据权利要求6所述的电子模块，其中所述矩阵复合物包括金属矩阵材料。
8. 根据权利要求6所述的电子模块，其中所述矩阵复合物的加强材料从由以下构成的组中选择：
SiC；
W；和
Mo。
9. 根据权利要求1所述的电子模块，其中所述间隔物元件材料从由以下构成的组中选择：
AlSiC；
CuW；和
CuMo。
10. 根据权利要求9所述的电子模块，其中所述间隔物元件材料从由以下构成的组中选择：
在体积上包括在25%和80%之间的SiC含量的AlSiC；
在体积上包括在20%和85%之间的W含量的CuW；和
在体积上包括在30%和90%之间的Mo含量的CuMo。
11. 一种电子模块，包括，
第一传导板；
包括至少一个电子部件并且被布置在所述第一传导板上的电子芯片；
布置在所述电子芯片上并且与所述至少一个电子部件传导性连接的间隔物；
布置在所述间隔物上的第二传导板；以及
至少部分地包围所述电子芯片和所述间隔物的模塑料，并且其中所述模具有x ppm/K的热膨胀系数；
其中所述间隔元件包括具有位于(x-4)ppm/K和(x+4)ppm/K之间的范围内的热膨胀系数值的材料。
12. 根据权利要求11所述的电子模块，其中所述第一传导板包括从由以下构成的组中选择的材料：
铜，和
铝。
13. 根据权利要求11所述的电子模块，其中所述第二传导板包括从由以下构成的组中选择的材料：
铜，和
铝。
14. 根据权利要求11所述的电子模块，其中所述间隔物材料的热膨胀系数低于16ppm/K。
15. 根据权利要求11所述的电子模块，其中所述间隔物材料热膨胀系数值与所述模塑料的热膨胀系数值基本上匹配。
16. 一种制造电子模块的方法，所述方法包括：
提供第一载体；
将包括至少一个电子部件的电子芯片布置在所述载体上；
使间隔元件与所述电子芯片接触；
使第二载体与所述间隔元件接触；
至少部分地围绕所述间隔元件和所述电子芯片模制模塑料，
其中所述间隔元件包括具有与从由以下构成的热膨胀系数组中选择的至少一个热膨胀系数匹配的热膨胀系数值的材料：
所述第一载体的热膨胀系统；
所述第二载体的热膨胀系数；
所述电子芯片的热膨胀系数；和
所述模塑料的热膨胀系数。
17. 根据权利要求16所述的方法，其中所述间隔元件的所述接触包括焊接步骤。
18. 根据权利要求16所述的方法，其中所述第二载体的所述接触包括焊接步骤。
19. 根据权利要求16所述的方法，进一步包括：通过考虑间隔元件材料的热膨胀系数来选择所述间隔元件材料。
20. 根据权利要求19所述的方法，其中该选择进一步考虑所述第一载体的所述热膨胀系数的热膨胀系数；所述第二载体的所述热膨胀系数；所述电子芯片的所述热膨胀系数；和所述模塑料的所述热膨胀系数。
CN201510113396.5A 2014-03-16 2015-03-16 电子模块和制造其的方法 Active CN104918404B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/214,962 US9589922B2 (en) 2014-03-16 2014-03-16 Electronic module and method of manufacturing the same
US14/214962 2014-03-16

Publications (2)

Publication Number Publication Date
CN104918404A true CN104918404A (zh) 2015-09-16
CN104918404B CN104918404B (zh) 2018-02-27

Family

ID=54010370

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510113396.5A Active CN104918404B (zh) 2014-03-16 2015-03-16 电子模块和制造其的方法

Country Status (3)

Country Link
US (2) US9589922B2 (zh)
CN (1) CN104918404B (zh)
DE (1) DE102015103849B4 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109416406B (zh) * 2016-07-05 2023-06-20 深圳帧观德芯科技有限公司 具有不同热膨胀系数的接合材料
JP2018101664A (ja) * 2016-12-19 2018-06-28 トヨタ自動車株式会社 半導体装置の製造方法
WO2019053256A1 (en) 2017-09-15 2019-03-21 Finar Module Sagl PACKAGING METHOD AND ASSEMBLY TECHNOLOGY FOR AN ELECTRONIC DEVICE
JP2019067949A (ja) * 2017-10-02 2019-04-25 トヨタ自動車株式会社 半導体装置
US11380646B2 (en) 2020-05-14 2022-07-05 Life-On Semiconductor Corporation Multi-sided cooling semiconductor package and method of manufacturing the same
JP7491188B2 (ja) 2020-11-09 2024-05-28 株式会社デンソー 電気機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1477691A (zh) * 2002-07-23 2004-02-25 富士通株式会社 探针板和半导体芯片的测试方法、电容器及其制造方法
US20040036172A1 (en) * 2002-08-26 2004-02-26 Chikara Azuma Semiconductor device package with integrated heatspreader
CN104444432A (zh) * 2014-11-10 2015-03-25 扬州锻压机床股份有限公司 一种振动落料装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4450230B2 (ja) * 2005-12-26 2010-04-14 株式会社デンソー 半導体装置
JP2008124430A (ja) * 2006-10-18 2008-05-29 Hitachi Ltd パワー半導体モジュール
JP4748173B2 (ja) * 2008-03-04 2011-08-17 株式会社デンソー 半導体モジュール及びその製造方法
DE102009022877B4 (de) * 2009-04-29 2014-12-24 Rogers Germany Gmbh Gekühlte elektrische Baueinheit
TWI431697B (zh) * 2010-11-08 2014-03-21 Advanced Semiconductor Eng 半導體封裝件之製造方法及製造其之封裝模具
US8946871B2 (en) * 2012-11-07 2015-02-03 Lsi Corporation Thermal improvement of integrated circuit packages
US8941248B2 (en) * 2013-03-13 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1477691A (zh) * 2002-07-23 2004-02-25 富士通株式会社 探针板和半导体芯片的测试方法、电容器及其制造方法
US20040036172A1 (en) * 2002-08-26 2004-02-26 Chikara Azuma Semiconductor device package with integrated heatspreader
CN104444432A (zh) * 2014-11-10 2015-03-25 扬州锻压机床股份有限公司 一种振动落料装置

Also Published As

Publication number Publication date
US9589922B2 (en) 2017-03-07
US20150264796A1 (en) 2015-09-17
DE102015103849A1 (de) 2015-09-17
DE102015103849B4 (de) 2021-07-01
CN104918404B (zh) 2018-02-27
US20170154835A1 (en) 2017-06-01

Similar Documents

Publication Publication Date Title
CN104918404B (zh) 电子模块和制造其的方法
TWI384622B (zh) 自我保護之功率元件結構及製造方法
JP5661052B2 (ja) パワー半導体モジュールおよびその製造方法
US7061080B2 (en) Power module package having improved heat dissipating capability
US7239016B2 (en) Semiconductor device having heat radiation plate and bonding member
US7892882B2 (en) Methods and apparatus for a semiconductor device package with improved thermal performance
CN102593081B (zh) 包括散热器的半导体器件
US20160005675A1 (en) Double sided cooling chip package and method of manufacturing the same
US10080301B2 (en) High voltage power chip module
TWI470748B (zh) 用於有效散熱之無線半導體封裝
JP2009283741A (ja) 半導体装置
JP2004047883A (ja) 電力半導体装置
US20130154123A1 (en) Semiconductor Device and Fabrication Method
TW201740526A (zh) 用於封裝上元件之電路之機械相容的以及導電及導熱的引線架
US10643917B2 (en) Magnetic phase change material for heat dissipation
JP2015170785A (ja) 絶縁基板および電力用半導体装置
JPWO2014141346A1 (ja) 半導体装置
WO2020241472A1 (ja) 半導体装置、および半導体装置の製造方法
US8865526B2 (en) Semiconductor device and method for manufacturing a semiconductor device
US20150043169A1 (en) Electronic module and method of manufacturing the same
JP2005286187A (ja) 半導体装置
CN210778570U (zh) 功率半导体模块、电机总成以及电动车辆
JP4555187B2 (ja) パワーモジュールおよびその製造方法
WO2018207396A1 (ja) 半導体装置
Pavliăek et al. Thermal and Thermomechanical Investigations of Power Semiconductor Pre-Packages

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant