CN104867820A - 一种高浓度n型浅结的制备方法 - Google Patents

一种高浓度n型浅结的制备方法 Download PDF

Info

Publication number
CN104867820A
CN104867820A CN201510181166.2A CN201510181166A CN104867820A CN 104867820 A CN104867820 A CN 104867820A CN 201510181166 A CN201510181166 A CN 201510181166A CN 104867820 A CN104867820 A CN 104867820A
Authority
CN
China
Prior art keywords
doping
time
semiconductor substrate
diffusing
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510181166.2A
Other languages
English (en)
Inventor
孙小虎
周飞宇
刘根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Electric Co Ltd
Original Assignee
Zhuzhou CSR Times Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CSR Times Electric Co Ltd filed Critical Zhuzhou CSR Times Electric Co Ltd
Priority to CN201510181166.2A priority Critical patent/CN104867820A/zh
Publication of CN104867820A publication Critical patent/CN104867820A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本发明涉及一种高浓度N型浅结的制备方法,包括:步骤S1,采用N型掺杂剂对半导体衬底进行第一次扩散掺杂,其工艺条件包括:掺杂温度为600-1200℃,掺杂时间为3-10分钟;步骤S2,用洗涤液对步骤S1得到的掺杂后的半导体衬底进行洗涤;步骤S3,将洗涤后的半导体衬底进行第二次扩散掺杂,工艺条件包括:掺杂温度为600-1200℃,掺杂时间为至少3分钟;以及步骤S4,用洗涤液对步骤S3得到的衬底进行洗涤。采用本发明提供的高浓度N型浅结的制备方法能在更短的掺杂时间内得到相同甚至更小方块电阻的N型掺杂区域,或是方块电阻相同但结深更小的N型掺杂区域。

Description

一种高浓度N型浅结的制备方法
技术领域
本发明涉及半导体制造领域,特别涉及一种制备高浓度N型浅结的方法。
背景技术
随着电子设备的广泛应用,半导体制造工艺得到了飞速发展。在半导体制造工艺过程中,经常需要进行掺杂工艺以形成P型区或N型区。掺杂主要有热扩散和离子注入这两种方法。热扩散工艺是在一定温度条件下,先在衬底表面先预淀积一层掺杂剂,接着是推进氧化工艺,在高温条件下,杂质原子向衬底扩散推进,从而形成高浓度的掺杂区。热扩散工艺在形成高浓度的掺杂区的工艺中有明显优势。
但是,在制备N型掺杂区工艺中,预淀积与氧化推进工艺中在相同条件下同时完成的,预淀积的同时在表面也会被氧化,形成一层表面氧化阻挡层,能一定程度上阻挡后继杂质的渗入,从而使得最终的掺杂区域N型杂质浓度偏低。
因此,对于N型浅结的形成,需要开发一种能够防止N型杂质浓度偏低的方法。
发明内容
本发明解决的技术问题是提供一种高浓度N型浅结的制备方法,以避免最终的N型掺杂区域的杂质浓度偏低。
为了解决上述技术问题,本发明提供一种高浓度N型浅结的制备方法,其包括:
步骤S1,采用N型掺杂剂对半导体衬底进行第一次扩散掺杂,其工艺条件包括:掺杂温度为600-1200℃,优选800-1000℃,更优选850-980℃;掺杂时间至少3分钟,优选5-20分钟,更优选10-15分钟;
步骤S2,用洗涤液对步骤S1得到的掺杂后的半导体衬底进行洗涤;
步骤S3,将洗涤后的半导体衬底进行第二次扩散掺杂,工艺条件包括:掺杂温度为600-1200℃,优选800-1000℃,更优选850-980℃;掺杂时间至少3分钟, 优选5-20分钟,更优选10-15分钟;和
步骤S4,用洗涤液对步骤S3得到的衬底进行洗涤。
在具体实施方式中,所述方法进一步包括:
步骤S5,将洗涤后的半导体衬底进行第三次扩散掺杂,其工艺条件包括:掺杂温度为600-1200℃,优选800-1000℃,更优选850-980℃;掺杂时间至少3分钟,优选5-20分钟,更优选10-15分钟;和
步骤S6,用洗涤液对步骤S5得到的半导体衬底进行洗涤。
优选地,在上述扩散掺杂的过程中,N型掺杂剂与氧气以及惰性气体混合使用。
优选地,在步骤S1中,所述第一次扩散掺杂的工艺条件是温度为800-1150℃、时间为5-20分钟;优选地,氮气流量15-25SLM,氧气流量0.5-5SLM,三氯氧磷载气流量0.5-5SLM。在一个实施例中,所述第一次扩散掺杂的掺杂温度为950℃,掺杂时间为14分钟。
优选地,在步骤S3中,所述第二次扩散掺杂的工艺条件是温度为800-1150℃、时间为5-20分钟;优选地,氮气流量15-25SLM,氧气流量0.5-5SLM,三氯氧磷载气流量为0.5-5SLM。在一个实施例中,所述第二次扩散掺杂的掺杂温度为950℃,掺杂时间为14分钟。
优选地,在步骤S5中,所述第三次扩散掺杂的工艺条件为温度为800-1150℃、时间为5-20分钟;优选地,氮气流量15-25SLM,氧气流量0.5-5SLM,三氯氧磷载气流量0.5-5SLM。在一个实施例中,所述第三次扩散掺杂的掺杂温度为950℃,掺杂时间为14分钟。
在上述技术方案中,所述半导体衬底的材料选自硅和锗中的至少一种,优选硅,更优选单晶硅、多晶硅及其外延层、非晶硅中的至少一种。
在上述技术方案中,所述N型掺杂剂选自含第五主族元素的化合物,例如含磷的化合物、含砷的化合物、含锑的化合物以及含鉍的化合物。在一个实施方式中,所述N型掺杂剂为含磷的化合物,优选三氯氧磷、磷烷、磷酸中的至少一种所述含磷的化合物可以是气态、液态或固态的。在一个具体实施例中,所述N型掺杂剂为液态磷源,优选三氯氧磷。
所述N型掺杂剂可以在惰性气体稀释的情况下使用。在本发明中,所述惰性气体是指对N型掺杂剂以及半导体衬底不发生反应的气体,例如氮气或稀有气 体。
在一个具体实施方式中,在步骤S1中,通入载气携带的三氯氧磷与氧气,对半导体衬底进行第一次掺杂。所述载气优选氮气。在上述实施方式中,三氯氧磷的通入量为0.5-5SLM(载气流量),氧气的通入量为0.5-5SLM。
在上述技术方案中,所述洗涤液可以是酸液,例如氢氟酸、硝酸、盐酸、硫酸、磷酸或其任意组合,优选氢氟酸。所述洗涤液还可以是碱液,优选氢氧化钠溶液或氢氧化钾溶液。在步骤S2、S4和S6中所使用的洗涤液可以是相同的,也可以是不同的。
第一次掺杂、第二次掺杂以及第三次掺杂均可在常压立式炉或卧式炉中进行。
在一个具体实施方式中,第一次扩散掺杂后,掺杂层的厚度为0.3-1微米。
在一个具体实施方式中,第二次扩散掺杂后,掺杂层的厚度为0.6-10微米。
在一个具体实施方式中,最终制得的N型浅结的方块电阻为0.5-50ohms/sq。
在一个具体实施方式中,最终制得的N型浅结的结深为0.5-10微米。
如本文所使用的,“SLM”是standard litre per minute的缩写,意思是标准状态下1L/min的流量。
采用本发明提供的高浓度N型浅结的制备方法能在更短的掺杂时间内得到相同甚至更小方块电阻的N型掺杂区域,或是方块电阻相同但结深更小的N型掺杂区域。
附图说明
图1是根据实施例1制备的N型浅结的载流子浓度-结深测量曲线图;
图2是根据对比例1制备的N型浅结的载流子浓度-结深测量曲线图。
其中,图1、图2中角标里的“de”即为实例中的酸洗“deglaze”的简写。
具体实施方式
下面结合具体实施例对本发明做进一步的描述,但并不构成对本发明的任何限制。
实施例1
在常压立式炉中对单晶硅进行磷扩掺杂,硅衬底采用1-999Ω·m的P型片,工艺条件为:掺杂温度970℃,氮气流量22SLM,氧气1.2SLM,三氯氧磷载气流量2.0SLM,以通源时间14分钟进炉第一次掺杂,出炉后在槽式湿刻机(或滚筒式湿刻机)中采用DHF(HF:H2O=1:10)酸洗(deglaze)2分钟,去除表面氧化层,再回炉以相同工艺条件进行第二次掺杂,出炉后再以相同条件进行第二次酸洗去除表面氧化层。这样经过两次掺杂后,再用四探针测量方块电阻,测量的方阻约 为9.1ohms/sq,通过SRP扩展电阻测量可得,结深约0.9微米,测量曲线如图1所示。
对比例1
在常压立式炉中对单晶硅进行磷扩掺杂,硅衬底采用1-999Ω·m的P型片,工艺条件为:掺杂温度970℃,氮气流量22SLM,氧气1.2SLM,三氯氧磷载气流量2.0SLM,以通源时间30分钟进炉一次掺杂,出炉后在槽式湿刻机(或滚筒式湿刻机)中采用DHF(HF:H2O=1:10)酸洗(deglaze)2分钟,再用四探针测量方块电阻,测量得方阻约为9.14ohms/sq,通过SRP扩展电阻测量可得,结深约1.6微米,测量曲线如图2所示。
图1、图2中角标里的“de”即为实例中的酸洗“deglaze”的简写。
通过实施例和对比例的对比可知,按本发明的方法进行掺杂可以在相同结深时得到更小的方阻(即更高的掺杂浓度)。同样的,获得相同方阻时,可以得到更小的结深。

Claims (10)

1.一种制备高浓度N型浅结的方法,包括:
步骤S1,采用N型掺杂剂对半导体衬底进行第一次扩散掺杂,其工艺条件包括:掺杂温度为600-1200℃,掺杂时间为3-10分钟;
步骤S2,用洗涤液对步骤S1得到的掺杂后的半导体衬底进行洗涤;
步骤S3,将洗涤后的半导体衬底进行第二次扩散掺杂,工艺条件包括:掺杂温度为600-1200℃,掺杂时间为至少3分钟;以及
步骤S4,用洗涤液对步骤S3得到的衬底进行洗涤。
2.根据权利要求1所述的方法,其特征在于,进一步包括:
步骤S5,将洗涤后的半导体衬底进行第三次扩散掺杂,其工艺条件包括:掺杂温度为600-1200℃;掺杂时间为至少3分钟;以及
步骤S6,用洗涤液对步骤S5得到的半导体衬底进行洗涤。
3.根据权利要求1或2所述的方法,其特征在于,所述半导体衬底的材料选自硅和锗中的至少一种,优选单晶硅、多晶硅及其外延层、非晶硅中的至少一种。
4.根据权利要求1-3中任一项所述的方法,其特征在于,所述N型掺杂剂选自含第五主族元素的化合物,优选含磷的化合物,更优选三氯氧磷、磷烷、磷酸中的至少一种。
5.根据权利要求1-4中任一项所述的方法,其特征在于,所述洗涤液选自酸液或碱液。
6.根据权利要求5所述的方法,其特征在于,所述酸液选自氢氟酸、硝酸、硫酸、磷酸或其任意组合;所述碱液选自氢氧化钠溶液或氢氧化钾溶液或其任意组合。
7.根据权利要求1至6中任一项所述的方法,其特征在于,第一次扩散掺杂后,掺杂层的厚度为0.3-1微米。
8.根据权利要求1至7中任一项所述的方法,其特征在于,第二次扩散掺杂后,掺杂层的厚度为0.6-10微米。
9.根据权利要求1至8中任一项所述的方法,其特征在于,所制得的N型浅结的方块电阻为0.5-50ohms/sq。
10.根据权利要求1至9中任一项所述的方法,其特征在于,所制得的N型浅结的结深为0.6-10微米。
CN201510181166.2A 2015-04-16 2015-04-16 一种高浓度n型浅结的制备方法 Pending CN104867820A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510181166.2A CN104867820A (zh) 2015-04-16 2015-04-16 一种高浓度n型浅结的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510181166.2A CN104867820A (zh) 2015-04-16 2015-04-16 一种高浓度n型浅结的制备方法

Publications (1)

Publication Number Publication Date
CN104867820A true CN104867820A (zh) 2015-08-26

Family

ID=53913580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510181166.2A Pending CN104867820A (zh) 2015-04-16 2015-04-16 一种高浓度n型浅结的制备方法

Country Status (1)

Country Link
CN (1) CN104867820A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5361271A (en) * 1976-11-12 1978-06-01 Hitachi Ltd Diffusion method for high concentration impurity
CN101217170A (zh) * 2007-12-27 2008-07-09 北京市太阳能研究所有限公司 一种应用于硅太阳能电池的扩散工艺
JP2012517099A (ja) * 2009-03-11 2012-07-26 エルジー エレクトロニクス インコーポレイティド 太陽電池、その製造方法及び太陽電池の不純物部形成方法
CN102789970A (zh) * 2012-08-28 2012-11-21 南通明芯微电子有限公司 一种快恢复二极管芯片的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5361271A (en) * 1976-11-12 1978-06-01 Hitachi Ltd Diffusion method for high concentration impurity
CN101217170A (zh) * 2007-12-27 2008-07-09 北京市太阳能研究所有限公司 一种应用于硅太阳能电池的扩散工艺
JP2012517099A (ja) * 2009-03-11 2012-07-26 エルジー エレクトロニクス インコーポレイティド 太陽電池、その製造方法及び太陽電池の不純物部形成方法
CN102789970A (zh) * 2012-08-28 2012-11-21 南通明芯微电子有限公司 一种快恢复二极管芯片的制备方法

Similar Documents

Publication Publication Date Title
US9620615B2 (en) IGBT manufacturing method
CN103314449B (zh) 用于太阳能电池发射体的湿化学反向蚀刻的方法
CN100442442C (zh) 硅外延晶片的制造方法
JP2012153548A (ja) シリコン単結晶ウェーハの製造方法及びアニールウェーハ
CN103262217B (zh) 形成掺杂剂分布图的方法
CN102332500A (zh) 一种用于太阳电池制造的吸杂工艺方法
CN105810583B (zh) 横向绝缘栅双极型晶体管的制造方法
CN104867820A (zh) 一种高浓度n型浅结的制备方法
CN102623470B (zh) 制造半导体衬底的方法
CN103137473B (zh) 以具有外延层的衬底制造场终止型igbt器件的方法
CN104992903B (zh) 一种高质量栅极氧化层形成方法
JPWO2015151288A1 (ja) 太陽電池の製造方法および太陽電池
CN107425092A (zh) 双面电池的掺杂方法
EP1202334A1 (en) Method of producing silicon epitaxial wafers
US10068769B2 (en) Methods and apparatus for preventing counter-doping during high temperature processing
CN106298486A (zh) 半导体器件的制备方法
CN103646863A (zh) 一种制作多晶硅栅的方法
CN107425091A (zh) 双面电池的掺杂方法
JPH11288942A (ja) 半導体装置の製造方法
JP2014505353A (ja) 平坦なドーパント深さプロファイルを有する半導体ウエハのアニール方法
JPS63236317A (ja) 半導体装置の製造方法
JPS5850753A (ja) 半導体装置の製造方法
CN103137541B (zh) 具有内侧墙的浅槽填充方法
JP2004221515A (ja) 半導体基板およびその製造方法
KR102521336B1 (ko) 에피택셜 웨이퍼의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150826