CN104851805A - 一种vdmos制作方法和一种vdmos器件 - Google Patents
一种vdmos制作方法和一种vdmos器件 Download PDFInfo
- Publication number
- CN104851805A CN104851805A CN201410056767.6A CN201410056767A CN104851805A CN 104851805 A CN104851805 A CN 104851805A CN 201410056767 A CN201410056767 A CN 201410056767A CN 104851805 A CN104851805 A CN 104851805A
- Authority
- CN
- China
- Prior art keywords
- thick oxide
- oxide layer
- layer
- grids
- vdmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种VDMOS制作方法和一种VDMOS器件，包括：在外延层上制作块状分立的多个厚氧化层；在所述外延层和所述厚氧化层之间制作栅氧化层；生长栅极，每个栅极均覆盖厚氧化层区和只有栅氧化层存在区域，每相邻两个栅极之间均间隔一个块状分立的厚氧化层；在相邻两个栅极之间形成连续的体区，所述体区边缘与所述栅极覆盖下的厚氧化层区域不重合；注入第一导电类型离子，形成被相邻两个栅极之间的厚氧化层分隔的源区；将相邻两个栅极之间的厚氧化层刻蚀去除；生长氮化硅层，进行第二导电类型重掺杂离子的注入，制作介质层、接触孔、正面金属层和背面金属层。本发明优化了制作流程，降低了制造成本，降低了栅漏电容。
Description
技术领域
本发明涉及半导体制造工艺技术领域，尤其涉及一种VDMOS制作方法和一种VDMOS器件。
背景技术
现有的平面型VDMOS器件的制作方法示例参见图1至图6：首先在衬底和外延层上形成栅氧化层并制作多晶硅栅极，见图1，其中1为N型衬底，2为N型外延层，3为栅氧化层，4为多晶硅；然后进行P-体区5的注入及驱入，见图2；再在栅氧化层3表面进行光刻刻蚀，并形成N+源区6，见图3，其中7为光刻胶；而后生长氮化硅层8，进行P+区9的驱入，见图4；在此基础上继续进行介质层10的生长，形成接触孔，见图5；最后制作正面金属层11（铝、硅或铜合金等）并光刻刻蚀，在N型衬底1背面制作背面金属层12（钛镍银复合层）。
根据以上描述可以看出，现有技术中的VDMOS器件制作方法较为繁琐，在源区注入时需要进行光刻刻蚀步骤，成本较高，并且所制作出来的VDMOS器件存在栅漏电容偏大的技术问题。
发明内容
（一）要解决的技术问题
本发明提供一种VDMOS制作方法和一种VDMOS器件，以解决现有技术的器件制作过程繁琐，成本较高，且制作出的栅漏电容偏大的技术问题。
（二）技术方案
为解决上述技术问题，本发明提供一种VDMOS制作方法，包括：
在第一导电类型外延层上制作块状分立的多个厚氧化层；
在所述第一导电类型外延层和所述厚氧化层之间制作栅氧化层；
生长栅极，每个栅极均同时覆盖厚氧化层区域和只有栅氧化层存在的区域，每相邻两个栅极之间均间隔一个块状分立的厚氧化层；
进行第二导电类型轻掺杂离子的注入和驱入，在相邻两个栅极之间形成连续的体区，所述体区边缘与所述栅极覆盖下的厚氧化层区域不重合；
注入第一导电类型离子，形成被相邻两个栅极之间的厚氧化层分隔的源区；
将相邻两个栅极之间的厚氧化层刻蚀去除；
生长氮化硅层，进行第二导电类型重掺杂离子的注入，制作介质层、接触孔、正面金属层和背面金属层。
进一步地，
所述第一导电类型为N型，所述第二导电类型为P型；
或，所述第一导电类型为P型，所述第二导电类型为N型。
进一步地，所述在第一导电类型外延层上制作块状分立的多个厚氧化层包括：
在900～1200℃下，在第一导电类型外延层上制作厚度为0.5～2.0μm的块状分立的多个厚氧化层。
进一步地，所述生长栅极包括：
生长0.3～0.8μm厚的多晶硅层作为栅极，生长温度为500～700℃。
进一步地，所述进行第二导电类型轻掺杂离子的注入和驱入，在相邻两个栅极之间形成连续的体区包括：
以1.0E13～1.0E15个/cm的剂量，100KEV～150KEV的能量注入硼离子，形成被相邻两个栅极之间的厚氧化层分隔的体区；
在1100～1200℃下进行驱入，时间50～200分钟，在相邻两个栅极之间形成连续的体区。
进一步地，所述注入第一导电类型离子包括：
以1.0E15～1.0E16个/cm的剂量，50KEV～150KEV的能量注入磷离子。
进一步地，所述将相邻两个栅极之间的厚氧化层刻蚀去除包括：
采用干法刻蚀，将相邻两个栅极之间的厚氧化层刻蚀去除。
另一方面，本发明还提供一种VDMOS器件，包括：
栅极和栅氧化层之间包括厚氧化层，所述厚氧化层表面被所述栅极的一部分覆盖。
进一步地，
所述厚氧化层的厚度为0.5～2.0μm。
进一步地，
所述栅极为多晶硅，厚度为0.3～0.8μm。
（三）有益效果
可见，在本发明提供的VDMOS制作方法和VDMOS器件中，在源漏区离子注入时巧妙地利用厚氧化层形成的挡块起到隔离作用，节省了源区形成时的光刻刻蚀步骤，优化了制作流程，降低了制造成本。另外，厚氧化层的存在可以增加器件栅氧化层的局部厚度，起到了降低栅漏电容的作用。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中栅氧化层和多晶硅的示意图；
图2是现有技术中P-体区的注入和驱入示意图；
图3是现有技术中N型源区的形成示意图；
图4是现有技术中氮化硅层的生长和P+区的注入示意图；
图5是现有技术中介质层的生长和接触孔的形成示意图；
图6是现有技术中金属层的制作示意图；
图7是本发明实施例VDMOS制作方法的基本流程示意图；
图8是本发明实施例1中VDMOS制作方法的流程示意图；
图9是本发明实施例1中厚氧化层的制作示意图；
图10是本发明实施例1中栅氧化层的制作示意图；
图11是本发明实施例1中多晶硅的制作示意图；
图12是本发明实施例1中P-体区的注入示意图；
图13是本发明实施例1中P-体区的驱入示意图；
图14是本发明实施例1中N型源区的制作示意图；
图15是本发明实施例1中氧化层的刻蚀示意图；
图16是本发明实施例1中氮化硅层的生长和P+区的制作示意图；
图17是本发明实施例1中介质层的生长和接触孔的形成示意图；
图18是本发明实施例1中金属层的制作示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例首先提供一种VDMOS制作方法，参见图7，该方法包括：
步骤701：在第一导电类型外延层上制作块状分立的多个厚氧化层。
步骤702：在所述第一导电类型外延层和所述厚氧化层之间制作栅氧化层。
步骤703：生长栅极，每个栅极均同时覆盖厚氧化层区域和只有栅氧化层存在的区域，每相邻两个栅极之间均间隔一个块状分立的厚氧化层。
步骤704：进行第二导电类型轻掺杂离子的注入和驱入，在相邻两个栅极之间形成连续的体区，所述体区边缘与所述栅极覆盖下的厚氧化层区域不重合。
步骤705：注入第一导电类型离子，形成被相邻两个栅极之间的厚氧化层分隔的源区。
步骤706：将相邻两个栅极之间的厚氧化层刻蚀去除。
步骤707：生长氮化硅层，进行第二导电类型重掺杂离子的注入，制作介质层、接触孔、正面金属层和背面金属层。
可见，在本发明实施例提供的VDMOS制作方法中，在源漏区离子注入时巧妙地利用厚氧化层形成的挡块起到隔离作用，节省了源漏区形成时的光刻刻蚀步骤，优化了制作流程，降低了制造成本。另外，厚氧化层的存在可以增加器件栅氧化层的局部厚度，起到了降低栅漏电容的作用。
优选地，第一导电类型和第二导电类型相反，当第一导电类型为N型时，第二导电类型为P型；或者第一导电类型为P型时，第二导电类型为N型。
优选地，制作厚氧化层的方法可以为：在900～1200℃下，在第一导电类型外延层上制作厚度为0.5～2.0μm的块状分立的多个厚氧化层。
优选地，栅极的生长方法可以是：生长0.3～0.8μm厚的多晶硅层作为栅极，生长温度为500～700℃。
优选地，体区的形成过程可以包括：以1.0E13～1.0E15个/cm的剂量，100KEV～150KEV的能量注入硼离子，形成被相邻两个栅极之间的厚氧化层分隔的体区；在1100～1200℃下进行驱入，时间50～200分钟，在相邻两个栅极之间形成连续的体区。此处的驱入条件非常关键，需要控制驱入温度和驱入时间，以保证体区的边缘不能深入到厚氧化层下方，避免影响器件的阈值电压。
优选地，注入第一导电类型离子的步骤可以包括：以1.0E15～1.0E16个/cm的剂量，50KEV～150KEV的能量注入磷离子。
优选地，去除相邻两个栅极之间的厚氧化层的方法可以是：干法刻蚀。
实施例1：
下面以生长一种VDMOS器件的全过程为例，来详细说明本发明实施例的实现方法，参见图8：
步骤801：在外延层上制作厚氧化层。
图9中1为N型衬底，2为N型外延层，本步骤中，在900～1200℃下，在N型外延层2上制作厚度为0.5～2.0μm的块状分立的多个厚氧化层13。
步骤802：制作栅氧化层3。
本步骤中，在N型外延层2和厚氧化层13之间制作栅氧化层3，栅氧化层的生长温度为900～1100℃，厚度为0.05～0.20μm，是通过对Si外延层通入氧气，使得界面氧化形成的，见图10。
步骤803：制作多晶硅4。
本步骤中多晶硅4的生长温度为500～700℃，厚度为0.3～0.8μm。根据图11可以看出，多晶硅4的下方，有部分区域的氧化层是厚氧化层13，部分只有栅氧化层3。其中厚氧化层13的存在是为了降低栅漏电容，而只有栅氧化层3的部分是为了确保器件的阈值电压。并且多晶硅4在制作时需满足每两个相邻的多晶硅4之间都要间隔一个块状分立的厚氧化层13。
步骤804：P-体区5的注入。
本步骤中，注入P-离子硼离子，剂量为1.0E13～1.0E15个/cm，能量为100KEV～150KEV。从图12可以看出，P-体区5注入的时候，被多晶硅4之间间隔的厚化层13隔断开了。
步骤805：P-体区5的驱入。
本步骤中，需要使得被隔断开的P-体区连为一体，具体做法是在1100～1200℃下进行驱入，时间50～200分钟，从而在相邻两个多晶硅4之间形成连续的P-体区5。见图13，此时驱入的时间管控非常关键，需要既保证其能够连为一体，又不能使边缘深入到厚氧化层13的下方，否则会影响器件的阈值电压。
步骤806：N型源区6的制作。
本步骤中，注入剂量为1.0E15～1.0E16个/cm，能量为50KEV～150KEV的磷离子，此时无需进行光刻刻蚀步骤，而是直接借助多晶硅4之间的厚氧化层13进行阻隔，得到分立的源区，如图14。
步骤807：刻蚀厚氧化层13。
本步骤中，可以采用干法刻蚀的方式，将两个相邻多晶硅4之间的厚氧化层13刻蚀掉，如图15。
步骤808：氮化硅层8的生长和P+区的制作。
本步骤中，采用低压化学气相淀积的方式生长氮化硅层8，生长温度为600～800℃，厚度为0.1～0.3μm。
生长完氮化硅层8后，以剂量为1.0E15～1.0E16个/cm，能量为100KEV～150KEV的条件注入硼离子，形成P+区9，见图16。
步骤809：介质层10的生长。
本步骤中，如图17，在表面生长一层结构为：不掺杂的二氧化硅0.2um＋磷硅玻璃0.8um的介质层10，并刻蚀出接触孔。
步骤810：正面金属层11和背面金属层12的形成。
本步骤中，在正面制作正面金属层11，材料为铝、硅或铜合金，并光刻刻蚀，并制作背面金属层12，为钛镍银复合层，参见图18。
至此，则完成了本发明实施例1中VDMOS制作方法的全过程。
本发明实施例还提供一种VDMOS器件，见图18：
栅极4和栅氧化层3之间包括厚氧化层13，厚氧化层13表面被栅极4的一部分覆盖。
进一步地，厚氧化层13的厚度可以为0.5～2.0μm。
进一步地，栅极4可以为多晶硅，厚度为0.3～0.8μm。
可见，本发明实施例具有如下有益效果：
在本发明实施例提供的VDMOS制作方法和VDMOS器件中，在源漏区离子注入时巧妙地利用厚氧化层形成的挡块起到隔离作用，节省了源漏区形成时的光刻刻蚀步骤，优化了制作流程，降低了制造成本。另外，厚氧化层的存在可以增加器件栅氧化层的局部厚度，起到了降低栅电容的作用。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种VDMOS制作方法，其特征在于，包括：
在第一导电类型外延层上制作块状分立的多个厚氧化层；
在所述第一导电类型外延层和所述厚氧化层之间制作栅氧化层；
生长栅极，每个栅极均同时覆盖厚氧化层区域和只有栅氧化层存在的区域，每相邻两个栅极之间均间隔一个块状分立的厚氧化层；
进行第二导电类型轻掺杂离子的注入和驱入，在相邻两个栅极之间形成连续的体区，所述体区边缘与所述栅极覆盖下的厚氧化层区域不重合；
注入第一导电类型离子，形成被相邻两个栅极之间的厚氧化层分隔的源区；
将相邻两个栅极之间的厚氧化层刻蚀去除；
生长氮化硅层，进行第二导电类型重掺杂离子的注入，制作介质层、接触孔、正面金属层和背面金属层。
2.根据权利要求1所述的VDMOS制作方法，其特征在于：
所述第一导电类型为N型，所述第二导电类型为P型；
或，所述第一导电类型为P型，所述第二导电类型为N型。
3.根据权利要求1所述的VDMOS制作方法，其特征在于，所述在第一导电类型外延层上制作块状分立的多个厚氧化层包括：
在900～1200℃下，在第一导电类型外延层上制作厚度为0.5～2.0μm的块状分立的多个厚氧化层。
4.根据权利要求1所述的VDMOS制作方法，其特征在于，所述生长栅极包括：
生长0.3～0.8μm厚的多晶硅层作为栅极，生长温度为500～700℃。
5.根据权利要求1所述的VDMOS制作方法，其特征在于，所述进行第二导电类型轻掺杂离子的注入和驱入，在相邻两个栅极之间形成连续的体区包括：
以1.0E13～1.0E15个/cm的剂量，100KEV～150KEV的能量注入硼离子，形成被相邻两个栅极之间的厚氧化层分隔的体区；
在1100～1200℃下进行驱入，时间50～200分钟，在相邻两个栅极之间形成连续的体区。
6.根据权利要求1所述的VDMOS制作方法，其特征在于，所述注入第一导电类型离子包括：
以1.0E15～1.0E16个/cm的剂量，50KEV～150KEV的能量注入磷离子。
7.根据权利要求1至6中任一项所述的VDMOS制作方法，其特征在于，所述将相邻两个栅极之间的厚氧化层刻蚀去除包括：
采用干法刻蚀，将相邻两个栅极之间的厚氧化层刻蚀去除。
8.一种VDMOS器件，其特征在于：
栅极和栅氧化层之间包括厚氧化层，所述厚氧化层表面被所述栅极的一部分覆盖。
9.根据权利要求8所述的VDMOS器件，其特征在于：
所述厚氧化层的厚度为0.5～2.0μm。
10.根据权利要求8或9所述的VDMOS器件，其特征在于：
所述栅极为多晶硅，厚度为0.3～0.8μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410056767.6A CN104851805B (zh) | 2014-02-19 | 2014-02-19 | 一种vdmos制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410056767.6A CN104851805B (zh) | 2014-02-19 | 2014-02-19 | 一种vdmos制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104851805A true CN104851805A (zh) | 2015-08-19 |
| CN104851805B CN104851805B (zh) | 2018-03-30 |
Family
ID=53851358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410056767.6A Active CN104851805B (zh) | 2014-02-19 | 2014-02-19 | 一种vdmos制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104851805B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6074923A (en) * | 1998-04-27 | 2000-06-13 | United Microelectronics Corp. | Method of fabricating metal-oxide-semiconductor transistor |
| KR100616462B1 (ko) * | 2004-06-04 | 2006-08-28 | 광전자 주식회사 | 자기정렬을 통한 전력용 수직 더블 게이트 모스페트의구조 및 제조방법 |
| US20070057333A1 (en) * | 2005-09-13 | 2007-03-15 | Samsung Electronics Co., Ltd. | MOS transistor and method of manufacturing the same |
| CN1971944A (zh) * | 2005-11-24 | 2007-05-30 | 上海华虹Nec电子有限公司 | 一种mos场效应管及其制造方法 |
| CN201069775Y (zh) * | 2007-05-23 | 2008-06-04 | 广州南科集成电子有限公司 | 一种低电压垂直型场效应晶体管 |
| CN102468334A (zh) * | 2010-11-19 | 2012-05-23 | 无锡华润上华半导体有限公司 | Vdmos器件及其制造方法 |
-
2014
- 2014-02-19 CN CN201410056767.6A patent/CN104851805B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6074923A (en) * | 1998-04-27 | 2000-06-13 | United Microelectronics Corp. | Method of fabricating metal-oxide-semiconductor transistor |
| KR100616462B1 (ko) * | 2004-06-04 | 2006-08-28 | 광전자 주식회사 | 자기정렬을 통한 전력용 수직 더블 게이트 모스페트의구조 및 제조방법 |
| US20070057333A1 (en) * | 2005-09-13 | 2007-03-15 | Samsung Electronics Co., Ltd. | MOS transistor and method of manufacturing the same |
| CN1971944A (zh) * | 2005-11-24 | 2007-05-30 | 上海华虹Nec电子有限公司 | 一种mos场效应管及其制造方法 |
| CN201069775Y (zh) * | 2007-05-23 | 2008-06-04 | 广州南科集成电子有限公司 | 一种低电压垂直型场效应晶体管 |
| CN102468334A (zh) * | 2010-11-19 | 2012-05-23 | 无锡华润上华半导体有限公司 | Vdmos器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104851805B (zh) | 2018-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102254820B (zh) | 半导体器件的制造方法 | |
| EP1965436B1 (en) | Silicon carbide self-aligned epitaxial mosfet and method of manufacturing thereof | |
| CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| CN103578992B (zh) | 一种集成vdmos芯片及其制作方法 | |
| CN103367157A (zh) | 一种超结mosfet的制备方法 | |
| CN103579003A (zh) | 一种制作超结mosfet的方法 | |
| CN103578967A (zh) | 改善沟槽型igbt 栅极击穿能力的制备方法 | |
| CN104900526A (zh) | Vdmos的制造方法和vdmos | |
| CN209626223U (zh) | 一种低功耗屏蔽栅型半导体功率器件 | |
| CN105810583A (zh) | 横向绝缘栅双极型晶体管的制造方法 | |
| CN105304492A (zh) | 一种半导体器件及其制造方法 | |
| CN104835739A (zh) | 功率晶体管的制造方法和功率晶体管 | |
| CN104779164B (zh) | 一种提高沟槽型vdmos栅氧层击穿电压的方法 | |
| CN102931081B (zh) | 带场阻挡层的半导体器件的制造方法 | |
| CN104851805A (zh) | 一种vdmos制作方法和一种vdmos器件 | |
| JP4048856B2 (ja) | 半導体装置の製造方法 | |
| CN108258040A (zh) | 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法 | |
| CN104681444B (zh) | 一种提高沟槽型vdmos器件栅氧化层击穿电压的方法 | |
| CN106356304A (zh) | 半导体制作工艺 | |
| CN105932045B (zh) | 用于半导体元件的超接面结构 | |
| CN108054099A (zh) | 半导体功率器件的制作方法 | |
| CN104779162B (zh) | 一种提高沟槽型vdmos器件栅氧化层击穿电压的方法 | |
| CN103855089A (zh) | 逆导型绝缘栅双极晶体管及其制作方法 | |
| CN105762185A (zh) | 半导体器件及其制作方法 | |
| CN101459132B (zh) | 高压平面功率mos器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220720 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, fangzheng building, 298 Fu Cheng Road, Beijing, Haidian District Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |