CN104834341A - 一种接口电路中的输出阻抗调整电路 - Google Patents

Abstract

本发明提供一种接口电路中的输出阻抗调整电路，其包括第一控制模块，第二控制模块，依次连接于第一电压端和第二电压端之间的驱动电阻复制模块和内置校准电阻。驱动电阻复制模块复制接口电路的第一输出驱动电阻单元；内置校准电阻置于所述接口电路所在晶片内；第一控制模块基于驱动电阻复制模块和内置校准电阻之间的第一连接节点的电压同步调节驱动电阻复制模块的阻值和第一输出驱动电阻单元的阻值；第二控制模块基于第一输出驱动电阻单元和第二输出驱动电阻单元之间的第二连接节点的电压调节第二输出驱动电阻单元的阻值。与现有技术相比，本发明可以在无外挂校准电阻的情况下，采用内置校准电阻对输出驱动电阻进行阻抗调节。

Description

一种接口电路中的输出阻抗调整电路

【技术领域】

本发明涉及接口电路设计技术领域，特别涉及一种接口电路中的输出阻抗调整电路。

【背景技术】

DDR(Double Data Rate，双倍数据速率)输出接口驱动电路通常由CMOS管形成输出驱动电阻，或由CMOS管加电阻组合形成输出驱动电阻，随着工作速度的逐步提高，需要对输出驱动电阻进行调节，以将输出驱动电阻的阻值控制在一定的范围，减小其随工艺、温度及电压的变化，增强同芯片外部电路的阻抗匹配，减小反射。

现有的DDR3/LPDDR2/LPDDR3等接口需要外挂精确电阻，该外挂精确电阻的阻值基本不随工艺、温度及电压变化，以外挂精确电阻为标准来调整DDR接口的输出驱动电阻的阻抗，从而减小上拉输出驱动电阻和下拉输出驱动电阻在不同工艺、电压及温度下的变化，实现阻抗匹配，但外挂精确电阻在一定程度上增加了产品的整体成本。

因此，有必要提供一种改进的技术方案来解决上述问题。

【发明内容】

本发明的目的在于提供一种接口电路中的输出阻抗调整电路，其可以在无外挂校准电阻的情况下，采用内置校准电阻对输出驱动电阻进行阻抗调节，从而节省产品成本。

为了解决上述问题，本发明提供一种接口电路中的输出阻抗调整电路，其特征在于，其包括第一控制模块，第二控制模块，依次连接于第一电压端和第二电压端之间的驱动电阻复制模块和内置校准电阻。所述驱动电阻复制模块复制所述接口电路的第一输出驱动电阻单元；所述内置校准电阻置于所述接口电路所在晶片内；所述第一控制模块基于驱动电阻复制模块和内置校准电阻之间的第一连接节点的电压同步调节驱动电阻复制模块的阻值和第一输出驱动电阻单元的阻值，使得驱动电阻复制模块的阻值和第一输出驱动电阻单元的阻值均等于所述内置校准电阻的阻值；所述第二控制模块基于第一输出驱动电阻单元和第二输出驱动电阻单元之间的第二连接节点的电压调节第二输出驱动电阻单元的阻值，使得第二输出驱动电阻单元的阻值等于第一输出驱动电阻单元的阻值，其中，第一输出驱动电阻单元和第二输出驱动电阻单元依次连接于所述第一电压端和第二电压端之间。

进一步的，所述内置校准电阻包括正温度系数的第一分电阻和负温度系数的第二分电阻，该内置校准电阻整体呈现零温度系数。

进一步的，所述驱动电阻复制模块和所述第一输出驱动电阻单元均包括若干个MOS管；所述第一控制模块基于所述第一连接节点的电压输出第一控制信号，以控制所述驱动电阻复制模块中的MOS管的导通数目，使所述第一连接节点的电压等于(V1+V2)/2，其中，V1为第一电压端的电压值，V2为第二电压端的电压值；所述第一控制模块基于所述第一控制信号对所述第一输出驱动电阻单元中的MOS管的控制与其对所述驱动电阻复制模块中的MOS管的控制相同。

进一步的，所述第二输出驱动电阻单元包括若干个MOS管；所述第二控制模块基于所述第二连接节点的电压输出第二控制信号，以控制所述第二输出驱动电阻单元中的MOS管的导通数目，使所述第二连接节点的电压等于(V1+V2)/2，其中，V1为第一电压端的电压值，V2为第二电压端的电压值。

进一步的，所述接口电路中的输出阻抗调整电路还包括第三控制模块和切换开关。所述切换开关的一个连接端与所述第一连接节点相连，其第二连接端与所述内置校准电阻的一端相连，所述内置校准电阻的另一端与第二电压端相连；所述第三控制模块的输入端与所述第一连接节点相连，其输出端与所述切换开关的控制端相连，当所述第一连接节点未与外挂校准电阻相连时，所述第三控制模块控制切换开关导通；当所述第一连接节点与外挂校准电阻的一端相连，外挂校准电阻的另一端与第二电压端相连时，所述第三控制模块控制切换开关关断。

进一步的，所述接口电路为DDR接口，所述第一电压端为电源端，所述第二电压端为接地端，所述第一输出驱动电阻单元为上拉驱动电阻单元，第一输出驱动电阻单元和驱动电阻复制模块中的MOS管为PMOS管，所述第二输出驱动电阻单元为下拉驱动电阻单元，第二输出驱动电阻单元中的MOS管为NMOS管。

进一步的，所述第三控制模块包括比较器，所述比较器的一个输入端作为所述第三控制模块的输入端与第一连接节点相连，所述比较器的另一个输入端与一参考电压相连，所述比较器的输出端作为所述第三控制模块的输出端与所述切换开关的控制端相连。当所述第一连接节点未与外挂校准电阻相连时，第一连接节点的电压大于所述参考电压，所述比较器输出第一逻辑电平，控制切换开关导通；当所述第一连接节点与外挂校准电阻相连时，第一连接节点的电压小于所述参考电压，所述比较器输出第二逻辑电平，控制切换开关关断。

进一步的，所述上拉驱动电阻单元还包括第一电阻，所述第一电阻和并联的所述若干个PMOS晶体管串联于电源端和第二连接节点之间，每个PMOS晶体管的栅极均与第一控制信号中对应的子控制信号相连，通过对应的子控制信号控制所述若干个PMOS晶体管的导通或者关断。所述驱动电阻复制模块复制所述上拉驱动电阻单元，所述驱动电阻复制模块中的第一电阻和相互并联的所述若干个PMOS晶体管串联于电源端和第二连接节点之间，每个PMOS晶体管的栅极均与第一控制信号中对应的子控制信号相连，通过对应的子控制信号可以控制所述若干个PMOS晶体管的导通或者关断。

进一步的，所述接口电路为DDR接口，所述第二电压端为电源端，所述第一电压端为接地端，所述第一输出驱动电阻单元为下拉驱动电阻单元，所述第二输出驱动电阻单元为上拉驱动电阻单元，第一输出驱动电阻单元和驱动电阻复制模块中的MOS管为NMOS管，所述第二输出驱动电阻单元中的MOS管为PMOS管。

进一步的，所述下拉驱动电阻单元还包括第二电阻，所述第二电阻和并联的所述若干个NMOS晶体管串联于第二连接节点和接地端之间，每个NMOS晶体管的栅极均与第一控制信号中对应的子控制信号相连，通过对应的子控制信号可以控制所述若干个NMOS晶体管的导通或者关断。所述驱动电阻复制模块复制所述下拉驱动电阻单元，所述驱动电阻复制模块中的所述第二电阻和并联的若干个NMOS晶体管串联于第二连接节点和接地端之间，每个NMOS晶体管的栅极均与第一控制信号中对应的子控制信号相连，通过对应的子控制信号控制所述若干个NMOS晶体管的导通或者关断。

与现有技术相比，本发明通过在接口电路所在芯片中内置与外挂校准电阻同等作用的内置校准电阻，以在无外挂校准电阻的情况下，采用内置校准电阻对接口电路的输出驱动电阻进行阻抗调节，从而节省产品成本。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：

图1为本发明在一个实施例中的接口电路中的输出阻抗调整电路的电路示意图；

图2为本发明在另一个实施例中的接口电路中的输出阻抗调整电路的电路示意图；

图3a和3b为图2所示的接口电路中的输出阻抗调整电路在一个具体实施例中的相应模块对应的电路示意图；

图4a和4b为图2所示的接口电路中的输出阻抗调整电路在另一个具体实施例中的相应模块对应的电路示意图；

图5为本发明的上拉电阻驱动单元在一个实施例中的电路示意图；

图6为本发明的下拉电阻驱动单元在一个实施例中的电路示意图。

【具体实施方式】

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。

请参考图1所示，其为本发明在一个实施例中的接口电路中的输出阻抗调整电路的电路示意图。

图1中的接口电路的输出阻抗调整电路包括依次串联于第一电压端V1和第二电压端V2之间的第一输出驱动电阻单元110和第二输出驱动电阻单元120，以及校准电路130。图1中的校准电路130包括第一控制模块132、第二控制模块134、依次连接于第一电压端V1和第二电压端V2之间的驱动电阻复制模块136和内置校准电阻ZQRC。所述接口电路可以为DDR接口电路，也可以为其他接口电路。第一输出驱动电阻单元110和第二输出驱动电阻单元120形成所述接口电路的输出驱动电阻。

所述驱动电阻复制模块136复制所述第一输出驱动电阻单元110，所述驱动电阻复制模块136和所述第一输出驱动电阻单元110均包括若干个MOS(MetalOxide Semiconductor)管。

所述内置校准电阻(其又称内置次精确电阻)ZQRC置于所述接口电路所在晶片内，所述内置校准电阻ZQRC能够提供相对精准的电阻值，不随温度的变化而变化。所述内置校准电阻ZQRC包括正温度系数的第一分电阻和负温度系数的第二分电阻，以抵消因温度引起的阻值变化，即其整体呈零温度系数，同时由于电压引起的阻值变化不大，从而该内置校准电阻ZQRC可以提供一定精确度的阻值。

所述第一控制模块132基于驱动电阻复制模块136和内置校准电阻ZQRC之间的第一连接节点DQ的电压，同步调节驱动电阻复制模块136的阻值和第一输出驱动电阻单元110的阻值，使驱动电阻复制模块136的阻值和第一输出驱动电阻单元110的阻值均等于所述内置校准电阻ZQRC的阻值。具体为，所述第一控制模块132基于所述第一连接节点DQ的电压输出第一控制信号CO1，以控制所述驱动电阻复制模块136中的MOS管的导通数目，使所述第一连接节点DQ的电压等于(V1+V2)/2，其中，V1为第一电压端的电压值，V2为第二电压端的电压值；所述第一控制模块132基于所述第一控制信号CO1对所述第一输出驱动电阻单元110中的MOS管的控制与其对所述驱动电阻复制模块136中的MOS管的控制相同。

在第一控制模块132的控制下，驱动电阻复制模块136的阻值和第一输出驱动电阻单元110的阻值被校准完成后，所述第二控制模块134基于第一输出驱动电阻单元110和第二输出驱动电阻单元120之间的第二连接节点DQC的电压调节第二输出驱动电阻单元120的阻值，使得第二输出驱动电阻单元120的阻值等于所述第一输出驱动电阻单元110的阻值。具体的，所述第二输出驱动电阻单元120包括若干个MOS管；所述第二控制模块134基于所述第二连接节点DQC的电压输出第二控制信号CO2，以控制所述第二输出驱动电阻单元120中的MOS管的导通的数目，使所述第二连接节点DQC的电压等于(V1+V2)/2，其中，V1为第一电压端的电压值，V2为第二电压端的电压值。

综上可知，本发明通过在接口电路所在芯片内置与外挂校准电阻(或外挂精确电阻)同等作用的内置校准电阻，在无外挂校准电阻的情况下，基于驱动电阻复制模块136和内置校准电阻ZQRC之间的第一连接节点DQ的电压，同步调节驱动电阻复制模块136的阻值和第一输出驱动电阻单元110的阻值，使驱动电阻复制模块136的阻值和第一输出驱动电阻单元110的阻值均等于所述内置校准电阻ZQRC的阻值(即以内置校准电阻ZQRC为标准，调节驱动电阻复制模块136的阻值和第一输出驱动电阻单元110的阻值)；基于第一输出驱动电阻单元110和第二输出驱动电阻单元120之间的第二连接节点DQC的电压调节第二输出驱动电阻单元120的阻值，使得第二输出驱动电阻单元120的阻值等于所述第一输出驱动电阻单元110的阻值(即以第一输出驱动电阻单元110为标准调节第二输出驱动电阻单元120的阻值)，从而实现以内置校准电阻ZQRC为标准，调节第一输出驱动电阻单元110和第二输出驱动电阻单元120的阻值(或阻抗)，这样，可以以同时兼顾阻抗调节及省掉外挂校准电阻节省成本两方面的要求。

为了使本发明的接口电路中的输出阻抗调整电路即适用于有外挂校准电阻的情况，又适用于无外挂校准电阻的情况，需对图1所述的接口电路中的输出阻抗调整电路进行改进。具体请参考图2所示，其为本发明在另一个实施例中的接口电路中的输出阻抗调整电路的电路示意图。图2中的第一输出驱动电阻单元210、第二输出驱动电阻单元220、第一控制模块232、第二控制模块234、驱动电阻复制模块236和内置校准电阻ZQRC，分别与图1中的第一输出驱动电阻单元110、第二输出驱动电阻单元120、第一控制模块132、第二控制模块134、驱动电阻复制模块136和内置校准电阻ZQRC相同。图2与图1的区别在于，增加了第三控制模块238；在第一连接节点DQ和所述内置校准电阻ZQRC之间增设了一切换开关K1。

所述切换开关K1的一个连接端与所述第一连接节点DQ相连，所述切换开关K1的另一个连接端与所述内置校准电阻ZQRC的一端相连，所述内置校准电阻ZQRC的另一端与第二电压端V2相连。

所述第三控制模块238的输入端与所述第一连接节点DQ相连，其输出端与所述切换开关K1的控制端相连。接口电路中的校准电路230中的切换开关K1默认关断，当所述第一连接节点DQ未与外挂校准电阻ZQR相连时(即无外挂校准电阻时)，第一连接节点DQ的电压接近于第一电压端V1的电压，所述第三控制模块238输出的第三控制信号CO3控制切换开关K1导通，此时，由第一控制模块232、第二控制模块234、驱动电阻复制模块236和内置校准电阻ZQRC形成第一输出阻抗调整电路，从而以内置校准电阻ZQRC为标准对第一输出驱动电阻单元210和第二输出驱动电阻单元220进行阻抗调整，具体工作过程与图1所示的接口电路中的输出阻抗调整电路的工作过程相同(具体请参见上文中对图1中的接口电路中的输出阻抗调整电路的工作过程的介绍)；当所述第一连接节点DQ与外挂校准电阻ZQR的一端相连，外挂校准电阻ZQR的另一端与第二电压端V2相连时(即有外挂校准电阻时)，第一连接节点DQ的电压接近于第二电压端V2的电压，所述第三控制模块238输出的第三控制信号CO3控制切换开关K1关断，此时，由第一控制模块232、第二控制模块234，驱动电阻复制模块236和外挂校准电阻ZQR形成第二输出阻抗调整电路，从而以外挂校准电阻ZQR为标准对第一输出驱动电阻单元210和第二输出驱动电阻单元220进行阻抗调整，具体工作过程与以内置校准电阻ZQRC为标准对第一输出驱动电阻单元210和第二输出驱动电阻单元220进行阻抗调整的工作原理相同，在此不再赘述。

请参考图3a和图3b所示，其为图2所示的接口电路中的输出阻抗调整电路在一个具体实施例中的相应模块对应的电路示意图。

在图3a和图3b所示的实施例中，所述第一电压端V1为电源端VIN；所述第二电压端V2为接地端GND；第一输出驱动电阻单元310为上拉驱动电阻单元PD240，其包括的若干个MOS晶体管为PMOS晶体管，其电阻调整的目标值为240欧姆；第二输出驱动电阻单元320为下拉驱动电阻单元ND240，其包括的若干个MOS晶体管为NMOS晶体管，其电阻调整的目标值为240欧姆；所述驱动电阻复制模块336完全复制上拉驱动电阻单元PD240；所述内置校准电阻ZQRC为有一定精确度的阻值为240欧姆的内置校准电阻，其阻值基本不随温度变化，且随电压的变化也不大；所述外挂校准电阻ZQR为基本不随工艺、温度及电压变化的阻值为240欧姆的外挂校准电阻，其阻值基本不随工艺、温度及电压变化。

图3b所示的第三控制模块包括比较器，该比较器的一个输入端作为所述第三控制模块的输入端与所述第一连接节点DQ相连，其另一个输入端与一参考电阻VR相连，所述比较器的输出端作为第三控制模块的输出端CO3与所述切换开关K1的控制端相连。当所述第一连接节点DQ未与外挂校准电阻ZQR相连时，第一连接节点DQ的电压接近于电源端VIN的电压，此时，第一连接节点DQ的电压大于所述参考电压VR，所述比较器输出的第三控制信号CO3为第一逻辑电平，其控制切换开关K1导通；当所述第一连接节点DQ与外挂校准电阻ZQR的一端相连，外挂校准电阻ZQR的另一端与第二电压端V2相连时，第一连接节点DQ的电压接近于接地端GND的电压，此时，第一连接节点DQ的电压小于所述参考电压VR，所述比较器输出的第三控制信号CO3为第二逻辑电平，其控制切换开关K1关断。

由于在图3a和图3b所示的实施例中，所述驱动电阻复制模块336完全复制上拉驱动电阻单元PD240，因此，此实施例中的接口电路中的输出阻抗调整电路以所述内置校准电阻ZQRC或外挂校准电阻ZQR为标准，同步调整驱动电阻复制模块336的阻值和上拉驱动电阻单元PD240的阻值；以上拉驱动电阻单元PD240为标准调整下拉驱动电阻单元ND240的阻值，从而最终使得上拉驱动电阻单元PD240的阻值和下拉驱动电阻单元ND240的阻值均等于内置校准电阻ZQRC或外挂校准电阻ZQR的阻值。

请参考图4a和图4b所示，其为图2所示的接口电路中的输出阻抗调整电路在另一个具体实施例中的相应模块对应的电路示意图。

在图4a和图4b所示的实施例中，所述第一电压端V1为接地端GND；所述第二电压端V2为电源端VIN；第一输出驱动电阻单元410为下拉驱动电阻单元ND240，其包括的若干个MOS晶体管为NMOS晶体管，其电阻调整的目标值为240欧姆；第二输出驱动电阻单元420为上拉驱动电阻单元PD240，其包括的若干个CMOS晶体管为PMOS晶体管，其电阻调整的目标值为240欧姆；所述驱动电阻复制模块436完全复制下拉驱动电阻单元ND240；所述内置校准电阻ZQRC的阻值为240欧姆，其阻值基本不随温度变化，且随电压的变化也不大；所述外挂校准电阻ZQR的阻值为240欧姆，其阻值基本不随工艺、温度及电压变化。

图4b所示的第三控制模块包括比较器，该比较器的一个输入端作为所述第三控制模块的输入端与所述第一连接节点DQ相连，其另一个输入端与一参考电阻VR相连，所述比较器的输出端作为第三控制端的输出端CO3与所述切换开关K1的控制端相连。当所述第一连接节点DQ未与外挂校准电阻ZQR相连时，第一连接节点DQ的电压接近于接地端GND的电压，此时，第一连接节点DQ的电压小于所述参考电压VR，所述比较器输出的第三控制信号CO3为第一逻辑电平，其控制切换开关K1导通；当所述第一连接节点DQ与外挂校准电阻ZQR的一端相连，外挂校准电阻ZQR的另一端与电源端VIN相连时，第一连接节点DQ的电压接近于电源端VIN的电压，此时，第一连接节点DQ的电压大于所述参考电压VR，所述比较器输出的第三控制信号CO3为第二逻辑电平，其控制切换开关K1关断。

图4a和图4b所示的实施例与图3a和图3b所示的实施例的区别在于，图4a和图4b所示的实施例中的所述驱动电阻复制单元436完全复制下拉驱动电阻单元ND240，因此，此实施例中的接口电路中的输出阻抗调整电路以所述内置校准电阻ZQRC或外挂校准电阻ZQR为标准，同步调整驱动电阻复制模块436的阻值和下拉驱动电阻单元ND240的阻值；以下拉驱动电阻单元ND240为标准调整上拉驱动电阻单元PD240的阻值，从而最终使得上拉驱动电阻单元PD240的阻值和下拉驱动电阻单元ND240的阻值均等于内置校准电阻ZQRC或外挂校准电阻ZQR的阻值。

另外，由于CMOS(Complementary Metal Oxide Semiconductor)管本身的局限，通常需要CMOS管串联电阻做成小单元来改善电阻的线性度，然后通过进一步调整小单元的数量来达到所要求的电阻的大小，例如，由CMOS管串联电阻作成小电阻单元，小单元根据工艺、温度及电压的变化调整出一个240欧姆的大电阻单元，大电阻单元根据实际工作需要配置成34.4，40，48欧姆等不同的输出驱动电阻。如此设置将导致小单元数量众多，从而造成CMOS管及电阻所占芯片面积过大，不利于芯片小型化。因此，本发明还对上拉驱动电阻单元和下拉驱动电阻单元的结构进行了改进，通过将若干个CMOS管并联后再与电阻串联，形成驱动电阻单元，驱动电阻单元根据实际工作需要配置成不同的输出驱动电阻，这样，可以在保证输出驱动电阻大小要求及阻值线性度要求的前提下，大幅减小其所占用的芯片面积，节省成本。

请参考图5所示，其为图3a中的上拉驱动电阻单元310在一个实施例中的电路示意图。该上拉驱动电阻单元310包括串联于电源端VIN和第二连接节点DQC之间的第一电阻R1和M个并联的PMOS(P-channel Metal OxideSemiconductor)晶体管，每个PMOS晶体管的栅极均与第一控制信号CO1中对应的子控制信号相连，通过对应的子控制信号可以控制M个PMOS晶体管的导通或者关断，其中M为大于1的自然数。

在图5所示的实施例中，所述M个PMOS晶体管分别为PMOS晶体管MP₁、MP₂、……、MP_M-1、MP_M。M个PMOS晶体管的源极均与电源端VIN相连，M个PMOS晶体管的漏极均与所述第一电阻R1的一端相连，所述第一电阻R1的另一端与第二连接节点DQC相连。在另一个实施例中，也可以将图5中的第一电阻R1和M个并联的PMOS晶体管的连接关系互换，即M个PMOS晶体管的漏极均与第二连接节点DQC相连，M个PMOS晶体管的源极均与所述第一电阻R1的一端相连，所述第一电阻R1的另一端与电源端VIN相连。由于所述驱动电阻复制模块336复制所述上拉驱动电阻单元310，因此，对应的所述驱动电阻复制模块336包括串联于电源端VIN和第一连接节点DQ之间的第一电阻R1和M个并联的PMOS晶体管，每个PMOS晶体管的栅极均与第一控制信号CO1中对应的子控制信号相连，其中M为大于1的自然数。

请参考图6所示，其为图3a中的下拉驱动电阻单元320在一个实施例中的电路示意图。该下拉驱动电阻单元320包括串联于第二连接节点DQC和接地端GND之间的第二电阻R2和N个并联的NMOS晶体管，每个NMOS晶体管的栅极均与第二控制信号CO2中对应的子控制信号相连，通过对应的子控制信号可以控制N个NMOS晶体管的导通或者关断，其中N为大于1的自然数。

在图6所示的实施例中，所述N个NMOS晶体管，分别为NMOS晶体管MN₁、MN₂、……、MN_N-1、MN_N。N个NMOS晶体管的源极均与接地端GND相连，N个NMOS晶体管的漏极均与所述第二电阻R2的一端相连，所述第二电阻R2的另一端与第二连接节点DQC相连。在另一个实施例中，可以将图6中的第二电阻R2和N个并联的NMOS晶体管的连接关系互换，即N个NMOS晶体管的漏极均与第二连接节点DQC，N个NMOS晶体管的源极均与所述第二电阻R2的一端相连，所述第二电阻R2的另一端与接地端GND相连。

同理，图4a中的上拉驱动电阻单元420和下拉驱动电阻单元410的电路结构可以分别与图5所示的上拉驱动电阻单元和图6所示的下拉驱动电阻单元的电路结构相同。需要注意的是，第一，图4a中的上拉驱动电阻单元420中的每个PMOS晶体管的栅极均与第二控制信号CO2中对应的子控制信号相连，通过对应的子控制信号可以控制M个PMOS晶体管的导通或者关断；图4a中的下拉驱动电阻单元410中的每个NMOS晶体管的栅极均与第一控制信号CO1中对应的子控制信号相连，通过对应的子控制信号可以控制N个NMOS晶体管的导通或者关断；第三，由于驱动电阻复制模块436完全复制上拉驱动电阻单元420，因此，对应的所述驱动电阻复制模块436包括串联于第一连接节点DQ和接地端GND之间的第二电阻R2和N个并联的NMOS晶体管，每个NMOS晶体管的栅极均与第一控制信号CO1中对应的子控制信号相连，其中，N为大于1的自然数。

基于图5和图6可知，本发明通过将若干个CMOS管并联后再与电阻串联，以形成驱动电阻单元，驱动电阻单元根据实际工作需要组合配置成不同的输出驱动电阻阻值，这样，可以在保证输出驱动电阻大小要求及阻值线性度要求的前提下，大幅减小串联电阻数量，从而减小该输出驱动电阻所占用的芯片面积，节省芯片成本。

在本发明中，“连接”、相连、“连”、“接”等表示电性相连的词语，如无特别说明，则表示直接或间接的电性连接。

需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (10)

1.一种接口电路中的输出阻抗调整电路，其特征在于，其包括第一控制模块，第二控制模块，依次连接于第一电压端和第二电压端之间的驱动电阻复制模块和内置校准电阻，

所述驱动电阻复制模块复制所述接口电路的第一输出驱动电阻单元；

所述内置校准电阻置于所述接口电路所在晶片内；

所述第一控制模块基于驱动电阻复制模块和内置校准电阻之间的第一连接节点的电压同步调节驱动电阻复制模块的阻值和第一输出驱动电阻单元的阻值，使得驱动电阻复制模块的阻值和第一输出驱动电阻单元的阻值均等于所述内置校准电阻的阻值；

所述第二控制模块基于第一输出驱动电阻单元和第二输出驱动电阻单元之间的第二连接节点的电压调节第二输出驱动电阻单元的阻值，使得第二输出驱动电阻单元的阻值等于第一输出驱动电阻单元的阻值，

其中，第一输出驱动电阻单元和第二输出驱动电阻单元依次连接于所述第一电压端和第二电压端之间。

2.根据权利要求1所述的接口电路中的输出阻抗调整电路，其特征在于，所述内置校准电阻包括正温度系数的第一分电阻和负温度系数的第二分电阻，该内置校准电阻整体呈现零温度系数。

3.根据权利要求2所述的接口电路中的输出阻抗调整电路，其特征在于，

所述驱动电阻复制模块和所述第一输出驱动电阻单元均包括若干个MOS管；

所述第一控制模块基于所述第一连接节点的电压输出第一控制信号，以控制所述驱动电阻复制模块中的MOS管的导通数目，使所述第一连接节点的电压等于(V1+V2)/2，其中，V1为第一电压端的电压值，V2为第二电压端的电压值；

所述第一控制模块基于所述第一控制信号对所述第一输出驱动电阻单元中的MOS管的控制与其对所述驱动电阻复制模块中的MOS管的控制相同。

4.根据权利要求3所述的接口电路中的输出阻抗调整电路，其特征在于，

所述第二输出驱动电阻单元包括若干个MOS管；

所述第二控制模块基于所述第二连接节点的电压输出第二控制信号，以控制所述第二输出驱动电阻单元中的MOS管的导通数目，使所述第二连接节点的电压等于(V1+V2)/2，其中，V1为第一电压端的电压值，V2为第二电压端的电压值。

5.根据权利要求2所述的接口电路中的输出阻抗调整电路，其特征在于，其还包括第三控制模块和切换开关，

所述切换开关的一个连接端与所述第一连接节点相连，其第二连接端与所述内置校准电阻的一端相连，所述内置校准电阻的另一端与第二电压端相连；

所述第三控制模块的输入端与所述第一连接节点相连，其输出端与所述切换开关的控制端相连，当所述第一连接节点未与外挂校准电阻相连时，所述第三控制模块控制切换开关导通；当所述第一连接节点与外挂校准电阻的一端相连，外挂校准电阻的另一端与第二电压端相连时，所述第三控制模块控制切换开关关断。

6.根据权利要求1-5任一所述的接口电路中的输出阻抗调整电路，其特征在于，

所述接口电路为DDR接口，所述第一电压端为电源端，所述第二电压端为接地端，所述第一输出驱动电阻单元为上拉驱动电阻单元，第一输出驱动电阻单元和驱动电阻复制模块中的MOS管为PMOS管，所述第二输出驱动电阻单元为下拉驱动电阻单元，第二输出驱动电阻单元中的MOS管为NMOS管。

7.根据权利要求6所述的接口电路中的输出阻抗调整电路，其特征在于，

所述第三控制模块包括比较器，所述比较器的一个输入端作为所述第三控制模块的输入端与第一连接节点相连，所述比较器的另一个输入端与一参考电压相连，所述比较器的输出端作为所述第三控制模块的输出端与所述切换开关的控制端相连，

当所述第一连接节点未与外挂校准电阻相连时，第一连接节点的电压大于所述参考电压，所述比较器输出第一逻辑电平，控制切换开关导通；当所述第一连接节点与外挂校准电阻相连时，第一连接节点的电压小于所述参考电压，所述比较器输出第二逻辑电平，控制切换开关关断。

8.根据权利要求6所述的接口电路中的输出阻抗调整电路，其特征在于，

所述上拉驱动电阻单元还包括第一电阻，所述第一电阻和并联的所述若干个PMOS晶体管串联于电源端和第二连接节点之间，每个PMOS晶体管的栅极均与第一控制信号中对应的子控制信号相连，通过对应的子控制信号控制所述若干个PMOS晶体管的导通或者关断，

所述驱动电阻复制模块复制所述上拉驱动电阻单元，所述驱动电阻复制模块中的第一电阻和相互并联的所述若干个PMOS晶体管串联于电源端和第二连接节点之间，每个PMOS晶体管的栅极均与第一控制信号中对应的子控制信号相连，通过对应的子控制信号可以控制所述若干个PMOS晶体管的导通或者关断。

9.根据权利要求1-5任一所述的接口电路中的输出阻抗调整电路，其特征在于，

所述接口电路为DDR接口，所述第二电压端为电源端，所述第一电压端为接地端，所述第一输出驱动电阻单元为下拉驱动电阻单元，所述第二输出驱动电阻单元为上拉驱动电阻单元，第一输出驱动电阻单元和驱动电阻复制模块中的MOS管为NMOS管，所述第二输出驱动电阻单元中的MOS管为PMOS管。

10.根据权利要求9所述的接口电路中的输出阻抗调整电路，其特征在于，

所述下拉驱动电阻单元还包括第二电阻，所述第二电阻和并联的所述若干个NMOS晶体管串联于第二连接节点和接地端之间，每个NMOS晶体管的栅极均与第一控制信号中对应的子控制信号相连，通过对应的子控制信号可以控制所述若干个NMOS晶体管的导通或者关断，

所述驱动电阻复制模块复制所述下拉驱动电阻单元，所述驱动电阻复制模块中的所述第二电阻和并联的若干个NMOS晶体管串联于第二连接节点和接地端之间，每个NMOS晶体管的栅极均与第一控制信号中对应的子控制信号相连，通过对应的子控制信号控制所述若干个NMOS晶体管的导通或者关断。