CN107168916A - 接口电路的输出阻抗控制电路 - Google Patents

接口电路的输出阻抗控制电路 Download PDF

Info

Publication number
CN107168916A
CN107168916A CN201710566261.3A CN201710566261A CN107168916A CN 107168916 A CN107168916 A CN 107168916A CN 201710566261 A CN201710566261 A CN 201710566261A CN 107168916 A CN107168916 A CN 107168916A
Authority
CN
China
Prior art keywords
circuit
output
oxide
metal
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710566261.3A
Other languages
English (en)
Other versions
CN107168916B (zh
Inventor
魏荣臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Jieli Technology Co Ltd
Original Assignee
Zhuhai Jieli Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Jieli Technology Co Ltd filed Critical Zhuhai Jieli Technology Co Ltd
Priority to CN201710566261.3A priority Critical patent/CN107168916B/zh
Publication of CN107168916A publication Critical patent/CN107168916A/zh
Application granted granted Critical
Publication of CN107168916B publication Critical patent/CN107168916B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及一种接口电路的输出阻抗控制电路，包括：第一反馈环路单元、第二反馈环路单元和内置标准电阻单元，第一反馈环路单元包括第一输出驱动复制电路和第一运算放大器，第二反馈环路单元包括第二输出驱动复制电路和第二运算放大器；第一输出驱动复制电路的第一端连接第一运算放大器的输出端，第二端分别连接第一运算放大器的负向输入端和内置标准电阻单元的第一端；第一运算放大器的正向输入端用于输入第一参考电压；第二输出驱动复制电路的第一端连接第二运算放大器的输出端，第二端分别连接第二运算放大器的正向输入端和内置标准电阻单元的第二端。本发明中的输出阻抗控制电路采用内置标准电阻减少了外部器件的使用，降低了产品的成本。

Description

接口电路的输出阻抗控制电路
技术领域
本发明涉及接口电路涉及技术领域，特别是涉及一种接口电路的输出阻抗控制电路。
背景技术
接口就是CPU与外部设备进行数据传输的部件，其中接口数据传输主要包括三部分，分别为输出模块、传输通道和接收模块(如图1所示)。其中传输通道具有特征阻抗，当输出模块的输出阻抗与通道的特征阻抗不匹配或输入模块的输入阻抗与通道的特征阻抗不匹配时，则会造成信号反射发生，影响信号眼图，导致数据通信质量下降，甚至通信错误。接口电路是一种常用的数据传输的接口，在实际使用过程中需要调整接口电路的输出阻抗，使其与通道的特征阻抗匹配，从而减小信号反射发生，提高眼图质量，保证数据正确传输。接口电路的输出驱动电路一般由CMOS管形成或由CMOS管和电阻组合形成，其输出阻抗由形成CMOS管形成或由CMOS管和电阻组合形成，随着接口数据传输速度提高，对接口的输出阻抗的要求也日益严格。因此，需要对接口的输出阻抗进行调节，以使接口的输出阻抗在不同工艺、电压或温度下都保持在正常范围内，保证接口输出阻抗同外部传输通路的阻抗匹配性，减小信号反射，实现数据的可靠传输。
目前，常用输出阻抗控制电路来调节接口电路的输出阻抗，然而现有的阻抗控制电路都采用外置精准电阻，由于外置精准电阻不受工艺、电压以及温度的影响，因此以精准电阻为参考来调整接口电路的上拉输出驱动电阻和下拉输出驱动电阻，可以保证接口电路的上拉输出驱动电阻和下拉输出驱动电阻在不同电压、温度以及工艺下都保持不变，从而保证接口电路的输出电阻与外部传输通路的阻抗匹配，但是外置精准电阻在一定程度上增加了产品的成本，且接口通路越多，成本越大。
发明内容
基于此，有必要针对现有的接口电路的输出阻抗电路外置精准电阻增加成本的问题，提供一种接口电路的输出阻抗控制电路。
一种接口电路的输出阻抗控制电路，包括：第一反馈环路单元、第二反馈环路单元和内置标准电阻单元，其中所述第一反馈环路单元包括第一输出驱动复制电路和第一运算放大器，所述第二反馈环路单元包括第二输出驱动复制电路和第二运算放大器；
所述第一输出驱动复制电路的第一端连接所述第一运算放大器的输出端，所述第一输出驱动复制电路的第二端分别连接所述第一运算放大器的负向输入端和所述内置标准电阻单元的第一端，所述第一输出驱动复制电路的第三端连接接口电路电压源正极；所述第一运算放大器的正向输入端用于输入第一参考电压，所述第一运算放大器的输出端连接接口电路的输出驱动电路；
所述第二输出驱动复制电路的第一端连接所述第二运算放大器的输出端，所述第二输出驱动复制电路的第二端分别连接所述第二运算放大器的正向输入端和所述内置标准电阻单元的第二端，所述第二输出驱动复制电路的第三端接地；所述第二运算放大器的负向输入端用于输入第二参考电压，所述第二运算放大器的输出端连接接口电路的输出驱动电路；
所述第一输出驱动复制电路和所述第二输出驱动复制电路为接口电路的输出驱动电路的复制电路；
所述第一运算放大器用于根据所述内置标准电阻单元，通过调整运放输出电压来调整所述第一输出驱动复制电路的阻抗，产生第一控制信号，并将所述第一控制信号传输至接口电路的输出驱动电路；
所述第二运算放大器用于根据所述内置标准电阻单元，通过调整运放输出电压来调整所述第二输出驱动复制电路的阻抗，产生第二控制信号，并将所述第二控制信号传输至接口电路的输出驱动电路。
本发明中的接口电路的输出阻抗控制电路包括第一反馈环路单元、第二反馈环路单元和内置标准电阻单元，第一反馈环路单元包括第一输出驱动复制电路和第一运算放大器，第二反馈环路单元包括第二输出驱动复制电路和第二运算放大器，其中第一输出驱动复制电路和第二输出驱动复制电路是接口电路的输出驱动电路的复制电路，第一输出驱动复制电路和第二输出驱动复制电路构成了接口电路的输出驱动电路的复制电路，接口电路的输出驱动电路的复制电路与接口电路的输出驱动电路结构是相同的，但是在实际制造完成后，复制电路与输出驱动电路并不一定是完全一模一样的，但它们的阻抗变化趋势是一样的，因此采用接口电路的输出驱动电路的复制电路来模拟接口电路的输出驱动电路器件的变化，使其调整复制电路和输出电路达到同样的效果。上述接口电路的输出阻抗控制电路，主要是根据内置标准电阻单元通过改变第一运算放大器和第二运算放大器的输入参考电压(即第一参考电压和第二参考电压)来调整运放输出电压，从而通过运放输出电压对第一输出驱动复制电路和第二输出驱动复制电路的输出阻抗进行调节，并根据运放输出电压来控制接口电路的输出驱动电路的输出阻抗与第一输出驱动复制电路和第二输出驱动复制电路的输出阻抗变化保持一致。本发明中的接口电路的输出阻抗控制电路采用内置标准电阻实现与外接精准校准电阻相同的作用，减少了外部器件的使用，从而减少降低了产品的成本。
附图说明
图1为接口数据传输系统框架示意图；
图2为本发明的接口电路的输出阻抗控制电路在一个实施例的结构示意图；
图3为本发明的接口电路的输出阻抗控制电路在一个实施例的结构示意图；
图4为本发明的接口电路的输出阻抗控制电路在一个实施例的结构示意图；
图5为本发明的接口电路的输出阻抗控制电路在一个实施例的结构示意图。
具体实施方式
下面将结合较佳实施例及附图对本发明的内容作进一步详细描述。显然，下文所描述的实施例仅用于解释本发明，而非对本发明的限定。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。应当说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
为了便于理解本发明，下面将参照相关附图对本进行更全面的描述。需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件并与之结合为一体，或者可能同时存在居中元件。本文所使用的术语“安装”、“一端”、“另一端”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本的技术领域的技术人员通常理解的含义相同。本文中说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/ 或”包括一个或多个相关的所列项目的任意的和所有的组合。另外，本文中“第一”、“第二”、“第三”、“第四”只是为了区分所描述的对象，并不是对对象的限定。
如图2所示，一种接口电路的输出阻抗控制电路，包括：第一反馈环路单元10、第二反馈环路单元30和内置标准电阻单元20，其中第一反馈环路单元 10包括第一输出驱动复制电路11和第一运算放大器12，第二反馈环路单元30 包括第二输出驱动复制电路31和第二运算放大器32。其中，第一输出驱动复制电路11的第一端连接第一运算放大器12的输出端，第一输出驱动复制电路11 的第二端分别连接第一运算放大器12的负向输入端和内置标准电阻单元20的第一端，第一输出驱动复制电路11的第三端连接接口电路电压源正极；第一运算放大器12的正向输入端用于输入第一参考电压，第一运算放大器12的输出端连接接口电路的输出驱动电路；第二输出驱动复制电路31的第一端连接第二运算放大器32的输出端，第二输出驱动复制电路31的第二端分别连接第二运算放大器32的正向输入端和内置标准电阻单元20的第二端，第二输出驱动复制电路31的第三端接地；第二运算放大器32的负向输入端用于输入第二参考电压，第二运算放大器32的输出端连接接口电路的输出驱动电路。
第一输出驱动复制电路11和第二输出驱动复制电路31为接口电路的输出驱动电路的复制电路。
上述的接口电路的输出阻抗控制电路包括第一反馈环路单元10、第二反馈环路单元30和内置标准电阻单元20，第一反馈环路单元10包括第一输出驱动复制电路11和第一运算放大器12，第二反馈环路单元30包括第二输出驱动复制电路31和第二运算放大器32，其中第一输出驱动复制电路10和第二输出驱动复制电路30是接口电路的输出驱动电路的复制电路，第一运算放大器的输出端和第二运算放大器的输出端分别连接接口电路的输出驱动电路。上述接口电路的输出阻抗控制电路，主要是根据内置标准电阻单元20通过改变第一运算放大器12和第二运算放大器32的输入参考电压(即第一参考电压和第二参考电压)来调整运放输出电压，从而通过运放输出电压对第一输出驱动复制电路11 和第二输出驱动复制电路31的输出阻抗进行调节，并根据运放输出电压来控制接口电路的输出驱动电路的输出阻抗与第一输出驱动复制电路11和第二输出驱动复制电路31的输出阻抗变化保持一致。本发明中的接口电路的输出阻抗控制电路采用内置标准电阻实现与外接精准校准电阻相同的作用，减少了外部器件的使用，从而减少降低了产品的成本。
在其中一个实施例中，如图3所示，第一输出驱动复制电路11包括第一 MOS管和第二MOS管；
第一MOS管的漏极连接接口电路电压源正极，第一MOS管的栅极连接第一运算放大器12的输出端，第一MOS管的源极连接第二MOS管的漏极，第二 MOS管的栅极连接接口电路中前级驱动电路的电源电压，第二MOS管的源极分别连接内置标准电阻20的第一端和第一运算放大器12的负向输入端。
在其中一个实施例中，如图3所示，第二驱动复制电路包括第三MOS管和第四MOS管；
第三MOS管的漏极分别连接内置标准电阻单元20的第二端和第二运算放大器32的正向输入端，第三MOS管的栅极连接接口电路中前级驱动电路的电源电压，第三MOS管的源极连接第四MOS管的漏极，第四MOS管的栅极连接第二运算放大器32的输出端，第四MOS管的源极接地。
具体地，第一运算放大器12具有高增益、高输入阻抗，第一运算放大器12 与第一输出驱动复制电路11中的第一MOS管Mn1和第二MOS管Mn2组成负反馈电路，通过电路反馈调整使MOS管Mn2的源极电压等于第一运算放大器正向输入端的第一参考电压(例如α*Vref)；第二运算放大器32具有高增益、高输入阻抗，第二运算放大器32与第二输出驱动复制电路31中的第三MOS管 Mn3和第四MOS管Mn4，通过电路反馈调整使MOS管Mn3的漏极电压等于第二运算放大器32负向输入端的第二参考电压(例如(1-α)*Vref)。输出驱动复制电路(由第一输出驱动复制电路11和第二输出驱动复制电路31组成)和接口电路的输出驱动电路由相同的电压源Vreg(图中的电压源正极)供电，那么电压源的电压Vreg等于Vref。这样在MOS管Mn1和Mn2上的电压降等于 Vreg-α*Vref＝Vref-α*Vref＝(1-α)*Vref，在MOS管Mn3和Mn4上的电压降等于 (1-α)*Vref。由于输出驱动复制电路中MOS电阻Mn1、Mn2、Mn3、Mn4与内置标准电阻单元20的电阻Rint串联，那么内置标准电阻单元20上的电压降等于 Vref-(1-α)*Vref-(1-α)*Vref＝(2α-1)*Vref，流过内置标准电阻单元20的电流等于 [(2α-1)*Vref]/Rint。第一输出驱动复制电路11的上拉电阻等于 [(1-α)*Vref]/[[(2α-1)*Vref]/Rint]＝(1-α)/(2α-1)*Rint，第二输出驱动复制电路31的下拉拉电阻等于[(1-α)*Vref]/[[(2α-1)*Vref]/Rint]＝(1-α)/(2α-1)*Rint。输出驱动复制电路是接口电路的输出驱动电路的复制电路，在输出驱动相同时，接口电路的输出电路的上拉电阻和下拉电阻相同都等于(1-α)/(2α-1)*Rint。其中α可以为任意值，例如1/4、1/3或1/2等。
另外，内置标准电阻单元的电压系数很小，电阻值随电压变化非常小，基本可以忽略。因此第一输出驱动复制电路11和第二输出驱动复制电路31的输出阻抗由MOS管组成，MOS的电阻值容易受电压和温度变化的影响，且变化范围比较大。当温度变化时，第一输出驱动复制电路11的上拉电阻Mn1和Mn2 随之变化，但由于第一运算放大器12与第一输出驱动复制电路11中的MOS管 Mn1和Mn2形成了负反馈环路，第一运算放大器12通过调整运放输出电压 VZUP来调整MOS管Mn1的电阻来补偿温度变化引起的电阻变化，最终使Mn1 和Mn2上的电压降不变。同理，当温度变化时，第二输出驱动复制电路31的下拉电阻Mn3和Mn4也随之变化，但由于第二运算放大器32与第二输出驱动复制电路31中的MOS管Mn3和Mn4形成了负反馈环路，第二运算放大器32通过调整运放输出电压VZDN来调整MOS管Mn4的电阻来补偿温度变化引起的电阻变化，最终使Mn3和Mn4上的电压降不变。最终保证了内置标准电阻单元20两端的电压降不变，由于内置标准电阻单元20的阻值呈零温度系数，因此流过内置标准电阻单元20的电流不发生变化，即流过整个输出驱动复制电路的电流不发生变化，所以输出驱动复制电路(即第一输出驱动复制电路11和第二输出驱动复制电路31)的上拉电阻和下拉电阻还保持相同且等于(1-α)/(2α-1)*Rint。
当电压变化时，第一输出驱动复制电路11的上拉电阻Mn1和Mn2随之变化，但由于第一运算放大器12与第一输出驱动复制电路11中的MOS管Mn1 和Mn2形成了负反馈环路，第一运算放大器12通过调整运放输出电压VZUP 来调整MOS管Mn1的电阻来补偿温度变化引起的电阻变化，最终使MOS管 Mn2源极的电压等于α*Vref，Mn1和Mn2上的电压降等于(1-α)*Vref。同理，当电压变化时，第二输出驱动复制电路31的下拉电阻Mn3和Mn4也随之变化，但由于第二运算放大器32与第二输出驱动复制电路31中的MOS管Mn3和Mn4 形成了负反馈环路，第二运算放大器32通过调整运放输出电压VZDN来调整 MOS管Mn4的电阻来补偿温度变化引起的电阻变化，最终使MOS管Mn3漏极的电压等于(1-α)*Vref，Mn3和Mn4上的电压降等于(1-α)*Vref。内置标准电阻单元20的电阻值受电压影响可以忽略，所以当电压变化时内置标准电阻单元20 的阻值不发生变化，内置标准电阻单元20上的电压降为Vref-(1-α)*Vref-(1-α)*Vref＝(2α-1)*Vref，流过的电流为[(2α-1)*Vref]/Rint，第二输出驱动复制电路31的下拉电阻等于[(1-α)*Vref]/[[(2α-1)*Vref]/Rint]＝(1-α)/(2α-1)*Rint。同理，第一输出驱动复制电路11的上拉电阻等于[(1-α)*Vref]/[[(2α-1)*Vref]/Rint]＝(1-α)/(2α-1)*Rint。
在其中一个实施例中，如图4所示，内置标准电阻单元20包括第一电阻R1 和第二电阻R2；第一电阻R1的第一端连接第一输出驱动复制电路11的第二端；第一电阻R1的第二端连接第二电阻R2的第一端，第二电阻R2的第二端连接第二输出驱动复制电路31的第二端。
其中一个实施例中，如图4所示，接口电路的输出阻抗控制电路还包括工艺角检测控制模块40，工艺角检测控制模块40的第一输出端连接第一电阻R1 的第三端，工艺角检测控制模块40的第二输出端连接第二电阻R2的第三端；工艺角检测控制模块40用于检测接口电路的输出阻抗控制电路的工艺角，并根据工艺角调整第一电阻和第二电阻的阻值。
具体地，通常利用EDA(电子设计自动化)工具来设计电路，而电路最终是通过工厂加工生产的。工厂生产成型的电路不会和跟利用EDA设计的理论电路一模一样，会在设计值上下一定范围内变化，这个变化量就被称为工艺角。工艺角反映了电阻生产过程中某些工艺参数的变化情况。在内置校准电阻设计过程中，当工艺变化时，内置校准电阻的阻值会发生变化，从而影响输出驱动电路输出阻抗的大小及温度系数，这里采用可调内置电阻可以调整由于工艺引起的阻值变化，结合工艺角检测控制模块来合理调整内置电阻R1和内置电阻 R2的阻抗及呈现的温度系数，可以实现电阻阻值的不变及电阻的零温度系数。因此，可以保证输出驱动复制电路的上拉电阻和下拉电阻不随控制工艺、电压及温度的变化而变化，减少外界因素(控制工艺、电压及温度)对输出驱动复制电路的输出阻抗的影响，即保证输出驱动复制电路的上拉电阻和下拉电阻也一直等于(1-α)/(2α-1)*Rint。由于内置校准电阻易受工艺变化影响，从而导致内置标准电阻阻值不稳定，然而只简单调整内置标准电阻，内置标准电阻温度系数也会不稳定。因此，利用工艺角检测控制模块40，可以有效地避免因调整工艺而导致内置电阻阻值变化引起的温度系数变化。
在其中一个实施例中，所述第一电阻为正温度系数热敏电阻。
在其中一个实施例中，所述第二电阻为负温度系数热敏电阻。
具体地，所述的第一电阻R1呈正温度系数，第二电阻R2呈负温度系数，通过工艺角检测控制模块40检测输出驱动复制电路的工艺角并根据工艺角调整第一电阻R1的阻值及第二电阻R2的阻值，从而使第一电阻R1呈现的正温度系数与第二电阻R2呈现的负温度系数相互抵消，从而实现零温度系数的内置校准电阻。内置可变校准电路可以通过改变内置可变电阻阻值大小来改变输出驱动阻值的目的，避免外部器件的焊接和更换，降低产品成本。
在其中一个实施例中，第一运算放大器12为折叠式共源共栅运算放大器。
在其中一个实施例中，第二运算放大器32为折叠式共源共栅运算放大器。
具体而言，折叠式共源共栅运算放大器具有高直流开环增益、低输入失调电压、高速等特点。
在其中一个实施例中，第一MOS管、第二MOS管、第三MOS管和第四 MOS管均为N型MOS管。
具体而言，N型MOS管是增强型MOS管，制造工艺比较简单、成品率较高、功耗低、组成的逻辑电路比较简单，集成度高、抗干扰能力强，特别适合于大规模集成电路。
如图5所示，本发明中接口电路的输出阻抗控制电路的工作原理为：接口电路由两部分组成，线框内的电路(右图)和线框外的电路(左图)，线框内的为接口电路的输出驱动电路，线框外的接口电路的输出阻抗控制电路。接口电路的输出阻抗控制电路，主要是根据内置标准电阻单元，通过改变第一运算放大器和第二运算放大器的输入参考电压(即第一参考电压和第二参考电压)来调整运放输出电压(即为VZUP信号和VZDN信号)，从而通过运放输出电压对第一输出驱动复制电路和第二输出驱动复制电路的输出阻抗进行调节。另外， VZUP信号和VZDN信号分别连接接口电路的输出驱动电路中的第一输出驱动单元和第四输出驱动单元，控制接口电路的输出驱动电路，保证输出驱动电路的输出阻抗与阻抗控制电路中的阻抗一致。输出驱动复制电路作为接口电路的输出电路的复制，这两个电路是完全相同的，因此在实际应用中，这两个电路的输出阻抗变化趋势也相同，利用接口电路的输出阻抗控制电路实时检测输出驱动复制电路的输出阻抗，根据输出驱动复制电路的输出阻抗来调整接口电路的输出电阻的输出阻抗，能有效保证接口电路的输出电路的输出阻抗的准确性。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种接口电路的输出阻抗控制电路，其特征在于，包括：第一反馈环路单元、第二反馈环路单元和内置标准电阻单元，其中所述第一反馈环路单元包括第一输出驱动复制电路和第一运算放大器，所述第二反馈环路单元包括第二输出驱动复制电路和第二运算放大器；
所述第一输出驱动复制电路的第一端连接所述第一运算放大器的输出端，所述第一输出驱动复制电路的第二端分别连接所述第一运算放大器的负向输入端和所述内置标准电阻单元的第一端，所述第一输出驱动复制电路的第三端连接接口电路电压源正极；所述第一运算放大器的正向输入端用于输入第一参考电压，所述第一运算放大器的输出端连接接口电路的输出驱动电路；
所述第二输出驱动复制电路的第一端连接所述第二运算放大器的输出端，所述第二输出驱动复制电路的第二端分别连接所述第二运算放大器的正向输入端和所述内置标准电阻单元的第二端，所述第二输出驱动复制电路的第三端接地；所述第二运算放大器的负向输入端用于输入第二参考电压，所述第二运算放大器的输出端连接接口电路的输出驱动电路；
所述第一输出驱动复制电路和所述第二输出驱动复制电路为接口电路的输出驱动电路的复制电路。
2.根据权利要求1所述的接口电路的输出阻抗控制电路，其特征在于，所述第一输出驱动复制电路包括第一MOS管和第二MOS管；
所述第一MOS管的漏极连接接口电路电压源正极，所述第一MOS管的栅极连接所述第一运算放大器的输出端，所述第一MOS管的源极连接所述第二MOS管的漏极，所述第二MOS管的栅极连接接口电路中前级驱动电路的电源电压，所述第二MOS管的源极分别连接所述内置标准电阻的第一端和所述第一运算放大器的负向输入端。
3.根据权利要求1所述的接口电路的输出阻抗控制电路，其特征在于，所述第二驱动复制电路包括第三MOS管和第四MOS管；
所述第三MOS管的漏极分别连接所述内置标准电阻单元的第二端和所述第二运算放大器的正向输入端，所述第三MOS管的栅极连接接口电路中前级驱动电路的电源电压，所述第三MOS管的源极连接所述第四MOS管的漏极，所述第四MOS管的栅极连接所述第二运算放大器的输出端，所述第四MOS管的源极接地。
4.根据权利要求1所述接口电路的输出阻抗控制电路，其特征在于，所述内置标准电阻单元第一电阻和第二电阻；所述第一电阻的第一端连接所述第一输出驱动复制电路的第二端；所述第一电阻的第二端连接所述第二电阻的第一端，所述第二电阻的第二端连接所述第二输出驱动复制电路的第二端。
5.根据权利要求4所述接口电路的输出阻抗控制电路，其特征在于，还包括工艺角检测控制模块，所述工艺角检测控制模块的第一输出端连接所述第一电阻的第三端，所述工艺角检测控制模块的第二输出端连接所述第二电阻的第三端；
所述工艺角检测控制模块用于检测接口电路的输出阻抗控制电路的工艺角，并根据所述工艺角调整所述第一电阻和所述第二电阻的阻值。
6.根据权利要求5所述的接口电路的输出阻抗控制电路，其特征在于，所述第一电阻为正温度系数热敏电阻。
7.根据权利要求5所述的接口电路的输出阻抗控制电路，其特征在于，所述第二电阻为负温度系数热敏电阻。
8.根据权利要求1或2所述的接口电路的输出阻抗控制电路，其特征在于，所述第一运算放大器为折叠式共源共栅运算放大器。
9.根据权利要求1或2所述的接口电路的输出阻抗控制电路，其特征在于，所述第二运算放大器为折叠式共源共栅运算放大器。
10.根据权利要求2所述的接口电路的输出阻抗控制电路，其特征在于，所述第一MOS管和所述第二MOS管均为N型MOS管。
CN201710566261.3A 2017-07-12 2017-07-12 接口电路的输出阻抗控制电路 Active CN107168916B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710566261.3A CN107168916B (zh) 2017-07-12 2017-07-12 接口电路的输出阻抗控制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710566261.3A CN107168916B (zh) 2017-07-12 2017-07-12 接口电路的输出阻抗控制电路

Publications (2)

Publication Number Publication Date
CN107168916A true CN107168916A (zh) 2017-09-15
CN107168916B CN107168916B (zh) 2019-08-20

Family

ID=59818368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710566261.3A Active CN107168916B (zh) 2017-07-12 2017-07-12 接口电路的输出阻抗控制电路

Country Status (1)

Country Link
CN (1) CN107168916B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108012100A (zh) * 2017-11-28 2018-05-08 晶晨半导体(上海)股份有限公司 一种改善接口信号的上升沿的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010183455A (ja) * 2009-02-06 2010-08-19 Hitachi Ulsi Systems Co Ltd 半導体装置
CN103226538A (zh) * 2013-05-14 2013-07-31 苏州文芯微电子科技有限公司 一种基于高速串行通讯总线驱动器的阻抗匹配电路
US20130328591A1 (en) * 2012-02-29 2013-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Voltage mode driver with current booster (vmdcb)
US20140244883A1 (en) * 2013-02-26 2014-08-28 Dell Products L.P. Systems and methods for impedance matching for multi-drop topologies
CN104601161A (zh) * 2014-12-09 2015-05-06 中国航空工业集团公司第六三一研究所 一种阻抗校正电路和方法
CN104834341A (zh) * 2015-05-13 2015-08-12 灿芯半导体(上海)有限公司 一种接口电路中的输出阻抗调整电路
US20160204767A1 (en) * 2015-01-14 2016-07-14 Shan-Ju Tsai Driving circuit, driving apparatus, and method for adjusting output impedance to match transmission line impedance by using current adjustment
CN106534003A (zh) * 2016-11-14 2017-03-22 珠海格力电器股份有限公司 阻抗匹配方法、装置及通信网络

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010183455A (ja) * 2009-02-06 2010-08-19 Hitachi Ulsi Systems Co Ltd 半導体装置
US20130328591A1 (en) * 2012-02-29 2013-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Voltage mode driver with current booster (vmdcb)
US20140244883A1 (en) * 2013-02-26 2014-08-28 Dell Products L.P. Systems and methods for impedance matching for multi-drop topologies
CN103226538A (zh) * 2013-05-14 2013-07-31 苏州文芯微电子科技有限公司 一种基于高速串行通讯总线驱动器的阻抗匹配电路
CN104601161A (zh) * 2014-12-09 2015-05-06 中国航空工业集团公司第六三一研究所 一种阻抗校正电路和方法
US20160204767A1 (en) * 2015-01-14 2016-07-14 Shan-Ju Tsai Driving circuit, driving apparatus, and method for adjusting output impedance to match transmission line impedance by using current adjustment
CN104834341A (zh) * 2015-05-13 2015-08-12 灿芯半导体(上海)有限公司 一种接口电路中的输出阻抗调整电路
CN106534003A (zh) * 2016-11-14 2017-03-22 珠海格力电器股份有限公司 阻抗匹配方法、装置及通信网络

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108012100A (zh) * 2017-11-28 2018-05-08 晶晨半导体(上海)股份有限公司 一种改善接口信号的上升沿的方法

Also Published As

Publication number Publication date
CN107168916B (zh) 2019-08-20

Similar Documents

Publication Publication Date Title
TWI434510B (zh) 差動接收器
CN101904100B (zh) 用于高速低电压共模驱动器的复制偏置电路
US7940036B2 (en) Voltage comparison circuit, and semiconductor integrated circuit and electronic device having the same
CN107085132B (zh) 一种正电压供电下的高精度负压检测电路
US20130335135A1 (en) Calibration circuit, integrated circuit having calibration circuit, and calibration method
CN201345060Y (zh) 一种用于温度控制的负反馈迟滞比较器
CN106849938A (zh) 一种输入缓冲器电路
CN104808729A (zh) 一种稳压器及稳压的方法
CN103308075A (zh) 电流输出型线性霍尔传感器
JP2010268350A (ja) 終端抵抗調整回路
US9941852B1 (en) Operation amplifiers with offset cancellation
CN101877578A (zh) 占空比调节系统
CN113672024A (zh) 一种应用于低功耗ldo的漏电流补偿电路及方法
CN107168916B (zh) 接口电路的输出阻抗控制电路
TW201412016A (zh) 可調式阻抗電路以及阻抗設定方法
CN103873044A (zh) 低压差分信号lvds结构电路
CN105302758A (zh) 一种用于多点低压差分信号接收器的共模搬移电路
US8901966B2 (en) Sensor circuit
CN108153372A (zh) 调节器
CN114756076B (zh) 电压缓冲电路
CN111030672B (zh) 桥式开关外围电路及低电压差分信号电路
CN108390655B (zh) 一种buffer共模电压稳定电路
US7477077B1 (en) Apparatus and method for loss of signal detection in a receiver
JP5370030B2 (ja) 検出回路
CN105591646B (zh) 自适应电源电压的rs-485输入共模范围扩展电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: 519000 No. 333, Kexing Road, Xiangzhou District, Zhuhai City, Guangdong Province

Patentee after: ZHUHAI JIELI TECHNOLOGY Co.,Ltd.

Address before: Floor 1-107, building 904, ShiJiHua Road, Zhuhai City, Guangdong Province

Patentee before: ZHUHAI JIELI TECHNOLOGY Co.,Ltd.