CN111030672B - 桥式开关外围电路及低电压差分信号电路 - Google Patents

Abstract

本发明涉及一种桥式开关外围电路及低电压差分信号电路，在第一电流源辅助桥式开关形成桥式开关电流的情况下，通过共模反馈放大器内的相互级联的两个或两个以上的半导体开关管形成的级联负载，一半导体开关管与第一电流源构成控制桥式开关电流的电流镜。由于该级联负载内的两个或两个以上的半导体开关管为级联结构，可有效地增大级联负载的阻抗，提高级联负载与第一电流源形成电流镜的匹配性，以提高抗PVT波动的能力。

Description

桥式开关外围电路及低电压差分信号电路

技术领域

本发明涉及电子电路技术领域，特别是涉及一种桥式开关外围电路及低电压差分信号电路。

背景技术

LVDS(Low-Voltage Differential Signaling，低电压差分信号)技术是一种低功耗、低误码率、低串扰和低辐射的差分信号技术，其核心是采用极低的电压摆幅高速差动传输数据。基于LVDS电路的输出接口可以传输高速率的信号，传输距离远，并且不易受到电磁干扰，传输精度高，高速模数转换器基本上都采用LVDS接口。

传统的LVDS电路均采用桥式开关结构，通过四个MOS管构成桥式开关，一桥臂的两个MOS管栅极接收一路控制电平，另一桥臂的两个MOS管栅极接收另一路控制电平，两路控制电平逻辑相反。在一控制电平逻辑中，桥式开关的一对MOS对管导通，在另一控制电平逻辑中，桥式开关的另一对MOS对管导通，通过串接在上下两桥臂间的输出电阻输出差分电压。同时，上下两桥臂间串接有阻值相同的两个采样电阻，两采样电阻间的中点电压为共模电压，共模电压经共模反馈放大器后，通过电流镜控制桥式开关电流的大小。

传统LVDS电路的电源电压最小为2.5V，如果电源电压小于2.5V，如1.8V等，则共模反馈放大器中一MOS管需接成二极管模式，造成另一MOS管的漏极源极电压差与电流镜内MOS管的漏极源极电压差差别较大，这会导致LVDS电路的输出共模失调电压增大，影响LVDS电路的抗PVT(Process，Voltage and Temperature)波动能力。

发明内容

基于此，有必要针对在电源电压较低时，LVDS电路的输出共模失调电压增大，导致LVDS电路的抗PVT波动能力差的缺陷，提供一种桥式开关外围电路及低电压差分信号电路。

一种桥式开关外围电路，包括：

第一电流源，用于在信号端与桥式开关的第一公共端间构成电流源；其中，信号端包括电源电压信号端或地信号端；

共模反馈放大器，共模反馈放大器包括相互级联的两个或两个以上的半导体开关管；其中，一半导体开关管用于与第一电流源构成控制桥式开关电流的电流镜。

上述桥式开关外围电路，在第一电流源辅助桥式开关形成桥式开关电流的情况下，通过共模反馈放大器内的相互级联的两个或两个以上的半导体开关管形成的级联负载，一半导体开关管与第一电流源构成控制桥式开关电流的电流镜。由于该级联负载内的两个或两个以上的半导体开关管为级联结构，可有效地增大级联负载的阻抗，提高级联负载与第一电流源形成电流镜的匹配性，以提高抗PVT波动的能力。

在其中一个实施例中，半导体开关管包括MOS管。

在其中一个实施例中，还包括：

电流调整单元，用于调整第一电流源的电流。

在其中一个实施例中，第一电流源包括：

第一PMOS管，第一PMOS管的源极用于连接电源电压信号端，第一PMOS管的漏极用于连接桥式开关的第一公共端。

在其中一个实施例中，第一电流源包括：

第四NMOS管，第四NMOS管的栅极连接共模反馈放大器，第一NMOS管的源极用于连接地信号端，第四NMOS管的漏极用于连接桥式开关的第一公共端。

在其中一个实施例中，还包括：

第二电流源，用于在信号端与桥式开关的第二公共端间构成电流源。

在其中一个实施例中，还包括：

电流调整单元，用于调整第二电流源的电流。

在其中一个实施例中，第一电流源包括第十四PMOS管，第十四PMOS管的源极用于连接电源电压信号端，第十四PMOS管的漏极用于连接桥式开关的第一公共端；

第二电流源包括第十六NMOS管，第十六NMOS管的栅极连接共模反馈放大器，第十六NMOS管的源极用于连接地信号端，第十六NMOS管的漏极用于连接桥式开关的第二公共端。

在其中一个实施例中，第一电流源包括第二十六NMOS管，第二十六NMOS管的栅极连接共模反馈放大器，第二十六NMOS管的源极用于连接地信号端，第二十六NMOS管的漏极用于连接桥式开关的第一公共端；

第二电流源包括第二十四PMOS管，第二十四PMOS管的源极用于连接电源电压信号端，第二十四PMOS管的漏极用于连接桥式开关的第二公共端。

在其中一个实施例中，共模反馈放大器包括相互级联的两个或两个以上PMOS管；

其中，共模反馈放大器还用于接入参考电压、共模电压和偏置电压。

在其中一个实施例中，共模反馈放大器包括相互级联的两个或两个以上NMOS管；

其中，共模反馈放大器还用于接入参考电压、共模电压和偏置电压。

在其中一个实施例中，电流调整单元包括第一控制开关以及一个或多个第一电流源PMOS管；

其中，第一电流源PMOS管与第一PMOS管并接；所述第一控制开关用于导通或关断所述第一电流源PMOS管。

在其中一个实施例中，电流调整单元包括第一控制开关以及一个或多个第一电流源PMOS管；

其中，第一电流源PMOS管与第十四PMOS管并接；所述第一控制开关用于导通或关断所述第一电流源PMOS管。

在其中一个实施例中，电流调整单元包括第二控制开关以及一个或多个第一电流源NMOS管；

其中，第一电流源NMOS管与第四NMOS管并接；第二控制开关用于导通或关断所述第一电流源NMOS管。

在其中一个实施例中，电流调整单元包括第二控制开关以及一个或多个第一电流源NMOS管；

其中，第一电流源NMOS管与第二十六NMOS管并接；第二控制开关用于导通或关断所述第一电流源NMOS管。

在其中一个实施例中，电流调整单元包括第三控制开关以及一个或多个第二电流源PMOS管；

其中，第二电流源PMOS管与第二十四PMOS管并接；第三控制开关用于导通或关断第二电流源PMOS管。

在其中一个实施例中，电流调整单元包括第四控制开关以及一个或多个第二电流源NMOS管；

其中，第二电流源NMOS管与第十六NMOS管并接；第四控制开关用于导通或关断第二电流源NMOS管。

在其中一个实施例中，还包括连接在第一电流源与第二信号端间的信号补偿电容；

其中，信号端包括第一信号端与第二信号端；第一电流源用于在第一信号端与桥式开关的第一公共端间构成电流源。

在其中一个实施例中，还包括连接在第一电流源与第二信号端间的信号滤波电容；

其中，信号端包括第一信号端与第二信号端；第一电流源用于在第一信号端与桥式开关的第一公共端间构成电流源。

在其中一个实施例中，还包括连接在第一电流源与第二电流源间的源间补偿电容。

在其中一个实施例中，还包括连接在第一电流源与第二电流源间的源间滤波电容。

一种低电压差分信号电路，包括桥式开关以及上述任一实施例的桥式开关外围电路。

上述低电压差分信号电路，在第一电流源辅助桥式开关形成桥式开关电流的情况下，通过共模反馈放大器内的相互级联的两个或两个以上的半导体开关管形成的级联负载，一半导体开关管与第一电流源构成控制桥式开关电流的电流镜。由于该级联负载内的两个或两个以上的半导体开关管为级联结构，可有效地增大级联负载的阻抗，提高级联负载与第一电流源形成电流镜的匹配性，以提高抗PVT波动的能力。

附图说明

图1为一实施方式的桥式开关外围电路模块结构图；

图2为一实施方式的桥式开关外围电路图；

图3为一实施方式的另一桥式开关外围电路图；

图4为另一实施方式的桥式开关外围电路模块结构图；

图5为另一实施方式的桥式开关外围电路图；

图6为另一实施方式的另一桥式开关外围电路图；

图7为一实施方式的低电压差分信号电路模块结构图。

具体实施方式

为了更好地理解本发明的目的、技术方案以及技术效果，以下结合附图和实施例对本发明进行进一步的讲解说明。同时声明，以下所描述的实施例仅用于解释本发明，并不用于限定本发明。

本发明实施例提供一种桥式开关外围电路。

图1为一实施方式的桥式开关外围电路模块结构图，如图1所示，一实施方式的桥式开关外围电路包括：第一电流源100，用于在信号端与桥式开关的第一公共端间构成电流源；其中，信号端包括电源电压信号端VDD或地信号端；共模反馈放大器101，共模反馈放大器101包括相互级联的两个或两个以上的半导体开关管；其中，一半导体开关管用于与第一电流源100构成控制桥式开关电流的电流镜。

其中，如图1所示，桥式开关包括M1、M2、M3和M4四个MOS管，四个MOS管构成全桥式结构的桥式开关，M1与M4构成差分对管，M2与M3构成差分对管，M1与M2用于接入第一电平信号VN2，M3与M4用于接入第二电平信号VP2。桥式开关上下桥臂间通过输出电阻RL连接，输出电阻RL两端的电压差即为差分电压。同时，桥式开关上下桥臂还依次通过第一采样电阻R1和第二采样电阻R2连接，第一采样电阻R1和第二采样电阻R2间的电压为上下桥臂的中点电压，即共模电压Vcom。其中，桥式开关的第一公共端包括MOS管M1与MOS管M3相连接的公共端，或MOS管M2与MOS管M4的相连接的公共端。为了更好地区分桥式开关的公共端，在本实施例方式中，MOS管M1与MOS管M3相连接的公共端为第一公共端A，MOS管M1与MOS管M3相连接的公共端为第二公共端A；MOS管M2与MOS管M4相连接的公共端为第一公共端B，MOS管M2与MOS管M4相连接的公共端为第二公共端B。

其中，相互级联的两个或两个以上的半导体开关管构成一级联负载。第一电流源100基于信号端和第一公共端形成一个电流源，并与级联负载构成镜像恒流源，即电流镜。在其中一个实施例中，共模反馈放大器101为差分放大器结构的电路，包括多个级联半导体开关管，第一电流源100仅与级联负载构成电流镜。基于该电路，级联负载作为有源负载，影响共模失调电压的大小。

如图1所示，共模反馈放大器101还用于接入偏置电压Vbias和参考电压Vref，以辅助共模反馈放大器101的工作。在相互级联的两个或两个以上的半导体开关管中，各半导体开关管作为负载管相互级联以增大作为负载的级联负载的负载，各半导体开关管的漏极和源极的电压差降低，使得共模电压Vcom增大到接近参考电压Vref，从而降低共模失调电压，提高级联负载与第一电流源100形成电流镜的匹配性，提高抗PVT波动的能力。

在其中一个实施例中，共模反馈放大器101包括相互级联的两个或两个以上PMOS管。

在其中一个实施例中，共模反馈放大器101包括相互级联的两个或两个以上NMOS管。

同时，由于级联负载与第一电流源100形成电流镜的匹配性被提高，各电流源内的半导体开关管的沟道长度调制效应影响减小，各电流源内的半导体开关管可以采用更小的沟道长度，以有效地降低桥式开关外围电路的面积，从而在芯片电路生产过程中降低芯片面积。

在其中一个实施例中，半导体开关管包括MOS管、JFET管、双极性晶体管中的一种。作为一个较优的实施方式，半导体开关管选用MOS管。

在其中一个实施例中，如图1所示，一实施方式的桥式开关外围电路还包括：电流调整单元102，用于调整第一电流源100的电流。

其中，电流调整单元102通过调整第一电流源100的电流，以改变桥式开关电流的大小。在其中一个实施例中，第一电流调制单元102可选用阻抗调制电路，通过调整第一电流源100的负载，以改变第一电流源100的电流。

在其中一个实施例中，图2为一实施方式的桥式开关外围电路图，如图2所示，第一电流源100包括第一PMOS管QP1，第一PMOS管QP1的源极用于连接电源电压信号端VDD，第一PMOS管QP1的漏极用于连接桥式开关的第一公共端A。

在其中一个实施例中，如图2所示，共模反馈放大器101包括：第二PMOS管QP2、第三PMOS管QP3、第四PMOS管QP4、第一NMOS管QN1、第二NMOS管QN2和第三NMOS管QN3。

其中，第二PMOS管QP2的源极分别连接第一PMOS管QP1的源极和第四PMOS管QP4的源极，第二PMOS管QP2的漏极连接第三PMOS管QP3的源极，第三PMOS管QP3的栅极用于连接地信号端，第二PMOS管QP2的栅极分别连接第一PMOS管QP1的栅极和第三PMOS管QP3的漏极；第四PMOS管QP4的栅极连接第四PMOS管QP4的漏极；第一NMOS管QN1的栅极用于接入参考电压Vref，第一NMOS管QN1的漏极连接第三PMOS管QP3的漏极，第一NMOS管QN1的源极分别连接第二NMOS管QN2的源极和第三NMOS管QN3的漏极，第二NMOS管QN2的栅极用于接入共模电压Vcom，第二NMOS管QN2的漏极连接第四PMOS管QP4的漏极，第三NMOS管QN3的栅极用于接入偏置电压Vbias，第三NMOS管QN3的源极用于连接地信号端。

如图2所示，第二PMOS管QP2、第三PMOS管QP3、第四PMOS管QP4、第一NMOS管QN1和第二NMOS管QN2构成全桥结构的差分放大器，第二PMOS管QP2与第三PMOS管QP3以级联的形式构成级联负载，全桥式结构的其余三个半桥臂分别由第四PMOS管QP4、第一NMOS管QN1和第二NMOS管QN2构成，全桥式结构配合第三NMOS管QN3以实现共模反馈放大器101的功能。其中，级联负载与第一电流源100构成电流镜。

其中，以级联形式连接的第二PMOS管QP2与第三PMOS管QP3作为负载管，其阻抗相对于传统的共模反馈放大器101中的负载较大，可降低漏极和源极的电压差，提高级联负载与第一电流源100形成电流镜的匹配性。

在其中一个实施例中，电流调整单元102包括第一控制开关以及一个或多个第一电流源PMOS管；第一电流源PMOS管的源极连接第一PMOS管QP1的源极，第一电流源PMOS管的漏极连接第一PMOS管QP1的漏极；第一控制开关用于导通或关断第一电流源PMOS管。

其中，第一电流源PMOS管与第一PMOS管QP1并联，通过导通或关断一个或多个第一电流源PMOS管，改变第一PMOS管QP1的电流，即第一电流源的电流。基于此，以进一步地改变桥式开关电流，从而改变差分电压，得到可调的差分电压，保证电源电压VDD在低于2.5V时的正常工作。

在其中一个实施例中，如图2所示，电流调整单元102包括第五PMOS管QP5和第六PMOS管QP6；第五PMOS管QP5的栅极用于接入第一控制电平，第五PMOS管QP5的源极连接第一PMOS管QP1的源极，第五PMOS管QP5的漏极连接第一PMOS管QP1的漏极；第六PMOS管QP6的栅极用于接入第二控制电平，第六PMOS管QP6的源极连接第一PMOS管QP1的源极，第六PMOS管QP6的漏极连接第一PMOS管QP1的漏极；

第一控制开关包括第七PMOS管QP7、第八PMOS管QP8、第九PMOS管QP9和第十PMOS管QP10；第七PMOS管QP7的源极用于连接电源电压信号端VDD，第七PMOS管QP7的漏极连接第八PMOS管QP8的源极，第八PMOS管QP8的漏极连接第一PMOS管QP1的栅极；第九PMOS管QP9的源极用于连接电源电压信号端VDD，第九PMOS管QP9的漏极连接第十PMOS管QP10的源极，第十PMOS管QP10的漏极连接第一PMOS管QP1的栅极；

其中，第七PMOS管QP7的栅极用于接入第一逻辑电平，第八PMOS管QP8的栅极用于接入第二逻辑电平，第九PMOS管QP9的栅极用于接入第三逻辑电平，第十PMOS管QP10的栅极用于接入第四逻辑电平；第七PMOS管QP7的漏极用于输出第一控制电平，第九PMOS管QP9的漏极用于输出第二控制电平。

其中，如图2所示，第五PMOS管QP5和第六PMOS管QP6均为第一电流源PMOS管，第一控制开关通过第一逻辑电平、第二逻辑电平、第三逻辑电平和第四逻辑电平的选定，确定第一控制开关上下桥臂输出的第一控制电平和第二控制电平，以改变第五PMOS管QP5和第六PMOS管QP6的导通状态，基于此调整第一PMOS管QP1的电流。

在其中一个实施例中，第一PMOS管QP1、第二PMOS管QP2、第五PMOS管QP5和第六PMOS管QP6的沟道长度相等。在其中一个实施例中，第一NMOS管QN1与第二NMOS管QN2的尺寸相等。

在其中一个实施例中，还包括连接在第一电流源100与第二信号端间的信号补偿电容；其中，信号端包括第一信号端与第二信号端；第一电流源100用于在第一信号端与桥式开关的第一公共端间构成电流源。在本实施方式中，第一信号端即电源电压信号端VDD，第二信号端即地信号端。

在其中一个实施例中，还包括连接在第一电流源100与第二信号端间的信号滤波电容；其中，信号端包括第一信号端与第二信号端；第一电流源100用于在第一信号端与桥式开关的第一公共端间构成电流源。在本实施方式中，第一信号端即电源电压信号端VDD，第二信号端即地信号端。

在其中一个实施例中，如图2所示，信号补偿电容包括：第一补偿电容C1，第一补偿电容C1一端连接第一PMOS管QP1的栅极，第一补偿电容C1的另一端连接第一PMOS管QP1的漏极。

在其中一个实施例中，如图2所示，信号滤波电容包括第一滤波电容C2，第一滤波电容C2一端连接第一PMOS管QP1的漏极，第一滤波电容C2的另一端连接地信号端。其中，通过第一补偿电容C1提升桥式开关外围电路的稳定性。通过第一滤波电容C2滤除输出的高频毛刺。如图2所示，图2以第一补偿电容C1和第一滤波电容C2的配合，第一补偿电容C1和第一滤波电容C2存在公共端，该公共端连接第一PMOS管QP1的漏极。

在其中一个实施例中，图3为一实施方式的另一桥式开关外围电路图，如图3所示，第一电流源100包括：第四NMOS管QN4，第四NMOS管QN4的栅极用于连接共模反馈放大器，第四NMOS管QN4的源极用于连接地信号端，第四NMOS管QN4的漏极用于连接桥式开关的第一公共端B。

在其中一个实施例中，如图3所示，共模反馈放大器101包括：第十一PMOS管QP11、第十二PMOS管QP12、第十三PMOS管QP13、第五NMOS管QN5、第六NMOS管QN6、第七NMOS管QN7、第八NMOS管QN8和第九NMOS管QN9；第十一PMOS管QP11的源极用于连接电源电压信号端VDD，第十一PMOS管QP11的漏极与栅极相连接，第十一PMOS管QP11的漏极还分别连接第五NMOS管QN5的漏极和第十三PMOS管QP13的栅极；第十二PMOS管QP12的源极用于连接电源电压信号端VDD，第十二PMOS管QP12的漏极与栅极相连接，第十二PMOS管QP12的漏极还连接第六NMOS管QN6的漏极；第十三PMOS管QP13的源极用于连接电源电压信号端VDD，第十三PMOS管QP13的漏极分别连接第四NMOS管QN4的栅极、第九NMOS管QN9的栅极和第八NMOS管QN8的漏极；第五NMOS管QN5的栅极用于接入参考电压Vref，第五NMOS管QN5的源极分别连接第六NMOS管QN6的源极和第七NMOS管QN7的漏极；第六NMOS管QN6的栅极用于接入共模电压Vcom；第七NMOS管QN7的栅极用于接入偏置电压Vbias，第七NMOS管QN7的源极用于连接地信号端；第八NMOS管QN8的栅极用于连接电源电压信号端VDD，第八NMOS管QN8的源极连接第九NMOS管QN9的漏极；第九NMOS管QN9的源极用于连接地信号端。

如图3所示，第十一PMOS管QP11、第十二PMOS管QP12、第十三PMOS管QP13、第五NMOS管QN5、第六NMOS管QN6、第七NMOS管QN7、第八NMOS管QN8和第九NMOS管QN9构成差分放大器，第八NMOS管QN8和第九NMOS管QN9以级联的形式构成第十三PMOS管QP13的负载。其中，第九NMOS管QN9与第四NMOS管QN4构成电流镜，使得输出共模电压Vcom接近参考电压Vref。

其中，以级联形式连接的第八NMOS管QN8和第九NMOS管QN9作为负载管，其阻抗相对于传统的共模反馈放大器101中的负载较大，可降低漏极和源极的电压差，提高级联负载与第一电流源100形成电流镜的匹配性。

在其中一个实施例中，电流调整单元102包括第二控制开关以及一个或多个第一电流源NMOS管；第一电流源NMOS管的源极连接第四NMOS管QN4的源极，第一电流源NMOS管的漏极连接第四NMOS管QN4的漏极；第二控制开关用于导通或关断第一电流源NMOS管。

其中，第一电流源NMOS管与第四NMOS管QN4并联，通过导通或关断一个或多个第一电流源NMOS管，改变第四NMOS管QN4的电流，即第一电流源的电流。基于此，以进一步地改变桥式开关电流，从而改变差分电压，得到可调的差分电压，保证电源电压VDD在低于2.5V时的正常工作。

在其中一个实施例中，如图3所示，电流调整单元102包括第十NMOS管QN10和第十一NMOS管QN11；第十NMOS管QN10的栅极用于接入第三控制电平，第十NMOS管QN10的漏极连接第四NMOS管QN4的漏极，第十NMOS管QN10的源极用于连接地信号端；第十一NMOS管QN11的栅极用于接入第四控制电平，第十一NMOS管QN11的漏极连接第四NMOS管QN4的漏极，第十一NMOS管QN11的源极用于连接地信号端；

第二控制开关包括第十二NMOS管QN12、第十三NMOS管QN13、第十四NMOS管QN14和第十五NMOS管QN15；第十二NMOS管QN12的漏极分别连接第十四NMOS管QN14的漏极和第四NMOS管QN4的栅极，第十二NMOS管QN12的源极连接第十三NMOS管QN13的漏极；第十三NMOS管QN13的源极用于连接地信号端；第十四NMOS管QN14的源极连接第十五NMOS管QN15的漏极；第十五NMOS管QN15的源极用于连接地信号端；

其中，第十二NMOS管QN12的栅极用于接入第五逻辑电平，第十三NMOS管QN13的栅极用于接入第六逻辑电平，第十四NMOS管QN14的栅极用于接入第七逻辑电平，第十五NMOS管QN15的栅极用于接入第八逻辑电平；第十二NMOS管QN12的源极用于输出第三控制电平，第十四NMOS管QN14的源极用于输出第四控制电平。

其中，如图3所示，第十NMOS管QN10和第十一NMOS管QN11均为第一电流源NMOS管，第二控制开关通过第一逻辑电平、第二逻辑电平、第三逻辑电平和第四逻辑电平的选定，确定第二控制开关上下桥臂输出的第三控制电平和第四控制电平，以改变第十NMOS管QN10和第十一NMOS管QN11的导通状态，基于此调整第四NMOS管QN4的电流。

在其中一个实施例中，还包括连接在第一电流源100与第二信号端间的信号补偿电容；其中，信号端包括第一信号端与第二信号端；第一电流源100用于在第一信号端与桥式开关的第一公共端间构成电流源。在本实施方式中，第一信号端即地信号端，第二信号端即电源电压信号端VDD。

在其中一个实施例中，还包括连接在第一电流源100与第二信号端间的信号滤波电容；其中，信号端包括第一信号端与第二信号端；第一电流源100用于在第一信号端与桥式开关的第一公共端间构成电流源。在本实施方式中，第一信号端即地信号端，第二信号端即电源电压信号端VDD。

在其中一个实施例中，如图3所示，信号补偿电容包括：第二补偿电容C3，第二补偿电容C3一端连接第四NMOS管QN4的栅极，第二补偿电容C3的另一端连接第四NMOS管QN4的漏极。

在其中一个实施例中，如图3所示，信号滤波电容包括：第二滤波电容C4，第二滤波电容C4一端连接第四NMOS管QN4的漏极，第二滤波电容C4的另一端用于连接电源电压信号端VDD。其中，通过第二补偿电容C3提升桥式开关外围电路的稳定性。通过第二滤波电容C4滤除输出的高频毛刺。

如图3所示，图3以第二补偿电容C3和第二滤波电容C4的配合，第二补偿电容和第二滤波电容存在公共端，该公共端连接第四NMOS管QN4的漏极。

在其中一个实施例中，第五NMOS管QN5与第六NMOS管QN6的尺寸长度相等。在其中一个实施例中，第四NMOS管QN4、第十NMOS管QN10和第十一NMOS管QN11的沟道长度相等。

本发明实施例还提供另一种桥式开关外围电路。

图4为另一实施方式的桥式开关外围电路模块结构图，如图4所示，另一实施方式的桥式开关外围电路还包括：第二电流源200，用于在信号端与桥式开关的第二公共端间构成电流源。其中，第二电流源200基于信号端与第二公共端形成另一个电流源。第一电流源100与第二电流源200共同决定桥式开关电流的大小。

需要注意的是，为了便于简化图示，图4所示以第一电流源100在电源电压信号端VDD与桥式开关的第一公共端间形成电流源，以第二电流源200在地信号端与桥式开关的第二公共端间形成电流源。以第一电流源100在地信号端与桥式开关的第一公共端间形成电流源，以第二电流源200在电源电压信号端VDD与桥式开关的第二公共端间形成电流源也属于本实施例的技术方案，在此图4不予赘述。

在其中一个实施例中，如图4所示，另一实施方式的桥式开关外围电路还包括：电流调整单元102，用于调整第二电流源200的电流。

其中，电流调整单元102通过调整第二电流源200的电流，以改变桥式开关电流的大小。在其中一个实施例中，电流调整单元102可选用阻抗调制电路，通过调整第二电流源200的负载，以改变第二电流源200的电流。

在其中一个实施例中，图5为另一实施方式的桥式开关外围电路图，如图5所示，第一电流源100包括第十四PMOS管QP14，第十四PMOS管QP14的源极用于连接电源电压信号端VDD，第十四PMOS管的漏极用于连接桥式开关的第一公共端A；第二电流源200包括第十六NMOS管QN16，第十六NMOS管QN16的栅极用于连接共模反馈放大器101，第十六NMOS管QN16的源极用于连接地信号端，第十六NMOS管QN16的漏极用于连接桥式开关的第二公共端B。

在其中一个实施例中，共模反馈放大器101包括：第十五PMOS管QP15、第十六PMOS管QP16、第十七PMOS管QP17、第十七NMOS管QN17、第十八NMOS管QN18和第十九NMOS管QN19；第十五PMOS管QP15的源极分别连接第十四PMOS管QP14的源极和第十七PMOS管QP17的源极，第十五PMOS管QP15的漏极连接第十六PMOS管QP16的源极，第十六PMOS管QP16的栅极用于连接地信号端，第十五PMOS管QP15的栅极分别连接第十四PMOS管QP14的栅极和第十六PMOS管QP16的漏极；第十七PMOS管QP17的栅极连接第十七PMOS管QP17的漏极；第十七NMOS管QN17的栅极用于接入参考电压Vref，第十七NMOS管QN17的漏极连接第十六PMOS管QP16的漏极，第十七NMOS管QN17的源极分别连接第十八NMOS管QN18的源极和第十九NMOS管QN19的漏极，第十八NMOS管QN18的栅极用于接入共模电压Vcom，第十八NMOS管QN18的漏极连接第十七PMOS管QP17的漏极，第十九NMOS管QN19的栅极用于接入偏置电压Vbias，第十九NMOS管QN19的源极用于连接地信号端。如图5所示，第十五PMOS管QP15与第一电流源100构成电流镜。

在其中一个实施例中，电流调整单元102包括第一控制开关以及一个或多个第一电流源PMOS管；第一电流源PMOS管的源极连接第十四PMOS管QP14的源极，第一电流源PMOS管的漏极连接第十四PMOS管QP14的漏极；第一控制开关用于导通或关断第一电流源PMOS管。

在其中一个实施例中，如图5所示，电流调整单元102包括第十八PMOS管QP18和第十九PMOS管QP19；第十八PMOS管QP18的栅极用于接入第一控制电平，第十八PMOS管QP18的源极连接第十四PMOS管QP14的源极，第十八PMOS管QP18的漏极连接第十四PMOS管QP14的漏极；第十九PMOS管QP19的栅极用于接入第二控制电平，第十九PMOS管QP19的源极连接第十四PMOS管QP14的源极，第十九PMOS管QP19的漏极连接第十四PMOS管QP14的漏极；

第一控制开关包括第二十PMOS管QP20、第二十一PMOS管QP21、第二十二PMOS管QP22和第二十三PMOS管QP23；第二十PMOS管QP20的源极用于连接电源电压信号端VDD，第二十PMOS管QP20的漏极连接第二十一PMOS管QP21的源极，第二十一PMOS管QP21的漏极连接第十四PMOS管QP14的栅极；第二十二PMOS管QP22的源极用于连接电源电压信号端VDD，第二十二PMOS管QP22的漏极连接第二十三PMOS管QP23的源极，第二十三PMOS管QP23的漏极连接第十四PMOS管QP14的栅极；

其中，第二十PMOS管QP20的栅极用于接入第一逻辑电平，第二十一PMOS管QP21的栅极用于接入第二逻辑电平，第二十二PMOS管QP22的栅极用于接入第三逻辑电平，第二十三PMOS管QP23的栅极用于接入第四逻辑电平；第二十PMOS管QP20的漏极用于输出第一控制电平，第二十二PMOS管QP22的漏极用于输出第二控制电平。

如图5所示，通过第一逻辑电平、第二逻辑电平、第三逻辑电平和第四逻辑电平的选定，改变第一控制电平与第二控制电平，以改变作为第一电流源PMOS管的第十八PMOS管QP18和第十九PMOS管QP19的导通状态，以改变第一电流源100的电流，基于此调整桥式开关电流。

在其中一个实施例中，还包括连接在第一电流源100与第二电流源200间的源间补偿电容。在其中一个实施例中，如图5所示，源间补偿电容包括：第三补偿电容C5，第三补偿电容C5一端连接第十四PMOS管QP14的栅极，第三补偿电容C5的另一端连接第十四PMOS管QP14的漏极。

在其中一个实施例中，还包括连接在第一电流源100与第二电流源200间的源间滤波电容。在其中一个实施例中，如图5所示，源间滤波电容包括：第三滤波电容C6，第三滤波电容C6一端连接第十四PMOS管QP14的漏极，第三滤波电容C6的另一端用于连接第十六NMOS管QN16的栅极。

在其中一个实施例中，第十四PMOS管QP14、第十五PMOS管QP15、第十八PMOS管QP18和第十九PMOS管QP19的沟道长度相等。

在其中一个实施例中，如图5所示，电流调整单元102包括第四控制开关以及一个或多个第二电流源NMOS管；第二电流源NMOS管的源极连接第十六NMOS管QN16的源极，第二电流源NMOS管的漏极连接第十六NMOS管QN16的漏极；第四控制开关用于导通或关断第二电流源NMOS管。

在其中一个实施例中，如图5所示，电流调整单元102包括第二十NMOS管QN20和第二十一NMOS管QN21；第二十NMOS管QN20的栅极用于接入第三控制电平，第二十NMOS管QN20的漏极连接第十六NMOS管QN16的漏极，第二十NMOS管QN20的源极用于连接地信号端；第二十一NMOS管QN21的栅极用于接入第四控制电平，第二十一NMOS管QN21的漏极连接第十六NMOS管QN16的漏极，第二十一NMOS管QN21的源极用于连接地信号端；

第四控制开关包括第二十二NMOS管QN22、第二十三NMOS管QN23、第二十四NMOS管QN24和第二十五NMOS管QN25；第二十二NMOS管QN22的漏极分别连接第二十四NMOS管QN24的漏极和第十六NMOS管QN16的栅极，第二十二NMOS管QN22的源极连接第二十三NMOS管QN23的漏极；第二十三NMOS管QN23的源极用于连接地信号端；第二十四NMOS管QN24的源极连接第二十五NMOS管QN25的漏极；第二十五NMOS管QN25的源极用于连接地信号端；

其中，第二十二NMOS管QN22的栅极用于接入第五逻辑电平，第二十三NMOS管QN23的栅极用于接入第六逻辑电平，第二十四NMOS管QN24的栅极用于接入第七逻辑电平，第二十五NMOS管QN25的栅极用于接入第八逻辑电平；第二十二NMOS管QN22的漏极用于输出第五控制电平，第二十四NMOS管QN24的漏极用于输出第六控制电平。

如图5所示，通过第五逻辑电平、第六逻辑电平、第七逻辑电平和第八逻辑电平的选定，改变第五控制电平与第六控制电平，以改变作为第二电流源NMOS管的第二十NMOS管QN20和第二十一NMOS管QN21的导通状态，以改变第二电流源200的电流，基于此调整桥式开关电流。

在其中一个实施例中，第十七NMOS管QN17与第十八NMOS管QN18的尺寸相等。在其中一个实施例中，第十六NMOS管QN16、第二十NMOS管QN20和第二十一NMOS管QN21的沟道长度相等。

在其中一个实施例中，图6为另一实施方式的另一桥式开关外围电路图，如图6所示，第一电流源包括第二十六NMOS管QN26，第二十六NMOS管QN26的栅极用于连接共模反馈放大器101，第二十六NMOS管QN26的源极用于连接地信号端，第二十六NMOS管QN26的漏极用于连接桥式开关的第一公共端B；第二电流源包括第二十四PMOS管QP24，第二十四PMOS管QP24的源极用于连接电源电压信号端VDD，二十四PMOS管的漏极用于连接桥式开关的第二公共端A。

在其中一个实施例中，如图6所示，共模反馈放大器101包括：第二十五PMOS管QP25、第二十六PMOS管QP26、第二十七PMOS管QP27、第二十七NMOS管QN27、第二十八NMOS管QN28、第二十九NMOS管QN29、第三十NMOS管QN30和第三十一NMOS管QN31；第二十五PMOS管QP25的源极用于连接电源电压信号端VDD，第二十五PMOS管QP25的漏极与栅极相连接，第二十五PMOS管QP25的漏极还分别连接第二十七NMOS管QN27的漏极和第二十七PMOS管QP27的栅极；第二十六PMOS管QP26的源极用于连接电源电压信号端VDD，第二十六PMOS管QP26的漏极与栅极相连接，第二十六PMOS管QP26的漏极还连接第二十八NMOS管QN28的漏极；第二十七PMOS管QP27的源极用于连接电源电压信号端VDD，第二十七PMOS管QP27的漏极分别连接第二十六NMOS管QN26的栅极、第三十一NMOS管QN31的栅极和第三十NMOS管QN30的漏极；第二十七NMOS管QN27的栅极用于接入参考电压Vref，第二十七NMOS管QN27的源极分别连接第二十八NMOS管QN28的源极和第二十九NMOS管QN29的漏极；第二十八NMOS管QN28的栅极用于接入共模电压Vcom；第二十九NMOS管QN29的栅极用于接入偏置电压Vbias，第二十九NMOS管QN29的源极用于连接地信号端；第三十NMOS管QN30的栅极用于连接电源电压信号端VDD，第三十NMOS管QN30的源极连接第三十一NMOS管QN31的漏极；第三十一NMOS管QN31的源极用于连接地信号端。

如图6所示，第三十一NMOS管QN31与第二十六NMOS管QN26构成电流镜。在其中一个实施例中，电流调整单元102包括第二控制开关以及一个或多个第一电流源NMOS管；第一电流源NMOS管的源极连接第二十六NMOS管QN26的源极，第三电流源NMOS管的漏极连接第二十六NMOS管QN26的漏极；第五控制开关用于导通或关断第三电流源NMOS管。

在其中一个实施例中，电流调整单元102包括第三十二NMOS管QN32和第三十三NMOS管QN33；第三十二NMOS管QN32的栅极用于接入第三控制电平，第三十二NMOS管QN32的漏极连接第二十六NMOS管QN26的漏极，第三十二NMOS管QN32的源极用于连接地信号端；第三十三NMOS管QN33的栅极用于接入第四控制电平，第三十三NMOS管QN33的漏极连接第二十六NMOS管QN26的漏极，第三十三NMOS管QN33的源极用于连接地信号端；

第二控制开关包括第三十四NMOS管QN34、第三十五NMOS管QN35、第三十六NMOS管QN36和第三十七NMOS管QN37；第三十四NMOS管QN34的漏极分别连接第三十六NMOS管QN36的漏极和第二十六NMOS管QN26的栅极，第三十四NMOS管QN34的源极连接第三十五NMOS管QN35的漏极；第三十五NMOS管QN35的源极用于连接地信号端；第三十六NMOS管QN36的源极连接第三十七NMOS管QN37的漏极；第三十七NMOS管QN37的源极用于连接地信号端；

其中，第三十四NMOS管QN34的栅极用于接入第五逻辑电平，第三十五NMOS管QN35的栅极用于接入第六逻辑电平，第三十六NMOS管QN36的栅极用于接入第七逻辑电平，第三十七NMOS管QN37的栅极用于接入第八逻辑电平；第三十四NMOS管QN34的源极用于输出第三控制电平，第三十六NMOS管QN36的源极用于输出第四控制电平。

如图5所示，通过第五逻辑电平、第六逻辑电平、第七逻辑电平和第八逻辑电平的选定，改变第三控制电平与第四控制电平，以改变作为第一电流源NMOS管的第三十二NMOS管QN32和第三十三NMOS管QN33的导通状态，以改变第一电流源100的电流，基于此调整桥式开关电流。本实施方式的桥式开关外围电路，通过调整第一电流源100与第二电流源200的电流，以调整桥式开关电流，以调整输出差分电压。

在其中一个实施例中，如图6所示，源间补偿电容还包括：第四补偿电容C7，第四补偿电容C7一端连接第二十六NMOS管QN26的栅极，第四补偿电容C7的另一端连接第二十六NMOS管QN26的漏极。

在其中一个实施例中，如图6所示，源间滤波电容包括第四滤波电容C8，第四滤波电容C8一端连接第二十六NMOS管QN26的漏极，第四滤波电容C8的另一端用于连接第二十四PMOS管QP24的漏极。

在其中一个实施例中，第二十六NMOS管QN26、第三十二NMOS管QN32和第三十三NMOS管QN33的沟道长度相等。

在其中一个实施例中，电流调整单元102包括第三控制开关以及一个或多个第二电流源PMOS管；第二电流源PMOS管的源极连接第二十四PMOS管QP24的源极，第二电流源PMOS管的漏极连接第二十四PMOS管QP24的漏极；第三控制开关用于导通或关断第二电流源PMOS管。

在其中一个实施例中，如图6所示，电流调整单元102包括第二十八PMOS管QP28和第二十九PMOS管QP29；第二十八PMOS管QP28的栅极用于接入第一控制电平，第二十八PMOS管QP28的源极连接第二十四PMOS管QP24的源极，第二十八PMOS管QP28的漏极连接第二十四PMOS管QP24的漏极；第二十九PMOS管QP29的栅极用于接入第二控制电平，第二十九PMOS管QP29的源极连接第二十四PMOS管QP24的源极，第二十九PMOS管QP29的漏极连接第二十四PMOS管QP24的漏极；

第三控制开关包括第三十PMOS管QP30、第三十一PMOS管QP31、第三十二PMOS管QP32和第三十三PMOS管QP33；第三十PMOS管QP30的源极用于连接电源电压信号端VDD，第三十PMOS管QP30的漏极连接第三十一PMOS管QP31的源极，第三十一PMOS管QP31的漏极连接第二十四PMOS管QP24的栅极；第三十二PMOS管QP32的源极用于连接电源电压信号端VDD，第三十二PMOS管QP32的漏极连接第三十三PMOS管QP33的源极，第三十三PMOS管QP33的漏极连接第二十四PMOS管QP24的栅极；

其中，第三十PMOS管QP30的栅极用于接入第一逻辑电平，第三十一PMOS管QP31的栅极用于接入第二逻辑电平，第三十二PMOS管QP32的栅极用于接入第三逻辑电平，第三十三PMOS管QP33的栅极用于接入第四逻辑电平；第三十PMOS管QP30的漏极用于输出第七控制电平，第三十二PMOS管QP32的漏极用于输出第八控制电平。

如图6所示，通过第一逻辑电平、第二逻辑电平、第三逻辑电平和第四逻辑电平的选定，改变第七控制电平与第八控制电平，以改变作为第二电流源PMOS管的第二十八PMOS管QP28和第二十九PMOS管QP29的导通状态，以改变第二电流源200的电流，基于此调整桥式开关电流。

上述任一实施例的桥式开关外围电路，在第一电流源100辅助桥式开关形成桥式开关电流的情况下，通过共模反馈放大器101内的相互级联的两个或两个以上的半导体开关管形成的级联负载，一半导体开关管与第一电流源构成控制桥式开关电流的电流镜。由于该级联负载内的两个或两个以上的半导体开关管为级联结构，可有效地增大级联负载的阻抗，提高级联负载与第一电流源100形成电流镜的匹配性，以提高抗PVT波动的能力。

本发明实施例还提供一种低电压差分电路。

图7为一实施方式的低电压差分信号电路模块结构图，如图7所示，一实施方式的低电压差分信号电路包括桥式开关300以及上述任一实施例的桥式开关外围电路。

在其中一个实施例中，M1与M3的MOS管尺寸相等，M2与M4的MOS管尺寸相等。

上述的低电压差分信号电路，在第一电流源100辅助桥式开关300形成桥式开关电流的情况下，通过共模反馈放大器101内的相互级联的两个或两个以上的半导体开关管形成的级联负载，一半导体开关管与第一电流源构成控制桥式开关电流的电流镜。由于该级联负载内的两个或两个以上的半导体开关管为级联结构，可有效地增大级联负载的阻抗，提高级联负载与第一电流源100形成电流镜的匹配性，以提高抗PVT波动的能力。

为了更好地解释本发明实施例提供的低电压差分信号电路的技术效果，以下基于图5的另一实施方式的桥式开关外围电路图，以多个具体应用例来解释低电压差分信号电路的工作过程。需要注意的是，以下的具体应用例仅为了解释工作过程，不代表对低电压差分信号电路的唯一限定。

一、第一逻辑电平和第三逻辑电平为低电平，第二逻辑电平和第四逻辑电平为高电平，第五控制电平和第六控制电平为低电平。此时，只有第十四PMOS管QP14和第十六NMOS管QN16会有电流。如果第二电平信号VP2为高电平，第一电平信号VN2为低电平，那么M1和M4会通过电流，输出的差分电压OUTP2-OUTN2＝I*RL。如果第二电平信号VP2为低电平，第一电平信号VN2为高电平，那么M2和M3会通过电流，输出的差分电压OUTP2-OUTN2＝-I*RL。输出共模电压Vcom经过第一采样电阻R1和第二采样电阻R2采样后输入到第十八NMOS管QN18的栅极，第十七NMOS管QN17的栅极接入参考电压Vref，经过放大后第十五PMOS管QP15的栅极电压控制第十四PMOS管QP14的栅极电压，电路稳定时输出共模电压Vcom接近参考电压Vref。

二、第一逻辑电平为低电平，第二逻辑电平为高电平，第三逻辑电平为高电平，第四逻辑电平为低电平，第五控制电平为低电平，第六控制电平为高电平；第十四PMOS管QP14、第十八PMOS管QP18、第十九NMOS管QN19和第二十一NMOS管QN21会有电流，如果第二电平信号VP2为高电平，第一电平信号VN2为低电平，那么M1和M4会通过电流，输出的差分电压OUTP2-OUTN2＝I2*RL，输出的差分电压会变大。

三、第一逻辑电平和第三逻辑电平为高电平，第二逻辑电平和第四逻辑电平为低电平，第五控制电平和第六控制电平为高电平；第十四PMOS管QP14、第十八PMOS管QP18、第十九PMOS管QP19、第十六NMOS管QN16、第二十NMOS管QN20和第二十一NMOS管QN21都会有电流。如果第二电平信号VP2为高电平，第一电平信号VN2为低电平，那么M1和M4会通过电流，输出的差分电压OUTP2-OUTN2＝I3*RL，输出的差分电压会继续变大。

由此可见，基于具体应用例(一、二和三)可得到可调的差分电压，并且电源电压VDD为1.8V的时候可以正常稳定的工作。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (21)

1.一种桥式开关外围电路，其特征在于，包括：

第一电流源，用于在信号端与桥式开关的第一公共端间构成电流源；其中，信号端包括电源电压信号端或地信号端；

共模反馈放大器，所述共模反馈放大器包括相互级联的两个或两个以上的半导体开关管；相互级联的两个半导体开关管接成cascode结构，其中，一所述半导体开关管用于与所述第一电流源构成控制桥式开关电流的电流镜；

电流调整单元，用于调整所述第一电流源的电流，从而改变差分电压，得到可调的差分电压。

2.根据权利要求1所述的桥式开关外围电路，其特征在于，所述半导体开关管包括MOS管。

3.根据权利要求1所述的桥式开关外围电路，其特征在于，所述第一电流源包括：

第一PMOS管，所述第一PMOS管的源极用于连接电源电压信号端，所述第一PMOS管的漏极用于连接桥式开关的第一公共端。

4.根据权利要求1所述的桥式开关外围电路，其特征在于，所述第一电流源包括：

第四NMOS管，所述第四NMOS管的栅极连接所述共模反馈放大器，所述第四NMOS管的源极用于连接地信号端，所述第四NMOS管的漏极用于连接所述桥式开关的第一公共端。

5.根据权利要求1所述的桥式开关外围电路，其特征在于，还包括：

第二电流源，用于在所述信号端与桥式开关的第二公共端间构成电流源。

6.根据权利要求5所述的桥式开关外围电路，其特征在于，电流调整单元还用于调整所述第二电流源的电流。

7.根据权利要求5所述的桥式开关外围电路，其特征在于，所述第一电流源包括第十四PMOS管，所述第十四PMOS管的源极用于连接电源电压信号端，所述第十四PMOS管的漏极用于连接桥式开关的第一公共端；

所述第二电流源包括第十六NMOS管，所述第十六NMOS管的栅极连接所述共模反馈放大器，所述第十六NMOS管的源极用于连接地信号端，所述第十六NMOS管的漏极用于连接所述桥式开关的第二公共端。

8.根据权利要求5所述的桥式开关外围电路，其特征在于，所述第一电流源包括第二十六NMOS管，所述第二十六NMOS管的栅极连接所述共模反馈放大器，所述第二十六NMOS管的源极用于连接地信号端，所述第二十六NMOS管的漏极用于连接所述桥式开关的第一公共端；

所述第二电流源包括第二十四PMOS管，所述第二十四PMOS管的源极用于连接电源电压信号端，所述第二十四PMOS管的漏极用于连接桥式开关的第二公共端。

9.根据权利要求3或7所述的桥式开关外围电路，其特征在于，所述共模反馈放大器包括相互级联的两个或两个以上PMOS管；

其中，所述共模反馈放大器还用于接入参考电压、共模电压和偏置电压。

10.根据权利要求4或8所述的桥式开关外围电路，其特征在于，所述共模反馈放大器包括相互级联的两个或两个以上NMOS管；

其中，所述共模反馈放大器还用于接入参考电压、共模电压和偏置电压。

11.根据权利要求3所述的桥式开关外围电路，其特征在于，所述电流调整单元包括第一控制开关以及一个或多个第一电流源PMOS管；

其中，所述第一电流源PMOS管与所述第一PMOS管并接；所述第一控制开关用于导通或关断所述第一电流源PMOS管。

12.根据权利要求7所述的桥式开关外围电路，其特征在于，所述电流调整单元包括第一控制开关以及一个或多个第一电流源PMOS管；

其中，所述第一电流源PMOS管与所述第十四PMOS管并接；所述第一控制开关用于导通或关断所述第一电流源PMOS管。

13.根据权利要求4所述的桥式开关外围电路，其特征在于，所述电流调整单元包括第二控制开关以及一个或多个第一电流源NMOS管；

其中，所述第一电流源NMOS管与所述第四NMOS管并接；所述第二控制开关用于导通或关断所述第一电流源NMOS管。

14.根据权利要求8所述的桥式开关外围电路，其特征在于，所述电流调整单元包括第二控制开关以及一个或多个第一电流源NMOS管；

其中，所述第一电流源NMOS管与所述第二十六NMOS管并接；所述第二控制开关用于导通或关断所述第一电流源NMOS管。

15.根据权利要求8所述的桥式开关外围电路，其特征在于，所述电流调整单元包括第三控制开关以及一个或多个第二电流源PMOS管；

其中，所述第二电流源PMOS管与所述第二十四PMOS管并接；所述第三控制开关用于导通或关断所述第二电流源PMOS管。

16.根据权利要求7所述的桥式开关外围电路，其特征在于，所述电流调整单元包括第四控制开关以及一个或多个第二电流源NMOS管；

其中，所述第二电流源NMOS管与所述第十六NMOS管并接；所述第四控制开关用于导通或关断所述第二电流源NMOS管。

17.根据权利要求1所述的桥式开关外围电路，其特征在于，还包括连接在所述第一电流源与第二信号端间的信号补偿电容；

其中，信号端包括第一信号端与第二信号端；第一电流源用于在第一信号端与桥式开关的第一公共端间构成电流源。

18.根据权利要求1所述的桥式开关外围电路，其特征在于，还包括连接在所述第一电流源与第二信号端间的信号滤波电容；

其中，信号端包括第一信号端与第二信号端；第一电流源用于在第一信号端与桥式开关的第一公共端间构成电流源。

19.根据权利要求5所述的桥式开关外围电路，其特征在于，还包括连接在所述第一电流源与所述第二电流源间的源间补偿电容。

20.根据权利要求5所述的桥式开关外围电路，其特征在于，还包括连接在所述第一电流源与所述第二电流源间的源间滤波电容。

21.一种低电压差分信号电路，其特征在于，包括桥式开关以及如权利要求1至20任意一项所述的桥式开关外围电路。

Images