CN1206518A - 通用的接收装置 - Google Patents
通用的接收装置 Download PDFInfo
- Publication number
- CN1206518A CN1206518A CN 96199446 CN96199446A CN1206518A CN 1206518 A CN1206518 A CN 1206518A CN 96199446 CN96199446 CN 96199446 CN 96199446 A CN96199446 A CN 96199446A CN 1206518 A CN1206518 A CN 1206518A
- Authority
- CN
- China
- Prior art keywords
- transistor
- receiving system
- input
- circuit
- electric current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
一个接收装置包括两个并联连接的输入电路,它用于接收数字信息,该信息采取在一个宽范围共模电压内的电子差分二进制信号形式的。输入电路又包括采用差模输入结构来接收信号的晶体管(14,15,16,17,24,25)。两个输入电路中的所述晶体管(14,15,16,17,24,25)都是完全相同的类型,从而接收装置能处理更高的速度。所述输入电路的第一个输入电路可控的工作和非工作状态,进一步增强了接收装置的速度性能。
Description
发明的技术领域
本发明涉及一个用于接收发自发射器件的电子差分二进制信号形式的数字信息的接收装置。该接收装置通过差分放大器电路以适合于数字逻辑电路的形式提供信息。
相关技术的描述
电子技术及设计方面的先进性,和在功耗、速度等的高性能方面所做的努力,为在电路和电路板中间的数字逻辑电路和数字信号产生了不同的构思,早期的有DTL(二极管一晶体管逻辑),TTL(晶体管一晶体管逻辑)以及ECL(发射极耦合逻辑),这些构思都应用于数字逻辑电路和电路和电路板之间的数字信号。
较近的构思,大多用于电路和电路板中,采用的是差分信号,又被称作平衡信号,它采用两个信号线。DPECL(差分准发射极耦合逻辑),LVDS(低压差分信号)及GLVDS(接地低压差分信号)都是应用差分信号的信号构思的例子。GLVDS已在瑞典专利申请号SE9304025-1和SE 9400971-9中公开。
虽然上述差分信号构思事实上是差分的,但两条信号线中的每一条都工作于相对于地的固定标准电压。每条信号线都工作于两个电平,分别称作低电平和高电平。
典型地,DPECL的信号低电平为3.3V,高电平为4.1V。另一方面,LVDS的信号低电平为1.0V,高电平为1.4V,而GLVDS的信号低电平为0.1V,高电平为0.4V。这些电平都是相对于地来说的。于是信号电平的范围就是从0V到高于4V。
根据上述信号构思类型,用于接收差分信号的接收装置通常与数字逻辑电路一起被包括在一个集成电路之中,目的是减小体积,减小所需电路板的尺寸,最终减少费用。优选地,单个供电电压被用于集成电路,它提供的电压由接收装置和数字逻辑电路共享,这样就可以避免使用昂贵的能处理多电平的电路技术。但是,新电路技术工作于很低的供电电压,有3.3V或更低,这使得接收装置必须在这些很低的供电电压下进行运作。
在低的供电电压情况下,即使有,也仅为与DPECL、LVDS、GLVDS及其它信号构思兼容的接收装置电路提供一个很小的余量。在低供电电压情形,这样的接收装置电路必须工作于或者接近于供电电压,甚至高于供电电压,或者接近于地,优选地甚至低于地的共模电压。共模电压指的是在作为差分放大器的电路输入端的相对于地的平均电压。该接收装置是一个差分放大器。存在能处理接近于供电电压和接近于地的共模电压的差分放大器。这些被称作“栅一栅”(rail-rail)放大器。
已知的“栅一栅”放大器表现出依赖于所用共模电压的带宽和传播延时,这就减少了可用带宽和放大器在高速时排除共模噪声的能力,使得信号扭曲在高速时变得不可控制。
而且,已知的“栅一栅”放大器不能处理高于供电电压和低于地的共模电压。在供电电压低于大约4.5V时,已知“栅一栅”放大器便不能与诸如DPECL兼容。
在该技术中,众所周知,在差分放大器的输入端安排一个分压网络以增加共模范围。但是,分压网络使接收信号衰减,使得低幅值的信号难以被处理,而且,处理上的变化又增加了接收信号的不对称。
美国专利号5,111,080公开了一个信号发射电路,其中信号被转换为两个互补信号,该信号通过串联电阻从信号发射电路输出。每个互补信号的幅度被串联电阻和在接收端提供的端电阻减弱,信号接收端改变它接收的输入信号的电平,这个改变了电平的信号再由一个高输入阻抗的差分放大电路来放大。
欧洲专利号0579314A1公布了一个输入缓冲器电路,输入信号接收一个低电平信号和一个参考电压,它们都不受干扰信号的影响。输入缓冲电路包括用于减少电压偏差的装置。
日本专利号4,767,979公开了一个使用电流镜像电路的开关电路器件。提供第一组电流镜像电路,其中,通过输入终端的多个信号电流叠加于镜像电流,从叠加所得的信号电流又成为新的镜像电流;提供补充了新镜像电流的第二组电流镜像。第二组电流镜像电路的输出级在公共点上相互连接,该公共点又与用以提供一个预定幅度镜像电流的电流镜像电路的输出级相连。由上述公共点引出一个输出端。所述第二组电流镜像电路的偏置电压是受控的,使得可以从多个信号电流中选出任一希望的信号电流。
瑞典专利号9400593-1公开了一种接收装置,其中的电流镜像用在了输入级。
发明概述
本发明的目的在于为一个通用接收装置提供电子线路,该器件以高速工作于宽范围的共模电压,该共模电压甚至可以略低于地和略高于供电电压。
这个目的由权利要求中所描述的电子线路来实现。
根据本发明,更高的速度可以由接收装置来处理,与现在技术相比,对给定的供电电压,由接收装置接收并处理而不损害其信息的信号电平的范围被扩展了,共模抑制性能也提高了。
附图的简述
本发明以及更多的目的和优越之处,将通过参照附图作下面的描述而变得清晰起来。
图1是一个“栅一栅”放大器的框图,该放大器构成一个本发明基于其上的接收装置的。
图2是一个显示根据图1的接收装置的第一实施例的电路原理图。
图3是一个显示图2实施例的一部分的电路原理图,其中部分连线被突出以更好地描绘第一输入电路。
图4是一个显示图2实施例的一部分的电路原理图,其中部分连线被突出以更好地描绘第二输入电路。
图5是一个显示根据图1的接收装置的第二实施例的电路原理图。
图6是一个显示根据图1的接收装置的第三实施例的电路原理图。
图7是一个显示根据图1的接收装置的第四实施例的电路原理图。
图8是一个显示根据图1的接收装置的第五实施例的电路原理图。
发明详述
图1中,接收装置1以框图的形式显示了出来,接收装置1有第一个输入电路2和第二个输入电路3,输入电路2、3以并联方式连接,输入电路2、3包含于输入级4。两个信号输入端INP、INN分别连接到两个输入电路2、3。输入级4与驱动级5相连。接收装置1在它的输入端INP、INN接收一个差分信号,并在输出端OUT输出适合数字逻辑电路的相应信号,接收装置1有一定的共模范围。共模范围又称作接收信号的电压范围,它与一个固定参考值有关,例如地,在这个范围内,接收装置1处理该信号而不损害其携带的信息。第一输入电路2在该共模范围的一部分中处于工作状态,第二输入电路3在该共模范围的另一部分中处于工作状态。这两个部分可能会有重叠部分。这样的接收器与只有一个输入电路的接收器相比有扩展的共模范围。允许的共模电压可以达到地和供电电压。有这个特性的放大器在这一技术中被称作“栅一栅”放大器。
图2显示接收装置7,它是根据图1的接收装置的第一实施例,接收装置7包括N-MOS和P-MOS晶体管8-27,一个电流发生器28和一个输出级29。输出级实际上是已知的,因而不详细描绘,晶体管8-27、电流发生器28和输出级29相互连接起来,如图所示。
电流发生器28将一个恒定电流I1馈入通过N-MOS晶体管8的通道。N-MOS晶体管8是一个在本技术中作为电流镜而公知的电流装置的一部分,该电流镜还包括晶体管9-11。晶体管9-11中每个都接收一个固定电流I2、I3、I4,该电流等于电流I1或与之成比例,同时,在晶体管9、10、11的沟道两端的电压足够地大,例如,高于0.5V。晶体管12、13形成另一个电流镜,其中,来自晶体管13的电流I5是固定值,等于电流I2或与之成比例,所以对电流I1来讲也是这样,在晶体管13的沟道两端的电压也足够地大。接收装置7包括更多的电流镜,这将在它们相应的上下文内容中作解说。简要起见,这里所有的电流镜都假设有一比一的电流关系,除非另有说明。本技术领域的技术人员所推崇的是在接收装置7的电流镜中的电流是可以分级的。事实上,接收装置7中的功率消耗会随着电流的恰当分级而降低。电流的分级也能用来补偿接收装置中不匹配的传输延时。
下面将描述接收装置7的两种特殊工作模式以及二者的结合。作为例子,Vcc被设定为3.3V。在第一种特殊工作模式中,共模电压,即输入端INP、INN上的平均信号电压,处于接收装置7的共模范围的较低区域内,例如相对于地0.5V左右。在第二种特殊工作模式中,共模电压处于共模范围中较高的区域内,例如大约2.5V。两种模式中,输入端INP的电压减去输入端INN的电压可能是正的、负的、或者是0,即不论是输入端INP的电平高于输入端INN的电平,INN的电平高于INP的电平,还是INP、INN的电平相等。
图3分块地显示了接收装置7。一些连线被突出显示(用粗线画出),其目的是为了更好地说明对应于图1所示接收装置的第一输入电路2的第一输入电路,第一输入电路包括晶体管13,14,15,16,17,18和20,现在来说明在第一个特殊工作模式中的功能。在第一个特殊工作模式中,晶体管14和15从接收装置外部接收出现在输入端INP、INN的差分信号。差分信号在晶体管14和15的源极直接被接收。在第一个特殊工作模式中,晶体管24,25,26,27的电压差UGS不足以使所述晶体管24,25,26,27导通。
固定电流I5或者被引导单独通过晶体管15,或者单独通过晶体管14,或者同时通过二者,这依赖于输入端INP和INN上的输入信号。由于从晶体管14、15的漏极到栅极有一个反馈,晶体管14、15两端压降UDS可以略高于其门限电压UGSth。这样,如果输入端INP的电平显著地高于输入端INN的电平,那么晶体管15的两端压降UDS便限制晶体管14的两端电压UGS,使其不至于达到晶体管14的门限电压UGth,因而晶体管14便不导通电流,电流I5就只通过晶体管15。另一方面,如果输入端INN的电平显著地高于输入端IND的电平,晶体管14的两端压降UDS便限制晶体管15的两端电压UGS,使其不至于达到门限电压UGSth,因而晶体管15就不导通电流。电流I5就只通过晶体管14。如果输入端INP、INN的电平大致相等,晶体管14、15都导通,二者各自通过I5中相应的一部分。
晶体管14、16包含于一个电流镜中,晶体管15、17包含于另一个电流镜中。而且,晶体管对18,19;20,21和22,23中每一对都包含于各自的电流镜。流过晶体管14,15的电流分别与流过晶体管16,17的电流呈镜像。流过晶体管16,同时也流经晶体管18的电流,与流过晶体管19,22的电流呈镜像。因此,晶体管23就能接收由通过晶体管14的电流所确定的电流。相似的,被引导通过晶体管17的电流也被引导通过晶体管20。因而,晶体管21能提供由流经晶体管15的电流所确定的电流。
因此,不论是晶体管21向输出级提供电源,还是晶体管23接收来自输出级的电流,输入端INP、INN的输入电平是不相等的。从而,输出级29上的最后电平或者是高,即接近于Vcc,或者是低,即接近于GND,这由输入端INP、INN上的输入信号决定。当输入端INP的电平高于输入端INN的电平时,例如高出0.25V,那么输出端oUT为高,反之亦然。输入端INP、INN的电平相等,会造成馈到输出级29,进而出现在输出端OUT的电平出现不确定的状态。
图4也以分块的形式显示了接收装置7,一些连线被突出显示(以粗线画出),其目的在于更好地显示一个相应于图1所示接收装置的第二输入电路3的第二输入电路,第二输入电路由晶体管10,11,13,18,20,24,25,26和27组成。现在来说明在第二种特殊工作模式中接收装置7的功能。在第二种特殊工作模式中,晶体管24、25从接收装置外部接收出现在输入端INP、INN的差分信号。差分信号在晶体管24和25的栅极直接被接收。而且,在第二种特殊工作模式中,晶体管26、27从接收装置外部接收出现在输入端INP、INN的差分信号,差分信号在晶体管26、27的栅极直接被接收,使得在第二种特殊工作模式中基本与第一输入电路相脱离。
如前所述,在第二种特殊工作模式中,共模电平处于共模范围中较高的区域,如2.5V左右。晶体管26,27对电流I5进行分流,没有电流流经晶体管14、15,从而晶体管16、17也不导通电流。若不考虑这些因素,在第二种特殊模式中,Vcc减去INP或INN的压降将不会大到使晶体管13-17导通电流。
如果输入端INP的电平显著地高于输入端INN的电平,晶体管25上的压降UGS将会足够地大到使其导通电流,而晶体管24上的压降UGS则不会达到门限电平UGSth,因而该晶体管就不会导通电流。电流I4就只流过晶体管25和晶体管20。因而,晶体管21就能产生由流经晶体管25的电流确定的电流。另一方面,如果输入端INN上的电平显著地高于输入端INP上的电平,那么,电流I4将只通过晶体管24和18,流经晶体管18的电流就被镜像到流经晶体管19,进而流经晶体管22的的电流。因而,晶体管23能接收由流经晶体管24的电流确定的电流。如果输入端INP和INN上的电平大约相等,那么,晶体管24,25都导通电流,二者分别接收I4中的一部分。在第二种特殊工作模式中,电流I4恒定。
当输入端INP的电平高于输入端INN的电平时,例如高出0.25V,那么,输出端OUT就为高电平,反之亦然。如果输入端INP、INN的电平相等,则会导致被馈到输出级29,进而出现在输出端OUT的电平不确定。
本发明的重要方面在于,对接收装置7,在整个共模范围内产生一个宽的可用带宽和一个低的、基本固定的信号传输延时,因此,第一输入电路和第二入电路以这样的带宽和传输延时,相互匹配。晶体管14、15、24、25是同样的类型,它们被用来接收加在输入端INP、INN的信号。而且,晶体管26和27是同一类型的,正如晶体管24和25一样,晶体管16和17是同一类型的,正如晶体管14和15一样。本实施例中,晶体管14、15、16、17、24、25、26和27是N-MOS类型的,因为它们比互补的P-MOS管有较宽的带宽和较高的增益(跨导)以及较小的传输延时。在接收装置的输入电路中,对从接收装置外部接收信号的晶体管来讲,晶体管增益是特别重要的。这样的信号通常具有低的差分信号幅度,这就提出了低增益补偿的困难。差分信号的幅度是诸如所述接收装置1的输入端INP和INN的差分放大器输入端之间的电压。
更进一步地,固定的传输延时通过两种工作模式保持经过晶体管18的电流和经过晶体管20的电流之和为恒定而实现。如果该电流允许变化,那么,晶体管21、23特定地响应其变化所花的时间也将变化,这将导致不固定的传输延时。晶体管26、27通过控制使第一输入电路工作或不工作,在保持该电流恒定方面,起着非常重要的作用。现在来描述两种特殊工作模式之间的操作。
对于1.0V左右的共模电压来讲,所述第一输入电路处于工作状态,而第二输入电路处于工作的临界状态。电流I4很小。流过晶体管18,20的电流分别是流经晶体管16、24的电流与流经晶体管17、25的电流之和。这些电流等于电流I4与馈入晶体管14,15的电流之和,共模电压的微小增加将会导致一个被引导通过晶体管18、20的电流I4。由于晶体管10、26、27和晶体管11、24、25有相似的连接,以及晶体管10、11、24、25、26、27有良好的匹配,被引导通过晶体管26、27的电流I3与电流I4相等。电流I3来自电流I5,从而流经晶体管14、15的电流减少,因此流过晶体管16、17的电流也减小。被引导流经晶体管18、20的电流之和则保持不变。在共模电压进一步增加的时候,电流I4,还有电流I3也会相应地增加,直到达到共模模式,此时第一输入电路完全不工作。当共模电压增加时,第二输入电路就逐渐地工作起来,而第一输入电路则逐渐地变得不工作,反之亦然。因而,这两种模式的操作有部分的重叠。
图5示出了一个接收装置28,它是根据图1的接收装置1的第二实施例。在供电电压相同时,接收装置28的共模电压范围超过接收装置7的共模电压范围,如图2所示。允许的共模电压超过供电电压。接收装置28有差分输出,接收装置28包括N-MOS和P-MOS晶体管29-46,电流发生器47和电阻元件48、49。所述晶体管29-46、电流发生器47以及电阻元件以图示方式连接。
在接收装置28中,以电阻元件48、49代替接收装置7中的晶体管18、20。如果输入端INP的电压高于输入端INN,例如高出0.25V,则有电流被引导流过电阻元件49,而不流过电阻元件48。流经电阻元件49的电流在电阻元件49上造成压降,该压降使得被连接为源随器(source follower)的晶体管46两端电压降低,这使得输出端OUTP的输出值比输出端PUTN的输出值偏于正值更多一些。另一方面,如果输入端INN的电平高于输入端INP的电平,那么,输出端OUTN的电平将会比输出端OUTP偏于正值更多一些,从电路的对称性看,这是很明显的。
这个接收装置被典型地实现于集成电路中,在不提供电阻器的电路技术中,电阻元件48、49典型地由模拟电阻器的晶体管以本质上已知的方式组成。
图6示出了一个接收装置50,这是根据图1的接收装置1的第三实施例。接收装置50包括N-MOS和P-MOS晶体管、一个电流发生器和电压发生器55、56、57。所述晶体管、电流发生器和电压发生器以图示方式连接。接收装置7中的一些电流镜由包含级联结构的晶体管的电流镜51、52、53、54替代。这些级联结构,基本上可以从诸如瑞典专利申请号SE 9400593-1中得知。而参考电压由一个电压发生器提供,例如由在电流镜的参考电流的路径上的一个晶体管,图中未画,而不是分离的电路结构提供。包含级联结构的电流镜对电压的依赖程度比简单的共极类型(common type)要小些。对电压的依赖性在电流镜的镜像电流中带来了误差,对包含几个串在一起的电流镜,例如在这里示出的实施例来讲,特别需要低的误差。镜像电流中的误差在电流镜串中相乘,它在共模电压变化及供电电压变化时,影响接收装置的工作点。在采用某个电路技术的接收装置中,如果使用简单共极类型的电流镜,那么误差就会很大。这会带来差的工作状态。
图7示出了一个接收装置58,它是根据图1的接收装置1的第四实施例。接收装置58与图5所示的接收装置相类似,但是按图所示加上了晶体管59-66及其连线,连线被突出(以粗线画出)。图中所示的由晶体管59-66组成的电压发生器和电流发生器工作的目的是加在第二输入电路中将输入端INP、INN上的电压转换为较低电压,该第二输入电路相应于前面提过的图1中的输入电路3。于是,接收装置58就能在其输入端INP、INN以远远高于供电电压Vcc的共模电压接收信号。与前面描述的实施例相比,共模电压范围就进一步地被改进了。供电电压为3.3V时,接收装置7与DPECL兼容,工作在高于4.5V,低于-0.5V的共模电压。
由晶体管63-66增加的传输延时,可以采用这样的方式来补偿:在第二种工作模式中通过电阻元件48、49接收比第一种工作模式更大的电流。
图8示出了一种接收装置67,它是根据图1的接收装置1的最后一种实施例。双极型晶体管如图中所示连接和使用。采用NPN型晶体管而不用PNP型晶体管,这是因为在特定电路技术中,与PNP型晶体管相比,NPN型晶体管表现出了更优的带宽和增益,更小的传输延时。
在这里的描述中,“速度”和“带宽”指的是处理高的信息传送速率,即高频率信号发送的能力。这两个构思在这里可以看作是等同的。
在随后的权利要求中,“第一组晶体管”指的是晶体管14和15,或者是相应的元件39、41,或者是本发明的其它实施例的类似部分。“第二组晶体管”指的是晶体管24和25,或者是相应元件37、38,或者是本发明的其它实施例的类似部分。“负载电路元件”指的是晶体管18和20,或者是电阻48和49。
很明显,对这个技术领域的技术人员来讲,示出的实施例几乎都可以很容易地结合在新的实施例中,而不背离本发明的范围和精神。
而且,本发明不限制于以数字形式处理信息,它还可以同样地用于模拟信号。
简要起见,本发明是采用输入级4的两个输入电路来描述的,而本发明的原理也同样适用于包含三个或更多个输入电路的接收装置。
Claims (3)
1.一个接收装置,它包括一个在其接收端(INP、INN)接收差分信号的输入级、一个驱动级和一个输出级,该输入级又包括并联连接的第一输入电路(2)和第二输入电路(3),第一输入电路(2)包括直接从该接收装置外部接收信号的第一组晶体管,第二输入电路(3)包括直接从该接收器外部接收信号的第二组晶体管,其特征在于,
所述第一组晶体管(14,15;39,40)和所述第二组晶体管(24,25;27,38)是完全相同的类型。第一组晶体管中的一个晶体管包含于第一电流镜中,而第一组晶体管中的另一个晶体管则包含于第二电流镜中,
这样,该接收装置可以在宽的共模范围作高速运作。
2.根据权利要求1的一个接收装置,其特征在于,第一电流镜和第二电流镜由级联结构的晶体管(14,16;15,17)构成,用以在接收装置的一串电流镜中获得低的误差,从而减少相乘误差。
3.根据权利要求1或2的一个接收装置,其特征在于,第二输入电路(2)包括连接起来以对电流(I5)进行分流,以使得对于整个共模范围内的输入端(INP,INN)的共模电压能保持通过负载电路元件(18,20;48,49)的电流总和为常数的晶体管(26,27;35,36),从而通过该接收装置的传输时延基本上独立于共模电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 96199446 CN1206518A (zh) | 1995-11-10 | 1996-11-06 | 通用的接收装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE95039962 | 1995-11-10 | ||
CN 96199446 CN1206518A (zh) | 1995-11-10 | 1996-11-06 | 通用的接收装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1206518A true CN1206518A (zh) | 1999-01-27 |
Family
ID=5129495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 96199446 Pending CN1206518A (zh) | 1995-11-10 | 1996-11-06 | 通用的接收装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1206518A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100454916C (zh) * | 2002-01-23 | 2009-01-21 | Nxp股份有限公司 | 用于双线路总线的发射器输出级 |
CN101110589B (zh) * | 2006-07-19 | 2012-01-18 | 罗姆股份有限公司 | 差动信号的传送装置 |
CN107707271A (zh) * | 2016-08-09 | 2018-02-16 | 联发科技股份有限公司 | 线路接收器以及线路接收器的驱动方法 |
CN111030672A (zh) * | 2019-12-31 | 2020-04-17 | 苏州普源精电科技有限公司 | 桥式开关外围电路及低电压差分信号电路 |
-
1996
- 1996-11-06 CN CN 96199446 patent/CN1206518A/zh active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100454916C (zh) * | 2002-01-23 | 2009-01-21 | Nxp股份有限公司 | 用于双线路总线的发射器输出级 |
CN101110589B (zh) * | 2006-07-19 | 2012-01-18 | 罗姆股份有限公司 | 差动信号的传送装置 |
CN107707271A (zh) * | 2016-08-09 | 2018-02-16 | 联发科技股份有限公司 | 线路接收器以及线路接收器的驱动方法 |
US10734958B2 (en) | 2016-08-09 | 2020-08-04 | Mediatek Inc. | Low-voltage high-speed receiver |
CN107707271B (zh) * | 2016-08-09 | 2021-02-19 | 联发科技股份有限公司 | 线路接收器以及线路接收器的驱动方法 |
CN111030672A (zh) * | 2019-12-31 | 2020-04-17 | 苏州普源精电科技有限公司 | 桥式开关外围电路及低电压差分信号电路 |
CN111030672B (zh) * | 2019-12-31 | 2021-06-04 | 普源精电科技股份有限公司 | 桥式开关外围电路及低电压差分信号电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1169289C (zh) | 电平移动电路 | |
US20100231266A1 (en) | Low voltage and low power differential driver with matching output impedances | |
US6531892B2 (en) | Bias voltage generator usable with circuit for producing low-voltage differential signals | |
AU717718B2 (en) | Universal sender device | |
US7176709B2 (en) | Receiving device | |
US5317214A (en) | Interface circuit having differential signal common mode shifting means | |
US7342418B2 (en) | Low voltage differential signal receiver | |
WO1997017763A2 (en) | Universal receiver device | |
WO2005119915A2 (en) | Current mode logic buffer | |
US5510745A (en) | High-speed electronic circuit having a cascode configuration | |
CN1206518A (zh) | 通用的接收装置 | |
CN1107892C (zh) | 将电压转换为多个电流输出的电压/电流转换电路 | |
US11349463B2 (en) | Wideband buffer with DC level shift and bandwidth extension for wired data communication | |
JP2000354055A (ja) | 定電流出力回路 | |
CN1186885C (zh) | 差分线路驱动器 | |
US5994923A (en) | Correctable output driver and method of using the same | |
US20080054953A1 (en) | RSDS/LVDS Driving Circuits Suitable for Low Working Voltages | |
CN1299431C (zh) | 用于差分信号的接口电路 | |
US5352941A (en) | CMOS/ECL level converting circuit | |
US6750712B1 (en) | Method and apparatus for voltage clamping in feedback amplifiers using resistors | |
US6320413B1 (en) | Level conversion circuit | |
US5463332A (en) | Multiple differential input ECL or/nor gate | |
EP0341732B1 (en) | Logic circuit | |
CN1581681A (zh) | 具有幅值至幅值电压摆幅的源跟随器 | |
US6091353A (en) | Bias circuit for flash analog to digital converter circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C01 | Deemed withdrawal of patent application (patent law 1993) | ||
WD01 | Invention patent application deemed withdrawn after publication |