CN1299431C - 用于差分信号的接口电路 - Google Patents

用于差分信号的接口电路 Download PDF

Info

Publication number
CN1299431C
CN1299431C CNB028003713A CN02800371A CN1299431C CN 1299431 C CN1299431 C CN 1299431C CN B028003713 A CNB028003713 A CN B028003713A CN 02800371 A CN02800371 A CN 02800371A CN 1299431 C CN1299431 C CN 1299431C
Authority
CN
China
Prior art keywords
circuit
output
differential amplifier
node
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028003713A
Other languages
English (en)
Other versions
CN1457548A (zh
Inventor
P·马特曼
S·M·赫尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1457548A publication Critical patent/CN1457548A/zh
Application granted granted Critical
Publication of CN1299431C publication Critical patent/CN1299431C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45352—Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一种电路包括用于接收差分信号的第一(6)和第二(21)输入端及缓冲电路。缓冲电路包括具有第一(2，13)和第二(8，18)差动放大器的输入级；电流源，用于向第一差动放大器(2，13)提供第一极性的第一电流；以及第二电流源，用于向第二差动放大器(8，18)提供相反极性的第二电流。每个差动放大器(2，13，8，18)具有第一输入端(5，7)，连接到电路的第一输入端(6)；以及第二输入端(14，19)，连接到电路的第二输入端(21)。所述电路还包括具有单晶体管的组合级，其中组合级包括至少一个回路，回路中的第一节点(57，58)连接到第一差动放大器(2，13)的输出端(4，15)，第二节点(83，84)连接到第二差动放大器(8，18)的输出端(9，41)；所述组合级的主电流通路连接在第一(57，58)和第二(83，84)节点之间。组合级的控制电极(50，55)连接偏压(51，56)。组合级包括单晶体管(47，52)。偏压(51，56)为固定电压。连接节点的两个输出端(57，58，83，84)中的至少一个是缓冲电路的一个输出端(57，58，83，84)。

Description

用于差分信号的接口电路
技术领域
本发明涉及一种电路，它包括用于接收差分信号的第一和第二输入端以及缓冲电路，该缓冲电路包括具有第一和第二差动放大器的输入级；第一电流源，用于向第一差动放大器提供第一极性的第一电流；第二电流源，用于向第二差动放大器提供相反极性的第二电流，其中，各差动放大器具有连接到电路的第一输入端的第一输入端以及连接到电路的第二输入端的第二输入端；组合级，它包括至少一个回路，它的第一节点连接到第一差动放大器的一个输出端，它的第二节点连接到第二差动放大器的一个输出端；以及有源电路，其主电流通路连接在第一和第二节点之间，所述有源电路的控制电极连接到偏压。
背景技术
从美国专利号5703532可了解到这种电路。所述专利公开了一种差动放大器，它具有干线到干线的共模输入电压范围。不了解整个共模范围中整个电路的小信号增益是否恒定。此外，所述电路完全由场效应晶体管组成，这就限制了能够处理的最高频率。
发明内容
本发明的一个目的是提供一种电路，它在整个共模范围中对小信号呈现基本恒定的gm信号增益，并且能够处理高频。
此外，本发明的一个目的是提供一种电路，用于差分信号放大器，它能够处理当前标准(P)ECL、CML以及LVSD。其中，这些针对高速度的标准接口的共同特点特别在于以下事实：它们是差分的，提供了传输线路接口，也就是说，通常为50欧姆关断(或100欧姆差分)，电压摆动受限(200mV...800mV不同)，以及输入端存在规定磁滞。不同之处主要在于共模信号电平上：CML电平基本上等于正干线的电平，LVDS电平基本上等于负干线的电平，以及(P)ECL电平低于正干线的电平，例如1.3V。LVDS是所述标准中最新的。LVDS是TIA/EIA-644和IEEE 1596.3标准中定义数据接口标准。LVDS标准被用于通过铜导线进行的二进制数据的高速传输。电压摆动小于其它传输标准的电压摆动。由于这种小电压差，所以数据传输速度更高，并且自然地具有较低功耗并获得较大带宽。此外，LVDS产生低于其它传输标准的电磁干扰。
本发明提供了一种电路，它包括用于接收差分信号的第一和第二输入端以及缓冲电路，所述缓冲电路包括具有第一和第二差动放大器的输入级；第一电流源，用于向所述第一差动放大器提供第一极性的第一电流；第二电流源，用于向所述第二差动放大器提供相反极性的第二电流，其中，各个所述差动放大器具有连接到所述电路的所述第一输入端的第一输入端以及连接到所述电路的所述第二输入端的第二输入端；包括单晶体管的组合级，该组合级包括至少一个回路，其中第一节点连接到所述第一差动放大器的输出端以及第二节点连接到所述第二差动放大器的输出端；以及组合级，其主电流通路连接在所述第一和第二节点之间，所述组合级的控制电极连接到偏压，其中所述组合级包括单晶体管，所述偏压为固定电压，并且连接到节点的所述两个输出端中至少一个为所述缓冲电路的一个输出端。
本发明的另一目的是提供一种接口电路，它可以适当地用作系统中的输入级，在这些系统中，以符合LVDS标准的差分信号的形式来传输信号。
为了实现这个目标，根据本发明的电路的特征在于：有源电路包括单晶体管，偏压为固定电压，并且连接节点的两个输出端中至少一个输出端为缓冲电路的输出端。
因此，输入信号可以是差分信号，同时共模能够从干线移动到干线，并可以在整个共模范围中得到高度稳定的增益。
根据本发明的电路的一个最佳实施例的特征在于：附加附加电路连接到缓冲电路的输出端。
附加电路能够准确地确定电路可接受的磁滞程度。这一点在LVDS标准的情况下特别重要，其中，电路输入端上的25mv(毫伏)磁滞必须是可能的。
根据本发明，提供了一种电路，它包括用于接收差分信号的第一和第二输入端以及缓冲电路，所述缓冲电路包括具有第一和第二差动放大器的输入级；第一电流源，用于向所述第一差动放大器提供第一极性的第一电流；第二电流源，用于向所述第二差动放大器提供相反极性的第二电流，其中，各个所述差动放大器具有连接到所述电路的所述第一输入端的第一输入端以及连接到所述电路的所述第二输入端的第二输入端；包括单晶体管的组合级，该组合级包括至少一个回路，其中第一节点连接到所述第一差动放大器的输出端以及第二节点连接到所述第二差动放大器的输出端；以及组合级包括连接在所述第一节点和第二节点之间的相应的主电流通路，所述组合级的控制电极连接到偏压，其中所述组合级包括单晶体管，所述偏压为固定电压，并且所述第一节点和第二节点中的至少一个连接到所述缓冲电路的一个输出端。
附图说明
本发明将参照附图进行更详细地解释，其中：
图1是缓冲电路的表示；
图2是附加电路的表示；
图3是接口电路的示意表示；以及
图4是根据本发明的电路的第二实施例。
具体实施方式
图1说明了一种缓冲电路，它用于差分信号放大器的接口电路。缓冲电路1包括第一NMOSFET 2，其中包括源极3、漏极4以及控制电极5作为主电极。控制电极5连接到两个差分输入端6和21中的第一输入端6。输入端6还连接到第三PMOSFET 8的控制电极7。MOSFET 8还包括源极9和漏极10作为主电极。MOSFET 2的源极3经节点11连接到MOSFET 13的源极12，其中MOSFET 13还包括控制电极14和漏极15。第三PMOSFET 8的源极9经另一节点16连接到第四PMOSFET的源极17。PMOSFET 18还包括控制电极19和漏极20。控制电极19和14连接到缓冲电路1的第二差分输入端21。节点11经恒流源22连接到第二馈线23。另一节点16经第二恒流源24连接到第一馈线25。MOSFET 31、27、40以及29分别与MOSFET 2、13、8以及18并联。第一并联NMOSFET 31的源极30与节点11连接，它的漏极26与NMOSFET 2的漏极4连接，它的控制电极32与电压源33连接。电压源33还连接到NMOSFET 27的控制电极34、PMOSFET 40的控制电极35以及PMOSFET 29的控制电极36。NMOSFET 27的源极37连接到节点11，以及NMOSFET 27的漏极38连接到NMOSFET 13的漏极15。PMOSFET 40的源极39连接另一节点16。PMOSFET 40的漏极28连接到PMOSFET 8的漏极10。PMOSFET 29的源极41连接的另一节点16，以及PMOSFET 29的漏极42连接到PMOSFET 18的漏极20。漏极4和26的节点经电阻43连接到馈线25。漏极38和15的节点同样经电阻44连接到第一馈线25。PMOSFET 8和40的漏极10和28经电流源形式的负载45连接到第二馈线23。同样，PMOSFET 18和29的漏极20和42经电流源形式的负载46连接到第二馈线23。连接在负载43和45之间的是NPN晶体管47，其发射极48连接到负载45，其集电极49连接到负载43。晶体管47的基极50连接到固定电压源51。同样，NPN晶体管52连接在负载44和46之间，其发射极53连接到负载46，其集电极54连接到负载44。晶体管52的基极55连接到固定电压源56。
PMOSFET 8和18形成差分PMOS对，以及NMOSFET 2和13形成差分NMOS对。所述四个MOSFET的长宽关系，一般称作W/L关系的比例关系应使gm尽可能相同。固定电压源33提供称作Vbias的电压。当输入端6和21上的输入电平(远远)高于Vbias时，PMOSFET40和29形成旁路，并且当输入端6和7上的输入电平低于Vbias时，MOSFET 31和27形成旁路。所有PMOSFET 8、18、40以及29均相同。不过，NMOSFET 31和27的长度L比NMOSFET 2和3稍微小一些。结果是在整个共模范围中，整个缓冲电路的小信号的增益gm基本上恒定。
Vbias是一个设定电压。在高共模电压的情况下，只有NMOSFET2和13对增益起作用，另一方面，在低共模电压的情况下，只有PMOSFET 8和18对增益起作用。如果共模电压等于Vbias，则两个差分对均起作用。在这种情况下，增益会比只有一对起作用的情况要高。MOSFET 31、27、40以及29均耗用少量电流(因此产生增益)，使总增益仍然保持不变。MOSFET 31和27的W/L关系的少量调整确保总增益在整个共模范围中基本上保持不变。根据确保总增益稳定性的另一可能性，调整的不是MOSFET 31和27的W/L关系，而是提供给控制电极32和34的Vbias不同于提供给控制电极35和36的Vbias。固定电压源33能够至少提供固定电压，在这种情况下，第一固定电压提供给控制电极32和34的节点以及第二固定电压提供给控制电极35和36的节点。缓冲电路1速度极快，并且具有干线到干线的共模范围。但是，缓冲电路即使不是完全不呈现磁滞现象，也是极少呈现。如上所述，至少LVDS标准要求存在磁滞现象。为了在接口电路中加入磁滞，使用了附加电路75(见图2)。漏极4和26、负载43和集电极49的第一节点在图1和2中用数字57表示。同样，漏极15和38、负载44和集电极54的节点用数字58表示。还与节点57连接的是负载59(见图2)，该负载还连接到NPN晶体管61的集电极60以及连接到NPN晶体管63的控制电极62。同样，节点58连接到负载64，该负载又连接到晶体管63的集电极65以及连接到晶体管61的控制电极66。晶体管61和63的发射极67和68在节点69互连，该节点69经电流源70连接到第二馈线23。NPN晶体管61、63的交叉耦合对导致一定程度的磁滞，可以通过具体选择晶体管以及匹配选择的负载59、64来设置。通过这种方法，就可以简便地满足如上所述标准中的磁滞要求。
在图3中示意地表示了整个接口电路。接口电路80包括：缓冲电路1，具有两个输入端6和7；附加电路75，具有输入端57和58；以及差动级81，连接到输入端57和58，其本身是已知的，所需信号，该信号在电路的数字应用情况下或高或低，在输出端82输出。
注意，在不要求磁滞的应用中，有可能省略附加电路75。
图1中，负载45和46被表示为电流源。注意，也可能采用电阻来代替电流源。还要注意，可能采用图1的电路及图2的电路这两种电路的镜像对称型式，在这种情况下，所有N元件均由P元件代替，以及所有P元件由N元件代替。
术语N元件和P元件应理解为分别表示N-MOS场效应晶体管和NPN双极性晶体管以及P-MOS场效应晶体管和PNP双极性晶体管。输入元件2、8、13以及18必须包括MOS场效应晶体管，对于其它元件，则可以在MOS和双极性之间自由选择。
图4说明了根据本发明的电路的第二实施例。图4中，那些与图1、2和3所示相同的部分由相同数字表示。在根据图4的电路中，输入晶体管2和13已分别由NPN晶体管2A和13A以及场效应晶体管2B和13B的组合所代替。因此扩大了电路的频率范围。对图1所示的晶体管26和27进行了类似修改，它们已分别由NPN晶体管和场效应晶体管126A、126B以及127A、127B所代替。如上所述，图1所示的四个控制电极32、34、35以及36并非都需要与电压源33所提供的相同固定电压相连接。图4中，例如，晶体管28和29的控制电极连接到固定电压源133A，同时晶体管126A、126B、127A以及127B的控制电极连接到固定电压源133B。前面同样还指出，图1的电流源和46可以由电阻代替。图4所示电路的情况正是这样，其中，电阻145和146分别用来代替所述电流源。在根据图1的电路中，晶体管47和52的控制电极50和55分别连接到固定电压源51和固定电压源56。在根据图4的电路中，晶体管47和52的控制电极相互连接，并连接到单个固定电压源156。图4还给出了附加电路75，以及差动级81的详细结构，其本身是本领域的技术人员所熟悉的，因此不再进行详细说明。
仔细阅读了上述说明的本领域技术人员将会清楚各种实施例和修改。所有这些实施例和修改均被任务落在本发明范围之内。

Claims (8)

1.一种电路(1)，它包括用于接收差分信号的第一(6)和第二(21)输入端以及缓冲电路，所述缓冲电路包括具有第一(2，13)和第二(8，18)差动放大器的输入级；第一电流源(22)，用于向所述第一差动放大器(2，13)提供第一极性的第一电流；第二电流源(24)，用于向所述第二差动放大器(8，18)提供相反极性的第二电流，其中，各个所述差动放大器(2，13；8，18)具有连接到所述电路的所述第一输入端(6)的第一输入端(5，7)以及连接到所述电路的所述第二输入端(21)的第二输入端(14，19)；包括单晶体管(47，52)的组合级，该组合级包括至少一个回路，其中第一节点(57，58)连接到所述第一差动放大器(2，13)的输出端(4，15)以及第二节点(83，84)连接到所述第二差动放大器(8，18)的输出端(9，41)；以及组合级包括连接在所述第一节点(57，58)中的一个节点和第二节点(83，84)中的相应一个节点之间的相应的主电流通路，所述组合级的控制电极(50，55)连接到偏压(51，56)，其中所述组合级包括单晶体管(47，52)，所述偏压(51，56)为固定电压，并且所述第一节点(57，58)和第二节点(83，84)中的至少一个连接到所述缓冲电路的一个输出端。
2.如权利要求1所述的电路(1)，其特征在于：所述单晶体管是双极性晶体管(47，52)。
3.如权利要求1或2所述的电路(1)，其特征在于：所述单晶体管(47，52)的输出电极(49，54)连接到所述两个节点之一(57，58)，并且所述两个节点中所述的一个节点所连接的所述第一差动放大器(2，13)的输出端经电阻(43，44)连接到固定电压。
4.如权利要求1所述的电路(1)，其特征在于：所述至少一个回路包括第一和第二回路，所述第一回路的所述第一节点(57)连接到所述第一差动放大器(2)的第一输出端(4)，以及所述第一回路的所述第二节点(83)连接到所述第二差动放大器(8)的第一输出端(10)，所述第二回路的所述第一节点(58)连接到所述第一差动放大器(13)的第二输出端(15)，以及所述第二回路的所述第二节点(84)连接到所述第二差动放大器(18)的第二输出端(20)，所述第一(2，13)和所述第二(8，18)差动放大器的所述两个第一输出端(4，15)之一是所述缓冲电路的第一输出端(57)，所述第一(2，13)和所述第二(8，18)差动放大器的所述两个第二输出端(15，20)之一是所述缓冲电路的第二输出端。
5.如权利要求1-2中的任何一项所述的电路(1)，其特征在于：
附加电路(75)连接到所述缓冲电路的所述至少一个输出端以确定磁滞程度。
6.如权利要求5所述的电路(1)，其特征在于：所述附加电路(75)包括有源电路(61，63)的交叉耦合对。
7.如权利要求6所述的电路，其特征在于：所述有源电路交叉耦合对的各有源电路(61，63)的输入电极(67，68)经公共载流部件(70)连接到固定电压(23)，所述有源电路交叉耦合对的至少一个有源电路(61，63)的输出电极(60，65)连接到所述缓冲电路的所述至少一个输出端。
8.如权利要求7所述的电路(1)，其特征在于：所述有源电路交叉耦合对的各有源电路(61，63)的所述输出电极(60，65)分别连接到所述缓冲电路的所述第一和所述第二输出端。
CNB028003713A 2001-02-21 2002-02-01 用于差分信号的接口电路 Expired - Fee Related CN1299431C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01200619 2001-02-21
EP01200619.3 2001-02-21

Publications (2)

Publication Number Publication Date
CN1457548A CN1457548A (zh) 2003-11-19
CN1299431C true CN1299431C (zh) 2007-02-07

Family

ID=8179913

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028003713A Expired - Fee Related CN1299431C (zh) 2001-02-21 2002-02-01 用于差分信号的接口电路

Country Status (7)

Country Link
US (1) US6580323B2 (zh)
EP (1) EP1364460B1 (zh)
JP (1) JP2004519883A (zh)
CN (1) CN1299431C (zh)
AT (1) ATE406690T1 (zh)
DE (1) DE60228545D1 (zh)
WO (1) WO2002067417A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60327120D1 (de) * 2002-02-25 2009-05-20 Nec Corp Differentialschaltung, Verstärkerschaltung, Treiberschaltung und Anzeigevorrichtung mit diesen Schaltungen
US7099098B2 (en) * 2003-01-22 2006-08-29 Stmicroelectronics, Inc. Preamplifier circuit and method for a disk drive device
EP1548932A1 (en) * 2003-12-24 2005-06-29 STMicroelectronics Belgium N.V. Differential low noise amplifier with low power consumption
JP3978198B2 (ja) * 2004-06-04 2007-09-19 松下電器産業株式会社 撮像装置
US7532074B2 (en) * 2007-07-09 2009-05-12 Kontel Data System Limited Device and method for biasing a transistor amplifier
US9832048B2 (en) * 2015-08-24 2017-11-28 Xilinx, Inc. Transmitter circuit for and methods of generating a modulated signal in a transmitter
DE102019120354B3 (de) * 2019-07-04 2020-10-29 Elmos Semiconductor Se Eingangsstufe eines HV-Verstärkers zur Ansteuerung von Datenleitungen

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5515003A (en) * 1994-02-04 1996-05-07 Matsushita Electric Industrial Co., Ltd. Operational amplifier
CN1165420A (zh) * 1995-03-20 1997-11-19 摩托罗克公司 精确的电流限制电路
US5703532A (en) * 1995-12-13 1997-12-30 International Business Machines Corporation Fully differential self-biased signal receiver
US5734297A (en) * 1996-03-29 1998-03-31 Philips Electronics North America Corporation Rail-to-rail input stages with constant gm and constant common-mode output currents
CN1191414A (zh) * 1997-02-17 1998-08-26 日本电气株式会社 可调谐的金属氧化物半导体线性跨导放大器
US5963085A (en) * 1998-05-14 1999-10-05 National Semiconductor Corporation Input to output stage interface with virtual ground circuitry for rail to rail comparator

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE1007613A3 (nl) * 1993-10-11 1995-08-22 Philips Electronics Nv Frekwentiecompensatiecircuit voor stabilisatie van een verschilversterker met kruisgekoppelde transistors.
US5552742A (en) * 1995-02-13 1996-09-03 Motorola, Inc. Circuit for controlling current flow between two nodes
US6188280B1 (en) * 1998-08-27 2001-02-13 Maxim Integrated Products Differential amplifier with gain linearization through transconductance compensation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5515003A (en) * 1994-02-04 1996-05-07 Matsushita Electric Industrial Co., Ltd. Operational amplifier
CN1165420A (zh) * 1995-03-20 1997-11-19 摩托罗克公司 精确的电流限制电路
US5703532A (en) * 1995-12-13 1997-12-30 International Business Machines Corporation Fully differential self-biased signal receiver
US5734297A (en) * 1996-03-29 1998-03-31 Philips Electronics North America Corporation Rail-to-rail input stages with constant gm and constant common-mode output currents
CN1191414A (zh) * 1997-02-17 1998-08-26 日本电气株式会社 可调谐的金属氧化物半导体线性跨导放大器
US5963085A (en) * 1998-05-14 1999-10-05 National Semiconductor Corporation Input to output stage interface with virtual ground circuitry for rail to rail comparator

Also Published As

Publication number Publication date
ATE406690T1 (de) 2008-09-15
DE60228545D1 (de) 2008-10-09
EP1364460A1 (en) 2003-11-26
WO2002067417A1 (en) 2002-08-29
CN1457548A (zh) 2003-11-19
US6580323B2 (en) 2003-06-17
JP2004519883A (ja) 2004-07-02
US20020121931A1 (en) 2002-09-05
EP1364460B1 (en) 2008-08-27

Similar Documents

Publication Publication Date Title
KR100305492B1 (ko) 저전압 차동 스윙 상호 접속 버퍼 회로
US5909127A (en) Circuits with dynamically biased active loads
JP2004508761A (ja) 低電圧差動信号を生成するための回路
EP2427966B1 (en) Drive supporting multiple signaling modes
Hodges Darlington's contributions to transistor circuit design
CN1299431C (zh) 用于差分信号的接口电路
CN1044554A (zh) 晶体管电路
JP2011223430A (ja) 半導体装置
US6320422B1 (en) Complementary source coupled logic
WO2005119915A2 (en) Current mode logic buffer
US20010048327A1 (en) Variable drive current driver circuit
US6642788B1 (en) Differential cascode amplifier
CA2236785A1 (en) Universal receiver device
JPH0865344A (ja) 差動信号のためのバックプレーンバス
JP2003152522A (ja) ユニバーサルｐｅｃｌ／ｌｖｄｓ出力構成回路
GB2381971A (en) Rail-to-rail CMOS comparator
CN1415153A (zh) 可选择工作在电压或电流模式的发射机
US7154318B2 (en) Input/output block with programmable hysteresis
US6529036B1 (en) Low noise, reduced swing differential output buffer design
JP2601223B2 (ja) 同時双方向入出力バッファ
US7155474B2 (en) Current-mode multi-valued full adder in semiconductor device
CN109977063B (zh) 串行解串系统以及其差动比较器
US6529043B1 (en) LVDS current steering input buffer
JP2005184845A (ja) 入力バッファ及びこれを備える半導体装置
US6798253B1 (en) Signal sorting device and method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20071109

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20071109

Address after: Holland Ian Deho Finn

Patentee after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Patentee before: Koninklike Philips Electronics N. V.

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee